Tft陣列基板、顯示面板及顯示裝置制造方法
【專利摘要】本發(fā)明提供一種TFT陣列基板，第一起始晶體管的漏極電連接于第一起始信號(hào)線，源極電連接于第1級(jí)第一重復(fù)單元的第一移位寄存器的第一輸入端，柵極電連接于第一控制線；第二起始晶體管的漏極電連接于第一起始信號(hào)線，源極電連接于第1級(jí)第二重復(fù)單元的第二移位寄存器的第二輸入端，柵極電連接于第二控制線；一幀包括第一時(shí)間段和第二時(shí)間段，2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，第一控制線均控制第一起始晶體管導(dǎo)通，第二控制線均控制第二起始晶體管導(dǎo)通；3D顯示時(shí)，第一時(shí)間段，第一控制線控制第一起始晶體管導(dǎo)通，第二控制線控制第二起始晶體管斷開；第二時(shí)間段，第一控制線控制第一起始晶體管斷開，第二控制線控制第二起始晶體管導(dǎo)通。
【專利說明】TFT陣列基板、顯示面板及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種TFT陣列基板、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]顯示裝置越來越流行。實(shí)際使用中，存在顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換不方便的問題。
【發(fā)明內(nèi)容】
[0003]本發(fā)明實(shí)施例提供了一種TFT陣列基板、顯示面板和顯示裝置。
[0004]在第一方面，本發(fā)明實(shí)施例提供了一種TFT陣列基板，包括多條柵極線、第一柵極驅(qū)動(dòng)電路、第二柵極驅(qū)動(dòng)電路和第一起始信號(hào)線，
[0005]所述第一柵極驅(qū)動(dòng)電路包括:m級(jí)第一重復(fù)單元，每級(jí)所述第一重復(fù)單元包括第一移位寄存器，所述第一移位寄存器包括第一輸入端和連接于相應(yīng)柵極線的第一輸出端；
[0006]所述第二柵極驅(qū)動(dòng)電路包括:n級(jí)第二重復(fù)單元，每級(jí)所述第二重復(fù)單元包括第二移位寄存器，所述第二移位寄存器包括第二輸入端和連接于相應(yīng)柵極線的第二輸出端；
[0007]所述TFT陣列基板還包括第一起始晶體管、第二起始晶體管，其中，
[0008]所述第一起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第I級(jí)第一重復(fù)單兀的第一移位寄存器的第一輸入端，柵極電連接于第一控制線；第2-第m級(jí)第一重復(fù)單元中，第i級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸入端電連接于所述第i_l級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸出端；
[0009]所述第二起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第I級(jí)第二重復(fù)單元的第二移位寄存器的第二輸入端，柵極電連接于第二控制線；第2-第η級(jí)第二重復(fù)單元中，第i級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸入端電連接于所述第i_l級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸出端，
[0010]一幀包括第一時(shí)間段和第二時(shí)間段，其中，
[0011]2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；
[0012]3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通；其中，m, n, i均為正整數(shù)，且所述i為:大于等于2且小于等于m和/或η。
[0013]在第二方面，本發(fā)明實(shí)施例提供了一種顯示面板，包括如上所述的TFT陣列基板。
[0014]在第三方面，本發(fā)明實(shí)施例提供了一種顯示裝置，包括如上所述的TFT陣列基板。
[0015]本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置至少能達(dá)到以下的效果之一:
[0016]本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置，在2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；在3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通，如此，使得顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換方便快捷。
【專利附圖】
【附圖說明】
[0017]此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。在附圖中:
[0018]圖1a示出的是本發(fā)明實(shí)施例中一種TFT陣列基板的簡(jiǎn)略示意圖；
[0019]圖1b示出是本發(fā)明實(shí)施例中另一種TFT陣列基板的結(jié)構(gòu)示意圖；
[0020]圖1c示出是本發(fā)明實(shí)施例中分別在3D和2D顯示下，第一控制信號(hào)和第二控制信號(hào)、第一開關(guān)信號(hào)、第二開關(guān)信號(hào)的波形圖。
[0021]圖2示出的是本發(fā)明實(shí)施例一中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0022]圖3示出的是本發(fā)明實(shí)施例二中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0023]圖4示出的是本發(fā)明實(shí)施例三中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0024]圖5示出的是本發(fā)明實(shí)施例四中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0025]圖6示出的是本發(fā)明實(shí)施例五中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0026]圖7示出的是本發(fā)明實(shí)施例六中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0027]圖8示出的是本發(fā)明實(shí)施例七中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0028]圖9示出的是本發(fā)明實(shí)施例八中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0029]圖10示出的是本發(fā)明實(shí)施例九中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0030]圖11示出的是本發(fā)明實(shí)施例九中的TFT陣列基板的局部結(jié)構(gòu)示意圖；
[0031]圖12示出的是本發(fā)明實(shí)施例十中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0032]圖13示出的是本發(fā)明實(shí)施例1^一中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0033]圖14示出的是本發(fā)明實(shí)施例十二中的TFT陣列基板的結(jié)構(gòu)示意圖；
[0034]圖15a示出的是圖14的區(qū)域C的放大圖；
[0035]圖15b示出的是圖14的區(qū)域D的放大圖；
[0036]圖16示出的是本發(fā)明實(shí)施例中顯示面板的結(jié)構(gòu)示意圖；
[0037]圖17示出的是本發(fā)明實(shí)施例中顯示裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0038]下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行更加詳細(xì)與完整的說明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部?jī)?nèi)容。
[0039]研究人員研究發(fā)現(xiàn)，現(xiàn)有的3D顯示裝置，包括3D顯示面板，3D顯示面板表面貼透鏡膜，，每個(gè)像素分為2個(gè)子像素，2個(gè)子像素分別用于左眼和右眼的圖像數(shù)據(jù)信號(hào)傳輸，需要顯示3D效果時(shí)，通過圖像處理系統(tǒng)來處理圖像數(shù)據(jù)信號(hào)，使得2個(gè)子像素輸送的圖像數(shù)據(jù)信號(hào)不同；需要顯示2D效果時(shí)，通過圖像處理系統(tǒng)來處理圖像數(shù)據(jù)信號(hào)，使得2個(gè)子像素輸送的圖像數(shù)據(jù)信號(hào)相同，如此，就需要專門的圖像處理系統(tǒng)來處理圖像數(shù)據(jù)信號(hào)，使得3D顯示效果與2D顯示效果互相轉(zhuǎn)換時(shí)，不夠方便。
[0040]下面以具體實(shí)施例例子說明本發(fā)明的技術(shù)方案，需要說明的是:
[0041]1.在柵極驅(qū)動(dòng)電路中每一幀掃描過程中，通常需要對(duì)每一級(jí)移位寄存器(所有級(jí)移位寄存器包括所有的第一至第八移位寄存器)進(jìn)行一次掃描前復(fù)位以及掃描后進(jìn)行一次清零。掃描前復(fù)位是指在掃描前將移位寄存器的輸出端的電位拉低至低電位，實(shí)現(xiàn)對(duì)移位寄存器的清零，亦即，掃描前復(fù)位保證移位寄存器的輸出端的電位在掃描到該級(jí)移位寄存器前一直保持低電位，如此，可以保證顯示圖像的品質(zhì)。清零是指移位寄存器掃描后，也即是在移位寄存器輸出柵極驅(qū)動(dòng)信號(hào)后，將移位寄存器的輸出端的電位拉至低電位，進(jìn)而保證移位寄存器在掃描后保持低電位，避免對(duì)圖像顯示的干擾，并為下次掃描做準(zhǔn)備。
[0042]2.第一柵極驅(qū)動(dòng)電路和第二柵極驅(qū)動(dòng)電路均適用于正向掃描和反向掃描，為了描述的方便，實(shí)施例中第一柵極驅(qū)動(dòng)電路和第二柵極驅(qū)動(dòng)電路均以正向掃描為例子，但本發(fā)明實(shí)施例不限于此。本實(shí)施例中，第一晶體管Tl至第第九晶體管T9為NMOS管，但在其他實(shí)施例中第一晶體管Tl至第九晶體管T9也可以為PMOS管，本發(fā)明實(shí)施例不做任何限制。
[0043]3.本發(fā)明實(shí)施例中，TFT陣列基板不限于用于IXD(液晶顯示器)的TFT陣列基板，用于OLED(有機(jī)發(fā)光顯示器)的TFT陣列基板或用于電子紙等。以及，本發(fā)明實(shí)施例中，TFT陣列基板不限于是非晶硅型TFT陣列基板、LTPS型TFT陣列基板或氧化物型TFT陣列基板。
[0044]4.本發(fā)明實(shí)施例中，第一至第八起始晶體管、第一至第十六時(shí)鐘晶體管、第一至第二掃描前復(fù)位晶體管不限于是N型晶體管或P型晶體管。下面的各實(shí)施例及各附圖中，為了方便起見，僅以第一至第八起始晶體管、第一至第十六時(shí)鐘晶體管、第一至第二掃描前復(fù)位晶體管采用N型晶體管為例子來舉例說明。
[0045]5.本發(fā)明實(shí)施例中，第一移位寄存器至第八移位寄存器的內(nèi)部的電路結(jié)構(gòu)及其驅(qū)動(dòng)工作過程，第一至第十六時(shí)鐘信號(hào)的電壓范圍，第一至第八第二起始信號(hào)的電壓范圍，第一至第十六時(shí)鐘信號(hào)的波形，第一掃描前復(fù)位信號(hào)至第二掃描前復(fù)位信號(hào)的電壓范圍及波形，以上皆為本領(lǐng)域習(xí)知技術(shù)，本實(shí)施例不再贅述。
[0046]6.本發(fā)明實(shí)施例不對(duì)第一控制線的第二控制線的電壓范圍做任何限制，只需滿足以下條件即可:2D顯示時(shí)，第一控制線控制第一起始晶體管、第三起始晶體管、第五起始晶體管和第七起始晶體管、第一時(shí)鐘晶體管、第三時(shí)鐘晶體管、第五時(shí)鐘晶體管、第七時(shí)鐘晶體管、第九時(shí)鐘晶體管、第十一時(shí)鐘晶體管、第十三時(shí)鐘晶體管、第十五時(shí)鐘晶體管和第一晶體管斷開，第二控制線控制第二起始晶體管、第四起始晶體管、第六起始晶體管和第八起始晶體管、第二時(shí)鐘晶體管、第四時(shí)鐘晶體管、第六時(shí)鐘晶體管、第八時(shí)鐘晶體管、第十時(shí)鐘晶體管、第十二時(shí)鐘晶體管、第十四時(shí)鐘晶體管和第十六時(shí)鐘晶體管和第二晶體管導(dǎo)通；3D顯示時(shí)，第一控制線控制第一起始晶體管、第三起始晶體管、第五起始晶體管和第七起始晶體管、第一時(shí)鐘晶體管、第三時(shí)鐘晶體管、第五時(shí)鐘晶體管、第七時(shí)鐘晶體管、第九時(shí)鐘晶體管、第十一時(shí)鐘晶體管、第十三時(shí)鐘晶體管和第十五時(shí)鐘晶體管和第一晶體管導(dǎo)通，第二控制線控制第二起始晶體管、第四起始晶體管、第六起始晶體管和第八起始晶體管、第二時(shí)鐘晶體管、第四時(shí)鐘晶體管、第六時(shí)鐘晶體管、第八時(shí)鐘晶體管、第十時(shí)鐘晶體管、第十二時(shí)鐘晶體管、第十四時(shí)鐘晶體管和第十六時(shí)鐘晶體管和第二晶體管斷開。
[0047]7.下述實(shí)施例中，第一起始開關(guān)至第八起始開關(guān)、第一信號(hào)開關(guān)至第二信號(hào)開關(guān)，第一至第十六四時(shí)鐘開關(guān)，通常為晶體管，各自的柵極對(duì)應(yīng)連接到第一開關(guān)線Wl和第二開關(guān)線W2，滿足圖1c中的Wl與W2的時(shí)序，來實(shí)現(xiàn)斷開與導(dǎo)通，從而實(shí)現(xiàn)3D與2D的切換，此僅為舉例，而非限定，實(shí)際工作中，第一起始開關(guān)至第八起始開關(guān)、第一信號(hào)開關(guān)至第二信號(hào)開關(guān)，第一至第十六四時(shí)鐘開關(guān)，還可以為具有開關(guān)功能的電子器件等，下述實(shí)施例不再贅述。
[0048]下面以具體實(shí)施例說明本發(fā)明的技術(shù)方案:
[0049]如圖1a所示，本實(shí)施例一提供一種TFT陣列基板100，包括多條柵極線，柵極線包括第一柵極線11和第二柵極線12、第一柵極驅(qū)動(dòng)電路101，電連接于第一柵極線11，第二柵極驅(qū)動(dòng)電路102，電連接于第二柵極線12，需要說明的是，本圖1a中示出的第一柵極驅(qū)動(dòng)電路101和第二柵極驅(qū)動(dòng)電路102的相對(duì)位置(第一柵極驅(qū)動(dòng)電路101位于第二柵極驅(qū)動(dòng)電路102的左側(cè))僅為舉例而非限定，在其他實(shí)施例中，如圖1b所示，第一柵極驅(qū)動(dòng)電路101位于第二柵極驅(qū)動(dòng)電路102的右側(cè)，本發(fā)明是實(shí)施例對(duì)此不做任何限制，只需滿足以下即可，第一柵極驅(qū)動(dòng)電路101和第二柵極驅(qū)動(dòng)電路102分別位于TFT陣列基板100的兩側(cè)，且第一柵極驅(qū)動(dòng)電路101電連接于第一柵極線11，且第二柵極驅(qū)動(dòng)電路102電連接于第二柵極線12。
[0050]如圖1a和圖2所示，TFT陣列基板100還包括第一起始信號(hào)線SI，所述第一柵極驅(qū)動(dòng)電路101包括:m級(jí)第一重復(fù)單元A (m級(jí)第一重復(fù)單元A分別為Al-Am)，每級(jí)所述第一重復(fù)單兀A包括第一移位寄存器SRl,所述第一移位寄存器SRl包括第一輸入端INl和連接于相應(yīng)柵極線的第一輸出端OUTl ；
[0051]所述第二柵極驅(qū)動(dòng)電路102包括:n級(jí)第二重復(fù)單元B (η級(jí)第二重復(fù)單元B分別為Bl-Bn)，每級(jí)所述第二重復(fù)單元B包括第二移位寄存器SR2，所述第二移位寄存器SR2包括第二輸入端ΙΝ2和連接于相應(yīng)柵極線的第二輸出端0UT2 ；
[0052]所述TFT陣列基板100還包括第一起始晶體管Κ1、第二起始晶體管Κ2，其中，
[0053]所述第一起始晶體管Kl的漏極電連接于所述第一起始信號(hào)線SI，源極S電連接于所述第I級(jí)第一重復(fù)單兀Al的第一移位寄存器SRl的第一輸入端INl,柵極電連接于第一控制線SWl ；
[0054]第2-第m級(jí)第一重復(fù)單元A中，第i級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第i_l級(jí)第一重復(fù)單兀A中的所述第一移位寄存器SRl的第一輸出端0UT1,比如說,第2級(jí)第一重復(fù)單兀A2中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第I級(jí)第一重復(fù)單元Al中的所述第一移位寄存器SRl的第一輸出端OUTl ；
[0055]所述第二起始晶體管K2的漏極電連接于所述第一起始信號(hào)線SI，源極S電連接于所述第I級(jí)第二重復(fù)單元BI的第二移位寄存器SR2的第二輸入端IN2，柵極電連接于第二控制線SW2 ；
[0056]第2-第η級(jí)第二重復(fù)單元B中，第i級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2，比如說，第2級(jí)第二重復(fù)單元B2中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第I級(jí)第二重復(fù)單元BI中的所述第二移位寄存器SR2的第二輸出端0UT2 ；
[0057]一幀包括第一時(shí)間段Pl和第二時(shí)間段P2，其中，
[0058]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl均控制所述第一起始晶體管Kl導(dǎo)通，所述第二控制線SW2均控制所述第二起始晶體管K2導(dǎo)通；
[0059]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一起始晶體管Kl導(dǎo)通，所述第二控制線SW2控制所述第二起始晶體管K2斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一起始晶體管Kl斷開，所述第二控制線SW2控制所述第二起始晶體管K2導(dǎo)通；
[0060]其中，m，n，i均為正整數(shù)，所述i為:大于等于2且小于等于m和/或η。
[0061]所述第一移位寄存器SRl還包括第一清零端Rl，所述第二移位寄存器SR2還包括第二清零端R2，其中，
[0062]第I?(m-Ι)級(jí)第一重復(fù)單元A中，第k級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一清零端Rl電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端0UT1,比如說,第I級(jí)第一重復(fù)單兀Al中的第一移位寄存器SRl的第一清零端Rl電連接于第2級(jí)第一重復(fù)單元A2中的第一移位寄存器SRl的第一輸出端OUTl ；
[0063]第I?(η-1)級(jí)第二重復(fù)單元B中，第k級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二清零端R2電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2，比如說，第I級(jí)第二重復(fù)單元BI中的第一移位寄存器SRl的第一清零端Rl電連接于第2級(jí)第二重復(fù)單元B2中的第一移位寄存器SRl的第一輸出端OUTl ；k為正整數(shù)，I《k《m-l，l《k《n-1。
[0064]本發(fā)明實(shí)施例提供的TFT陣列基板，在2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；在3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通，如此，使得顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換方便快捷。
[0065]本發(fā)明進(jìn)一步提供實(shí)施例二，如圖la、圖1c和圖3所示，本實(shí)施例二與實(shí)施例一的相同的部分不再重述，本實(shí)施例二在實(shí)施例一的基礎(chǔ)上，TFT陣列基板100還包括:低電平信號(hào)線VGL、第一起始開關(guān)SWTl和第二起始開關(guān)SWT2 ；
[0066]所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第一輸入端INl還通過所述第一起始開關(guān)SWTl電連接于所述低電平信號(hào)線VGL ；
[0067]所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第二輸入端IN2還通過所述第二起始開關(guān)SWT2電連接于所述低電平信號(hào)線VGL ;其中，
[0068]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一起始開關(guān)SWTl和第二起始開關(guān)SWT2斷開；
[0069]3D顯示時(shí)，第一時(shí)間段Pl，所述第一起始開關(guān)SWTl斷開，所述第二起始開關(guān)SWT2導(dǎo)通；第二時(shí)間段P2，所述第一起始開關(guān)SWTl導(dǎo)通，所述第二起始開關(guān)SWT2斷開。
[0070]本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置，在2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；在3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通，如此，使得顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換方便快捷，并且，
[0071]由于2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一起始開關(guān)SWTl和第二起始開關(guān)SWT2斷開，如此可以防止各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能。
[0072]3D顯示時(shí)，第一時(shí)間段Pl，所述第一起始開關(guān)SWTl斷開，所述第二起始開關(guān)SWT2導(dǎo)通，如此可以防止連接于第一起始開關(guān)SWTl的各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能；第二時(shí)間段P2，所述第一起始開關(guān)SWTl導(dǎo)通，所述第二起始開關(guān)SWT2斷開，如此可以防止連接于第二起始開關(guān)SWT2的各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能。
[0073]本發(fā)明進(jìn)一步提供實(shí)施例三，如圖la、圖1c和圖4所示，本實(shí)施例三與實(shí)施例一的相同的部分不再重述，本實(shí)施例三在實(shí)施例一的基礎(chǔ)上，TFT陣列基板100中，TFT陣列基板100還包括:第一時(shí)鐘信號(hào)線Cl、第一時(shí)鐘晶體管Tl和第二時(shí)鐘晶體管T2、第二時(shí)鐘信號(hào)線C2、第三時(shí)鐘晶體管T3和第四時(shí)鐘晶體管T4，所述第一移位寄存器SRl還包括第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3，所述第二移位寄存器SR2還包括第二時(shí)鐘信號(hào)端CK2和第四時(shí)鐘信號(hào)端CK4，其中，
[0074]在每級(jí)第一重復(fù)單元A中，所述第一時(shí)鐘晶體管Tl的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第一控制線SW1，源極S電連接于所述第一時(shí)鐘信號(hào)端CKl ;所述第三時(shí)鐘晶體管T3的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第一控制線SWl，源極S電連接于所述第三時(shí)鐘信號(hào)端CK3 ；
[0075]在每級(jí)第二重復(fù)單元B中，所述第二時(shí)鐘晶體管T2的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第二控制線SW2，源極S電連接于所述第二時(shí)鐘信號(hào)端CK2，所述第四時(shí)鐘晶體管T4的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第二控制線SW2，源極S電連接于所述第四時(shí)鐘信號(hào)端CK4 ;其中，
[0076]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4導(dǎo)通；
[0077]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3斷開，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4導(dǎo)通。
[0078]進(jìn)一步的，所述TFT陣列基板100還包括:第一信號(hào)線RS、第一晶體管RTl和第二晶體管RT2，所述第一移位寄存器SRl還包括第一端RSTl，所述第二移位寄存器SR2還包括第二端RST2，其中，
[0079]在每級(jí)第一重復(fù)單元A中，所述第一晶體管RTl的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第一控制線SWl，源極S電連接于所述第一端RSTl ；
[0080]在每級(jí)第二重復(fù)單元B中，所述第二晶體管RT2的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第二控制線SW2，源極S電連接于所述第二端RST2 ;其中，
[0081]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通；
[0082]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一晶體管RTl斷開，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通。
[0083]需要說明的是，所述第一信號(hào)線RS可以為輸出掃描前復(fù)位信號(hào)；或者，所述第一信號(hào)線RS可以為輸出恒定的高電平信號(hào)；或者，所述第一信號(hào)線RS可以為輸出恒定的低電平信號(hào)；或者，所述第一信號(hào)線RS可以為輸出正掃信號(hào)；或者，所述第一信號(hào)線RS可以為輸出反掃信號(hào)。
[0084]本發(fā)明進(jìn)一步提供實(shí)施例四，如圖la、圖1c和圖5所示，本實(shí)施例四與實(shí)施例三的相同的部分不再重述，本實(shí)施例四在實(shí)施例二和實(shí)施例三的基礎(chǔ)上，TFT陣列基板100還包括:低電平信號(hào)線VGL、第一時(shí)鐘開關(guān)CWTl和第二時(shí)鐘開關(guān)CWT2、第三時(shí)鐘開關(guān)CWT3和第四時(shí)鐘開關(guān)CWT4 ；
[0085]所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第一時(shí)鐘信號(hào)端CKl還通過所述第一時(shí)鐘開關(guān)CWTl電連接于所述低電平信號(hào)線VGL，所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第三時(shí)鐘信號(hào)端CK3還通過所述第三時(shí)鐘開關(guān)CWT3電連接于所述低電平信號(hào)線VGL;
[0086]所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第二時(shí)鐘信號(hào)端CK2還通過所述第二時(shí)鐘開關(guān)CWT2電連接于所述低電平信號(hào)線VGL，所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第四時(shí)鐘信號(hào)端CK4還通過所述第四時(shí)鐘開關(guān)CWT4電連接于所述低電平信號(hào)線VGL ;其中，
[0087]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一時(shí)鐘開關(guān)CWTl和第二時(shí)鐘開關(guān)CWT2、第三時(shí)鐘開關(guān)CWT3和第四時(shí)鐘開關(guān)CWT4斷開；
[0088]3D顯示時(shí)，第一時(shí)間段Pl，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3斷開，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4導(dǎo)通；第二時(shí)間段P2，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3導(dǎo)通，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4斷開。
[0089]進(jìn)一步的，所述的TFT陣列基板100還包括低電平信號(hào)線VGL、第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2 ；
[0090]所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第一端RSTl還通過所述第一信號(hào)開關(guān)RWTl電連接于所述低電平信號(hào)線VGL ；
[0091]所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第二端RST2還通過所述第二信號(hào)開關(guān)RWT2電連接于所述低電平信號(hào)線VGL ;其中，
[0092]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2斷開；
[0093]3D顯示時(shí)，第一時(shí)間段P1，所述第一信號(hào)開關(guān)RWTl斷開，所述第二信號(hào)開關(guān)RWT2導(dǎo)通；第二時(shí)間段P2，所述第一信號(hào)開關(guān)RWTl導(dǎo)通，所述第二信號(hào)開關(guān)RWT2斷開。
[0094]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2斷開，如此，可以防止各個(gè)晶體管的漏電流造成的不良影響，提高了 TFT陣列基板的性能；
[0095]3D顯示時(shí)，第一時(shí)間段Pl，所述第一信號(hào)開關(guān)RWTl斷開，所述第二信號(hào)開關(guān)RWT2導(dǎo)通，如此，可以防止連接于第一信號(hào)開關(guān)RWTl的各個(gè)晶體管的漏電流造成的不良影響，提高了 TFT陣列基板的性能；第二時(shí)間段P2，所述第一信號(hào)開關(guān)RWTl導(dǎo)通，所述第二信號(hào)開關(guān)RWT2斷開，如此，可以防止連接于第二信號(hào)開關(guān)RWT2的各個(gè)晶體管的漏電流造成的不良影響，提高了 TFT陣列基板的性能。
[0096]本發(fā)明進(jìn)一步提供實(shí)施例五，如圖la、圖1c和圖6所示，本實(shí)施例五與實(shí)施例一的相同的部分不再重述，本實(shí)施例五在實(shí)施例三的基礎(chǔ)上，TFT陣列基板100中，
[0097]每級(jí)所述第一重復(fù)單元A還包括第三移位寄存器SR3，所述第三移位寄存器SR3包括第三輸入端IN3和連接于相應(yīng)柵極線的第三輸出端0UT3 ；
[0098]每級(jí)所述第二重復(fù)單元B還包括第四移位寄存器SR4，所述第四移位寄存器SR4包括第四輸入端IN4和連接于相應(yīng)柵極線的第四輸出端0UT4 ；
[0099]所述TFT陣列基板100還包括第三起始晶體管K3、第四起始晶體管K4，其中，
[0100]所述第三起始晶體管K3的漏極電連接于所述第二起始信號(hào)線S2，源極S電連接于所述第I級(jí)第一重復(fù)單元A的第三移位寄存器SR3的第三輸入端IN3，柵極電連接于第一控制線Sffl ；
[0101]第2-第m級(jí)第一重復(fù)單元A中，第i級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端OUTl ;第i級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸入端IN3電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3,比如說,第2級(jí)第一重復(fù)單兀A中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第I級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端0UT1，第2級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸入端IN3電連接于所述第I級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3 ；
[0102]所述第四起始晶體管K4的漏極電連接于所述第二起始信號(hào)線S2，源極S電連接于所述第I級(jí)第二重復(fù)單元B的第四移位寄存器SR4的第四輸入端IN4，柵極電連接于第二控制線SW2 ；
[0103]第2-第η級(jí)第二重復(fù)單元B中，第i級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2 ;第i級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸入端IN4電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4，比如說，第2級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第I級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2 ;第2級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸入端IN4電連接于所述第I級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4，其中，
[0104]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl均控制所述第三起始晶體管K3導(dǎo)通，所述第二控制線SW2均控制所述第四起始晶體管K4導(dǎo)通；
[0105]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第三起始晶體管K3導(dǎo)通，所述第二控制線SW2控制所述第四起始晶體管K4斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第三起始晶體管K3斷開，所述第二控制線SW2控制所述第四起始晶體管K4導(dǎo)通。
[0106]進(jìn)一步的，所述第一移位寄存器SRl還包括第一清零端R1，所述第二移位寄存器SR2還包括第二清零端R2，所述第三移位寄存器SR3還包括第三清零端R3，所述第四移位寄存器SR4還包括第四清零端R4，其中，
[0107]第I?(m-Ι)級(jí)第一重復(fù)單元A中，第k級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一清零端Rl電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端0UT1，第k級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三清零端R3電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3，比如說，第I級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一清零端Rl電連接于所述第2級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端0UT1，第I級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三清零端R3電連接于所述第2級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3 ；
[0108]第I?(η-1)級(jí)第二重復(fù)單元B中，第k級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二清零端R2電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2，第k級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四清零端R4電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4，比如說，第I級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二清零端R2電連接于所述第2級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2，第I級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四清零端R4電連接于所述第2級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4;k為正整數(shù)，I《k《m-l，l《k《n-1。
[0109]本發(fā)明進(jìn)一步提供實(shí)施例六，如圖la、圖1c和圖7所示，本實(shí)施例六與實(shí)施例五的相同的部分不再重述，本實(shí)施例六在實(shí)施例五的基礎(chǔ)上，TFT陣列基板100還包括:低電平信號(hào)線VGL、第一起始開關(guān)SWT1、第二起始開關(guān)SWT2、第三起始開關(guān)SWT3和第四起始開關(guān)SWT4 ；
[0110]所述第I級(jí)第一重復(fù)單元A中，第一移位寄存器SRl的第一輸入端INl還通過所述第一起始開關(guān)SWTl電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第三輸入端IN3還通過所述第三起始開關(guān)SWT3電連接于所述低電平信號(hào)線VGL ；
[0111]所述第I級(jí)第二重復(fù)單元B中，第二移位寄存器SR2的第二輸入端IN2還通過所述第二起始開關(guān)SWT2電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第四輸入端IN4還通過所述第四起始開關(guān)SWT4電連接于所述低電平信號(hào)線VGL ;其中，
[0112]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一起始開關(guān)SWTl、第二起始開關(guān)SWT2、第三起始開關(guān)SWT3和第四起始開關(guān)SWT4斷開；
[0113]3D顯示時(shí)，第一時(shí)間段Pl，所述第一起始開關(guān)SWTl和第三起始開關(guān)SWT3斷開，所述第二起始開關(guān)SWT2和第四起始開關(guān)SWT4導(dǎo)通；第二時(shí)間段P2，所述第一起始開關(guān)SWTl和第三起始開關(guān)SWT3導(dǎo)通，所述第二起始開關(guān)SWT2和第四起始開關(guān)SWT4斷開。
[0114]實(shí)施例七，如圖la、圖1c和圖8所示，本實(shí)施例七與實(shí)施例五的相同的部分不再重述，本實(shí)施例七在實(shí)施例五的基礎(chǔ)上，TFT陣列基板100還包括:第一時(shí)鐘信號(hào)線Cl、第一時(shí)鐘晶體管Tl和第二時(shí)鐘晶體管T2、第二時(shí)鐘信號(hào)線C2、第三時(shí)鐘晶體管T3和第四時(shí)鐘晶體管T4，第三時(shí)鐘信號(hào)線C3、第五時(shí)鐘晶體管T5和第六時(shí)鐘晶體管T6、第四時(shí)鐘信號(hào)線C4、第七時(shí)鐘晶體管T7和第八時(shí)鐘晶體管T8，所述第一移位寄存器SRl還包括第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3、第五時(shí)鐘信號(hào)端CK5和第七時(shí)鐘信號(hào)端CK7,所述第二移位寄存器SR2還包括第二時(shí)鐘信號(hào)端CK2和第四時(shí)鐘信號(hào)端CK4、第六時(shí)鐘信號(hào)端CK6和第八時(shí)鐘信號(hào)端CK8，其中，
[0115]在每級(jí)第一重復(fù)單元A中，所述第一時(shí)鐘晶體管Tl的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第一控制線SW1，源極S電連接于所述第一時(shí)鐘信號(hào)端CKl ;所述第三時(shí)鐘晶體管T3的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第一控制線SW1，源極S電連接于所述第三時(shí)鐘信號(hào)端CK3，所述第五時(shí)鐘晶體管T5的漏極電連接于所述第三時(shí)鐘信號(hào)線C3，柵極電連接于第一控制線SW1，源極S電連接于所述第五時(shí)鐘信號(hào)端CK5 ;所述第七時(shí)鐘晶體管T7的漏極電連接于所述第四時(shí)鐘信號(hào)線C4，柵極電連接于第一控制線SWl，源極S電連接于所述第七時(shí)鐘信號(hào)端CK7 ；
[0116]在每級(jí)第二重復(fù)單元B中，所述第二時(shí)鐘晶體管T2的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第二控制線SW2，源極S電連接于所述第二時(shí)鐘信號(hào)端CK2，所述第四時(shí)鐘晶體管T4的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第二控制線SW2，源極S電連接于所述第四時(shí)鐘信號(hào)端CK4，所述第六時(shí)鐘晶體管T6的漏極電連接于所述第三時(shí)鐘信號(hào)線C3，柵極電連接于第二控制線SW2，源極S電連接于所述第六時(shí)鐘信號(hào)端CK6，所述第八時(shí)鐘晶體管T8的漏極電連接于所述第四時(shí)鐘信號(hào)線C4，柵極電連接于第二控制線SW2，源極S電連接于所述第八時(shí)鐘信號(hào)端CK8 ;其中，
[0117]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8導(dǎo)通；
[0118]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7斷開，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8導(dǎo)通。
[0119]進(jìn)一步的，所述TFT陣列基板100還包括:第一信號(hào)線RS、第一晶體管RTl和第二晶體管RT2，所述第一移位寄存器SRl和所述第三移位寄存器SR3均還包括第一端RSTl，所述第二移位寄存器SR2和所述第四移位寄存器SR4均還包括第二端RST2，其中，
[0120]在每級(jí)第一重復(fù)單元A中，所述第一晶體管RTl的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第一控制線SWl，源極S電連接于所述第一端RSTl ；
[0121]在每級(jí)第二重復(fù)單元B中，所述第二晶體管RT2的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第二控制線SW2，源極S電連接于所述第二端RST2 ;其中，
[0122]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通；
[0123]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一晶體管RTl斷開，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通。
[0124]需要說明的是，所述第一信號(hào)線RS可以為輸出掃描前復(fù)位信號(hào)；或者，所述第一信號(hào)線RS可以為輸出恒定的高電平信號(hào)；或者，所述第一信號(hào)線RS可以為輸出恒定的低電平信號(hào)；或者，所述第一信號(hào)線RS可以為輸出正掃信號(hào)；或者，所述第一信號(hào)線RS可以為輸出反掃信號(hào)。
[0125]本發(fā)明還提供實(shí)施例八，如圖la、圖1c和圖9所示，本實(shí)施例八與實(shí)施例七的相同的部分不再重述，本實(shí)施例八在實(shí)施例七的基礎(chǔ)上，TFT陣列基板100還包括:
[0126]所述的TFT陣列基板100還包括低電平信號(hào)線VGL、第一時(shí)鐘開關(guān)CWT1、第二時(shí)鐘開關(guān)CWT2、第三時(shí)鐘開關(guān)CWT3和第四時(shí)鐘開關(guān)CWT4、第五時(shí)鐘開關(guān)CWT5、第六時(shí)鐘開關(guān)CWT6、第七時(shí)鐘開關(guān)CWT7和第八時(shí)鐘開關(guān)CWT8 ；
[0127]所述第I級(jí)第一重復(fù)單元A中，第一移位寄存器SRl的第一時(shí)鐘信號(hào)端CKl還通過所述第一時(shí)鐘開關(guān)CWTl電連接于所述低電平信號(hào)線VGL，第一移位寄存器SRl的第三時(shí)鐘信號(hào)端CK3還通過所述第三時(shí)鐘開關(guān)CWT3電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第五時(shí)鐘信號(hào)端CK5還通過所述第五時(shí)鐘開關(guān)CWT5電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第七時(shí)鐘信號(hào)端CK7還通過所述第七時(shí)鐘開關(guān)CWT7電連接于所述低電平信號(hào)線VGL;
[0128]所述第I級(jí)第二重復(fù)單元B中，第二移位寄存器SR2的第二時(shí)鐘信號(hào)端CK2還通過所述第二時(shí)鐘開關(guān)CWT2電連接于所述低電平信號(hào)線VGL，第二移位寄存器SR2的第四時(shí)鐘信號(hào)端CK4還通過所述第四時(shí)鐘開關(guān)CWT4電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第六時(shí)鐘信號(hào)端CK6還通過所述第六時(shí)鐘開關(guān)CWT6電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第八時(shí)鐘信號(hào)端CK8還通過所述第八時(shí)鐘開關(guān)CWT8電連接于所述低電平信號(hào)線VGL ;其中，
[0129]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一時(shí)鐘開關(guān)CWT1、第二時(shí)鐘開關(guān)CWT2、第三時(shí)鐘開關(guān)CWT3和第四時(shí)鐘開關(guān)CWT4、第五時(shí)鐘開關(guān)CWT5、第六時(shí)鐘開關(guān)CWT6、第七時(shí)鐘開關(guān)CWT7和第八時(shí)鐘開關(guān)CWT8斷開；
[0130]3D顯示時(shí)，第一時(shí)間段Pl，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3、第五時(shí)鐘開關(guān)CWT5和第七時(shí)鐘開關(guān)CWT7斷開，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4、第六時(shí)鐘開關(guān)CWT6和第八時(shí)鐘開關(guān)CWT8導(dǎo)通；第二時(shí)間段P2，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3、第五時(shí)鐘開關(guān)CWT5和第七時(shí)鐘開關(guān)CWT7導(dǎo)通，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4、第六時(shí)鐘開關(guān)CWT6和第八時(shí)鐘開關(guān)CWT8斷開。
[0131]進(jìn)一步的，所述的TFT陣列基板100還包括低電平信號(hào)線VGL、第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2 ；
[0132]所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第一端RSTl還通過所述第一信號(hào)開關(guān)RWTl電連接于所述低電平信號(hào)線VGL ；
[0133]所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第二端RST2還通過所述第二信號(hào)開關(guān)RWT2電連接于所述低電平信號(hào)線VGL ;其中，
[0134]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2斷開；
[0135]3D顯示時(shí)，第一時(shí)間段P1，所述第一信號(hào)開關(guān)RWTl斷開，所述第二信號(hào)開關(guān)RWT2導(dǎo)通；第二時(shí)間段P2，所述第一信號(hào)開關(guān)RWTl導(dǎo)通，所述第二信號(hào)開關(guān)RWT2斷開。
[0136]本發(fā)明還提供實(shí)施例九，如圖la、圖1c和圖10和圖11所示，本實(shí)施例九與實(shí)施例五的相同的部分不再重述，本實(shí)施例九在實(shí)施例五的基礎(chǔ)上，TFT陣列基板100還包括:
[0137]每級(jí)所述第一重復(fù)單元A還包括第五移位寄存器SR5和第七移位寄存器SR7，所述第五移位寄存器SR5包括第五輸入端IN5和連接于相應(yīng)柵極線的第五輸出端0UT5,所述第七移位寄存器SR7包括第七輸入端IN7和連接于相應(yīng)柵極線的第七輸出端0UT7 ；
[0138]每級(jí)所述第二重復(fù)單元B還包括第六移位寄存器SR6和第八移位寄存器SR8，所述第六移位寄存器SR6包括第六輸入端IN6和連接于相應(yīng)柵極線的第六輸出端0UT6，所述第八移位寄存器SR8包括第八輸入端IN8和連接于相應(yīng)柵極線的第八輸出端0UT8 ；
[0139]所述TFT陣列基板100還包括第五起始晶體管K5、第六起始晶體管K6、第七起始晶體管K7、第八起始晶體管K8，其中，
[0140]所述第五起始晶體管K5的漏極電連接于所述第三起始信號(hào)線S3，源極S電連接于所述第I級(jí)第一重復(fù)單兀Al的第五移位寄存器SR5的第五輸入端IN5,柵極電連接于第一控制線SWl ；
[0141]所述第六起始晶體管K6的漏極電連接于所述第三起始信號(hào)線S3，源極S電連接于所述第I級(jí)第二重復(fù)單元BI的第六移位寄存器SR6的第四輸入端IN4，柵極電連接于第二控制線SW2 ；
[0142]所述第七起始晶體管K7的漏極電連接于所述第四起始信號(hào)線S4，源極S電連接于所述第I級(jí)第一重復(fù)單元Al的第七移位寄存器SR7的第七輸入端IN7，柵極電連接于第一控制線SWl ；
[0143]所述第八起始晶體管K8的漏極電連接于所述第四起始信號(hào)線S4，源極S電連接于所述第I級(jí)第二重復(fù)單元BI的第八移位寄存器SR8的第八輸入端IN8，柵極電連接于第二控制線SW2 ；
[0144]第2-第m級(jí)第一重復(fù)單元A中，第i級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端OUTl ;第i級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸入端IN3電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3 ;第i級(jí)第一重復(fù)單元A中的所述第五移位寄存器SR5的第五輸入端IN5電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第五移位寄存器SR5的第五輸出端0UT5 ;第i級(jí)第一重復(fù)單元A中的所述第七移位寄存器SR7的第七輸入端IN7電連接于所述第1-Ι級(jí)第一重復(fù)單元A中的所述第七移位寄存器SR7的第七輸出端0UT7，比如說，第2級(jí)第一重復(fù)單元A2中的所述第一移位寄存器SRl的第一輸入端INl電連接于所述第I級(jí)第一重復(fù)單元Al中的所述第一移位寄存器SRl的第一輸出端OUTl ;第2級(jí)第一重復(fù)單元A2中的所述第三移位寄存器SR3的第三輸入端IN3電連接于所述第I級(jí)第一重復(fù)單元Al中的所述第三移位寄存器SR3的第三輸出端0UT3 ;第2級(jí)第一重復(fù)單元A2中的所述第五移位寄存器SR5的第五輸入端IN5電連接于所述第I級(jí)第一重復(fù)單元Al中的所述第五移位寄存器SR5的第五輸出端0UT5 ;第2級(jí)第一重復(fù)單元A2中的所述第七移位寄存器SR7的第七輸入端IN7電連接于所述第I級(jí)第一重復(fù)單元Al中的所述第七移位寄存器SR7的第七輸出端0UT7 ；
[0145]第2-第η級(jí)第二重復(fù)單元B中，第i級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2 ;第i級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸入端IN4電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4 ;第i級(jí)第二重復(fù)單元B中的所述第六移位寄存器SR6的第六輸入端IN6電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第六移位寄存器SR6的第六輸出端0UT6 ;第i級(jí)第二重復(fù)單元B中的所述第八移位寄存器SR8的第八輸入端IN8電連接于所述第1-Ι級(jí)第二重復(fù)單元B中的所述第八移位寄存器SR8的第八輸出端0UT8，比如說，第2級(jí)第二重復(fù)單元B2中的所述第二移位寄存器SR2的第二輸入端IN2電連接于所述第I級(jí)第二重復(fù)單元BI中的所述第二移位寄存器SR2的第二輸出端0UT2 ;第2級(jí)第二重復(fù)單元B2中的所述第四移位寄存器SR4的第四輸入端IN4電連接于所述第I級(jí)第二重復(fù)單元BI中的所述第四移位寄存器SR4的第四輸出端0UT4 ;第2級(jí)第二重復(fù)單元B2中的所述第六移位寄存器SR6的第六輸入端IN6電連接于所述第I級(jí)第二重復(fù)單元B中的所述第六移位寄存器SR6的第六輸出端0UT6 ;第2級(jí)第二重復(fù)單元B2中的所述第八移位寄存器SR8的第八輸入端IN8電連接于所述第I級(jí)第二重復(fù)單元BI中的所述第八移位寄存器SR8的第八輸出端0UT8 ;其中，
[0146]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第五起始晶體管K5和第七起始晶體管K7導(dǎo)通，所述第二控制線SW2控制所述第六起始晶體管K6和第八起始晶體管K8導(dǎo)通；
[0147]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第五起始晶體管K5和第七起始晶體管K7導(dǎo)通，所述第二控制線SW2控制所述第六起始晶體管K6和第八起始晶體管K8斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第五起始晶體管K5和第七起始晶體管K7斷開，所述第二控制線SW2控制所述第六起始晶體管K6和第八起始晶體管K8導(dǎo)通。
[0148]進(jìn)一步的，所述第一移位寄存器SRl還包括第一清零端R1，所述第二移位寄存器SR2還包括第二清零端R2，所述第三移位寄存器SR3還包括第三清零端R3，所述第四移位寄存器SR4還包括第四清零端R4，所述第五移位寄存器SR5還包括第五清零端R5，所述第六移位寄存器SR6還包括第六清零端R6，所述第七移位寄存器SR7還包括第七清零端R7，所述第八移位寄存器SR8還包括第八清零端R8，其中，
[0149]第I?(m-Ι)級(jí)第一重復(fù)單元A中，第k級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一清零端Rl電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第一移位寄存器SRl的第一輸出端0UT1，第k級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三清零端R3電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第三移位寄存器SR3的第三輸出端0UT3，第k級(jí)第一重復(fù)單元A中的所述第五移位寄存器SR5的第五清零端R5電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第五移位寄存器SR5的第五輸出端0UT5，第k級(jí)第一重復(fù)單元A中的所述第七移位寄存器SR7的第七清零端R7電連接于所述第k+Ι級(jí)第一重復(fù)單元A中的所述第七移位寄存器SR7的第七輸出端0UT7，比如說，第I級(jí)第一重復(fù)單元Al中的所述第一移位寄存器SRl的第一清零端Rl電連接于所述第2級(jí)第一重復(fù)單元A2中的所述第一移位寄存器SRl的第一輸出端0UT1，第I級(jí)第一重復(fù)單元Al中的所述第三移位寄存器SR3的第三清零端R3電連接于所述第2級(jí)第一重復(fù)單元A2中的所述第三移位寄存器SR3的第三輸出端0UT3，第I級(jí)第一重復(fù)單元Al中的所述第五移位寄存器SR5的第五清零端R5電連接于所述第2級(jí)第一重復(fù)單元A2中的所述第五移位寄存器SR5的第五輸出端0UT5，第I級(jí)第一重復(fù)單元Al中的所述第七移位寄存器SR7的第七清零端R7電連接于所述第2級(jí)第一重復(fù)單元2中的所述第七移位寄存器SR7的第七輸出端0UT7 ；
[0150]第I?(η-1)級(jí)第二重復(fù)單元B中，第k級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二清零端R2電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第二移位寄存器SR2的第二輸出端0UT2，第k級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四清零端R4電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第四移位寄存器SR4的第四輸出端0UT4，第k級(jí)第二重復(fù)單元B中的所述第六移位寄存器SR6的第六清零端R6電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第六移位寄存器SR6的第六輸出端0UT6，第k級(jí)第二重復(fù)單元B中的所述第八移位寄存器SR8的第八清零端R8電連接于所述第k+Ι級(jí)第二重復(fù)單元B中的所述第八移位寄存器SR8的第八輸出端0UT8，比如說，第I級(jí)第二重復(fù)單元BI中的所述第二移位寄存器SR2的第二清零端R2電連接于所述第2級(jí)第二重復(fù)單元B2中的所述第二移位寄存器SR2的第二輸出端0UT2，第I級(jí)第二重復(fù)單元BI中的所述第四移位寄存器SR4的第四清零端R4電連接于所述第2級(jí)第二重復(fù)單元B2中的所述第四移位寄存器SR4的第四輸出端0UT4，第I級(jí)第二重復(fù)單元BI中的所述第六移位寄存器SR6的第六清零端R6電連接于所述第2級(jí)第二重復(fù)單元B2中的所述第六移位寄存器SR6的第六輸出端0UT6，第I級(jí)第二重復(fù)單元BI中的所述第八移位寄存器SR8的第八清零端R8電連接于所述第2級(jí)第二重復(fù)單元B2中的所述第八移位寄存器SR8的第八輸出端0UT8 ；k為正整數(shù)，I《k《m-1,1《k《n-1。
[0151]本實(shí)施例十與實(shí)施例九的相同的部分不再重述，本實(shí)施例十在實(shí)施例九的基礎(chǔ)上，如圖la、圖lc、圖12所示，TFT陣列基板100還包括:低電平信號(hào)線VGL、第一起始開關(guān)SWT1、第二起始開關(guān)SWT2、第三起始開關(guān)SWT3、第四起始開關(guān)SWT4、第五起始開關(guān)SWT5、第六起始開關(guān)SWT6、第七起始開關(guān)SWT7和第八起始開關(guān)SWT8 ；
[0152]所述第I級(jí)第一重復(fù)單元A中，第一移位寄存器SRl的第一輸入端INl還通過所述第一起始開關(guān)SWTl電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第三輸入端IN3還通過所述第三起始開關(guān)SWT3電連接于所述低電平信號(hào)線VGL，第五移位寄存器SR5的第五輸入端IN5還通過所述第五起始開關(guān)SWT5電連接于所述低電平信號(hào)線VGL，第七移位寄存器SR7的第七輸入端IN7還通過所述第七起始開關(guān)SWT7電連接于所述低電平信號(hào)線 VGL ；
[0153]所述第I級(jí)第二重復(fù)單元B中，第二移位寄存器SR2的第二輸入端IN2還通過所述第二起始開關(guān)SWT2電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第四輸入端IN4還通過所述第四起始開關(guān)SWT4電連接于所述低電平信號(hào)線VGL，第六移位寄存器SR6的第六輸入端IN6還通過所述第六起始開關(guān)SWT6電連接于所述低電平信號(hào)線VGL，第八移位寄存器SR8的第八輸入端IN8還通過所述第八起始開關(guān)SWT8電連接于所述低電平信號(hào)線VGL;其中，
[0154]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一起始開關(guān)SWT1、第二起始開關(guān)SWT2、第三起始開關(guān)SWT3、第四起始開關(guān)SWT4、第五起始開關(guān)SWT5、第六起始開關(guān)SWT6、第七起始開關(guān)SWT7和第八起始開關(guān)SWT8均斷開；
[0155]3D顯示時(shí)，第一時(shí)間段P1，所述第一起始開關(guān)SWT1、第三起始開關(guān)SWT3、第五起始開關(guān)SWT5和第七起始開關(guān)SWT7斷開，所述第二起始開關(guān)SWT2、第四起始開關(guān)SWT4、第六起始開關(guān)SWT6和第八起始開關(guān)SWT8導(dǎo)通；第二時(shí)間段P2，所述第一起始開關(guān)SWTl、第三起始開關(guān)SWT3、第五起始開關(guān)SWT5和第七起始開關(guān)SWT7導(dǎo)通，所述第二起始開關(guān)SWT2、第四起始開關(guān)SWT4、第六起始開關(guān)SWT6和第八起始開關(guān)SWT8斷開。
[0156]本實(shí)施例1^一與實(shí)施例九的相同的部分不再重述，本實(shí)施例1^一在實(shí)施例九的基礎(chǔ)上，如圖la、圖lc、圖13所示，TFT陣列基板100還包括:
[0157]如權(quán)利要求3所述的TFT陣列基板100，其特征在于，所述TFT陣列基板100還包括:第一時(shí)鐘信號(hào)線Cl、第一時(shí)鐘晶體管Tl和第二時(shí)鐘晶體管T2、第二時(shí)鐘信號(hào)線C2、第三時(shí)鐘晶體管T3和第四時(shí)鐘晶體管T4，第三時(shí)鐘信號(hào)線C3、第五時(shí)鐘晶體管T5和第六時(shí)鐘晶體管T6、第四時(shí)鐘信號(hào)線C4、第七時(shí)鐘晶體管T7和第八時(shí)鐘晶體管T8，第五時(shí)鐘信號(hào)線C5、第九時(shí)鐘晶體管T9和第十時(shí)鐘晶體管T10、第六時(shí)鐘信號(hào)線C6、第十一時(shí)鐘晶體管Tll和第十二時(shí)鐘晶體管T12，第七時(shí)鐘信號(hào)線C7、第十三時(shí)鐘晶體管T13和第十四時(shí)鐘晶體管T14、第八時(shí)鐘信號(hào)線C8、第十五時(shí)鐘晶體管T15和第十六時(shí)鐘晶體管T16,所述第一移位寄存器SRl還包括第一時(shí)鐘信號(hào)端CKl和第三時(shí)鐘信號(hào)端CK3、第五時(shí)鐘信號(hào)端CK5和第七時(shí)鐘信號(hào)端CK7、第九時(shí)鐘信號(hào)端CK9和第十一時(shí)鐘信號(hào)端CKl 1、第十三時(shí)鐘信號(hào)端CK13和第十五時(shí)鐘信號(hào)端CK15，所述第二移位寄存器SR2還包括第十時(shí)鐘信號(hào)端CKlO和第十二時(shí)鐘信號(hào)端CK12、第十四時(shí)鐘信號(hào)端CK14和第十六時(shí)鐘信號(hào)端CK16，其中，
[0158]在每級(jí)第一重復(fù)單元A中，所述第一時(shí)鐘晶體管Tl的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第一控制線SW1，源極S電連接于所述第一時(shí)鐘信號(hào)端CKl ;所述第三時(shí)鐘晶體管T3的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第一控制線SW1，源極S電連接于所述第三時(shí)鐘信號(hào)端CK3，所述第五時(shí)鐘晶體管T5的漏極電連接于所述第三時(shí)鐘信號(hào)線C3，柵極電連接于第一控制線SW1，源極S電連接于所述第五時(shí)鐘信號(hào)端CK5 ;所述第七時(shí)鐘晶體管T7的漏極電連接于所述第四時(shí)鐘信號(hào)線C4，柵極電連接于第一控制線SW1，源極S電連接于所述第七時(shí)鐘信號(hào)端CK7 ;所述第九時(shí)鐘晶體管T9的漏極電連接于所述第五時(shí)鐘信號(hào)線C5，柵極電連接于第一控制線SWl，源極S電連接于所述第九時(shí)鐘信號(hào)端CK9 ;所述第十一時(shí)鐘晶體管Tll的漏極電連接于所述第六時(shí)鐘信號(hào)線C6，柵極電連接于第一控制線SW1，源極S電連接于所述第十一時(shí)鐘信號(hào)端CK11，所述第十三時(shí)鐘晶體管T13的漏極電連接于所述第六時(shí)鐘信號(hào)線C6，柵極電連接于第一控制線SW1，源極S電連接于所述第十三時(shí)鐘信號(hào)端CK13 ;所述第十五時(shí)鐘晶體管T15的漏極電連接于所述第八時(shí)鐘信號(hào)線CS，柵極電連接于第一控制線SW1，源極S電連接于所述第十五時(shí)鐘信號(hào)端CK15 ；
[0159]在每級(jí)第二重復(fù)單元B中，所述第二時(shí)鐘晶體管T2的漏極電連接于所述第一時(shí)鐘信號(hào)線Cl，柵極電連接于第二控制線SW2，源極S電連接于所述第二時(shí)鐘信號(hào)端CK2，所述第四時(shí)鐘晶體管T4的漏極電連接于所述第二時(shí)鐘信號(hào)線C2，柵極電連接于第二控制線SW2，源極S電連接于所述第四時(shí)鐘信號(hào)端CK4，所述第六時(shí)鐘晶體管T6的漏極電連接于所述第三時(shí)鐘信號(hào)線C3，柵極電連接于第二控制線SW2，源極S電連接于所述第六時(shí)鐘信號(hào)端CK6，所述第八時(shí)鐘晶體管T8的漏極電連接于所述第四時(shí)鐘信號(hào)線C4，柵極電連接于第二控制線SW2，源極S電連接于所述第八時(shí)鐘信號(hào)端CK8 ;所述第十時(shí)鐘晶體管TlO的漏極電連接于所述第五時(shí)鐘信號(hào)線C5，柵極電連接于第二控制線SW2，源極S電連接于所述第十時(shí)鐘信號(hào)端CK10，所述第十二時(shí)鐘晶體管T12的漏極電連接于所述第六時(shí)鐘信號(hào)線C6，柵極電連接于第二控制線SW2，源極S電連接于所述第十二時(shí)鐘信號(hào)端CK12，所述第十四時(shí)鐘晶體管T14的漏極電連接于所述第七時(shí)鐘信號(hào)線C7，柵極電連接于第二控制線SW2，源極S電連接于所述第十四時(shí)鐘信號(hào)端CK14，所述第十六時(shí)鐘晶體管T16的漏極電連接于所述第八時(shí)鐘信號(hào)線C8，柵極電連接于第二控制線SW2，源極S電連接于所述第十六時(shí)鐘信號(hào)端CK16，其中，
[0160]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7、第九時(shí)鐘晶體管T9和第十一時(shí)鐘晶體管Tl 1、第十三時(shí)鐘晶體管T13和第十五時(shí)鐘晶體管T15導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8、第十時(shí)鐘晶體管TlO和第十二時(shí)鐘晶體管T12、第十四時(shí)鐘晶體管T14和第十六時(shí)鐘晶體管T16導(dǎo)通；
[0161]3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7、第九時(shí)鐘晶體管T9和第十一時(shí)鐘晶體管T11、第十三時(shí)鐘晶體管T13和第十五時(shí)鐘晶體管T15導(dǎo)通，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8、第十時(shí)鐘晶體管TlO和第十二時(shí)鐘晶體管T12、第十四時(shí)鐘晶體管T14和第十六時(shí)鐘晶體管T16斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一時(shí)鐘晶體管Tl和第三時(shí)鐘晶體管T3、第五時(shí)鐘晶體管T5和第七時(shí)鐘晶體管T7、第九時(shí)鐘晶體管T9和第十一時(shí)鐘晶體管T11、第十三時(shí)鐘晶體管T13和第十五時(shí)鐘晶體管T15斷開，所述第二控制線SW2控制所述第二時(shí)鐘晶體管T2和第四時(shí)鐘晶體管T4、第六時(shí)鐘晶體管T6和第八時(shí)鐘晶體管T8、第十時(shí)鐘晶體管TlO和第十二時(shí)鐘晶體管T12、第十四時(shí)鐘晶體管T14和第十六時(shí)鐘晶體管T16導(dǎo)通。
[0162]進(jìn)一步的，所述TFT陣列基板100還包括:第一信號(hào)線RS、第一晶體管RTl和第二晶體管RT2，所述第一移位寄存器SRl、所述第三移位寄存器SR3、所述第五移位寄存器SR5和所述第七移位寄存器SR7均還包括第一端RSTl，所述第二移位寄存器SR2、所述第四移位寄存器SR4、所述第六移位寄存器SR6和所述第八移位寄存器SR8均還包括第二端RST2，其中，
[0163]在每級(jí)第一重復(fù)單元A中，所述第一晶體管RTl的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第一控制線SWl，源極S電連接于所述第一端RSTl ；
[0164]在每級(jí)第一重復(fù)單元A中，所述第一晶體管RTl的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第一控制線SWl，源極S電連接于所述第一端RSTl ；
[0165]在每級(jí)第二重復(fù)單元B中，所述第二晶體管RT2的漏極電連接于所述第一信號(hào)線RS，柵極電連接于第二控制線SW2，源極S電連接于所述第二端RST2 ;其中，
[0166]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通；
[016 7] 3D顯示時(shí)，第一時(shí)間段P1，所述第一控制線SWl控制所述第一晶體管RTl導(dǎo)通，所述第二控制線SW2控制所述第二晶體管RT2斷開；第二時(shí)間段P2，所述第一控制線SWl控制所述第一晶體管RTl斷開，所述第二控制線SW2控制所述第二晶體管RT2導(dǎo)通。
[0168]所述第一信號(hào)線RS輸出掃描前復(fù)位信號(hào)；或者，所述第一信號(hào)線RS輸出恒定的高電平信號(hào)；或者，所述第一信號(hào)線RS輸出恒定的低電平信號(hào)；或者，所述第一信號(hào)線RS輸出正掃信號(hào)；或者，所述第一信號(hào)線RS輸出反掃信號(hào)。
[0169]本實(shí)施例十二與實(shí)施例1^一的相同的部分不再重述，本實(shí)施例十二在實(shí)施例1^一的基礎(chǔ)上，如圖la、圖1c和圖14、圖15a和圖15b所示，圖15a和圖15b分別為圖14中區(qū)域C和區(qū)域D的局部放大圖，具體的，TFT陣列基板100還包括:所述的TFT陣列基板100還包括低電平信號(hào)線VGL、第一至第十六時(shí)鐘開關(guān)(CWT1。。。CffT16)；
[0170]所述第I級(jí)第一重復(fù)單元A中，第一移位寄存器SRl的第一時(shí)鐘信號(hào)端CKl還通過所述第一時(shí)鐘開關(guān)CWTl電連接于所述低電平信號(hào)線VGL，第一移位寄存器SRl的第三時(shí)鐘信號(hào)端CK3還通過所述第三時(shí)鐘開關(guān)CWT3電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第五時(shí)鐘信號(hào)端CK5還通過所述第五時(shí)鐘開關(guān)CWT5電連接于所述低電平信號(hào)線VGL，第三移位寄存器SR3的第七時(shí)鐘信號(hào)端CK7還通過所述第七時(shí)鐘開關(guān)CWT7電連接于所述低電平信號(hào)線VGL，第五移位寄存器SR5的第九時(shí)鐘信號(hào)端CK9還通過所述第九時(shí)鐘開關(guān)CWT9電連接于所述低電平信號(hào)線VGL，第五移位寄存器SR5的第十一時(shí)鐘信號(hào)端CKll還通過所述第十一時(shí)鐘開關(guān)CWTll電連接于所述低電平信號(hào)線VGL，第七移位寄存器SR7的第十三時(shí)鐘信號(hào)端CK13還通過所述第十三時(shí)鐘開關(guān)CWT13電連接于所述低電平信號(hào)線VGL，第七移位寄存器SR7的第十五時(shí)鐘信號(hào)端CK15還通過所述第十五時(shí)鐘開關(guān)CWT15電連接于所述低電平信號(hào)線VGL ；
[0171]所述第I級(jí)第二重復(fù)單元B中，第二移位寄存器SR2的第二時(shí)鐘信號(hào)端CK2還通過所述第二時(shí)鐘開關(guān)CWT2電連接于所述低電平信號(hào)線VGL，第二移位寄存器SR2的第四時(shí)鐘信號(hào)端CK4還通過所述第四時(shí)鐘開關(guān)CWT4電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第六時(shí)鐘信號(hào)端CK6還通過所述第六時(shí)鐘開關(guān)CWT6電連接于所述低電平信號(hào)線VGL，第四移位寄存器SR4的第八時(shí)鐘信號(hào)端CK8還通過所述第八時(shí)鐘開關(guān)CWT8電連接于所述低電平信號(hào)線VGL，第六移位寄存器SR6的第十時(shí)鐘信號(hào)端CKlO還通過所述第十時(shí)鐘開關(guān)CWTlO電連接于所述低電平信號(hào)線VGL，第六移位寄存器SR6的第十二時(shí)鐘信號(hào)端CK12還通過所述第十二時(shí)鐘開關(guān)CWT12電連接于所述低電平信號(hào)線VGL，第八移位寄存器SR8的第十四時(shí)鐘信號(hào)端CK14還通過所述第十四時(shí)鐘開關(guān)CWT14電連接于所述低電平信號(hào)線VGL，第八移位寄存器SR8的第十六時(shí)鐘信號(hào)端CK16還通過所述第十六時(shí)鐘開關(guān)CWT16電連接于所述低電平信號(hào)線VGL ;其中，
[0172]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一至第十六時(shí)鐘開關(guān)CWT16均斷開；
[0173]3D顯示時(shí)，第一時(shí)間段Pl，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3、第五時(shí)鐘開關(guān)CWT5和第七時(shí)鐘開關(guān)CWT7、所述第九時(shí)鐘開關(guān)CWT9和第十一時(shí)鐘開關(guān)CWT11、第十三時(shí)鐘開關(guān)CWT13和第十五時(shí)鐘開關(guān)CWT15斷開，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4、第六時(shí)鐘開關(guān)CWT6和第八時(shí)鐘開關(guān)CWT8、所述第十時(shí)鐘開關(guān)CWTlO和第十二時(shí)鐘開關(guān)CWT12、第十四時(shí)鐘開關(guān)CWT14和第十六時(shí)鐘開關(guān)CWT16導(dǎo)通；第二時(shí)間段P2，所述第一時(shí)鐘開關(guān)CWTl和第三時(shí)鐘開關(guān)CWT3、第五時(shí)鐘開關(guān)CWT5和第七時(shí)鐘開關(guān)CWT7、所述第九時(shí)鐘開關(guān)CWT9和第十一時(shí)鐘開關(guān)CWTl1、第十三時(shí)鐘開關(guān)CWT13和第十五時(shí)鐘開關(guān)CffT15導(dǎo)通，所述第二時(shí)鐘開關(guān)CWT2和第四時(shí)鐘開關(guān)CWT4、第六時(shí)鐘開關(guān)CWT6和第八時(shí)鐘開關(guān)CWT8、所述第十時(shí)鐘開關(guān)CWTlO和第十二時(shí)鐘開關(guān)CWT12、第十四時(shí)鐘開關(guān)CWT14和第十六時(shí)鐘開關(guān)CWT16斷開。
[0174]19、進(jìn)一步的，TFT陣列基板100，還包括第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2 ；
[0175]所述第I級(jí)第一重復(fù)單元A中的第一移位寄存器SRl的第一端RSTl還通過所述第一信號(hào)開關(guān)RWTl電連接于所述低電平信號(hào)線VGL ；
[0176]所述第I級(jí)第二重復(fù)單元B中的第二移位寄存器SR2的第二端RST2還通過所述第二信號(hào)開關(guān)RWT2電連接于所述低電平信號(hào)線VGL ;其中，
[0177]2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一信號(hào)開關(guān)RWTl和第二信號(hào)開關(guān)RWT2斷開；
[0178]3D顯示時(shí)，第一時(shí)間段Pl，所述第一信號(hào)開關(guān)RWTl斷開，所述第二信號(hào)開關(guān)RWT2導(dǎo)通；第二時(shí)間段P2，所述第一信號(hào)開關(guān)RWTl導(dǎo)通，所述第二信號(hào)開關(guān)RWT2斷開。
[0179]本發(fā)明進(jìn)一步提供實(shí)施例十三，圖16示出的是本發(fā)明實(shí)施例中顯示面板結(jié)構(gòu)示意圖。參考圖16，本實(shí)施例中，顯示面板600包括TFT陣列基板601，其中，TFT陣列基板601采用上述任一實(shí)施例所述的TFT陣列基板。
[0180]本發(fā)明進(jìn)一步提供實(shí)施例十四，圖17示出的是本發(fā)明實(shí)施例八中顯示裝置結(jié)構(gòu)示意圖。參考圖17，本實(shí)施例中顯示裝置不限于為有機(jī)發(fā)光顯示器(OLED)、液晶顯示器(IXD)或電子紙等顯示裝置；具體的，顯示裝置700包括TFT陣列基板701。其中，TFT陣列基板701采用上述任一實(shí)施例所述的TFT陣列基板。
[0181]綜上，本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置，在2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；在3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通，如此，使得顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換方便快捷，并且，
[0182]由于2D顯示時(shí)，第一時(shí)間段Pl和第二時(shí)間段P2中，所述第一起始開關(guān)SWTl和第二起始開關(guān)SWT2斷開，如此可以防止各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能。
[0183]3D顯示時(shí)，第一時(shí)間段P1，所述第一起始開關(guān)SWTl斷開，所述第二起始開關(guān)SWT2導(dǎo)通，如此可以防止連接于第一起始開關(guān)SWTl的各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能；第二時(shí)間段P2，所述第一起始開關(guān)SWTl導(dǎo)通，所述第二起始開關(guān)SWT2斷開，如此可以防止連接于第二起始開關(guān)SWT2的各個(gè)晶體管的漏電流造成的不良影響，提升了 TFT陣列基板的性能。
[0184]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種TFT陣列基板，包括多條柵極線、第一柵極驅(qū)動(dòng)電路、第二柵極驅(qū)動(dòng)電路和第一起始信號(hào)線， 所述第一柵極驅(qū)動(dòng)電路包括:m級(jí)第一重復(fù)單元，每級(jí)所述第一重復(fù)單元包括第一移位寄存器，所述第一移位寄存器包括第一輸入端和連接于相應(yīng)柵極線的第一輸出端； 所述第二柵極驅(qū)動(dòng)電路包括:n級(jí)第二重復(fù)單元，每級(jí)所述第二重復(fù)單元包括第二移位寄存器，所述第二移位寄存器包括第二輸入端和連接于相應(yīng)柵極線的第二輸出端； 所述TFT陣列基板還包括第一起始晶體管、第二起始晶體管，其中， 所述第一起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第I級(jí)第一重復(fù)單元的第一移位寄存器的第一輸入端，柵極電連接于第一控制線；第2級(jí)至第m級(jí)第一重復(fù)單元中，第i級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸入端電連接于所述第1-Ι級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸出端； 所述第二起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第I級(jí)第二重復(fù)單元的第二移位寄存器的第二輸入端，柵極電連接于第二控制線；第2級(jí)至第η級(jí)第二重復(fù)單元中，第i級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸入端電連接于所述第1-Ι級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸出端， 其中，m，n，i均為正整數(shù)，且所述i為:大于等于2且小于等于m和/或η。
2.如權(quán)利要求1所述的TFT陣列基板，其特征在于，一幀包括第一時(shí)間段和第二時(shí)間段，其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通。
3.如權(quán)利要求2所述的TFT陣列基板，其特征在于， 每級(jí)所述第一重復(fù)單元還包括第三移位寄存器，所述第三移位寄存器包括第三輸入端和連接于相應(yīng)柵極線的第三輸出端； 每級(jí)所述第二重復(fù)單元還包括第四移位寄存器，所述第四移位寄存器包括第四輸入端和連接于相應(yīng)柵極線的第四輸出端； 所述TFT陣列基板還包括第三起始晶體管、第四起始晶體管，其中， 所述第三起始晶體管的漏極電連接于所述第二起始信號(hào)線，源極電連接于所述第I級(jí)第一重復(fù)單元的第三移位寄存器的第三輸入端，柵極電連接于第一控制線；第2-第m級(jí)第一重復(fù)單元中，第i級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸入端電連接于所述第1-Ι級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸出端；第i級(jí)第一重復(fù)單元中的所述第三移位寄存器的第三輸入端電連接于所述第i_l級(jí)第一重復(fù)單元中的所述第三移位寄存器的第三輸出端； 所述第四起始晶體管的漏極電連接于所述第二起始信號(hào)線，源極電連接于所述第I級(jí)第二重復(fù)單元的第四移位寄存器的第四輸入端，柵極電連接于第二控制線；第2-第η級(jí)第二重復(fù)單元中，第i級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸入端電連接于所述第1-Ι級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸出端；第i級(jí)第二重復(fù)單元中的所述第四移位寄存器的第四輸入端電連接于所述第i_l級(jí)第二重復(fù)單元中的所述第四移位寄存器的第四輸出端，其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第三起始晶體管導(dǎo)通，所述第二控制線均控制所述第四起始晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第三起始晶體管導(dǎo)通，所述第二控制線控制所述第四起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第三起始晶體管斷開，所述第二控制線控制所述第四起始晶體管導(dǎo)通。
4.如權(quán)利要求3所述的TFT陣列基板，其特征在于， 每級(jí)所述第一重復(fù)單元還包括第五移位寄存器和第七移位寄存器，所述第五移位寄存器包括第五輸入端和連接于相應(yīng)柵極線的第五輸出端，所述第七移位寄存器包括第七輸入端和連接于相應(yīng)柵極線的第七輸出端； 每級(jí)所述第二重復(fù)單元還包括第六移位寄存器和第八移位寄存器，所述第六移位寄存器包括第六輸入端和連接于相應(yīng)柵極線的第六輸出端，所述第八移位寄存器包括第八輸入端和連接于相應(yīng)柵極線的第八輸出端； 所述TFT陣列基板還包括第五起始晶體管、第六起始晶體管、第七起始晶體管、第八起始晶體管，其中， 所述第五起始晶體管的漏極電連接于所述第三起始信號(hào)線，源極電連接于所述第I級(jí)第一重復(fù)單兀的第五移位寄存器的第五輸入端，柵極電連接于第一控制線； 所述第六起始晶體管的漏極電連接于所述第三起始信號(hào)線，源極電連接于所述第I級(jí)第二重復(fù)單元的第六移位寄存器的第四輸入端，柵極電連接于第二控制線； 所述第七起始晶體管的漏極電連接于所述第四起始信號(hào)線，源極電連接于所述第I級(jí)第一重復(fù)單元的第七移位寄存器的第七輸入端，柵極電連接于第一控制線；第2-第m級(jí)第一重復(fù)單元中，第i級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸入端電連接于所述第1-Ι級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸出端；第i級(jí)第一重復(fù)單元中的所述第三移位寄存器的第三輸入端電連接于所述第i_l級(jí)第一重復(fù)單元中的所述第三移位寄存器的第三輸出端；第i級(jí)第一重復(fù)單元中的所述第五移位寄存器的第五輸入端電連接于所述第i_l級(jí)第一重復(fù)單元中的所述第五移位寄存器的第五輸出端；第i級(jí)第一重復(fù)單元中的所述第七移位寄存器的第七輸入端電連接于所述第i_l級(jí)第一重復(fù)單元中的所述第七移位寄存器的第七輸出端； 所述第八起始晶體管的漏極電連接于所述第四起始信號(hào)線，源極電連接于所述第I級(jí)第二重復(fù)單元的第八移位寄存器的第八輸入端，柵極電連接于第二控制線；第2-第η級(jí)第二重復(fù)單元中，第i級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸入端電連接于所述第1-Ι級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸出端；第i級(jí)第二重復(fù)單元中的所述第四移位寄存器的第四輸入端電連接于所述第i_l級(jí)第二重復(fù)單元中的所述第四移位寄存器的第四輸出端；第i級(jí)第二重復(fù)單元中的所述第六移位寄存器的第六輸入端電連接于所述第i_l級(jí)第二重復(fù)單元中的所述第六移位寄存器的第六輸出端；第i級(jí)第二重復(fù)單元中的所述第八移位寄存器的第八輸入端電連接于所述第i_l級(jí)第二重復(fù)單元中的所述第八移位寄存器的第八輸出端；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第五起始晶體管和第七起始晶體管導(dǎo)通，所述第二控制線控制所述第六起始晶體管和第八起始晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第五起始晶體管和第七起始晶體管導(dǎo)通，所述第二控制線控制所述第六起始晶體管和第八起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第五起始晶體管和第七起始晶體管斷開，所述第二控制線控制所述第六起始晶體管和第八起始晶體管導(dǎo)通。
5.如權(quán)利要求2所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一時(shí)鐘信號(hào)線、第一時(shí)鐘晶體管和第二時(shí)鐘晶體管、第二時(shí)鐘信號(hào)線、第三時(shí)鐘晶體管和第四時(shí)鐘晶體管，所述第一移位寄存器還包括第一時(shí)鐘信號(hào)端和第三時(shí)鐘信號(hào)端，所述第二移位寄存器還包括第二時(shí)鐘信號(hào)端和第四時(shí)鐘信號(hào)端，其中， 在每級(jí)第一重復(fù)單元中，所述第一時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一時(shí)鐘信號(hào)端；所述第三時(shí)鐘晶體管的漏極電連接于所述第二時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第三時(shí)鐘信號(hào)端； 在每級(jí)第二重復(fù)單元中，所述第二時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二時(shí)鐘信號(hào)端，所述第四時(shí)鐘晶體管的漏極電連接于所述第二時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第四時(shí)鐘信號(hào)端；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管斷開，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管導(dǎo)通。
6.如權(quán)利要求3所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一時(shí)鐘信號(hào)線、第一時(shí)鐘晶體管和第二時(shí)鐘晶體管、第二時(shí)鐘信號(hào)線、第三時(shí)鐘晶體管和第四時(shí)鐘晶體管，第三時(shí)鐘信號(hào)線、第五時(shí)鐘晶體管和第六時(shí)鐘晶體管、第四時(shí)鐘信號(hào)線、第七時(shí)鐘晶體管和第八時(shí)鐘晶體管，所述第一移位寄存器還包括第一時(shí)鐘信號(hào)端和第三時(shí)鐘信號(hào)端、第五時(shí)鐘信號(hào)端和第七時(shí)鐘信號(hào)端，所述第二移位寄存器還包括第二時(shí)鐘信號(hào)端和第四時(shí)鐘信號(hào)端、第六時(shí)鐘信號(hào)端和第八時(shí)鐘信號(hào)端，其中， 在每級(jí)第一重復(fù)單元中，所述第一時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一時(shí)鐘信號(hào)端；所述第三時(shí)鐘晶體管的漏極電連接于所述第二時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第三時(shí)鐘信號(hào)端，所述第五時(shí)鐘晶體管的漏極電連接于所述第三時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第五時(shí)鐘信號(hào)端；所述第七時(shí)鐘晶體管的漏極電連接于所述第四時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第七時(shí)鐘信號(hào)端； 在每級(jí)第二重復(fù)單元中，所述第二時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二時(shí)鐘信號(hào)端，所述第四時(shí)鐘晶體管的漏極電連接于所述 第二時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第四時(shí)鐘信號(hào)端，所述第六時(shí)鐘晶體管的漏極電連接于所述第三時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第六時(shí)鐘信號(hào)端，所述第八時(shí)鐘晶體管的漏極電連接于所述第四時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第八時(shí)鐘信號(hào)端；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管斷開，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管導(dǎo)通。
7.如權(quán)利要求4所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一時(shí)鐘信號(hào)線、第一時(shí)鐘晶體管和第二時(shí)鐘晶體管、第二時(shí)鐘信號(hào)線、第三時(shí)鐘晶體管和第四時(shí)鐘晶體管，第三時(shí)鐘信號(hào)線、第五時(shí)鐘晶體管和第六時(shí)鐘晶體管、第四時(shí)鐘信號(hào)線、第七時(shí)鐘晶體管和第八時(shí)鐘晶體管，第五時(shí)鐘信號(hào)線、第九時(shí)鐘晶體管和第十時(shí)鐘晶體管、第六時(shí)鐘信號(hào)線、第十一時(shí)鐘晶體管和第十二時(shí)鐘晶體管，第七時(shí)鐘信號(hào)線、第十三時(shí)鐘晶體管和第十四時(shí)鐘晶體管、第八時(shí)鐘信號(hào)線、第十五時(shí)鐘晶體管和第十六時(shí)鐘晶體管，所述第一移位寄存器還包括第一時(shí)鐘信號(hào)端和第三時(shí)鐘信號(hào)端、第五時(shí)鐘信號(hào)端和第七時(shí)鐘信號(hào)端、第九時(shí)鐘信號(hào)端和第十一時(shí)鐘信號(hào)端、第十三時(shí)鐘信號(hào)端和第十五時(shí)鐘信號(hào)端，所述第二移位寄存器還包括第十時(shí)鐘信號(hào)端和第十二時(shí)鐘信號(hào)端、第十四時(shí)鐘信號(hào)端和第十六時(shí)鐘信號(hào)端，其中， 在每級(jí)第一重復(fù)單元中，所述第一時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一時(shí)鐘信號(hào)端；所述第三時(shí)鐘晶體管的漏極電連接于所述第二時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第三時(shí)鐘信號(hào)端，所述第五時(shí)鐘晶體管的漏極電連接于所述第三時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第五時(shí)鐘信號(hào)端；所述第七時(shí)鐘晶體管的漏極電連接于所述第四時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第七時(shí)鐘信號(hào)端；所述第九時(shí)鐘晶體管的漏極電連接于所述第五時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第九時(shí)鐘信號(hào)端；所述第十一時(shí)鐘晶體管的漏極電連接于所述第六時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第十一時(shí)鐘信號(hào)端，所述第十三時(shí)鐘晶體管的漏極電連接于所述第六時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第十三時(shí)鐘信號(hào)端；所述第十五時(shí)鐘晶體管的漏極電連接于所述第八時(shí)鐘信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第十五時(shí)鐘信號(hào)端； 在每級(jí)第二重復(fù)單元中，所述第二時(shí)鐘晶體管的漏極電連接于所述第一時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二時(shí)鐘信號(hào)端，所述第四時(shí)鐘晶體管的漏極電連接于所述第二時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第四時(shí)鐘信號(hào)端，所述第六時(shí)鐘晶體管的漏極電連接于所述第三時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第六時(shí)鐘信號(hào)端，所述第八時(shí)鐘晶體管的漏極電連接于所述第四時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第八時(shí)鐘信號(hào)端；所述第十時(shí)鐘晶體管的漏極電連接于所述第五時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第十時(shí)鐘信號(hào)端，所述第十二時(shí)鐘晶體管的漏極電連接于所述第六時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第十二時(shí)鐘信號(hào)端，所述第十四時(shí)鐘晶體管的漏極電連接于所述第七時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第十四時(shí)鐘信號(hào)端，所述第十六時(shí)鐘晶體管的漏極電連接于所述第八時(shí)鐘信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第十六時(shí)鐘信號(hào)端，其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管、第九時(shí)鐘晶體管和第十一時(shí)鐘晶體管、第十三時(shí)鐘晶體管和第十五時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管、第十時(shí)鐘晶體管和第十二時(shí)鐘晶體管、第十四時(shí)鐘晶體管和第十六時(shí)鐘晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管、第九時(shí)鐘晶體管和第十一時(shí)鐘晶體管、第十三時(shí)鐘晶體管和第十五時(shí)鐘晶體管導(dǎo)通，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管、第十時(shí)鐘晶體管和第十二時(shí)鐘晶體管、第十四時(shí)鐘晶體管和第十六時(shí)鐘晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一時(shí)鐘晶體管和第三時(shí)鐘晶體管、第五時(shí)鐘晶體管和第七時(shí)鐘晶體管、第九時(shí)鐘晶體管和第十一時(shí)鐘晶體管、第十三時(shí)鐘晶體管和第十五時(shí)鐘晶體管斷開，所述第二控制線控制所述第二時(shí)鐘晶體管和第四時(shí)鐘晶體管、第六時(shí)鐘晶體管和第八時(shí)鐘晶體管、第十時(shí)鐘晶體管和第十二時(shí)鐘晶體管、第十四時(shí)鐘晶體管和第十六時(shí)鐘晶體管導(dǎo)通。
8.如權(quán)利要求2所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一信號(hào)線、第一晶體管和第二晶體管，所述第一移位寄存器還包括第一端，所述第二移位寄存器還包括第二端，其中， 在每級(jí)第一重復(fù)單元中，所述第一晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一端； 在每級(jí)第二重復(fù)單元中，所述第二晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二端；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一晶體管斷開，所述第二控制線控制所述第二晶體管導(dǎo)通。
9.如權(quán)利要求3所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一信號(hào)線、第一晶體管和第二晶體管，所述第一移位寄存器和所述第三移位寄存器均還包括第一端，所述第二移位寄存器和所述第四移位寄存器均還包括第二端，其中， 在每級(jí)第一重復(fù)單元中，所述第一晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一端； 在每級(jí)第二重復(fù)單元中，所述第二晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二端；其中，2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一晶體管斷開，所述第二控制線控制所述第二晶體管導(dǎo)通。
10.如權(quán)利要求4所述的TFT陣列基板，其特征在于，所述TFT陣列基板還包括:第一信號(hào)線、第一晶體管和第二晶體管，所述第一移位寄存器、所述第三移位寄存器、所述第五移位寄存器和所述第七移位寄存器均還包括第一端，所述第二移位寄存器、所述第四移位寄存器、所述第六移位寄存器和所述第八移位寄存器均還包括第二端，其中， 在每級(jí)第一重復(fù)單元中，所述第一晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第一控制線，源極電連接于所述第一端； 在每級(jí)第一重復(fù)單元中，所述第一晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第一控制線，源極電 連接于所述第一端； 在每級(jí)第二重復(fù)單元中，所述第二晶體管的漏極電連接于所述第一信號(hào)線，柵極電連接于第二控制線，源極電連接于所述第二端；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管導(dǎo)通； 3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一晶體管導(dǎo)通，所述第二控制線控制所述第二晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一晶體管斷開，所述第二控制線控制所述第二晶體管導(dǎo)通。
11.如權(quán)利要求8-10中任一項(xiàng)所述的TFT陣列基板，其特征在于， 所述第一信號(hào)線輸出掃描前復(fù)位信號(hào)； 或者，所述第一信號(hào)線輸出恒定的高電平信號(hào)； 或者，所述第一信號(hào)線輸出恒定的低電平信號(hào)； 或者，所述第一信號(hào)線輸出正掃信號(hào)； 或者，所述第一信號(hào)線輸出反掃信號(hào)。
12.如權(quán)利要求2、5、8中任一項(xiàng)所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一起始開關(guān)和第二起始開關(guān)； 所述第I級(jí)第一重復(fù)單元中的第一移位寄存器的第一輸入端還通過所述第一起始開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中的第二移位寄存器的第二輸入端還通過所述第二起始開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一起始開關(guān)和第二起始開關(guān)斷開； 3D顯示時(shí)，第一時(shí)間段，所述第一起始開關(guān)斷開，所述第二起始開關(guān)導(dǎo)通；第二時(shí)間段，所述第一起始開關(guān)導(dǎo)通，所述第二起始開關(guān)斷開。
13.如權(quán)利要求3、6、9中任一項(xiàng)所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一起始開關(guān)、第二起始開關(guān)、第三起始開關(guān)和第四起始開關(guān)； 所述第I級(jí)第一重復(fù)單元中，第一移位寄存器的第一輸入端還通過所述第一起始開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第三輸入端還通過所述第三起始開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中，第二移位寄存器的第二輸入端還通過所述第二起始開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第四輸入端還通過所述第四起始開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一起始開關(guān)、第二起始開關(guān)、第三起始開關(guān)和第四起始開關(guān)斷開； 3D顯示時(shí)，第一時(shí)間段，所述第一起始開關(guān)和第三起始開關(guān)斷開，所述第二起始開關(guān)和第四起始開關(guān)導(dǎo)通；第二時(shí)間段，所述第一起始開關(guān)和第三起始開關(guān)導(dǎo)通，所述第二起始開關(guān)和第四起始開關(guān)斷開。
14.如權(quán)利要求4、7、10中任一項(xiàng)所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一起始開關(guān)、第二起始開關(guān)、第三起始開關(guān)、第四起始開關(guān)、第五起始開關(guān)、第六起始開關(guān)、第七起始開關(guān)和第八起始開關(guān)； 所述第I級(jí)第一重復(fù)單元中，第一移位寄存器的第一輸入端還通過所述第一起始開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第三輸入端還通過所述第三起始開關(guān)電連接于所述低電平信號(hào)線，第五移位寄存器的第五輸入端還通過所述第五起始開關(guān)電連接于所述低電平信號(hào)線，第七移位寄存器的第七輸入端還通過所述第七起始開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重 復(fù)單元中，第二移位寄存器的第二輸入端還通過所述第二起始開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第四輸入端還通過所述第四起始開關(guān)電連接于所述低電平信號(hào)線，第六移位寄存器的第六輸入端還通過所述第六起始開關(guān)電連接于所述低電平信號(hào)線，第八移位寄存器的第八輸入端還通過所述第八起始開關(guān)電連接于所述低電平號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一起始開關(guān)、第二起始開關(guān)、第三起始開關(guān)、第四起始開關(guān)、第五起始開關(guān)、第六起始開關(guān)、第七起始開關(guān)和第八起始開關(guān)均斷開； 3D顯示時(shí)，第一時(shí)間段，所述第一起始開關(guān)、第三起始開關(guān)、第五起始開關(guān)和第七起始開關(guān)斷開，所述第二起始開關(guān)、第四起始開關(guān)、第六起始開關(guān)和第八起始開關(guān)導(dǎo)通；第二時(shí)間段，所述第一起始開關(guān)、第三起始開關(guān)、第五起始開關(guān)和第七起始開關(guān)導(dǎo)通，所述第二起始開關(guān)、第四起始開關(guān)、第六起始開關(guān)和第八起始開關(guān)斷開。
15.如權(quán)利要求5所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一時(shí)鐘開關(guān)和第二時(shí)鐘開關(guān)、第三時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)； 所述第I級(jí)第一重復(fù)單元中的第一移位寄存器的第一時(shí)鐘信號(hào)端還通過所述第一時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，所述第I級(jí)第一重復(fù)單元中的第一移位寄存器的第三時(shí)鐘信號(hào)端還通過所述第三時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中的第二移位寄存器的第二時(shí)鐘信號(hào)端還通過所述第二時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，所述第I級(jí)第二重復(fù)單元中的第二移位寄存器的第四時(shí)鐘信號(hào)端還通過所述第四時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一時(shí)鐘開關(guān)和第二時(shí)鐘開關(guān)、第三時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)斷開；3D顯示時(shí)，第一時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)斷開，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)導(dǎo)通；第二時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)導(dǎo)通，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)斷開。
16.如權(quán)利要求6所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一時(shí)鐘開關(guān)、第二時(shí)鐘開關(guān)、第三時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)、第六時(shí)鐘開關(guān)、第七時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)； 所述第I級(jí)第一重復(fù)單元中，第一移位寄存器的第一時(shí)鐘信號(hào)端還通過所述第一時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第一移位寄存器的第三時(shí)鐘信號(hào)端還通過所述第三時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第五時(shí)鐘信號(hào)端還通過所述第五時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第七時(shí)鐘信號(hào)端還通過所述第七時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中，第二移位寄存器的第二時(shí)鐘信號(hào)端還通過所述第二時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第二移位寄存器的第四時(shí)鐘信號(hào)端還通過所述第四時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第六時(shí)鐘信號(hào)端還通過所述第六時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第八時(shí)鐘信號(hào)端還通過所述第八時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一時(shí)鐘開關(guān)、第二時(shí)鐘開關(guān)、第三時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)、第六時(shí)鐘開關(guān)、第七時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)斷開；3D顯示時(shí)，第一時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)和第七時(shí)鐘開關(guān)斷開，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)、第六時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)導(dǎo)通；第二時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)和第七時(shí)鐘開關(guān)導(dǎo)通，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān) 、第六時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)斷開。
17.如權(quán)利要求7所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一至第十六時(shí)鐘開關(guān)； 所述第I級(jí)第一重復(fù)單元中，第一移位寄存器的第一時(shí)鐘信號(hào)端還通過所述第一時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第一移位寄存器的第三時(shí)鐘信號(hào)端還通過所述第三時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第五時(shí)鐘信號(hào)端還通過所述第五時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第三移位寄存器的第七時(shí)鐘信號(hào)端還通過所述第七時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第五移位寄存器的第九時(shí)鐘信號(hào)端還通過所述第九時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第五移位寄存器的第十一時(shí)鐘信號(hào)端還通過所述第十一時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第七移位寄存器的第十三時(shí)鐘信號(hào)端還通過所述第十三時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第七移位寄存器的第十五時(shí)鐘信號(hào)端還通過所述第十五時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中，第二移位寄存器的第二時(shí)鐘信號(hào)端還通過所述第二時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第二移位寄存器的第四時(shí)鐘信號(hào)端還通過所述第四時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第六時(shí)鐘信號(hào)端還通過所述第六時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第四移位寄存器的第八時(shí)鐘信號(hào)端還通過所述第八時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第六移位寄存器的第十時(shí)鐘信號(hào)端還通過所述第十時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第六移位寄存器的第十二時(shí)鐘信號(hào)端還通過所述第十二時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第八移位寄存器的第十四時(shí)鐘信號(hào)端還通過所述第十四時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線，第八移位寄存器的第十六時(shí)鐘信號(hào)端還通過所述第十六時(shí)鐘開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一至第十六時(shí)鐘開關(guān)均斷開； 3D顯示時(shí)，第一時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)和第七時(shí)鐘開關(guān)、所述第九時(shí)鐘開關(guān)和第十一時(shí)鐘開關(guān)、第十三時(shí)鐘開關(guān)和第十五時(shí)鐘開關(guān)斷開，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)、第六時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)、所述第十時(shí)鐘開關(guān)和第十二時(shí)鐘開關(guān)、第十四時(shí)鐘開關(guān)和第十六時(shí)鐘開關(guān)導(dǎo)通；第二時(shí)間段，所述第一時(shí)鐘開關(guān)和第三時(shí)鐘開關(guān)、第五時(shí)鐘開關(guān)和第七時(shí)鐘開關(guān)、所述第九時(shí)鐘開關(guān)和第十一時(shí)鐘開關(guān)、第十三時(shí)鐘開關(guān)和第十五時(shí)鐘開關(guān)導(dǎo)通，所述第二時(shí)鐘開關(guān)和第四時(shí)鐘開關(guān)、第六時(shí)鐘開關(guān)和第八時(shí)鐘開關(guān)、所述第十時(shí)鐘開關(guān)和第十二時(shí)鐘開關(guān)、第十四時(shí)鐘開關(guān)和第十六時(shí)鐘開關(guān)斷開。
18.如權(quán)利要求8-10中任一項(xiàng)所述的TFT陣列基板，其特征在于，所述的TFT陣列基板還包括低電平信號(hào)線、第一信號(hào)開關(guān)和第二信號(hào)開關(guān)； 所述第I級(jí)第一重復(fù)單元中的第一移位寄存器的第一端還通過所述第一信號(hào)開關(guān)電連接于所述低電平信號(hào)線； 所述第I級(jí)第二重復(fù)單元中的第二移位寄存器的第二端還通過所述第二信號(hào)開關(guān)電連接于所述低電平信號(hào)線；其中， 2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一信號(hào)開關(guān)和第二信號(hào)開關(guān)斷開； 3D顯示時(shí)，第一時(shí)間段，所述第一信號(hào)開關(guān)斷開，所述第二信號(hào)開關(guān)導(dǎo)通；第二時(shí)間段，所述第一信號(hào)開關(guān)導(dǎo)通，所述第二信號(hào)開關(guān)斷開。
19.一種顯不面板,包括權(quán)利要求1-18中任一項(xiàng)所述的TFT陣列基板。
20.一種顯示裝置，包括權(quán)利要求1-18中任一項(xiàng)所述的TFT陣列基板。
【文檔編號(hào)】G09G3/20GK104077995SQ201410309116
【公開日】2014年10月1日 申請(qǐng)日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】溫琳, 李磊, 萬芬 申請(qǐng)人:上海天馬微電子有限公司, 天馬微電子股份有限公司