一種像素電路和顯示裝置制造方法
【專利摘要】本發(fā)明的實(shí)施例提供一種像素電路和顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度。該像素電路，包括三個子像素電路，和一個供電電路，所述三個子像素電路共用數(shù)據(jù)線；所述供電電路連接第一電平端、第一信號控制線和所述子像素電路，用于在所述第一信號控制線的信號控制下通過所述第一電平端向所述子像素電路提供第一電平；所述子像素電路連接所述供電電路和所述數(shù)據(jù)線，用于在所述供電電路提供的第一電平和所述數(shù)據(jù)線的數(shù)據(jù)信號控制下顯示灰階。本發(fā)明的實(shí)施例用于顯示器制造。
【專利說明】一種像素電路和顯示裝置

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種像素電路和顯示裝置。

【背景技術(shù)】
[0002]有機(jī)發(fā)光顯示器(Organic Light-Emitting D1de,0LED)是當(dāng)今平板顯示器研究領(lǐng)域的熱點(diǎn)之一，與液晶顯示器相比，OLED具有低能耗、生產(chǎn)成本低、自發(fā)光、寬視角及響應(yīng)速度快等優(yōu)點(diǎn)。目前，在手機(jī)、PDA (Personal Digital Assistant,掌上電腦)、數(shù)碼相機(jī)等顯示領(lǐng)域OLED已經(jīng)開始取代傳統(tǒng)的液晶顯示屏(Liquid Crystal Display, LCD)。像素驅(qū)動電路設(shè)計是OLED顯示器核心技術(shù)內(nèi)容，具有重要的研究意義。
[0003]與TFT (Thin Film Transistor，薄膜場效應(yīng)晶體管)-LCD利用穩(wěn)定的電壓控制亮度不同，OLED屬于電流驅(qū)動，需要穩(wěn)定的電流來控制發(fā)光。
[0004]現(xiàn)有技術(shù)中，一個像素電路一般對應(yīng)于一個子像素，每個像素電路都至少包含一條數(shù)據(jù)線、一條提供工作電壓的電壓線和多條掃描信號線，這樣就導(dǎo)致相應(yīng)的制作工藝較為復(fù)雜，并且不利于縮小像素間距。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度。
[0006]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0007]—方面，提供一種像素電路，包括三個子像素電路，和一個供電電路，所述三個子像素電路共用數(shù)據(jù)線；
[0008]所述供電電路連接第一電平端、第一信號控制線和所述子像素電路，所述供電電路用于在所述第一信號控制線的信號控制下通過所述第一電平端向所述子像素電路提供第一電平；
[0009]所述子像素電路連接所述供電電路和所述數(shù)據(jù)線，用于在所述供電電路提供的第一電平和所述數(shù)據(jù)線的數(shù)據(jù)信號控制下顯示灰階。
[0010]可選的，所述供電電路包括，第一開關(guān)單元，所述第一開關(guān)單元的控制端連接所述第一信號控制線，所述第一開關(guān)單元的第一端連接所述第一電平端，所述第一開關(guān)單元的第二端連接所述三個子像素電路，用于在所述第一信號控制線的信號控制下向三個子像素電路提供第一電平端的第一電平。
[0011]可選的，所述供電電路包括，第一開關(guān)單元，第二開關(guān)單元和第三開關(guān)單元；
[0012]所述第一開關(guān)單元的控制端連接所述第一信號控制線，所述第一開關(guān)單元的第一端連接所述第一電平端，所述第一開關(guān)單元的第二端連接三個子像素電路中的第一子像素電路，用于在所述第一信號控制線的信號控制下向第一子像素電路提供第一電平端的第一電平。
[0013]所述第二開關(guān)單元的控制端連接所述第一信號控制線，所述第二開關(guān)單元的第一端連接所述第一電平端，所述第二開關(guān)單元的第二端連接三個子像素電路中的第二子像素電路，用于在所述第一信號控制線的信號控制下向第二子像素電路提供第一電平端的第一電平。
[0014]所述第三開關(guān)單元的控制端連接所述第一信號控制線，所述第三開關(guān)單元的第一端連接所述第一電平端，所述第三開關(guān)單元的第二端連接三個子像素電路中的第三子像素電路，用于在所述第一信號控制線的信號控制下向第三子像素電路提供第一電平端的第一電平。
[0015]可選的，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；
[0016]其中，第四開關(guān)單元的控制端輸入第一掃描信號，第四開關(guān)單元的第一端連接第二電平端；第四開關(guān)單元的第二端連接儲能單元的第一極；用于在所述第一掃描信號的控制下將所述第二電平端的信號寫入所述儲能單元的第一極；
[0017]第五開關(guān)單元的控制端輸入第三掃描信號，第五開關(guān)單元的第一端連接所述數(shù)據(jù)線；用于在所述第三掃描信號的控制下將數(shù)據(jù)線的信號在所述第五開關(guān)單元的第二端輸出；
[0018]第六開關(guān)單元的控制端輸入第二掃描信號，第六開關(guān)單元的第一端連接所述儲能單元的第一極；所述第六開關(guān)單元的第二端連接所述第五開關(guān)單元的第二端，用于在所述第二掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述儲能單元的第一極以耦合抬升所述儲能單元第二極的電平；
[0019]驅(qū)動單元的控制端連接所述第六開關(guān)單元的第二端，驅(qū)動單元的輸入端連接儲能單元的第二極，用于輸出驅(qū)動電流；
[0020]第七開關(guān)單元的控制端輸入第四掃描信號，所述第七開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第四掃描信號的控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單兀的第一極；
[0021]所述電致發(fā)光單元的第一極連接所述驅(qū)動單元的輸出端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階；
[0022]所述儲能單元的第二極連接所述供電電路，用于儲存所述數(shù)據(jù)線的信號和驅(qū)動單元的閾值電壓。
[0023]可選的，所述三個子像素電路中，第一子像素電路、第二子像素電路和第二子像素電路共用一條第一掃描線向所述第四開關(guān)單元的控制端輸入第一掃描信號。
[0024]可選的，所述第一子像素電路的第五開關(guān)單元的控制端連接所述第一掃描線，所述第一子像素電路的第一掃描信號和第三掃描信號時序相同。
[0025]可選的，所述三個子像素電路中，第一子像素電路、第二子像素電路和第二子像素電路共用一條第二掃描線向所述第六開關(guān)單元的控制端和所述第七開關(guān)單元的控制端輸入掃描信號，其中所述第二掃描信號和第四掃描信號時序相同。
[0026]可選的，所述三個子像素電路中，所述第三子像素電路的第五開關(guān)單元的控制端連接所述第二掃描線，所述第三子像素電路中輸入第五開關(guān)單元控制端的第三掃描信號和輸入第六開關(guān)單元控制端的第二掃描信號時序相同。
[0027]可選的，所述子像素電路還連接第二信號控制線和所述第一電平端，其中，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；
[0028]其中，儲能單元的第一極連接所述第一電平端，用于將第一電平端的第一電平寫入儲能單元的第一極；
[0029]第八開關(guān)單元的控制端連接所述第二信號控制線，第八開關(guān)單元的第一端連接所述儲能單元的第二極，第八開關(guān)單元的第二端連接第二電平端；用于在第二信號控制線的信號控制下將第二電平端的第二電平寫入所述儲能單元的第二極；
[0030]第九開關(guān)單元的控制端輸入第二掃描信號，第九開關(guān)單元的第一端連接所述數(shù)據(jù)線，所述第九開關(guān)單元的第二端連接所述驅(qū)動單元的輸出端，用于在所述第二掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述驅(qū)動單元的輸出端；
[0031]第十開關(guān)單元的控制端輸入第一掃描信號，第十開關(guān)單元的第一端連接儲能單元的第二極，第十開關(guān)單元的第二極連接所述驅(qū)動單元的輸入端和所述供電電路，用于將數(shù)據(jù)線的信號和所述驅(qū)動單元的閾值電壓寫入所述儲能單元的第二極；
[0032]驅(qū)動單元的控制端連接所述第十開關(guān)單元的第一端，用于在輸出端輸出驅(qū)動電流；
[0033]第十一開關(guān)單元的控制端連接所述第一信號控制線，所述第十一開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第一信號控制線的信號控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元的第一極；
[0034]所述電致發(fā)光單元的第一極連接所述第十一開關(guān)單元的第二端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階。
[0035]可選的，同一個所述子像素電路中，第九開關(guān)單元的控制端和所述第十開關(guān)單元的控制端共用一條掃描線，其中所述第一掃描信號和第二掃描信號時序相同。
[0036]可選的，所述子像素電路還連接第二信號控制線和第三信號控制線，其中，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；
[0037]其中，第十二開關(guān)單元的控制端輸入第一掃描信號，第十二開關(guān)單元的第一端連接所述數(shù)據(jù)線，第十二開關(guān)單元的第二端連接所述儲能單元的第一極，用于在所述第一掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述儲能單元的第一極；
[0038]第十三開關(guān)單元的控制端連接所述第二信號控制線，所述第十三開關(guān)單元的第一端連接所述第十二開關(guān)單元的第二端，所述第十三開關(guān)單元的第二端連接第二電平端，用于在所述第二信號控制線的信號控制下將所述第二電平端的第二電平寫入所述儲能單元的第一極；
[0039]第十四開關(guān)單元的控制端連接第二信號控制線，所述第十四開關(guān)單元的第一端連接所述儲能單元的第二極，用于在第二信號控制線的控制下將第一電平和驅(qū)動單元的閾值電壓寫入所述儲能單元的第二極；
[0040]所述驅(qū)動單元的輸入端連接所述供電電路，所述驅(qū)動單元的控制端連接所述儲能單元的第二極，所述驅(qū)動單元的輸出端連接所述第十四開關(guān)單元的第二端，用于在輸出端輸出驅(qū)動電流；
[0041]第十五開關(guān)單元的控制端連接第三信號控制線，所述第十五開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第三信號控制線的控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元的第一極；
[0042]所述電致發(fā)光單元的第一極連接所述第十五開關(guān)單元的第二端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階。
[0043]可選的，開關(guān)單元和驅(qū)動單元為薄膜場效應(yīng)晶體管，各個開關(guān)單元的控制端為薄膜場效應(yīng)晶體管的柵極，各個開關(guān)單元的第一端為薄膜場效應(yīng)晶體管的源極，各個開關(guān)單元的第二端為薄膜場效應(yīng)晶體管的漏極，所述驅(qū)動單元的輸入端為薄膜場效應(yīng)晶體管的源極，所述驅(qū)動單元的控制端為薄膜場效應(yīng)晶體管的柵極，所述驅(qū)動單元的輸出端為薄膜場效應(yīng)晶體管的漏極。
[0044]可選的，所述儲能單元為電容。
[0045]可選的，所述電致發(fā)光單元為有機(jī)發(fā)光二極管。
[0046]一方面，提供一種顯示裝置，包括上述任一像素電路。
[0047]可選的，所述像素電路的三個子像素電路位于同一像素內(nèi)。
[0048]可選的，所述三個子像素電路位于數(shù)據(jù)線的同一側(cè)。
[0049]可選的，所述像素電路的三個子像素電路位于相鄰的兩個像素內(nèi)，其中所述三個子像素中相鄰的第一子像素和第二子像素位于第一像素內(nèi)，第三子像素位于第二像素內(nèi)；
[0050]或者，其中所述三個子像素中第一子像素位于第一像素內(nèi)，相鄰的第二子像素和第三子像素位于第二像素內(nèi)，其中第一像素和第二像素相鄰。
[0051 ] 可選的，數(shù)據(jù)線位于所述第一像素和第二像素之間。
[0052]本發(fā)明的實(shí)施例提供的像素電路和顯示裝置，通過將相鄰的三個子像素共用一條數(shù)據(jù)線，同時通過一個第一電平端向三個子像素提供工作電壓，因此能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度。

【專利附圖】

【附圖說明】
[0053]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0054]圖1為本發(fā)明實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0055]圖2為本發(fā)明另一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0056]圖3為本發(fā)明如圖2提供的像素電路中關(guān)鍵信號的時序圖；
[0057]圖4為本發(fā)明如圖2提供的像素電路中Wl時序的電流流向示意圖；
[0058]圖5為本發(fā)明如圖2提供的像素電路中w2時序的電流流向示意圖；
[0059]圖6為本發(fā)明如圖2提供的像素電路中w3時序的電流流向示意圖；
[0060]圖7為本發(fā)明如圖2提供的像素電路中w4時序的電流流向示意圖；
[0061]圖8為本發(fā)明如圖2提供的像素電路中w5時序的電流流向示意圖；
[0062]圖9為本發(fā)明又一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0063]圖10為本發(fā)明再一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0064]圖11為本發(fā)明如圖10提供的像素電路中關(guān)鍵信號的時序圖；
[0065]圖12為本發(fā)明如圖10提供的像素電路中wl時序的電流流向示意圖；
[0066]圖13為本發(fā)明如圖10提供的像素電路中w2時序的電流流向示意圖；
[0067]圖14為本發(fā)明如圖10提供的像素電路中w3時序的電流流向示意圖；
[0068]圖15為本發(fā)明如圖10提供的像素電路中w4時序的電流流向示意圖；
[0069]圖16為本發(fā)明如圖10提供的像素電路中w5時序的電流流向示意圖；
[0070]圖17為本發(fā)明另一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0071]圖18為本發(fā)明又一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0072]圖19為本發(fā)明如圖18提供的像素電路中關(guān)鍵信號的時序圖；
[0073]圖20為本發(fā)明如圖18提供的像素電路中wl時序的電流流向示意圖；
[0074]圖21為本發(fā)明如圖18提供的像素電路中w2時序的電流流向示意圖；
[0075]圖22為本發(fā)明如圖18提供的像素電路中w3時序的電流流向示意圖；
[0076]圖23為本發(fā)明如圖18提供的像素電路中w4時序的電流流向示意圖；
[0077]圖24為本發(fā)明如圖18提供的像素電路中w5時序的電流流向示意圖；
[0078]圖25為本發(fā)明再一實(shí)施例提供的一種像素電路的結(jié)構(gòu)示意圖；
[0079]圖26為本發(fā)明實(shí)施例提供的顯示裝置中像素電路與像素的一種位置關(guān)系的示意圖；
[0080]圖27為本發(fā)明實(shí)施例提供的顯示裝置中像素電路與像素的一種位置關(guān)系的示意圖；
[0081]圖28為本發(fā)明實(shí)施例提供的顯示裝置中像素電路與像素的一種位置關(guān)系的示意圖。

【具體實(shí)施方式】
[0082]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0083]本發(fā)明所有實(shí)施例中采用的開關(guān)晶體管和驅(qū)動晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件，由于這里采用的開關(guān)晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為源極，另一極稱為漏極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本發(fā)明實(shí)施例所采用的開關(guān)晶體管包括P型開關(guān)晶體管和N型開關(guān)晶體管兩種，其中，P型開關(guān)晶體管在柵極為低電平時導(dǎo)通，在柵極為高電平時截止，N型開關(guān)晶體管為在柵極為高電平時導(dǎo)通，在柵極為低電平時截止；驅(qū)動晶體管包括P型和N型，其中P型驅(qū)動晶體管在柵極電壓為低電平(柵極電壓小于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài)；其中N型驅(qū)動晶體管的柵極電壓為高電平(柵極電壓大于源極電壓)，且柵極源極的壓差的絕對值大于閾值電壓時處于放大狀態(tài)或飽和狀態(tài)。
[0084]本發(fā)明實(shí)施例提供了一種像素電路，如圖1所示，包括:三個子像素電路(P1、P2和P3)，和一個供電電路VL，所述三個子像素電路共用數(shù)據(jù)線Data ；
[0085]所述供電電路VL連接第一電平端VA、第一信號控制線EMl和所述子像素電路(P1、P2和P3)，所述供電電路VL用于在所述第一信號控制線EMl的信號控制下通過所述第一電平端VA向所述子像素電路(P1、P2和P3)提供第一電平；
[0086]所述子像素電路(P1、P2和P3)連接所述供電電路VL和所述數(shù)據(jù)線Data，用于在所述供電電路VL提供的第一電平和所述數(shù)據(jù)線Data的數(shù)據(jù)信號控制下顯示灰階。
[0087]本發(fā)明的實(shí)施例提供的像素電路，通過將相鄰的三個子像素共用一條數(shù)據(jù)線，同時通過一個第一電平端向三個子像素提供工作電壓，因此能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度。
[0088]實(shí)施例一:
[0089]參照圖2所示，本發(fā)明的實(shí)施例提供一種像素電路，具體包括:包括三個子像素電路(P1、P2和P3)，和一個供電電路VL，所述三個子像素電路共用數(shù)據(jù)線Data ；
[0090]其中所述供電電路包括，第一開關(guān)單元T11，第二開關(guān)單元T21和第三開關(guān)單元T31 ；
[0091]Tll的控制端連接所述第一信號控制線EM1，Tll的第一端連接所述第一電平端VA, Tll的第二端連接三個子像素電路中的第一子像素電路Pl，用于在所述第一信號控制線EMl的信號控制下向第一子像素電路Pl提供第一電平端VA的第一電平。
[0092]T21的控制端連接所述第一信號控制線EM1，T21的第一端連接所述第一電平端VA, T21的第二端連接三個子像素電路中的第二子像素電路P2，用于在所述第一信號控制線EMl的信號控制下向第二子像素電路P2提供第一電平端VA的第一電平。
[0093]T31的控制端連接所述第一信號控制線EM1，所述T31的第一端連接所述第一電平端VA，T31的第二端連接三個子像素電路中的第三子像素電路P3，用于在所述第一信號控制線EMl的信號控制下向第三子像素電路P3提供第一電平端VA的第一電平。
[0094]進(jìn)一步的，每個所述子像素電路(P1、P2、P3)包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；其中為了區(qū)分，在Pl中包括:四個開關(guān)單元依次為第四開關(guān)單元T12、第五開關(guān)單元T13、第六開關(guān)單元T14、第七開關(guān)單元T15，驅(qū)動單元為D16、儲能單元為Cl、電致發(fā)光單元為01 ;在？2中包括:四個開關(guān)單元依次為第四開關(guān)單元T22、第五開關(guān)單元T23、第六開關(guān)單元T24、第七開關(guān)單元T25、驅(qū)動單元為D26、儲能單元為C2、電致發(fā)光單元為02 ;在P3中包括:四個開關(guān)單元依次為第四開關(guān)單元T32、第五開關(guān)單元T33、第六開關(guān)單元T34、第七開關(guān)單元T35，驅(qū)動單元為D36、儲能單元為C3、電致發(fā)光單元為03 ；
[0095]以下僅以Pl中的各器件的連接關(guān)系為例進(jìn)行描述，P2、P3的器件連接關(guān)系參考Pl不再贅述。
[0096]其中，T12的控制端輸入第一掃描信號SI，T12的第一端連接第二電平端VB ；T12的第二端連接儲能單元Cl的第一極；用于在所述第一掃描信號SI的控制下將所述第二電平端VB的信號寫入所述儲能單元Cl的第一極；
[0097]Τ13的控制端輸入第三掃描信號S3，Τ13的第一端連接所述數(shù)據(jù)線Data ;用于在所述第三掃描信號S3的控制下將數(shù)據(jù)線Data的信號在所述T13的第二端輸出；
[0098]T14的控制端輸入第二掃描信號S2，T14的第一端連接所述儲能單元Cl的第一極，T14的第二端連接所述T13的第二端；用于在所述第二掃描信號S2的控制下將所述數(shù)據(jù)線Data的信號寫入所述儲能單元Cl的第一極以耦合抬升所述儲能單元Cl第二極的電平；
[0099]驅(qū)動單元D16的控制端連接T14的第二端，驅(qū)動單元D16的輸入端連接儲能單元Cl的第二極，用于輸出驅(qū)動電流；
[0100]T15的控制端輸入第四掃描信號S4，T15的第一端連接所述驅(qū)動單元D16的輸出端，用于在所述第四掃描信號S4的控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元01的第一極；
[0101]所述電致發(fā)光單元01的第一極連接所述驅(qū)動單元D16的輸出端，所述電致發(fā)光單元01的第二極連接所述第二電平端VB，用于在所述驅(qū)動電流的控制下顯示灰階；
[0102]所述儲能單元Cl的第二極連接所述供電電路VL，用于儲存所述數(shù)據(jù)線Data的信號和驅(qū)動單兀D16的閾值電壓。
[0103]可選的，所述三個子像素電路中，第一子像素電路P1、第二子像素電路P2和第二子像素電路P3共用一條第一掃描線Scanl向所述第四開關(guān)單元(T12、T22和T32)的控制端輸入第一掃描信號SI。由于三個子像素單元共用一條掃描線在一定程度上可以減少像素電路的信號線路數(shù)目，降低集成電路成本。
[0104]進(jìn)一步的，所述第一子像素電路Pl的第五開關(guān)單元T13的控制端連接所述第一掃描線Scanl,所述第一子像素電路Pl的第一掃描信號SI和第三掃描信號S3時序相同。由于共用第一掃描線Scanl可以減少像素電路的信號線路數(shù)目，降低集成電路成本。
[0105]可選的，所述三個子像素電路中，第一子像素電路P1、第二子像素電路P2和第三子像素電路共用一條第二掃描線Scan2分別向所述第六開關(guān)單元(T14、T24和T34)的控制端和所述第七開關(guān)單元(Τ15、Τ25和Τ35)的控制端輸入掃描信號S2和S4，其中所述第二掃描信號S2和第四掃描信號S4時序相同。由于三個子像素單元共用一條掃描線在一定程度上可以減少像素電路的信號線路數(shù)目，降低集成電路成本。
[0106]所述三個子像素電路中，所述第三子像素電路Ρ3的第五開關(guān)單元Τ33的控制端連接所述第二掃描線Scan2，由于第二掃描線Scan2同時連接T33和T34的控制端，因此所述第三子像素電路P3中輸入T33控制端的第三掃描信號S3和輸入T34控制端的第二掃描信號S2時序相同。由于共用第二掃描線Scan2可以減少像素電路的信號線路數(shù)目，降低集成電路成本。
[0107]以第一電平為高電平VDD、第二電平為通過接地提供的低電平VSS為例，結(jié)合圖3所示的信號時序圖，對圖2提供的像素電路的工作原理進(jìn)行說明。其中，各個開關(guān)單元以薄膜場效應(yīng)晶體管(簡稱開關(guān)晶體管或TFT)為例，驅(qū)動單元以驅(qū)動型薄膜場效應(yīng)晶體管(簡稱驅(qū)動晶體管或DTFT)為例，儲能單元以電容為例，電致發(fā)光單元為有機(jī)發(fā)光二極管OLED為例進(jìn)行說明。圖2中還示出第一掃描線Scanl，第二掃描線Scan2和第三掃描線Scan3，其中第三掃描線Scan3用于向P2中的T23提供第三掃描信號S3，開關(guān)晶體管T14、T24、T34以N型開關(guān)晶體管為例，其余各個開關(guān)單元均以P型開關(guān)晶體管為例進(jìn)行說明，圖3所示的信號時序圖可分為五個階段，分別表示為重置階段W1，第一放電階段W2、第二放電階段W3、第三放電階段W4，發(fā)光階段W5。
[0108]重置階段Wl，Scanl，Scan3，EMl均為低電平，除了 Τ14、Τ24、Τ34、Τ23截止，其余TFT均導(dǎo)通，電容Cl的第一極bl點(diǎn)與電容C2的第一極b2點(diǎn)，以及C3的第一極b3點(diǎn)都同時接地，三點(diǎn)電勢為0V，第二極al與a2及a3共三點(diǎn)都接入高電壓VDD，由于T13和T33導(dǎo)通，D16的柵極dl與D36的柵極d3接入數(shù)據(jù)線的信號Vdata，電勢為VI，參照圖4示出了Wl階段的電流流向示意圖。
[0109]放電階段W2，Scanl、Scan2和Scan3均為低電平，EMl為高電位，TFT導(dǎo)通情況是:T12、T22、T32、T13、T23、T33、T15、T25、T35 導(dǎo)通，其他 TFT 截止，電容 C1、C2 和 C3 放電，圖 5中示出電容C1、C2和C3在各個子像素單元中的路徑放電，直至al點(diǎn)電勢為Vl+Vthl，a2點(diǎn)電勢為Vl+Vth2，a3點(diǎn)電勢為Vl+Vth3。此放電過程，電流仍然不會通過電致發(fā)光單元(01、02和03) D。D16的柵極dl、D26的柵極d2和D36的柵極d3點(diǎn)接入數(shù)據(jù)線信號Vdata，電勢為VI。
[0110]第二放電階段W3，Scanl轉(zhuǎn)換為高電平，Cl兩端的電勢差為Vl+Vthl ;Scan2和Scan3持續(xù)為低電屏，EMl為高電平，TFT導(dǎo)通情況為:T23、T33、T15、T25、T35導(dǎo)通，其余TFT均截止，此時數(shù)據(jù)線的信號Vdata的電壓為V2。第二子像素Ρ2和第三子像素Ρ3中的C2和C3繼續(xù)放電(圖6中示出了放電電流的路徑)，電容C2的a2端電勢變?yōu)閂2+Vth2，電容C3的a3端電勢變?yōu)閂2+Vth3，并為下面的階段作準(zhǔn)備。
[0111]第三放電階段W4，此階段，Scanl和Scan2都為高電平，Scan3為低電平，TFT導(dǎo)通情況為:T33、T15、T25、T35導(dǎo)通，其余TFT均截止。第三像素中的C3繼續(xù)放電(圖7中示出了放電電流的路徑)，此時數(shù)據(jù)線的信號Vdata的電壓為V3，所以電容C3的a3端電勢變?yōu)閂3+Vth3，并為下面的發(fā)光階段作準(zhǔn)備。
[0112]發(fā)光階段W5，電致發(fā)光單元(01、02和03)正式發(fā)光階段，EMl為低電平，Scanl和Scan2、Scan3都為高電平，TFT導(dǎo)通情況為:T11、T21、T31、T14、Τ24、Τ34導(dǎo)通，其余TFT截止。三個電容Cl的al端、C2的a2端和C3的a3端接入第一電壓端VA的高電平VDD，而電容Cl的bl端、C2的b2端和C3的b3端浮接，均要保持原來的壓差，因此會發(fā)生等壓跳變，dl點(diǎn)電勢為VDD-Vl-Vthl，d2點(diǎn)電勢為VDD_V2_Vth2，d3點(diǎn)電勢為VDD_V3_Vth3，圖8中示出了該階段電路中電流的流向路徑。
[0113]根據(jù)飽和電流公式，流入01的電流1_，由以下公式據(jù)算:
[0114]1led = K(Vcs-Vthl)2 = K[VDD-(VDD-Vl-Vthl)-Vthl]2 = K.Vl2
[0115]其中，Vth I為驅(qū)動晶體管D16的閾值電壓，上述Vth2為驅(qū)動晶體管D26的閾值電壓，上述Vth3為驅(qū)動晶體管D36的閾值電壓
[0116]同理可以得到，流入02的電流為Ued = K.V22，流入03的電流為Imd = K.V32 ；Vgs為驅(qū)動晶體管柵極和源極之間的電壓，K J μ Cox為工藝常數(shù)，W為TFT溝道寬度，L為薄膜晶體管的溝道長度，W、L都為可選擇性設(shè)計的常數(shù)。
[0117]由上式中可以看到此時工作電流1_已經(jīng)不受驅(qū)動晶體管閾值電壓的影響，只與數(shù)據(jù)線Data電壓(V1、V2和V3)有關(guān)。徹底解決了驅(qū)動晶體管由于工藝制程及長時間的操作造成閾值電壓(Vth)漂移的問題，消除其對1_的影響，保證OLED的正常工作。
[0118]進(jìn)一步的，所述供電電路VL可以僅包括一個開關(guān)單元，第一開關(guān)單元Tll，Tll的控制端連接所述第一信號控制線EMl，Tll的第一端連接所述第一電平端VA，Tll的第二端連接所述三個子像素電路，用于在所述第一信號控制線EMl的信號控制下向三個子像素電路提供第一電平端VA的第一電平。如圖9所示，供電電路VL此時僅包括一個TFT，進(jìn)一步的降低電路布線復(fù)雜度，降低集成電路成本。以這種方式來壓縮補(bǔ)償?shù)腡FT器件個數(shù)，這樣可大幅縮減子像素大小并降低IC成本，從而獲得更高的畫質(zhì)品質(zhì)。
[0119]本發(fā)明的實(shí)施例提供的像素電路，通過將相鄰的三個子像素共用一條數(shù)據(jù)線，同時通過一個第一電平端向三個子像素提供工作電壓，因此能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度；同時流經(jīng)電致發(fā)光單元的工作電流不受對應(yīng)的驅(qū)動晶體管的閾值電壓的影響，徹底解決了由于驅(qū)動晶體管的閾值電壓漂移導(dǎo)致顯示亮度不均的問題。
[0120]實(shí)施例二:
[0121]參照圖10所示，本發(fā)明的實(shí)施例提供一種像素電路，具體包括:包括三個子像素電路(Pl、P2和P3)，和一個供電電路VL，所述三個子像素電路共用數(shù)據(jù)線Data ；
[0122]其中，所述供電電路包括，第一開關(guān)單元T11，第二開關(guān)單元T21和第三開關(guān)單元T31 ；
[0123]Tll的控制端連接所述第一信號控制線EM1，Tll的第一端連接所述第一電平端VA, Tll的第二端連接三個子像素電路中的第一子像素電路Pl，用于在所述第一信號控制線EMl的信號控制下向第一子像素電路Pl提供第一電平端的第一電平。
[0124]T21的控制端連接所述第一信號控制線EM1，T21的第一端連接所述第一電平端VA, T21的第二端連接三個子像素電路中的第二子像素電路P2，用于在所述第一信號控制線EMl的信號控制下向第二子像素電路P2提供第一電平端VA的第一電平。
[0125]T31的控制端連接所述第一信號控制線EM1，所述T31的第一端連接所述第一電平端VA，T31的第二端連接三個子像素電路中的第三子像素電路P3，用于在所述第一信號控制線EMl的信號控制下向第三子像素電路P3提供第一電平端VA的第一電平。
[0126]進(jìn)一步的，所述子像素電路(P1、P2、P3)還連接第二信號控制線EM2和所述第一電平端VA，其中，每個所述子像素電路(P1、P2、P3)包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；其中為了區(qū)分在Pl中包括:四個開關(guān)單元依次為第八開關(guān)單元T12、第九開關(guān)單元T13、第十開關(guān)單元T14、第十一開關(guān)單元T15，驅(qū)動單元為D16、儲能單元為Cl、電致發(fā)光單元為01 ;在P2中包括:四個開關(guān)單元依次為第八開關(guān)單元T22、第九開關(guān)單元T23、第十開關(guān)單元T24、第十一開關(guān)單元T25、驅(qū)動單元為D26、儲能單元為C2、電致發(fā)光單元為02 ;在P3中包括:四個開關(guān)單元依次為第八開關(guān)單元T32、第九開關(guān)單元T33、第十開關(guān)單元T34、第十一開關(guān)單元T35，驅(qū)動單元為D36、儲能單元為C3、電致發(fā)光單元為03 ；
[0127]以下僅以Pl中的各器件的連接關(guān)系為例進(jìn)行描述，P2、P3的器件連接關(guān)系參考Pl不再贅述。
[0128]其中，儲能單元Cl的第一極al連接所述第一電平端VA，用于將第一電平端VA的第一電平寫入儲能單元Cl的第一極al ；
[0129]T12的控制端連接所述第二信號控制線EM2，T12的第一端連接所述儲能單元Cl的第二極bl，T12的第二端連接第二電平端VB ;用于在第二信號控制線EM2的信號控制下將第二電平端VB的第二電平寫入所述儲能單元Cl的第二極bl ；
[0130]T13的控制端輸入第二掃描信號S2，T13的第一端連接所述數(shù)據(jù)線Data，所述T13的第二端連接所述T15的輸出端，用于在所述第二掃描信號S2的控制下將所述數(shù)據(jù)線Data的信號寫入所述T15的輸出端；
[0131]T14的控制端輸入第一掃描信號SI，T14的第一端連接儲能單元Cl的第二極bl，T14的第二極連接所述T15的輸入端和所述供電電路VL，用于將數(shù)據(jù)線Data的信號和T15的閾值電壓寫入儲能單元Cl的第二極b2 ；
[0132]D16的控制端連接所述T14的第一端，用于在輸出端輸出驅(qū)動電流；
[0133]T15的控制端連接所述第一信號控制線EM1，T15的第一端連接所述D16的輸出端，用于在所述第一信號控制線EMl的信號控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元01的第一極；
[0134]所述電致發(fā)光單元01的第一極連接所述T15的第二端，所述電致發(fā)光單元01的第二極連接所述第二電平端VB，用于在所述驅(qū)動電流的控制下顯示灰階。
[0135]可選的，同一個所述子像素電路中，第九開關(guān)單元(T13、T23或T33)的控制端和所述第十開關(guān)單元(Τ14、Τ24或Τ34)的控制端共用一條掃描線，其中所述第一掃描信號SI和第二掃描信號S2時序相同。如圖10所示，Pl中Τ13的控制端和Τ14的控制端連接第一掃描線Scanl，Ρ2中Τ23的控制端和Τ24的控制端連接第二掃描線Scan2，P3中T33的控制端和T34的控制端連接第三掃描線Scan3，由于共用掃描線可以減少像素電路的信號線路數(shù)目，降低集成電路成本。
[0136]以第一電平為高電平VDD、第二電平為接地低電平VSS為例，結(jié)合圖11所示的信號時序圖，對圖10提供的像素電路的工作原理進(jìn)行說明。其中，各個開關(guān)單元以薄膜場效應(yīng)晶體管(簡稱開關(guān)晶體管或TFT)為例，驅(qū)動單元以驅(qū)動型薄膜場效應(yīng)晶體管(簡稱驅(qū)動晶體管或DTFT)為例，儲能單元以電容為例，電致發(fā)光單元為有機(jī)發(fā)光二極管OLED為例進(jìn)行說明。圖11中還不出第一掃描線Scanl,第二掃描線Scan2和第三掃描線Scan3的時序信號，以各個開關(guān)單元均以P型開關(guān)晶體管為例進(jìn)行說明，圖11所示的信號時序圖可分為五個階段，分別表示為重置階段W1，第一放電階段W2、第二放電階段W3、第三放電階段W4，發(fā)光階段W5。
[0137]重置階段Wl，EMl、Scanl、Scan2和Scan3為高電平，EM2為低電平；各TFT的導(dǎo)通情況是:T12、Τ22、Τ32導(dǎo)通，其余TFT均截止，電容Cl的第二極bl點(diǎn)與電容C2的第二極b2點(diǎn)，以及C3的第二極b3點(diǎn)都同時接地，三點(diǎn)電勢為0V，第二極al與a2及a3共三點(diǎn)都接入高電壓VDD，參照圖12示出了 Wl階段的電流流向示意圖。
[0138]放電階段W2，Scanl為低電平，Scan2、Scan3、EMl和EM2均為高電位，數(shù)據(jù)線的電平為VI，TFT導(dǎo)通情況是:T13、T14導(dǎo)通，其余TFT均截止，電容Cl放電，圖13中示出Cl在子像素單元Pl中的路徑放電，直至bl點(diǎn)電勢為Vl-Vthl，其中al點(diǎn)電勢為VDD。
[0139]第二放電階段W3，Scan2為低電平，Scanl、Scan3、EMl和EM2均為高電位，數(shù)據(jù)線的電平為V2，TFT導(dǎo)通情況是:T23、Τ24導(dǎo)通，其余TFT均截止，電容C2放電，圖14中示出C2在子像素單元Ρ2中的路徑放電，直至b2點(diǎn)電勢為V2-Vth2，其中a2點(diǎn)電勢為VDD。
[0140]第三放電階段W4，Scan3為低電平，Scanl、Scan2、EMl和EM2均為高電位，數(shù)據(jù)線的電平為V3，TFT導(dǎo)通情況是:T33、T34導(dǎo)通，其余TFT均截止，電容C3放電，圖15中示出C3在子像素單元Ρ3中的路徑放電，直至b3點(diǎn)電勢為V3-Vth3，其中a3點(diǎn)電勢為VDD。
[0141]發(fā)光階段W5，電致發(fā)光單元(01、02和03)正式發(fā)光階段，EMl為低電平，Scanl、Scan2、Scan3和EM2都為低電平，TFT導(dǎo)通情況為:T1U T21、T31、T15、T25、T35導(dǎo)通，其余TFT截止。三個電容Cl的al端、C2的a2端和C3的a3端接入第一電壓端VA的高電平VDD，而電容C1、C2和C3均保持原來的壓差，D16的柵極al點(diǎn)電勢為Vl-Vthl，a2點(diǎn)電勢為V2-Vth2, a3點(diǎn)電勢為V3-Vth3，圖16中示出了該階段電路中電流的流向路徑。
[0142]根據(jù)飽和電流公式，流入01的電流I_D，由以下公式據(jù)算:
[0143]1led = K(Vcs-Vthl)2 = K[VDD- (Vl-Vthl)-Vthl]2 = K.(VDD-Vl)2
[0144]其中，Vth I為驅(qū)動晶體管D16的閾值電壓，上述Vth2為驅(qū)動晶體管D26的閾值電壓，上述Vth3為驅(qū)動晶體管D36的閾值電壓
[0145]同理可以得到，流入02的電流為Imd = K.(VDD-V2)2，流入03的電流為I_D =




\y
K.(VDD-V3)2 ；VGS為驅(qū)動晶體管柵極和源極之間的電壓，K = MCix- μ、Cm為工藝常數(shù)，
W為TFT溝道寬度，L為薄膜晶體管的溝道長度，W、L都為可選擇性設(shè)計的常數(shù)。
[0146]由上式中可以看到此時工作電流I_D已經(jīng)不受驅(qū)動晶體管閾值電壓的影響，只與數(shù)據(jù)線Data電壓(V1、V2和V3)有關(guān)。徹底解決了驅(qū)動晶體管由于工藝制程及長時間的操作造成閾值電壓(Vth)漂移的問題，消除其對1_的影響，保證OLED的正常工作。
[0147]進(jìn)一步的，所述供電電路VL可以僅包括一個開關(guān)單元，第一開關(guān)單元Tll，Tll的控制端連接所述第一信號控制線EMl，Tll的第一端連接所述第一電平端VA，Tll的第二端連接所述三個子像素電路，用于在所述第一信號控制線EMl的信號控制下向三個子像素電路提供第一電平端VA的第一電平。如圖17所示，供電電路VL此時僅包括一個TFT，進(jìn)一步的降低電路布線復(fù)雜度，降低集成電路成本。以這種方式來壓縮補(bǔ)償?shù)腡FT器件個數(shù)，這樣可大幅縮減子像素大小并降低IC成本，從而獲得更高的畫質(zhì)品質(zhì)。
[0148]本發(fā)明的實(shí)施例提供的像素電路，通過將相鄰的三個子像素共用一條數(shù)據(jù)線，同時通過一個第一電平端向三個子像素提供工作電壓，因此能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度；同時流經(jīng)電致發(fā)光單元的工作電流不受對應(yīng)的驅(qū)動晶體管的閾值電壓的影響，徹底解決了由于驅(qū)動晶體管的閾值電壓漂移導(dǎo)致顯示亮度不均的問題。
[0149]實(shí)施例三:
[0150]參照圖18所示，本發(fā)明的實(shí)施例提供一種像素電路，具體包括:包括三個子像素電路(Pl、P2和P3)，和一個供電電路VL，所述三個子像素電路共用數(shù)據(jù)線Data ；
[0151]其中，所述供電電路VL包括，第一開關(guān)單元T11，第二開關(guān)單元T21和第三開關(guān)單元 T31 ；
[0152]Tll的控制端連接所述第一信號控制線EM1，Tll的第一端連接所述第一電平端VA, Tll的第二端連接三個子像素電路中的第一子像素電路P1，供電電路VL用于在所述第一信號控制線EMl的信號控制下向第一子像素電路Pl提供第一電平端VA的第一電平。
[0153]T21的控制端連接所述第一信號控制線EM1，T21的第一端連接所述第一電平端，T21的第二端連接三個子像素電路中的第二子像素電路P2，用于在所述第一信號控制線EMl的信號控制下向第二子像素電路P2提供第一電平端VA的第一電平。
[0154]T31的控制端連接所述第一信號控制線EM1，所述T31的第一端連接所述第一電平端VA，T31的第二端連接三個子像素電路中的第三子像素電路P3，用于在所述第一信號控制線EMl的信號控制下向第三子像素電路P3提供第一電平端VA的第一電平。
[0155]進(jìn)一步的，所述子像素電路(P1、P2、P3)還連接第二信號控制線EM2和第三信號控制線EM3，其中，每個所述子像素電路(P1、P2、P3)包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元；其中為了區(qū)分在Pl中包括:四個開關(guān)單元依次為第十二開關(guān)單元T12、第十三開關(guān)單元T13、第十四開關(guān)單元T14、第十五開關(guān)單元T15，驅(qū)動單元為D16、儲能單元為Cl、電致發(fā)光單元為01 ;在？2中包括:四個開關(guān)單元依次為第十二開關(guān)單元T22、第十三開關(guān)單元T23、第十四開關(guān)單元T24、第十五開關(guān)單元T25、驅(qū)動單元為D26、儲能單元為C2、電致發(fā)光單元為02 ;在P3中包括:四個開關(guān)單元依次為第十二開關(guān)單元T32、第十三開關(guān)單元T33、第十四開關(guān)單元T34、第十五開關(guān)單元T35，驅(qū)動單元為D36、儲能單元為C3、電致發(fā)光單元為03 ；
[0156]以下僅以Pl中的各器件的連接關(guān)系為例進(jìn)行描述，P2、P3的器件連接關(guān)系參考Pl不再贅述。
[0157]其中，T12的控制端輸入第一掃描信號SI, T12的第一端連接所述數(shù)據(jù)線Data，T12的第二端連接所述Cl的第一極al，用于在所述第一掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述Cl的第一極al ；
[0158]T13的控制端連接所述第二信號控制線EM2，所述T13的第一端連接所述T12的第二端，所述T13的第二端連接第二電平端VB，用于在所述第二信號控制線EM2的信號控制下將所述第二電平端VB的第二電平寫入所述Cl的第一極al ；
[0159]T14的控制端連接第二信號控制線EM2，所述T14的第一端連接所述Cl的第二極bl，用于在第二信號控制線EM2的信號控制下將第一電平和D16的閾值電壓寫入所述Cl的第二極bl ；
[0160]所述D16的輸入端連接所述供電電路VL，所述D16的控制端連接所述Cl的第二極bl，所述D16的輸出端連接所述T14的第二端，用于在輸出端輸出驅(qū)動電流；
[0161]T15的控制端連接第三信號控制線EM3，所述T15的第一端連接所述D16的輸出端，用于在所述第三信號控制線EM3的信號控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元01的第一極；
[0162]所述電致發(fā)光單元01的第一極連接所述T15的第二端，所述電致發(fā)光單元01的第二極連接所述第二電平端VB，用于在所述驅(qū)動電流的控制下顯示灰階。
[0163]以第一電平為高電平VDD、第二電平為接地低電平VSS為例，結(jié)合圖19所示的信號時序圖，對圖18提供的像素電路的工作原理進(jìn)行說明。其中，各個開關(guān)單元以薄膜場效應(yīng)晶體管(簡稱開關(guān)晶體管或TFT)為例，驅(qū)動單元以驅(qū)動型薄膜場效應(yīng)晶體管(簡稱驅(qū)動晶體管或DTFT)為例，儲能單元以電容為例，電致發(fā)光單元為有機(jī)發(fā)光二極管OLED為例進(jìn)行說明。圖19中示出EM1，EM2，EM3，第一掃描線Scanl，第二掃描線Scan2和第三掃描線Scan3的時序信號,其中第一掃描線Scan向Pl的T12提供第一掃描信號；第二掃描線Scan2用于向P2的T22提供第一掃描信號；第三掃描線Scan3用于向P3的T32提供第一掃描信號；以各個開關(guān)單元均以P型開關(guān)晶體管為例進(jìn)行說明，圖18所示的信號時序圖可分為五個階段，分別表示為充電階段W1，第一像素補(bǔ)償階段W2、第二像素補(bǔ)償階段W3、第三像素補(bǔ)償階段W4，發(fā)光階段W5。
[0164]充電階段Wl，Scanl、Scan2、Scan3、EM3為高電平，EMU EM2為低電平；各TFT的導(dǎo)通情況是:T12、Τ22、Τ32、Τ15、Τ25和Τ35截止，其余TFT均導(dǎo)通，電容Cl、C2和C3沿圖20所示的電流流向放電，直至bl點(diǎn)電勢為VDD-VthI，b2點(diǎn)電勢為VDD-Vth2，b3點(diǎn)電勢為VDD-Vth3，此放電過程，電流不會通過01、02和03。al、a2和a3點(diǎn)接地，電勢都為0V。
[0165]第一像素補(bǔ)償階段W2，Scanl為低電平，Scan2、Scan3、EM1、EM2和EM3均為高電位，數(shù)據(jù)線的電平為Vl，TFT導(dǎo)通情況是:T12導(dǎo)通，其余TFT均截止，此時al點(diǎn)電勢由原來的OV — VI，而bl點(diǎn)為浮接狀態(tài)，因此要維持al、bl兩點(diǎn)原來的壓差(VDD-Vthl)，D16的柵極bl點(diǎn)電勢會發(fā)生等壓跳變，bl點(diǎn)電勢跳變?yōu)閂DD - Vthl+Vl，圖21中示出第一像素補(bǔ)償階段電路流動路徑。
[0166]第二像素補(bǔ)償階段W3，Scan2為低電平，Scanl、Scan3、EM1、EM2和EM3均為高電位，數(shù)據(jù)線的電平為V2，TFT導(dǎo)通情況是:T22導(dǎo)通，其余TFT均截止，此時a2點(diǎn)電勢由原來的OV — V2，而b2點(diǎn)為浮接狀態(tài)，因此要維持a2、b2兩點(diǎn)原來的壓差(VDD_Vth2)，D26的柵極b2點(diǎn)電勢會發(fā)生等壓跳變，b2點(diǎn)電勢跳變?yōu)閂DD - Vth2+V2,圖22中示出第二像素補(bǔ)償階段電路流動路徑。
[0167]第三像素補(bǔ)償階段W4，Scan3為低電平，Scanl、Scan2、EM1、EM2和EM3均為高電位，數(shù)據(jù)線的電平為V3，TFT導(dǎo)通情況是:T32導(dǎo)通，其余TFT均截止，此時a3點(diǎn)電勢由原來的OV — V3，而b3點(diǎn)為浮接狀態(tài)，因此要維持a3、b3兩點(diǎn)原來的壓差(VDD_Vth3)，D36的柵極b3點(diǎn)電勢會發(fā)生等壓跳變，b3點(diǎn)電勢跳變?yōu)閂DD - Vth3+V3，圖23中示出第三像素補(bǔ)償階段電路流動路徑。
[0168]發(fā)光階段W5，電致發(fā)光單元(01、02和03)正式發(fā)光階段，EM1、EM3為低電平，Scanl、Scan2、Scan3 和 EM2 都為高電平，TFT 導(dǎo)通情況為:T11、Τ21、Τ31、Τ15、Τ25、Τ35 導(dǎo)通，其余TFT截止。
[0169]三個像素接入第一電壓端VA的高電平VDD，而電容Cl、C2和C3均保持原來的壓差，bl 點(diǎn)電勢為 VDD-Vthl+Vl，b2 點(diǎn)電勢為 VDD_Vth2+V2，b3 點(diǎn)電勢為 VDD_Vth3+V3，圖 24中示出了該階段電路中電流的流向路徑。
[0170]根據(jù)飽和電流公式，流入01的電流I_D，由以下公式據(jù)算:
[0171]1led = K(Vcs-Vthl)2 = K[VDD-(VDD-Vl-Vthl)-Vthl]2 = K.Vl2
[0172]其中，Vth I為驅(qū)動晶體管D16的閾值電壓，上述Vth2為驅(qū)動晶體管D26的閾值電壓，上述Vth3為驅(qū)動晶體管D36的閾值電壓
[0173]同理可以得到，流入02的電流為Ued = K.V22，流入03的電流為Imd = K.V32 ；Vgs為驅(qū)動晶體管柵極和源極之間的電壓，Λ Y μ Cox為工藝常數(shù)，W為TFT溝道寬度，L為薄膜晶體管的溝道長度，W、L都為可選擇性設(shè)計的常數(shù)。
[0174]由上式中可以看到此時工作電流I_D已經(jīng)不受驅(qū)動晶體管閾值電壓的影響，只與數(shù)據(jù)線Data電壓(V1、V2和V3)有關(guān)。徹底解決了驅(qū)動晶體管由于工藝制程及長時間的操作造成閾值電壓(Vth)漂移的問題，消除其對1_的影響，保證OLED的正常工作。
[0175]進(jìn)一步的，所述供電電路VL可以僅包括一個開關(guān)單元，第一開關(guān)單元Tll，Tll的控制端連接所述第一信號控制線EMl，Tll的第一端連接所述第一電平端VA，Tll的第二端連接所述三個子像素電路，用于在所述第一信號控制線EMl的信號控制下向三個子像素電路提供第一電平端VA的第一電平。如圖25所示，供電電路VL此時僅包括一個TFT，進(jìn)一步的降低電路布線復(fù)雜度，降低集成電路成本。以這種方式來壓縮補(bǔ)償?shù)腡FT器件個數(shù)，這樣可大幅縮減子像素大小并降低IC成本，從而獲得更高的畫質(zhì)品質(zhì)。
[0176]本發(fā)明的實(shí)施例提供的像素電路，通過將相鄰的三個子像素共用一條數(shù)據(jù)線，同時通過一個第一電平端向三個子像素提供工作電壓，因此能夠縮減顯示裝置中用于像素電路的信號線路數(shù)目，降低集成電路成本，同時提高顯示裝置的像素密度；同時流經(jīng)電致發(fā)光單元的工作電流不受對應(yīng)的驅(qū)動晶體管的閾值電壓的影響，徹底解決了由于驅(qū)動晶體管的閾值電壓漂移導(dǎo)致顯示亮度不均的問題。
[0177]本發(fā)明的實(shí)施例提供一種顯示裝置，包括上述任一像素電路。
[0178]可選的，所述三個子像素位于數(shù)據(jù)線的同一側(cè)。參照圖26所示，子像素電路Pl、子像素電路P2、子像素電路P3、位于數(shù)據(jù)線Data的同一側(cè)，即位于兩條數(shù)據(jù)線Data之間，其中P1、P2和P3構(gòu)成一個像素電路。
[0179]可選的，參照圖27所示，像素電路的三個子像素電路位于相鄰的兩個像素內(nèi)，其中所述三個子像素中相鄰的第一子像素和第二子像素位于第一像素內(nèi)，第三子像素位于第二像素內(nèi)；如圖27所示，子像素電路Pl和子像素電路P2位于第一像素內(nèi)；子像素電路P3位于第二像素內(nèi)；
[0180]可選的，參照圖28所示，其中所述三個子像素中第一子像素位于第一像素內(nèi)，相鄰的第二子像素和第三子像素位于第二像素內(nèi)，其中第一像素和第二像素相鄰，如圖28所示，子像素電路Pl位于第一像素內(nèi)；子像素電路P2和子像素電路P3位于第二像素內(nèi)；其中參照圖27和28所示，數(shù)據(jù)線Data位于第一像素和第二像素之間。這樣能夠使得元器件在相應(yīng)的基板上的分布更加均勻，以上圖26、27、28中還示出了與數(shù)據(jù)線Data交叉的柵線
Οβ?β ο
[0181]顯示裝置可以為:電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0182]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)所述以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種像素電路，其特征在于，包括三個子像素電路，和一個供電電路，所述三個子像素電路共用數(shù)據(jù)線； 所述供電電路連接第一電平端、第一信號控制線和所述子像素電路，所述供電電路用于在所述第一信號控制線的信號控制下通過所述第一電平端向所述子像素電路提供第一電平； 所述子像素電路連接所述供電電路和所述數(shù)據(jù)線，用于在所述供電電路提供的第一電平和所述數(shù)據(jù)線的數(shù)據(jù)信號控制下顯示灰階。
2.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述供電電路包括，第一開關(guān)單元，所述第一開關(guān)單元的控制端連接所述第一信號控制線，所述第一開關(guān)單元的第一端連接所述第一電平端，所述第一開關(guān)單元的第二端連接所述三個子像素電路，用于在所述第一信號控制線的信號控制下向三個子像素電路提供第一電平端的第一電平。
3.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述供電電路包括，第一開關(guān)單元，第二開關(guān)單元和第三開關(guān)單元； 所述第一開關(guān)單元的控制端連接所述第一信號控制線，所述第一開關(guān)單元的第一端連接所述第一電平端，所述第一開關(guān)單元的第二端連接三個子像素電路中的第一子像素電路，用于在所述第一信號控制線的信號控制下向第一子像素電路提供第一電平端的第一電平； 所述第二開關(guān)單元的控制端連接所述第一信號控制線，所述第二開關(guān)單元的第一端連接所述第一電平端，所述第二開關(guān)單元的第二端連接三個子像素電路中的第二子像素電路，用于在所述第一信號控制線的信號控制下向第二子像素電路提供第一電平端的第一電平； 所述第三開關(guān)單元的控制端連接所述第一信號控制線，所述第三開關(guān)單元的第一端連接所述第一電平端，所述第三開關(guān)單元的第二端連接三個子像素電路中的第三子像素電路，用于在所述第一信號控制線的信號控制下向第三子像素電路提供第一電平端的第一電平。
4.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元； 其中，第四開關(guān)單元的控制端輸入第一掃描信號，第四開關(guān)單元的第一端連接第二電平端；第四開關(guān)單元的第二端連接儲能單元的第一極；用于在所述第一掃描信號的控制下將所述第二電平端的信號寫入所述儲能單元的第一極； 第五開關(guān)單元的控制端輸入第三掃描信號，第五開關(guān)單元的第一端連接所述數(shù)據(jù)線；用于在所述第三掃描信號的控制下將數(shù)據(jù)線的信號在所述第五開關(guān)單元的第二端輸出； 第六開關(guān)單元的控制端輸入第二掃描信號，第六開關(guān)單元的第一端連接所述儲能單元的第一極；所述第六開關(guān)單元的第二端連接所述第五開關(guān)單元的第二端，用于在所述第二掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述儲能單元的第一極以耦合抬升所述儲能單元第二極的電平； 驅(qū)動單元的控制端連接所述第六開關(guān)單元的第二端，驅(qū)動單元的輸入端連接儲能單元的第二極，用于輸出驅(qū)動電流； 第七開關(guān)單元的控制端輸入第四掃描信號，所述第七開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第四掃描信號的控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元的第一極； 所述電致發(fā)光單元的第一極連接所述驅(qū)動單元的輸出端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階； 所述儲能單元的第二極連接所述供電電路，用于儲存所述數(shù)據(jù)線的信號和驅(qū)動單元的閾值電壓。
5.根據(jù)權(quán)利要求4所述的像素電路，其特征在于，所述三個子像素電路中，第一子像素電路、第二子像素電路和第二子像素電路共用一條第一掃描線向所述第四開關(guān)單元的控制端輸入第一掃描信號。
6.根據(jù)權(quán)利要求5所述的像素電路，其特征在于，所述第一子像素電路的第五開關(guān)單元的控制端連接所述第一掃描線，所述第一子像素電路的第一掃描信號和第三掃描信號時序相同。
7.根據(jù)權(quán)利要求4所述的像素電路，其特征在于，所述三個子像素電路中，第一子像素電路、第二子像素電路和第三子像素電路共用一條第二掃描線向所述第六開關(guān)單元的控制端和所述第七開關(guān)單元的控制端輸入掃描信號，其中所述第二掃描信號和第四掃描信號時序相同。
8.根據(jù)權(quán)利要求7所述的像素電路，其特征在于，所述三個子像素電路中，所述第三子像素電路的第五開關(guān)單元的控制端連接所述第二掃描線，所述第三子像素電路中輸入第五開關(guān)單元控制端的第三掃描信號和輸入第六開關(guān)單元控制端的第二掃描信號時序相同。
9.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述子像素電路還連接第二信號控制線和所述第一電平端，其中，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元； 其中，儲能單元的第一極連接所述第一電平端，用于將第一電平端的第一電平寫入儲能單元的第一極； 第八開關(guān)單元的控制端連接所述第二信號控制線，第八開關(guān)單元的第一端連接所述儲能單元的第二極，第八開關(guān)單元的第二端連接第二電平端；用于在第二信號控制線的信號控制下將第二電平端的第二電平寫入所述儲能單元的第二極； 第九開關(guān)單元的控制端輸入第二掃描信號，第九開關(guān)單元的第一端連接所述數(shù)據(jù)線，所述第九開關(guān)單元的第二端連接所述驅(qū)動單元的輸出端，用于在所述第二掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述驅(qū)動單元的輸出端； 第十開關(guān)單元的控制端輸入第一掃描信號，第十開關(guān)單元的第一端連接儲能單元的第二極，第十開關(guān)單元的第二極連接所述驅(qū)動單元的輸入端和所述供電電路，用于將數(shù)據(jù)線的信號和所述驅(qū)動單元的閾值電壓寫入所述儲能單元的第二極； 驅(qū)動單元的控制端連接所述第十開關(guān)單元的第一端，用于在輸出端輸出驅(qū)動電流； 第十一開關(guān)單元的控制端連接所述第一信號控制線，所述第十一開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第一信號控制線的信號控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元的第一極； 所述電致發(fā)光單元的第一極連接所述第十一開關(guān)單元的第二端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階。
10.根據(jù)權(quán)利要求9所述的像素電路，其特征在于，同一個所述子像素電路中，第九開關(guān)單元的控制端和所述第十開關(guān)單元的控制端共用一條掃描線，其中所述第一掃描信號和第二掃描信號時序相同。
11.根據(jù)權(quán)利要求1所述的像素電路，其特征在于，所述子像素電路還連接第二信號控制線和第三信號控制線，其中，每個所述子像素電路包括:四個開關(guān)單元、驅(qū)動單元、儲能單元和電致發(fā)光單元； 其中，第十二開關(guān)單元的控制端輸入第一掃描信號，第十二開關(guān)單元的第一端連接所述數(shù)據(jù)線，第十二開關(guān)單元的第二端連接所述儲能單元的第一極，用于在所述第一掃描信號的控制下將所述數(shù)據(jù)線的信號寫入所述儲能單元的第一極； 第十三開關(guān)單元的控制端連接所述第二信號控制線，所述第十三開關(guān)單元的第一端連接所述第十二開關(guān)單元的第二端，所述第十三開關(guān)單元的第二端連接第二電平端，用于在所述第二信號控制線的信號控制下將所述第二電平端的第二電平寫入所述儲能單元的第一極; 第十四開關(guān)單元的控制端連接第二信號控制線，所述第十四開關(guān)單元的第一端連接所述儲能單元的第二極，用于在第二信號控制線的信號控制下將第一電平和驅(qū)動單元的閾值電壓寫入所述儲能單元的第二極； 所述驅(qū)動單元的輸入端連接所述供電電路，所述驅(qū)動單元的控制端連接所述儲能單元的第二極，所述驅(qū)動單元的輸出端連接所述第十四開關(guān)單元的第二端，用于在輸出端輸出驅(qū)動電流； 第十五開關(guān)單元的控制端連接第三信號控制線，所述第十五開關(guān)單元的第一端連接所述驅(qū)動單元的輸出端，用于在所述第三信號控制線的信號控制下控制所述驅(qū)動電流輸入所述電致發(fā)光單元的第一極； 所述電致發(fā)光單元的第一極連接所述第十五開關(guān)單元的第二端，所述電致發(fā)光單元的第二極連接所述第二電平端，用于在所述驅(qū)動電流的控制下顯示灰階。
12.根據(jù)權(quán)利要求2-11任一項(xiàng)所述的像素電路，其特征在于，開關(guān)單元和驅(qū)動單元為薄膜場效應(yīng)晶體管，各個開關(guān)單元的控制端為薄膜場效應(yīng)晶體管的柵極，各個開關(guān)單元的第一端為薄膜場效應(yīng)晶體管的源極，各個開關(guān)單元的第二端為薄膜場效應(yīng)晶體管的漏極，所述驅(qū)動單元的輸入端為薄膜場效應(yīng)晶體管的源極，所述驅(qū)動單元的控制端為薄膜場效應(yīng)晶體管的柵極，所述驅(qū)動單元的輸出端為薄膜場效應(yīng)晶體管的漏極。
13.根據(jù)權(quán)利要求2-11任一項(xiàng)所述的像素電路，其特征在于，所述儲能單元為電容。
14.根據(jù)權(quán)利要求2-11任一項(xiàng)所述的像素電路，其特征在于，所述電致發(fā)光單元為有機(jī)發(fā)光二極管。
15.一種顯示裝置，其特征在于，包括如權(quán)利要求1-14任一項(xiàng)所述的像素電路。
16.根據(jù)權(quán)利要求15所述的顯示裝置，其特征在于，所述像素電路的三個子像素電路位于同一像素內(nèi)。
17.根據(jù)權(quán)利要求16所述的顯示裝置，其特征在于，所述三個子像素電路位于數(shù)據(jù)線的同一側(cè)。
18.根據(jù)權(quán)利要求15所述的顯示裝置，其特征在于，所述像素電路的三個子像素電路位于相鄰的兩個像素內(nèi)，其中所述三個子像素中相鄰的第一子像素和第二子像素位于第一像素內(nèi)，第三子像素位于第二像素內(nèi)； 或者，其中所述三個子像素中第一子像素位于第一像素內(nèi)，相鄰的第二子像素和第三子像素位于第二像素內(nèi)，其中第一像素和第二像素相鄰。
19.根據(jù)權(quán)利要求18所述的顯示裝置，其特征在于，數(shù)據(jù)線位于所述第一像素和第二像素之間。
【文檔編號】G09G3/32GK104167171SQ201410342198
【公開日】2014年11月26日 申請日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】楊盛際 申請人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司