發(fā)光二極管像素電路及其驅(qū)動方法
【專利摘要】發(fā)光二極管像素電路及其驅(qū)動方法。所述電路包括第一至第四晶體管、第一與第二電容及發(fā)光二極管。第一至第三晶體管的每個控制端分別接收不同控制信號。第一晶體管的第一端接收數(shù)據(jù)電位或是參考電位。第二晶體管的第一端耦接第一操作電源。第四晶體管耦接第二晶體管的第二端、第三晶體管的第二端以及第一晶體管的第二端。第一及第二電容的第一端耦接第四晶體管的控制端，第一及第二電容的第二端分別耦接第三晶體管的第二端及第一端。第二電容的電容值大于第一電容。發(fā)光二極管的第一及第二端分別耦接第四晶體管的第二端及第二操作電源。本發(fā)明的發(fā)光二極管像素電路可避免發(fā)生發(fā)光二極管的發(fā)光電流減少，以及補償速度變慢等問題。
【專利說明】發(fā)光二極管像素電路及其驅(qū)動方法
【技術(shù)領域】
[0001] 本發(fā)明是有關于一種像素電路，尤其是有關于一種發(fā)光二極管像素電路及其驅(qū)動 方法。
【背景技術(shù)】
[0002] 在發(fā)光二極管像素電路之中，可以用一個發(fā)光二極管搭配四個晶體管及兩個電容 的組件配置方式來實現(xiàn)其像素電路架構(gòu)，也就是采用所謂的4T2C電路架構(gòu)。在此4T2C電 路架構(gòu)當中，其中一個晶體管用以作為驅(qū)動晶體管，且其中一個電容電性耦接于此驅(qū)動晶 體管的控制端與源極端之間。當此4T2C電路架構(gòu)于數(shù)據(jù)寫入完畢而要使發(fā)光二極管發(fā)光 時，是透過使驅(qū)動晶體管的控制端浮接（floating)，并利用電性耦接于驅(qū)動晶體管的控制 端與源極端之間的電容來將驅(qū)動晶體管的源極端的電壓變化耦合至驅(qū)動晶體管的控制端， 藉以補償（或稱消除）發(fā)光二極管本身的跨壓及驅(qū)動晶體管的臨界電壓（Vt)對于發(fā)光亮 度的影響。
[0003] 然而，由于每個晶體管本身即存在有寄生電容，因此在使發(fā)光二極管發(fā)光時，電性 耦接于驅(qū)動晶體管的控制端與源極端之間的電容自驅(qū)動晶體管的源極端所耦合至控制端 的電壓，就會被上述的寄生電容分壓（此可稱為寄生電容效應），造成上述補償?shù)男Ч?佳。為了解決上述的問題，就必須增加電性耦接于驅(qū)動晶體管的控制端與源極端之間的電 容的電容值，例如加大驅(qū)動晶體管的控制端與源極端之間的電容的電容值至ct，可是此舉 卻會進一步衍生出發(fā)光二極管的發(fā)光電流減少，以及使補償速度變慢等問題。
【發(fā)明內(nèi)容】
[0004] 本發(fā)明提供一種發(fā)光二極管像素電路，其可避免發(fā)生發(fā)光二極管的發(fā)光電流減 少，以及補償速度變慢等問題。
[0005] 本發(fā)明另提供一種適用于上述發(fā)光二極管像素電路的驅(qū)動方法。
[0006] 本發(fā)明提出一種發(fā)光二極管像素電路，其包括第一晶體管、第二晶體管、第三晶體 管、第四晶體管（用以作為驅(qū)動晶體管）、第一電容、第二電容、以及發(fā)光二極管。第一晶體 管具有控制端、第一端以及第二端，且第一晶體管的控制端電性耦接于第一控制信號，而第 一晶體管的第一端用以接收數(shù)據(jù)電位或是參考電位。第二晶體管具有控制端、第一端、以及 第二端，且第二晶體管的控制端電性耦接于第二控制信號，而第二晶體管的第一端電性耦 接于第一操作電源。第三晶體管具有控制端、第一端、以及第二端，且第三晶體管的控制端 電性耦接于第三控制信號。第四晶體管具有控制端、第一端、以及第二端，且第四晶體管的 第一端電性耦接于第二晶體管的第二端，第四晶體管的第二端電性耦接于第三晶體管的第 二端，而第四晶體管的控制端電性耦接于第一晶體管的第二端。第一電容具有第一端及第 二端，第一電容的第一端電性耦接于第四晶體管的控制端，且第一電容的第二端、第四晶體 管的第二端以及第三晶體管的第二端共同電性耦接。第二電容具有第一端以及第二端，且 第二電容的第一端、第一晶體管的第二端以及第一電容的第一端共同電性耦接，而第二電 容的第二端電性耦接于第三晶體管的第一端。此外，第二電容的電容值大于第一電容的電 容值。發(fā)光二極管具有第一端以及第二端，且發(fā)光二極管的第一端電性耦接于第四晶體管 的第二端，而發(fā)光二極管的第二端電性耦接于第二操作電源。
[0007] 本發(fā)明又提出一種發(fā)光二極管像素電路，其除了包括有上述的第一晶體管、第二 晶體管、第三晶體管、第四晶體管、第一電容、第二電容、以及發(fā)光二極管，并具有相同的電 性耦接關系之外，更包括一第五晶體管。此第五晶體管具有控制端、第一端及第二端，且第 五晶體管的控制端接收第四控制信號，第五晶體管的第一端電性耦接預設電位，而第五晶 體管的第二端電性耦接于第三晶體管的第一端。
[0008] 本發(fā)明又另提出一種發(fā)光二極管像素電路，其包括：第一晶體管、第二晶體管、第 三晶體管（用以作為驅(qū)動晶體管）、發(fā)光二極管以及電容模塊。第一晶體管具有控制端、第 一端以及第二端，且第一晶體管的控制端電性耦接于第一控制信號，而第一晶體管的第一 端用以接收數(shù)據(jù)電位或是參考電位。第二晶體管具有控制端、第一端以及第二端，且第二 晶體管的控制端電性耦接于第二控制信號，而第二晶體管的第一端電性耦接于第一操作電 源。第三晶體管具有控制端、第一端以及第二端，且第三晶體管的第一端電性耦接于第二晶 體管的第二端，而第三晶體管的控制端電性耦接于第一晶體管的第二端。發(fā)光二極管具有 第一端以及第二端，且發(fā)光二極管的第一端電性耦接于第三晶體管的第二端，而發(fā)光二極 管的第二端電性耦接于第二操作電源。電容模塊電性耦接于第三晶體管的控制端與第二端 之間，且電容模塊用以提供給第三晶體管的控制端與第二端之間一個等效電容，而電容模 塊在二極管像素電路處于重置期間與發(fā)光期間時所提供的等效電容的值大于二極管像素 電路處于補償期間與數(shù)據(jù)寫入期間時所提供的等效電容的值。
[0009] 本發(fā)明再提出一種發(fā)光二極管像素電路的驅(qū)動方法，用以驅(qū)動上述的具有第一至 第四晶體管的發(fā)光二極管像素電路。此驅(qū)動方法包括：于重置期間中，使第一操作電源提供 第一電位，并導通第一晶體管、第二晶體管與第三晶體管，且同時提供參考電位至第一晶體 管的第一端；于補償期間中，使第一操作電源提供第二電位，此第二電位大于前述的第一電 位，并導通第一晶體管與第二晶體管，且同時關閉第三晶體管，并提供參考電位至第一晶體 管的第一端；于數(shù)據(jù)寫入期間中，使第一操作電源提供第二電位，并導通第一晶體管與第三 晶體管，以及關閉第二晶體管，其中第一晶體管與第三晶體管并不同時導通，且第一晶體管 的導通時間先于第三晶體管的導通時間，并在第一晶體管導通時提供數(shù)據(jù)電位至第一晶體 管的第一端；以及，于發(fā)光期間中，使第一操作電源提供第二電位，并關閉第一晶體管，以及 導通第二晶體管與第三晶體管，并提供參考電位至第一晶體管的第一端。其中，重置期間先 于補償期間，補償期間先于數(shù)據(jù)寫入期間，數(shù)據(jù)寫入期間先于發(fā)光期間。
[0010] 本發(fā)明又再提出一種發(fā)光二極管像素電路的驅(qū)動方法，用以驅(qū)動上述的具有第一 至第五晶體管的發(fā)光二極管像素電路，此驅(qū)動方法包括：于重置期間中，導通第一晶體管、 第三晶體管與第五晶體管，同時提供參考電位至第一晶體管的第一端；于補償期間中，導通 第一晶體管與第二晶體管，同時關閉第三晶體管與第五晶體管，并提供參考電位至第一晶 體管的第一端；于數(shù)據(jù)寫入期間中，導通第一晶體管與第三晶體管，以及關閉第二晶體管與 第五晶體管，其中第一晶體管與第三晶體管并不同時導通，且第一晶體管的導通時間先于 第三晶體管的導通時間，并在第一晶體管導通時提供數(shù)據(jù)電位至第一晶體管的第一端；以 及，于發(fā)光期間中，關閉第一晶體管與第五晶體管，并導通第二晶體管與第三晶體管，以及 提供參考電位至第一晶體管的第一端。其中，重置期間先于補償期間，補償期間先于數(shù)據(jù)寫 入期間，數(shù)據(jù)寫入期間先于發(fā)光期間。
[0011] 在本發(fā)明的發(fā)光二極管像素電路的電路架構(gòu)中，采用例如是由二個電容與一個晶 體管所構(gòu)成的電容模塊來電性耦接于驅(qū)動晶體管的控制端與源極端之間，并利用此晶體管 來決定是否讓上述二個電容皆電性耦接于驅(qū)動晶體管的控制端與源極端之間，或是僅讓其 中一個電容電性耦接于驅(qū)動晶體管的控制端與源極端之間，藉以在發(fā)光二極管像素電路的 不同操作期間中改變電性耦接于驅(qū)動晶體管的控制端與源極端之間的等效電容的容值大 小。據(jù)此，只要在重置期間與發(fā)光期間中導通此晶體管而使得上述二個電容并聯(lián)，并在其余 二個期間中關閉此晶體管，那么本發(fā)明的發(fā)光二極管像素電路便可避免發(fā)生公知技術(shù)中的 發(fā)光二極管的發(fā)光電流減少，以及補償速度變慢等問題。
【專利附圖】
【附圖說明】
[0012] 圖1所繪示為本發(fā)明一實施例的發(fā)光二極管像素電路的電路架構(gòu)圖；
[0013] 圖2所繪示為圖1所示的發(fā)光二極管像素電路的其中一種信號時序圖；
[0014] 圖3所繪示為本發(fā)明另一實施例的發(fā)光二極管像素電路的電路架構(gòu)圖；
[0015] 圖4所繪示為圖3所示的發(fā)光二極管像素電路的其中一種信號時序圖；
[0016] 圖5為本發(fā)明的其中一個發(fā)光二極管像素電路的其中一個操作流程；
[0017] 圖6為本發(fā)明的另一個發(fā)光二極管像素電路的其中一個操作流程。
[0018] [主要組件附圖標記說明]
[0019] 100、200 :發(fā)光二極管像素驅(qū)動電路
[0020] 11、12、13、14、15 :晶體管
[0021] C1、C2、C3:電容
[0022] 20 :發(fā)光二極管
[0023] 110、120、130、140、150 :控制端
[0024] 111、121、131、141、151、C11、C21、C31、201 :第一端
[0025] 112、122、132、142、152、C12、C22、C32、202 :第二端
[0026] Scan、EM、Resetl、Reset2 :控制信號
[0027] Data :數(shù)據(jù)信號Vdata :數(shù)據(jù)電位Vref :參考電位
[0028] Vsus :預設電位0VDD、0VSS :操作電源
[0029] OVDDH、OVDDL、H、L :電位
[0030] G、S :節(jié)點
[0031] t :預設時間
[0032] 501、502、503、504、601、602、603、604 :步驟
【具體實施方式】
[0033] 圖1所繪示為本發(fā)明一實施例的發(fā)光二極管像素電路的電路架構(gòu)圖。如圖1所示， 發(fā)光二極管像素電路100包括晶體管11、晶體管12、晶體管13、晶體管14 (用以作為驅(qū)動晶 體管）、電容Cl、電容C2,以及發(fā)光二極管20。此外，在此例中，以C3來表示發(fā)光二極管20 本身固有的等效電容。另外，在此例中，電容C2的電容值大于電容Cl的電容值，且電容Cl 與C2二個加起來的電容值等于前述公知技術(shù)中，電性耦接于驅(qū)動晶體管的控制端與源極 端之間的等效電容于容值增加后的電容值ct。晶體管11具有控制端110、第一端111以及 第二端112。晶體管11的控制端110電性f禹接于控制信號Scan，以藉由控制信號Scan導 通或是關閉晶體管11。晶體管11的第一端111用以接收數(shù)據(jù)信號Data，此數(shù)據(jù)信號Data 可以提供數(shù)據(jù)電位Vdata或是參考電位Vref至晶體管11的第一端111。
[0034] 晶體管12具有控制端120、第一端121、以及第二端122。晶體管12的控制端120 電性耦接于控制信號EM，以藉由控制信號EM導通或是關閉晶體管12。晶體管12的第一端 121電性耦接于操作電源0VDD。晶體管13具有控制端130、第一端131、以及第二端132。 晶體管13的控制端130電性耦接于控制信號Resetl，以藉由控制信號Resetl導通或是關 閉晶體管13。晶體管14具有控制端140、第一端141、以及第二端142。晶體管14的第一 端141電性耦接于晶體管12的第二端122,且晶體管14的第二端142電性耦接于晶體管 13的第二端132,而晶體管14的控制端140電性耦接于晶體管11的第二端112。
[0035] 電容Cl具有第一端Cll及第二端C12。電容Cl的第一端Cll電性耦接于晶體管 14的控制端140,且電容Cl的第二端C12與晶體管14的第二端142以及晶體管13的第二 端132共同電性耦接。電容C2具有第一端C21及第二端C22。電容C2的第一端C21與晶 體管11的第二端112以及電容Cl的第一端Cll共同電性耦接，且電容C2的第二端C22電 性奉禹接于晶體管13的第一端131。發(fā)光二極管20具有第一端201以及第二端202。發(fā)光二 極管20的第一端201電性耦接于晶體管14的第二端142,且發(fā)光二極管20的第二端202 電性耦接于操作電源OVSS。
[0036] 圖2所繪示為圖1所示的發(fā)光二極管像素電路的其中一種信號時序圖。如圖2所 示，圖1的發(fā)光二極管像素電路100可依序運作于重置期間、補償期間、數(shù)據(jù)寫入期間、以及 發(fā)光期間，其中各信號可以具有高電平H及低電平L兩種狀態(tài)，高電平H施加于N型晶體 管的柵極時，可以使得N型晶體管導通，但高電平H施加于P型晶體管的柵極時，則會使得 P型晶體管關閉；反之，低電平L施加于N型晶體管的柵極時，會使得N型晶體管關閉，而低 電平L施加于P型晶體管的柵極時，則可以使得P型晶體管導通。高電平H可以例如等于 電位0VDDH，而低電平L可以例如等于電位0VDDL。請共同參照圖1及圖2,發(fā)光二極管像 素電路100的晶體管11用以于重置期間、補償期間以及數(shù)據(jù)寫入期間時導通，且晶體管11 的第一端111于數(shù)據(jù)寫入期間時接收數(shù)據(jù)信號Data所提供的數(shù)據(jù)電位Vdata，并于重置期 間、補償期間以及發(fā)光期間時接收數(shù)據(jù)信號Data所提供的參考電位Vref。晶體管12用以 于重置期間、補償期間以及發(fā)光期間時導通，且晶體管12的第一端121于重置期間時接收 操作電源OVDD所提供的電位0VDDL，而晶體管12的第一端121于補償期間、數(shù)據(jù)寫入期間 及發(fā)光期間時接收操作電源OVDD所提供的電位0VDDH，且電位OVDDL小于電位0VDDH。晶 體管13用以于重置期間、數(shù)據(jù)寫入期間以及發(fā)光期間時導通。特別一提的是，于數(shù)據(jù)寫入 期間中，晶體管13及晶體管11的導通時間可為部分重疊或不重疊（在圖2中不重疊），且 晶體管13的導通時間晚于晶體管11的導通時間。此外，由于操作電源OVDD在重置期間當 中提供電位0VDDL，因此使得節(jié)點S上的電位會為0VDDL，此時電容Cl以及C2會透過節(jié)點 S進行放電以重置發(fā)光二極管像素電路100。
[0037] 以圖2所示為例，詳細而言，當發(fā)光二極管像素電路100運作于重置期間時，晶體 管11、晶體管12以及晶體管13會分別被控制信號Scan、控制信號EM以及控制信號Resetl 所導通，且此時晶體管11的第一端111接收數(shù)據(jù)信號Data所提供的參考電位Vref，晶體 管12的第一端121接收操作電源OVDD所提供的電位OVDDL，所以此時節(jié)點G的電位Vg在 理想情況下會等于Vref，而節(jié)點S的電位Vs在理想情況下會等于0VDDL。接著，當發(fā)光二 極管像素電路100運作于補償期間時，晶體管11仍然維持導通狀態(tài)，且晶體管11的第一端 111持續(xù)接收數(shù)據(jù)信號Data所提供的參考電位Vref，而晶體管12亦仍然維持導通狀態(tài)，但 是晶體管12的第一端此時接收的是操作電源OVDD所提供的電位0VDDH，至于晶體管13于 此期間則是被關閉，所以此時節(jié)點G的電位Vg仍然是Vref，而節(jié)點S的電位Vs則會由電位 OVDDL的電平持續(xù)上升至等于或者實質(zhì)上等于Vref-Vth，其中Vth為晶體管14的臨界電壓 值（Threshold Voltage)。由于電容Cl與C2二個加起來的電容值等于前述公知技術(shù)中，電 性耦接于驅(qū)動晶體管的控制端與源極端之間的等效電容于容值增加后的電容值Ct，且在此 時，整個發(fā)光二極管像素電路100僅需對電容Cl與C3進行充電，而不需對電容C2進行充 電，因此可加速補償?shù)乃俣取?br>
[0038] 再接著，當發(fā)光二極管像素電路100運作于數(shù)據(jù)寫入期間時，晶體管11會在一段 預設時間tl之后被關閉，而在晶體管11被關閉之前，晶體管11的第一端111會接收數(shù)據(jù) 信號Data所提供的數(shù)據(jù)電位Vdata。此外，在數(shù)據(jù)寫入期間時，晶體管12會被關閉，而晶 體管13會在上述的預設時間tl之后被導通（例如在進入數(shù)據(jù)寫入期間t2后導通，即晶 體管13及晶體管11的導通時間為不重疊），所以此時節(jié)點G的電位Vg在理想情況下會等 于Vdata,而節(jié)點S的電位透過電容稱合則會變成Vref-Vth+a (Vdata-Vret)，因為節(jié)點G由 Vref電壓電平轉(zhuǎn)變?yōu)閂data電壓電平時，晶體管13為關閉狀態(tài)，所以a為ClAC1+C3)。
[0039] 由上述可知，由于電容Cl的電容值小于公知技術(shù)中原本電性耦接于驅(qū)動晶體管 的控制端與源極端之間的等效電容于容值增加后的電容值Ct，因此在發(fā)光二極管像素電路 100自補償期間進入數(shù)據(jù)寫入期間時，由節(jié)點G耦合至節(jié)點S的電壓會變小，這樣便拉大了 節(jié)點G與節(jié)點S之間的壓差。如此一來，通過晶體管14的電流量便會增加，進而可以提高 流過發(fā)光二極管20的發(fā)光電流。
[0040] 最后，當發(fā)光二極管像素電路100運作于發(fā)光期間時，晶體管11維持關閉，晶體管 12以及晶體管13則維持導通，且晶體管12持續(xù)接收操作電源OVDD所提供的電位0VDDH。 此時，節(jié)點S的電位變化量會耦合至節(jié)點G，而其耦合量可用（Cl+C2V(Cl+C2+Cp)式來計 算，其中Cp (圖未示）為與節(jié)點G相關的的寄生電容值。由上式可知，由于電容Cl與C2的 電容值加起來等于前述公知技術(shù)中，電性耦接于驅(qū)動晶體管的控制端與源極端之間的等效 電容于容值增加后的電容值Ct，因此，這樣的做法同樣可以降低寄生電容效應。
[0041] 在另一個例子的數(shù)據(jù)寫入期間中，控制信號Scan由高電平（high)轉(zhuǎn)態(tài)至低電平 (low)的時間可以是晚于控制信號Resetl由低電平轉(zhuǎn)態(tài)至高電平的時間，以使得晶體管13 及晶體管11的導通時間為部分重疊，進而避免節(jié)點G在這二個控制信號的轉(zhuǎn)態(tài)過程中因呈 現(xiàn)浮接狀態(tài)而受到電容Cl與C2所耦合的電壓的影響而改變其電平。
[0042] 當然，盡管在圖1所示的實施例中，電容C3表示發(fā)光二極管20本身固有的等效電 容，然而在發(fā)光二極管20本身固有的等效電容的電容值不足的情況下，設計者自可在發(fā)光 二極管20旁并聯(lián)一個實體電容，使得發(fā)光二極管20的第一端201與第二端202之間的等 效電容值可為發(fā)光二極管20本身固有的等效電容與并聯(lián)的電容的電容值總合。
[0043] 圖3所繪示為本發(fā)明另一實施例的發(fā)光二極管像素電路的電路架構(gòu)圖。在圖3中， 與圖1中的標號相同者代表相同的組件或信號。如圖3所示，發(fā)光二極管像素電路200與 圖1中的發(fā)光二極管像素電路100的電路架構(gòu)大致相同，差異僅在于發(fā)光二極管像素電路 200更包括一個晶體管15。晶體管15具有控制端150、第一端151以及第二端152,且晶體 管15的控制端150接收控制信號Reset2,晶體管15的第一端151電性耦接于一個預設電 位Vsus (其電位大小與電位OVDDL相同或約略相等），而晶體管15的第二端152電性耦接 于晶體管13的第一端131。
[0044] 圖4所繪示為圖3所示的發(fā)光二極管像素電路的其中一種信號時序圖。如圖4所 示，發(fā)光二極管像素電路200亦是依序運作于重置期間、補償期間、數(shù)據(jù)寫入期間以及發(fā)光 期間。發(fā)光二極管像素電路200之中的晶體管11用以于重置期間、補償期間及數(shù)據(jù)寫入期 間時導通，且晶體管11的第一端111于數(shù)據(jù)寫入期間時接收數(shù)據(jù)信號Data所提供的數(shù)據(jù) 電位Vdata，并于重置期間、補償期間以及發(fā)光期間時接收數(shù)據(jù)信號Data所提供的參考電 位Vref。發(fā)光二極管像素電路200之中的晶體管12用以于補償期間及發(fā)光期間時導通。 發(fā)光二極管像素電路200之中的晶體管13用以于重置期間、數(shù)據(jù)寫入期間以及發(fā)光期間時 導通。其中，于數(shù)據(jù)寫入期間中，發(fā)光二極管像素電路200之中的晶體管13以及晶體管11 的導通時間亦可為部分重疊或不重疊（在圖4中不重疊，可設計為重疊的原因亦如先前所 述），且晶體管13的導通時間晚于晶體管11的導通時間。而發(fā)光二極管像素電路200之 中的晶體管15用以于重置期間時導通，且晶體管15的第一端151于重置期間時接收預設 電位Vsus，預設電位Vsus可以例如具有電位0VDDL。此外，由于在重置期間提供預設電位 Vsus至電容Cl的其中一端以及電容C2的其中一端，因此此時電容Cl以及C2會進行放電 以重置發(fā)光二極管像素電路200。
[0045] 雖然在先前的敘述當中，電容Cl、電容C2以及晶體管13均為各自獨立的組件，但 是也可以將此三者視為一個電容模塊。此電容模塊用以在晶體管14的控制端140與晶體 管14的第二端142之間提供一個等效電容，且此電容模塊在發(fā)光二極管像素電路處于重置 期間以及發(fā)光期間時所提供的等效電容的容值大于發(fā)光二極管像素電路處于補償期間以 及數(shù)據(jù)寫入期間時所提供的等效電容的容值。當然，上述的電容模塊的實現(xiàn)方式僅是用以 舉例，并非用以限制本發(fā)明。
[0046] 圖5為本發(fā)明一實施例的發(fā)光二極管像素電路的驅(qū)動方法流程圖。透過上述的敘 述，可以將發(fā)光二極管像素電路100的驅(qū)動方法歸納出如圖5所示的步驟501?504。
[0047] 步驟501 :于重置期間中，使操作電源OVDD提供電位0VDDL，并導通晶體管11、晶 體管12以及晶體管13,同時提供參考電位Vref至晶體管11的第一端111。步驟502 :于補 償期間中，使操作電源OVDD提供電位0VDDH，電位OVDDH大于電位0VDDL，并導通晶體管11 與晶體管12,同時關閉晶體管13,并提供參考電位Vref至晶體管11的第一端111。步驟 503 :于數(shù)據(jù)寫入期間中，使操作電源OVDD提供電位0VDDH，并導通晶體管11與晶體管13， 以及關閉晶體管12,其中晶體管11與晶體管13的導通時間為部分重疊或不重疊，且晶體管 11的導通時間先于與晶體管13的導通時間，并在晶體管11導通時提供數(shù)據(jù)電位Vdata至 晶體管11的第一端111。步驟504 :于發(fā)光期間中，使操作電源OVDD提供電位0VDDH，并關 閉晶體管11，以及導通晶體管12與晶體管13,并提供參考電位Vref至晶體管11的第一端 111。在上述的步驟501?504之中，重置期間先于補償期間，補償期間先于數(shù)據(jù)寫入期間， 數(shù)據(jù)寫入期間先于發(fā)光期間。
[0048] 圖6為本發(fā)明一實施例的發(fā)光二極管像素電路的驅(qū)動方法流程圖。透過上述的敘 述，可以將發(fā)光二極管像素電路200的驅(qū)動方法歸納出如圖6所示的步驟601?604。 [0049] 步驟601 :于重置期間中，導通晶體管11、晶體管13與晶體管15,同時提供參考電 位Vref至晶體管11的第一端111。步驟602 :于補償期間中，導通晶體管11與晶體管12， 同時關閉晶體管13與晶體管15,并提供參考電位Vref至晶體管11的第一端111。步驟 603 :于數(shù)據(jù)寫入期間中，導通晶體管11與晶體管13,以及關閉晶體管12與晶體管15,其中 晶體管11與晶體管13的導通時間為部分重疊或不重疊，且晶體管11的導通時間先于晶體 管13的導通時間，并在晶體管11導通時提供數(shù)據(jù)電位Vdata至晶體管11的第一端111。 步驟604 :于發(fā)光期間中，關閉晶體管11與晶體管15,并導通晶體管12與晶體管13,以及 提供參考電位Vref至晶體管11的第一端111。在上述的步驟601?604之中，重置期間先 于補償期間，補償期間先于數(shù)據(jù)寫入期間，數(shù)據(jù)寫入期間先于發(fā)光期間。
[0050] 綜上所述，在本發(fā)明的發(fā)光二極管像素電路的電路架構(gòu)中，采用例如是由二個電 容與一個晶體管所構(gòu)成的電容模塊來電性耦接于驅(qū)動晶體管的控制端與源極端之間，并利 用此晶體管來決定是否讓上述二個電容皆電性耦接于驅(qū)動晶體管的控制端與源極端之間， 或是僅讓其中一個電容電性耦接于驅(qū)動晶體管的控制端與源極端之間，藉以在發(fā)光二極管 像素電路的不同操作期間中改變電性耦接于驅(qū)動晶體管的控制端與源極端之間的等效電 容的容值大小。據(jù)此，只要在重置期間與發(fā)光期間中導通此晶體管而使得上述二個電容并 聯(lián)，并在其余二個期間中關閉此晶體管，那么本發(fā)明的發(fā)光二極管像素電路便可避免發(fā)生 公知技術(shù)中之發(fā)光二極管的發(fā)光電流減少，以及補償速度變慢等問題。
[0051] 雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技 藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍 當視后附之權(quán)利要求所界定者為準。
【權(quán)利要求】
1. 一種發(fā)光二極管像素電路，包括： 一第一晶體管，具有一控制端、一第一端以及一第二端，該第一晶體管的該控制端電性 耦接一第一控制信號，該第一晶體管的該第一端用以接收一數(shù)據(jù)電位或是一參考電位； 一第二晶體管，具有一控制端、一第一端、以及一第二端，該第二晶體管的該控制端電 性耦接一第二控制信號，該第二晶體管的該第一端電性耦接一第一操作電源； 一第三晶體管，具有一控制端、一第一端、以及一第二端，該第三晶體管的該控制端電 性耦接一第三控制信號； 一第四晶體管，具有一控制端、一第一端、以及一第二端，該第四晶體管的該第一端電 性耦接于該第二晶體管的該第二端，該第四晶體管的該第二端電性耦接于該第三晶體管的 該第二端，而該第四晶體管的該控制端電性耦接于該第一晶體管的該第二端； 一第一電容，具有一第一端及一第二端，該第一電容的該第一端電性稱接于該第四晶 體管的該控制端，該第一電容的該第二端與該第四晶體管的該第二端及該第三晶體管的該 第二端共同電性耦接； 一第二電容，具有一第一端及一第二端，該第二電容的該第一端與該第一晶體管的該 第二端及該第一電容的該第一端共同電性耦接，該第二電容的該第二端電性耦接于該第三 晶體管的該第一端，且該第二電容的電容值大于該第一電容的電容值；以及 一發(fā)光二極管，具有一第一端以及一第二端，該發(fā)光二極管的該第一端電性稱接于該 第四晶體管的該第二端，該發(fā)光二極管的該第二端電性耦接于一第二操作電源。
2. 如權(quán)利要求1所述的發(fā)光二極管像素電路，其中該第一晶體管用以于一重置期間、 一補償期間及一數(shù)據(jù)寫入期間時導通，且該第一晶體管的該第一端于該數(shù)據(jù)寫入期間接收 該數(shù)據(jù)電位，并于該重置期間、該補償期間及一發(fā)光期間接收該參考電位，該第二晶體管用 以于該重置期間、該補償期間及該發(fā)光期間時導通，且該第二晶體管的該第一端于該重置 期間接收該第一操作電源所提供的一第一電位，而該第二晶體管的該第一端于該補償期 間、該數(shù)據(jù)寫入期間及該發(fā)光期間接收該第一操作電源所提供的一第二電位，且該第一電 位小于該第二電位，該第三晶體管用以于該重置期間、該數(shù)據(jù)寫入期間及該發(fā)光期間時導 通，于該數(shù)據(jù)寫入期間中，該第三晶體管及該第一晶體管的導通時間為部分重疊或不重疊， 且該第三晶體管的導通時間晚于該第一晶體管的導通時間， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，而該數(shù)據(jù)寫入期 間先于該發(fā)光期間。
3. 如權(quán)利要求1所述的發(fā)光二極管像素電路，其更包括有一第三電容，該第三電容具 有一第一端及一第二端，該第三電容的該第一端電性稱接于該發(fā)光二極管的該第一端，該 第三電容的該第二端電性耦接于該發(fā)光二極管的該第二端。
4. 如權(quán)利要求1所述的發(fā)光二極管像素電路，其更包括一第五晶體管，該第五晶體管 具有一控制端、一第一端及一第二端，該第五晶體管的該控制端接收一第四控制信號，該第 五晶體管的該第一端電性耦接一預設電位，該第五晶體管的該第二端電性耦接于該第三晶 體管的該第一端。
5. 如權(quán)利要求4所述的發(fā)光二極管像素電路，其中該第一晶體管用以于一重置期間、 一補償期間及一數(shù)據(jù)寫入期間時導通，且該第一晶體管的該第一端于該數(shù)據(jù)寫入期間接收 該數(shù)據(jù)電位，并于該重置期間、該補償期間及一發(fā)光期間接收該參考電位，該第二晶體管用 以于該補償期間及該發(fā)光期間時導通，該第三晶體管用以于該重置期間、該數(shù)據(jù)寫入期間 及該發(fā)光期間時導通，于該數(shù)據(jù)寫入期間中，該第三晶體管及該第一晶體管的導通時間為 部分重疊或不重疊，且該第三晶體管的導通時間晚于該第一晶體管的導通時間，而該第五 晶體管用以于該重置期間時導通，且該第五晶體管的該第一端于該重置期間接收該預設電 位， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
6. -種發(fā)光二極管像素電路，包括： 一第一晶體管，具有一控制端、一第一端以及一第二端，該第一晶體管的該控制端電性 耦接一第一控制信號，該第一晶體管的該第一端用以接收一數(shù)據(jù)電位或是一參考電位； 一第二晶體管，具有一控制端、一第一端以及一第二端，該第二晶體管的該控制端電性 耦接一第二控制信號，該第二晶體管的該第一端電性耦接一第一操作電源； 一第三晶體管，具有一控制端、一第一端以及一第二端，該第三晶體管的該第一端電性 耦接于該第二晶體管的該第二端，而該第三晶體管的該控制端電性耦接于該第一晶體管的 該第二端； 一發(fā)光二極管，具有一第一端以及一第二端，該發(fā)光二極管的該第一端電性稱接于該 第三晶體管的該第二端，該發(fā)光二極管的該第二端電性耦接于一第二操作電源；以及 一電容模塊，電性耦接于該第三晶體管的該控制端與該第二端之間，該電容模塊用以 提供該第三晶體管的該控制端與該第二端之間一等效電容，且該電容模塊在該二極管像素 電路處于一重置期間與一發(fā)光期間時所提供的該等效電容的值大于該二極管像素電路處 于一補償期間與一數(shù)據(jù)寫入期間時所提供的該等效電容的值。
7. 如權(quán)利要求6所述的發(fā)光二極管像素電路，其中該第一晶體管用以于一重置期間、 一補償期間及一數(shù)據(jù)寫入期間時導通，且該第一晶體管的該第一端于該數(shù)據(jù)寫入期間接收 該數(shù)據(jù)電位，并于該重置期間、該補償期間及一發(fā)光期間接收該參考電位，該第二晶體管用 以于該重置期間、該補償期間及該發(fā)光期間時導通，且該第二晶體管的該第一端于該重置 期間接收該第一操作電源所提供的一第一電位，而該第二晶體管的該第一端于該補償期 間、該數(shù)據(jù)寫入期間及該發(fā)光期間接收該第一操作電源所提供的一第二電位，且該第一電 位小于該第二電位， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
8. 如權(quán)利要求6所述的發(fā)光二極管像素電路，其中該電容模塊包括： 一第四晶體管，具有一控制端、一第一端、以及一第二端，該第四晶體管的該控制端電 性耦接一第三控制信號； 一第一電容，具有一第一端及一第二端，該第一電容的該第一端電性稱接于該第三晶 體管的該控制端，該第一電容的該第二端與該第三晶體管的該第二端及該第四晶體管的該 第二端共同電性耦接；以及 一第二電容，具有一第一端及一第二端，該第二電容的該第一端與該第一晶體管的該 第二端及該第一電容的該第一端共同電性耦接，該第二電容的該第二端電性耦接于該第四 晶體管的該第一端，且該第二電容的電容值大于該第一電容的電容值。
9. 如權(quán)利要求8所述的發(fā)光二極管像素電路，其中該第一晶體管用以于一重置期間、 一補償期間及一數(shù)據(jù)寫入期間時導通，且該第一晶體管的該第一端于該數(shù)據(jù)寫入期間接收 該數(shù)據(jù)電位，并于該重置期間、該補償期間及一發(fā)光期間接收該參考電位，該第二晶體管用 以于該重置期間、該補償期間及該發(fā)光期間時導通，且該第二晶體管的該第一端于該重置 期間接收該第一操作電源所提供的一第一電位，而該第二晶體管的該第一端于該補償期 間、該數(shù)據(jù)寫入期間及該發(fā)光期間接收該第一操作電源所提供的一第二電位，且該第一電 位小于該第二電位，該第四晶體管用以于該重置期間、該數(shù)據(jù)寫入期間及該發(fā)光期間時導 通，于該數(shù)據(jù)寫入期間中，該第四晶體管及該第一晶體管的導通為部分重疊或不重疊，且該 第四晶體管的導通時間晚于該第一晶體管的導通時間， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
10. 如權(quán)利要求8所述的發(fā)光二極管像素電路，其更包括一第五晶體管，該第五晶體管 具有一控制端、一第一端及一第二端，該第五晶體管的該控制端接收一第四控制信號，該第 五晶體管的該第一端電性耦接一預設電位，該第五晶體管的該第二端電性耦接于該第四晶 體管的該第一端。
11. 如權(quán)利要求10所述的發(fā)光二極管像素電路，其中該第一晶體管用以于一重置期 間、一補償期間及一數(shù)據(jù)寫入期間時導通，且該第一晶體管的該第一端于該數(shù)據(jù)寫入期間 接收該數(shù)據(jù)電位，并于該重置期間、該補償期間及一發(fā)光期間接收該參考電位，該第二晶體 管用以于該補償期間及該發(fā)光期間時導通，該第四晶體管用以于該重置期間、該數(shù)據(jù)寫入 期間及該發(fā)光期間時導通，于該數(shù)據(jù)寫入期間中，該第四晶體管及該第一晶體管的導通時 間為部分重疊或不重疊，且該第四晶體管的導通時間晚于該第一晶體管的導通時間，而該 第五晶體管用以于該重置期間時導通，且該第五晶體管的該第一端于該重置期間接收該預 設電位， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
12. -種發(fā)光二極管像素電路的驅(qū)動方法，用以驅(qū)動如權(quán)利要求1的該發(fā)光二極管像 素電路，該驅(qū)動方法包括： 于一重置期間中，使該第一操作電源提供一第一電位，并導通該第一晶體管、該第二晶 體管與該第三晶體管，同時提供一參考電位至該第一晶體管的該第一端； 于一補償期間中，使該第一操作電源提供一第二電位，該第二電位大于該第一電位，并 導通該第一晶體管與該第二晶體管，同時關閉該第三晶體管，并提供該參考電位至該第一 晶體管的該第一端； 于一數(shù)據(jù)寫入期間中，使該第一操作電源提供該第二電位，并導通該第一晶體管與該 第三晶體管，以及關閉該第二晶體管，其中該第一晶體管與該第三晶體管的導通時間為部 分重疊或不重疊，且該第一晶體管的導通時間先于該第三晶體管的導通時間，并在該第一 晶體管導通時提供一數(shù)據(jù)電位至該第一晶體管的該第一端；以及 于一發(fā)光期間中，使該第一操作電源提供該第二電位，并關閉該第一晶體管，以及導通 該第二晶體管與該第三晶體管，并提供該參考電位至該第一晶體管的該第一端， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
13. -種發(fā)光二極管像素電路的驅(qū)動方法，用以驅(qū)動如權(quán)利要求4的該發(fā)光二極管像 素電路，該驅(qū)動方法包括： 于一重置期間中，導通該第一晶體管、該第三晶體管與該第五晶體管，同時提供一參考 電位至該第一晶體管的該第一端； 于一補償期間中，導通該第一晶體管與該第二晶體管，同時關閉該第三晶體管與該第 五晶體管，并提供該參考電位至該第一晶體管的該第一端； 于一數(shù)據(jù)寫入期間中，導通該第一晶體管與該第三晶體管，以及關閉該第二晶體管與 該第五晶體管，其中該第一晶體管與該第三晶體管的導通時間為部分重疊或不重疊，且該 第一晶體管的導通時間先于該第三晶體管的導通時間，并在該第一晶體管導通時提供一數(shù) 據(jù)電位至該第一晶體管的該第一端；以及 于一發(fā)光期間中，關閉該第一晶體管與該第五晶體管，并導通該第二晶體管與該第三 晶體管，以及提供該參考電位至該第一晶體管的該第一端， 其中，該重置期間先于該補償期間，該補償期間先于該數(shù)據(jù)寫入期間，該數(shù)據(jù)寫入期間 先于該發(fā)光期間。
【文檔編號】G09G3/32GK104240644SQ201410526657
【公開日】2014年12月24日 申請日期:2014年10月8日 優(yōu)先權(quán)日:2014年7月3日
【發(fā)明者】李建亞 申請人:友達光電股份有限公司