主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路的制作方法
【專利摘要】本發(fā)明提供了一種主動(dòng)矩陣有機(jī)發(fā)光二極管(AMOLED)顯示器的像素補(bǔ)償電路，包括：一第一開關(guān)，其控制端接收一第一控制信號(hào)；一第二開關(guān)，其控制端電性耦接至第一開關(guān)的第二端且接收一第二控制信號(hào)；一第三開關(guān)，其控制端接收一發(fā)光脈沖信號(hào)；一第四開關(guān)；一第五開關(guān)，其控制端接收第二控制信號(hào)且第二端接收一灰階數(shù)據(jù)信號(hào)；一第六開關(guān)，其控制端接收發(fā)光脈沖信號(hào)；一存儲(chǔ)電容，跨接于第一電壓與第一開關(guān)的第一端；以及一有機(jī)發(fā)光二極管，其第一端電性耦接至第六開關(guān)的第二端，其第二端電性耦接至一第二電壓。相比于現(xiàn)有技術(shù)，本發(fā)明在維持相同的補(bǔ)償效果時(shí)，還可減少一條直流電源信號(hào)線的使用，以縮小像素補(bǔ)償電路的布板空間，進(jìn)而提升面板的解析度。
【專利說(shuō)明】主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器，尤其涉及該主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路。

【背景技術(shù)】
[0002]近年來(lái)，常規(guī)的顯示器已逐漸被便攜式薄平板顯示器所取代。由于有機(jī)或無(wú)機(jī)發(fā)光顯示器可提供寬視角和良好的對(duì)比度，且具有快速的響應(yīng)速度，因而有機(jī)或無(wú)機(jī)發(fā)光顯示器這些自發(fā)光型的顯示器比其它平板顯示器具有更多的優(yōu)勢(shì)。這樣，有機(jī)或無(wú)機(jī)發(fā)光顯示器作為下一代顯示器已引起人們的廣泛關(guān)注，特別是包括由有機(jī)材料形成了發(fā)光層的有機(jī)發(fā)光二極管(Organic Light Emitting D1de, OLED)顯示器在提供彩色圖像的同時(shí)，相比無(wú)機(jī)發(fā)光顯示器具有更高的亮度、更低的驅(qū)動(dòng)電壓及更快的響應(yīng)時(shí)間。
[0003]一般來(lái)說(shuō)，0LED顯示器依驅(qū)動(dòng)方式可分為被動(dòng)矩陣驅(qū)動(dòng)(Passive Matrix OLED,PM0LED)和主動(dòng)矩陣驅(qū)動(dòng)(Active Matrix OLED, AMOLED)兩種。其中，PM0LED顯示器是當(dāng)數(shù)據(jù)未寫入時(shí)并不發(fā)光，只在數(shù)據(jù)寫入期間發(fā)光。這種驅(qū)動(dòng)方式結(jié)構(gòu)簡(jiǎn)單、成本較低、較容易設(shè)計(jì)，主要適用于中小尺寸的顯示器。對(duì)于AMOLED顯示器，該像素陣列的每一像素都有一電容存儲(chǔ)數(shù)據(jù)，讓每一像素皆維持在發(fā)光狀態(tài)。由于AMOLED顯示器的耗電量明顯小于PM0LED顯示器，加上驅(qū)動(dòng)方式更適合發(fā)展大尺寸與高解析度的顯示器，使得AMOLED顯示器成為未來(lái)發(fā)展的主要方向。然而，隨著面板解析度的日趨增加，AMOLED顯示器的布板(layout)空間將因像素補(bǔ)償電路的需要而占用大量的像素區(qū)域，這不僅會(huì)壓縮所提供的0LED面積，而且還將影響到顯示器的使用壽命。另外，由于制程的影響，每一像素中的薄膜晶體管的閾值電壓會(huì)出現(xiàn)不同程度的漂移，即使提供相同的驅(qū)動(dòng)電壓信號(hào)，流經(jīng)有機(jī)發(fā)光二極管的發(fā)光電流也很可能不同，進(jìn)而造成顯示畫面的亮度不均勻。
[0004]有鑒于此，如何設(shè)計(jì)一種用于AMOLED顯示器的像素補(bǔ)償電路，以消除現(xiàn)有技術(shù)中的上述諸多缺陷，是業(yè)內(nèi)相關(guān)技術(shù)人員亟待解決的一項(xiàng)課題。


【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)中的主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路在顯示畫面時(shí)存在的亮度不均勻的缺陷，本發(fā)明提供了一種主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路。
[0006]依據(jù)本發(fā)明的一個(gè)方面，提供了一種主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路，包括:
[0007]—第一開關(guān)，具有一第一端、一第二端和一控制端，所述第一開關(guān)的控制端用以接收一第一控制信號(hào)；
[0008]一第二開關(guān)，具有一第一端、一第二端和一控制端，所述第二開關(guān)的控制端電性耦接至所述第一開關(guān)的第二端且用以接收一第二控制信號(hào)，所述第二開關(guān)的第一端與所述第一開關(guān)的第一端相耦接；
[0009]—第三開關(guān)，具有一第一端、一第二端和一控制端，所述第三開關(guān)的控制端用以接收一發(fā)光脈沖信號(hào)，所述第三開關(guān)的第一端電性耦接至一第一電壓；
[0010]一第四開關(guān)，具有一第一端、一第二端和一控制端，所述第四開關(guān)的控制端電性耦接至所述第一開關(guān)的第一端，所述第四開關(guān)的第一端電性耦接至所述第三開關(guān)的第二端，所述第四開關(guān)的第二端電性耦接至所述第二開關(guān)的第二端；
[0011]—第五開關(guān),具有一第一端、一第二端和一控制端，所述第五開關(guān)的控制端用以接收所述第二控制信號(hào)，所述第五開關(guān)的第一端電性耦接至所述第三開關(guān)的第二端，所述第五開關(guān)的第二端用以接收一灰階數(shù)據(jù)信號(hào)；
[0012]一第六開關(guān)，具有一第一端、一第二端和一控制端，所述第六開關(guān)的控制端用以接收所述發(fā)光脈沖信號(hào)，所述第六開關(guān)的第一端電性耦接至所述第四開關(guān)的第二端；
[0013]—存儲(chǔ)電容，具有一第一端和一第二端，所述存儲(chǔ)電容的第一端電性稱接至所述第一電壓，所述存儲(chǔ)電容的第二端電性耦接至所述第一開關(guān)的第一端以及所述第四開關(guān)的控制端；以及
[0014]—有機(jī)發(fā)光二極管,具有一第一端及一第二端，所述有機(jī)發(fā)光二極管的第一端電性耦接至所述第六開關(guān)的第二端，所述有機(jī)發(fā)光二極管的第二端電性耦接至一第二電壓，所述第二電壓小于所述第一電壓。
[0015]在其中的一實(shí)施例，所述第一開關(guān)至所述第六開關(guān)均為一薄膜晶體管。
[0016]在其中的一實(shí)施例，流經(jīng)所述有機(jī)發(fā)光二極管的發(fā)光電流與所述薄膜晶體管的閾值電壓無(wú)關(guān)。
[0017]在其中的一實(shí)施例，所述第一控制信號(hào)、所述第二控制信號(hào)以及所述發(fā)光脈沖信號(hào)的組合依次對(duì)應(yīng)于一電流復(fù)位期間、一數(shù)據(jù)寫入期間和一點(diǎn)亮期間。
[0018]在其中的一實(shí)施例，于所述電流復(fù)位期間內(nèi)，所述第一控制信號(hào)為一低電平信號(hào)，所述第二控制信號(hào)為一低電平信號(hào)，所述發(fā)光脈沖信號(hào)為一高電平信號(hào)。
[0019]在其中的一實(shí)施例，所述第一開關(guān)、所述第二開關(guān)、所述第四開關(guān)和所述第五開關(guān)均處于開通狀態(tài)，所述第三開關(guān)和所述第六開關(guān)均處于關(guān)斷狀態(tài)。
[0020]在其中的一實(shí)施例，于所述數(shù)據(jù)寫入期間，所述第一控制信號(hào)為一高電平信號(hào)，所述第二控制信號(hào)為一低電平信號(hào)，所述發(fā)光脈沖信號(hào)為一高電平信號(hào)。
[0021]在其中的一實(shí)施例，所述第二開關(guān)、所述第四開關(guān)和所述第五開關(guān)均處于開通狀態(tài)，所述第一開關(guān)、所述第三開關(guān)和所述第六開關(guān)均處于關(guān)斷狀態(tài)。
[0022]在其中的一實(shí)施例，于所述點(diǎn)亮期間，所述第一控制信號(hào)為一高電平信號(hào)，所述第二控制信號(hào)為一高電平信號(hào)，所述發(fā)光脈沖信號(hào)為一低電平信號(hào)。
[0023]在其中的一實(shí)施例，所述第一控制信號(hào)的低電平狀態(tài)持續(xù)一第一期間，所述第二控制信號(hào)的低電平狀態(tài)持續(xù)一第二期間，所述第一期間的長(zhǎng)度大于所述第二期間的長(zhǎng)度，所述第一期間與所述第二期間的低電平重疊區(qū)間對(duì)應(yīng)所述電流復(fù)位期間。
[0024]采用本發(fā)明的像素補(bǔ)償電路，將第一開關(guān)的控制端接收一第一控制信號(hào)，第二開關(guān)的控制端接收一第二控制信號(hào)，第三開關(guān)的控制端接收一發(fā)光脈沖信號(hào)且第三開關(guān)的第一端電性耦接至一第一電壓，第四開關(guān)的第一端電性耦接至第三開關(guān)的第二端，第五開關(guān)的控制端接收第二控制信號(hào)且第五開關(guān)的第二端接收一灰階數(shù)據(jù)信號(hào)，第六開關(guān)的控制端接收發(fā)光脈沖信號(hào)且第六開關(guān)的第一端電性耦接至第四開關(guān)的第二端，存儲(chǔ)電容跨接于上述第一電壓與第一開關(guān)的第一端之間，有機(jī)發(fā)光二極管的第一端電性耦接至第六開關(guān)的第二端且第二端電性耦接至一第二電壓。相比于現(xiàn)有技術(shù)，本發(fā)明將第一開關(guān)的控制端和第二端分別耦接至第一控制信號(hào)和第二控制信號(hào)，藉由該第一控制信號(hào)來(lái)控制第一開關(guān)的開通與關(guān)斷，利用第一控制信號(hào)和第二控制信號(hào)的時(shí)序形成機(jī)制來(lái)精確控制像素電路的電流復(fù)位時(shí)刻。此外，本發(fā)明在維持相同的補(bǔ)償效果時(shí)，還可減少一條直流電源信號(hào)線的使用，以縮小像素補(bǔ)償電路的布板空間，進(jìn)而提升面板的解析度。再者，本發(fā)明的有機(jī)發(fā)光二極管的發(fā)光電流與薄膜晶體管的閾值電壓無(wú)關(guān)，輸出電流較穩(wěn)定，從而改善顯示畫面的亮度不均勻情形。

【專利附圖】

【附圖說(shuō)明】
[0025]讀者在參照附圖閱讀了本發(fā)明的【具體實(shí)施方式】以后，將會(huì)更清楚地了解本發(fā)明的各個(gè)方面。其中，
[0026]圖1A示出現(xiàn)有技術(shù)中的一種AM0LED顯示器的像素補(bǔ)償電路在補(bǔ)償期間的電路狀態(tài)不意圖；
[0027]圖1B示出圖1A的像素補(bǔ)償電路在補(bǔ)償期間的關(guān)鍵信號(hào)的時(shí)序波形圖；
[0028]圖1C示出圖1A的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的電路狀態(tài)示意圖；
[0029]圖1D示出圖1A的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的關(guān)鍵信號(hào)的時(shí)序波形圖；
[0030]圖1E示出圖1A的像素補(bǔ)償電路在有機(jī)發(fā)光二極管點(diǎn)亮期間的電路狀態(tài)示意圖；
[0031]圖1F示出圖1A的像素補(bǔ)償電路在點(diǎn)亮期間的關(guān)鍵信號(hào)的時(shí)序波形圖；
[0032]圖2示出依據(jù)本發(fā)明一實(shí)施方式的AM0LED顯示器的像素補(bǔ)償電路的電路結(jié)構(gòu)示意圖；
[0033]圖3A示出圖2的像素補(bǔ)償電路在電流復(fù)位期間的電路狀態(tài)示意圖；
[0034]圖3B示出圖2的像素補(bǔ)償電路在電流復(fù)位期間的關(guān)鍵信號(hào)的時(shí)序波形圖；
[0035]圖3C示出圖2的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的電路狀態(tài)示意圖；
[0036]圖3D示出圖2的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的關(guān)鍵信號(hào)的時(shí)序波形圖；
[0037]圖3E示出圖2的像素補(bǔ)償電路在有機(jī)發(fā)光二極管點(diǎn)亮期間的電路狀態(tài)示意圖；
[0038]圖3F示出圖2的像素補(bǔ)償電路在點(diǎn)亮期間的關(guān)鍵信號(hào)的時(shí)序波形圖。

【具體實(shí)施方式】
[0039]為了使本申請(qǐng)所揭示的技術(shù)內(nèi)容更加詳盡與完備，可參照附圖以及本發(fā)明的下述各種具體實(shí)施例，附圖中相同的標(biāo)記代表相同或相似的組件。然而，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，下文中所提供的實(shí)施例并非用來(lái)限制本發(fā)明所涵蓋的范圍。此外，附圖僅僅用于示意性地加以說(shuō)明，并未依照其原尺寸進(jìn)行繪制。
[0040]圖1A示出現(xiàn)有技術(shù)中的一種AM0LED顯示器的像素補(bǔ)償電路在補(bǔ)償期間的電路狀態(tài)示意圖。圖1B示出圖1A的像素補(bǔ)償電路在補(bǔ)償期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0041]參照?qǐng)D1A和圖1B，現(xiàn)有的像素補(bǔ)償電路包括6個(gè)薄膜晶體管(Transistor)和1個(gè)存儲(chǔ)電容(Capacitor)，也可稱為“6T1C”架構(gòu)。
[0042]具體而言，薄膜晶體管Ml的柵極用以接收一第一掃描信號(hào)(圖1A標(biāo)記為ScanN-1)，薄膜晶體管Ml的漏極經(jīng)由一存儲(chǔ)電容Cst電性耦接至第一電壓0VDD，薄膜晶體管Ml的源極電性連接至一直流信號(hào)源Vint。薄膜晶體管M2的柵極用以接收一發(fā)光脈沖信號(hào)EM，薄膜晶體管M2的漏極電性耦接至第一電壓OVDD。薄膜晶體管M2的源極電性耦接至薄膜晶體管M4的漏極與薄膜晶體管M6的漏極。
[0043]薄膜晶體管M3的柵極用以接收一第二掃描信號(hào)(圖1A標(biāo)記為ScanN)，薄膜晶體管M3的漏極電性耦接至薄膜晶體管Ml的漏極及存儲(chǔ)電容Cst的一端。薄膜晶體管M4的柵極電性耦接至薄膜晶體管Ml的漏極及薄膜晶體管M3的漏極，薄膜晶體管M4的漏極電性耦接至薄膜晶體管M2的源極。薄膜晶體管M4的源極電性耦接至薄膜晶體管M3的源極。
[0044]薄膜晶體管M5的柵極用以接收上述發(fā)光脈沖信號(hào)EM，薄膜晶體管M5的漏極電性耦接至薄膜晶體管M3的源極與薄膜晶體管M4的源極。薄膜晶體管M6的柵極用以接收上述第二掃描信號(hào)，薄膜晶體管M6的漏極電性耦接至薄膜晶體管M2的源極與薄膜晶體管M4的漏極，薄膜晶體管M6的源極電性耦接至灰階數(shù)據(jù)電壓Vdata。有機(jī)發(fā)光二極管的陽(yáng)極與薄膜晶體管M5的源極相連接，其陰極電性耦接至一第二電壓0VSS，該第二電壓0VSS小于上述第一電壓0VDD。
[0045]如圖1B所不,在補(bǔ)償期間，第一掃描信號(hào)(Scan N_l)為低電平，第二掃描信號(hào)(Scan N)為高電平，發(fā)光脈沖信號(hào)(EM)為高電平，則像素補(bǔ)償電路中的薄膜晶體管Ml、M4開通，薄膜晶體管M2、M3、M5和M6關(guān)斷。由于薄膜晶體管M5關(guān)斷，故發(fā)光二極管此時(shí)處于熄滅狀態(tài)。
[0046]圖1C示出圖1A的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的電路狀態(tài)示意圖。圖1D示出圖1A的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0047]參照?qǐng)D1C和圖1D,從補(bǔ)償期間進(jìn)入到數(shù)據(jù)寫入(也可稱為programming)期間之后，第一掃描信號(hào)(Scan N-1)從低電平跳變?yōu)楦唠娖?第二掃描信號(hào)(Scan N)從高電平跳變?yōu)榈碗娖?，發(fā)光脈沖信號(hào)(EM)仍然保持高電平，此時(shí)，像素補(bǔ)償電路中的薄膜晶體管M3、M4和M6開通，薄膜晶體管M1、M2和M5關(guān)斷。同樣，當(dāng)薄膜晶體管M5關(guān)斷時(shí)，沒(méi)有任何電流流過(guò)有機(jī)發(fā)光二極管，此時(shí)其仍然處于熄滅狀態(tài)。并且，當(dāng)薄膜晶體管M4和M6開通時(shí)，薄膜晶體管M4的漏極的節(jié)點(diǎn)電壓為Vdata，薄膜晶體管M4的柵極的節(jié)點(diǎn)電壓為Vdata-1 Vth |。
[0048]圖1E示出圖1A的像素補(bǔ)償電路在有機(jī)發(fā)光二極管點(diǎn)亮期間的電路狀態(tài)示意圖。圖1F示出圖1A的像素補(bǔ)償電路在點(diǎn)亮期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0049]參照?qǐng)D1E和圖1F，從數(shù)據(jù)寫入期間進(jìn)入到點(diǎn)亮(Emiss1n)期間之后，第一掃描信號(hào)(Scan N-1)仍然保持高電平，第二掃描信號(hào)(Scan N)又從低電平跳變?yōu)楦唠娖?，發(fā)光脈沖信號(hào)(EM)此時(shí)從高電平跳變?yōu)榈碗娖?，像素補(bǔ)償電路中的薄膜晶體管M2、M4和M5開通，薄膜晶體管M1、M3和M6關(guān)斷。由于薄膜晶體管M5開通，由第一電壓0VDD、薄膜晶體管M2、薄膜晶體管M4、薄膜晶體管M5、有機(jī)發(fā)光二極管、第二電壓0VSS形成導(dǎo)通回路，電流開始流過(guò)有機(jī)發(fā)光二極管，故其處于點(diǎn)亮狀態(tài)。薄膜晶體管M4的漏極的節(jié)點(diǎn)電壓變?yōu)?VDD，薄膜晶體管M4的柵極的節(jié)點(diǎn)電壓為Vdata-1 Vth |，則有機(jī)發(fā)光二極管的點(diǎn)亮電流為:
1 9
[0050]I = - X β X (Vsg4 - |Vth4|)2
[0051]變換之后，上述關(guān)系式可表達(dá)為:1 2
[0052]I = - χ β x [OVDD - (Vdata - |Vth4|) - |Vth4| )
[0053]其中，Vsg4為薄膜晶體管M4的柵-源電壓，Vth4為薄膜晶體管M4的閾值電壓(threshold voltage), β為恒定的常數(shù)。亦即，流經(jīng)有機(jī)發(fā)光二極管的點(diǎn)亮電流I只與電壓0VDD和Vdata有關(guān)。但是，從圖1A?圖1F可知，現(xiàn)有像素補(bǔ)償電路的信號(hào)源較多(包括OVDD、OVSS、Vint和Vdata)，當(dāng)面板的解析度增大時(shí)，無(wú)法有效縮小布板空間，進(jìn)而影響了顯示器的使用壽命。
[0054]為了解決現(xiàn)有技術(shù)中的上述缺陷或不足，本發(fā)明提供了一種新穎的像素補(bǔ)償電路架構(gòu)。圖2示出依據(jù)本發(fā)明一實(shí)施方式的AM0LED顯示器的像素補(bǔ)償電路的電路結(jié)構(gòu)示意圖。
[0055]參照?qǐng)D2，本發(fā)明的像素補(bǔ)償電路包括一第一開關(guān)T1、一第二開關(guān)T2、一第三開關(guān)T3、一第四開關(guān)T4、一第五開關(guān)T5、一第六開關(guān)T6、一存儲(chǔ)電容Cst和一有機(jī)發(fā)光二極管0LED。例如，第一開關(guān)T1至第六開關(guān)T6均為薄膜晶體管。
[0056]更詳細(xì)地，薄膜晶體管T1的控制端(即，柵極)用以接收一第一控制信號(hào)S1。薄膜晶體管T1的源極(或漏極)經(jīng)由存儲(chǔ)電容Cst電性耦接至第一電壓0VDD，薄膜晶體管T1的漏極(或源極)電性耦接至薄膜晶體管T2的柵極。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，薄膜晶體管的源極和漏極具有對(duì)稱性，以下將示意性地選擇其中的一種連接方式予以說(shuō)明。
[0057]薄膜晶體管T2的柵極電性耦接至薄膜晶體管T1的漏極且用以接收一第二控制信號(hào)S2，薄膜晶體管T2的源極電性耦接至薄膜晶體管T1的源極。薄膜晶體管T2的漏極電性耦接至薄膜晶體管T4的漏極以及薄膜晶體管T6的源極。
[0058]薄膜晶體管T3的柵極用以接收一發(fā)光脈沖信號(hào)EM。薄膜晶體管T3的源極電性耦接至一第一電壓0VDD。薄膜晶體管T3的漏極電性耦接至薄膜晶體管T4的源極以及薄膜晶體管T5的源極。
[0059]薄膜晶體管T4的柵極電性耦接至薄膜晶體管T1的源極以及存儲(chǔ)電容Cst的一端。薄膜晶體管T4的源極電性耦接至薄膜晶體管T3的漏極以及薄膜晶體管T5的源極。薄膜晶體管T4的漏極電性耦接至薄膜晶體管T2的漏極以及薄膜晶體管T6的源極。
[0060]薄膜晶體管T5的柵極用以接收第二控制信號(hào)S2。薄膜晶體管T5的源極電性耦接至薄膜晶體管T3的漏極以及薄膜晶體管T4的源極。薄膜晶體管T5的漏極用以接收一灰階數(shù)據(jù)信號(hào)Vdata。
[0061]薄膜晶體管T6的柵極用以接收發(fā)光脈沖信號(hào)EM。薄膜晶體管T6的源極電性耦接至薄膜晶體管T4的漏極以及薄膜晶體管T2的漏極。薄膜晶體管T6的漏極電性耦接至有機(jī)發(fā)光二極管0LED的陽(yáng)極。此外，存儲(chǔ)電容Cst的第一端電性耦接至第一電壓0VDD，其第二端電性耦接至薄膜晶體管T1的源極以及薄膜晶體管T4的柵極。有機(jī)發(fā)光二極管0LED的陽(yáng)極電性耦接至薄膜晶體管T6的漏極，陰極電性耦接至一第二電壓0VSS。其中，第二電壓0VSS小于第一電壓0VDD。
[0062]類似地，在圖2的像素補(bǔ)償電路中，有機(jī)發(fā)光二極管于點(diǎn)亮期間的點(diǎn)亮電流可表達(dá)為:
1
[0063]I = - χ β x (Vsg -1 Vth"2
[0064]變換之后，上述關(guān)系式可表達(dá)為:
1、2
[0065]I = - X β X [OVDD - (Vdata - |Vth|) - |Vth|)
2
[0066]其中，Vsg為薄膜晶體管的柵-源電壓，Vth為薄膜晶體管的閾值電壓(thresholdvoltage), β為恒定的常數(shù)。亦即，流經(jīng)有機(jī)發(fā)光二極管的點(diǎn)亮電流I只與電壓0VDD和Vdata有關(guān)，而與薄膜晶體管的閾值電壓Vth無(wú)關(guān)。
[0067]在一具體實(shí)施例，第一控制信號(hào)S1、第二控制信號(hào)S2以及發(fā)光脈沖信號(hào)EM的組合依次對(duì)應(yīng)于一電流復(fù)位期間(Current Reset)、一數(shù)據(jù)寫入期間(Data Writing)和一點(diǎn)亮期間(Emiss1n)。
[0068]以下將通過(guò)圖3A?圖3F依序描述上述復(fù)位期間、數(shù)據(jù)寫入期間以及點(diǎn)亮期間的工作過(guò)程。圖3A示出圖2的像素補(bǔ)償電路在電流復(fù)位期間的電路狀態(tài)示意圖。圖3B示出圖2的像素補(bǔ)償電路在電流復(fù)位期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0069]參照?qǐng)D3A和圖3B，在電流復(fù)位期間內(nèi)(如圖3B中的虛線框所示)，第一控制信號(hào)S1為一低電平信號(hào)，第二控制信號(hào)S2為一低電平信號(hào),發(fā)光脈沖信號(hào)EM為一高電平信號(hào)。相應(yīng)地，薄膜晶體管ΤΙ、T2、T4和T5開通，薄膜晶體管T3和T6關(guān)斷。
[0070]較佳地，第一控制信號(hào)S1的低電平狀態(tài)持續(xù)一第一期間tl，第二控制信號(hào)S2的低電平狀態(tài)持續(xù)一第二期間t2，且第一期間tl的長(zhǎng)度大于第二期間t2的長(zhǎng)度，第一期間tl與第二期間t2同為低電平的重疊區(qū)間即為該像素補(bǔ)償電路的電流復(fù)位期間。
[0071]圖3C示出圖2的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的電路狀態(tài)示意圖。圖3D示出圖2的像素補(bǔ)償電路在數(shù)據(jù)寫入期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0072]參照?qǐng)D3C和圖3D，在數(shù)據(jù)寫入期間(如圖3D中的虛線框所示)，第一控制信號(hào)S1為一高電平信號(hào)，第二控制信號(hào)S2為一低電平信號(hào),發(fā)光脈沖信號(hào)EM為一高電平信號(hào)。相應(yīng)地，薄膜晶體管T2、T4和T5開通，薄膜晶體管Tl、T3和T6關(guān)斷。容易理解，由于薄膜晶體管T6關(guān)斷，有機(jī)發(fā)光二極管0LED沒(méi)有電流流過(guò)，則該數(shù)據(jù)寫入期間的有機(jī)發(fā)光二極管仍處于熄滅狀態(tài)。
[0073]圖3E示出圖2的像素補(bǔ)償電路在有機(jī)發(fā)光二極管點(diǎn)亮期間的電路狀態(tài)示意圖。圖3F示出圖2的像素補(bǔ)償電路在點(diǎn)亮期間的關(guān)鍵信號(hào)的時(shí)序波形圖。
[0074]參照?qǐng)D3E和圖3F，在點(diǎn)亮期間(如圖3F中的虛線框所示)，第一控制信號(hào)S1為一高電平信號(hào)，第二控制信號(hào)S2為一高電平信號(hào),發(fā)光脈沖信號(hào)EM為一低電平信號(hào)。相應(yīng)地，薄膜晶體管T3、T4和Τ6開通，薄膜晶體管Τ1、Τ2和Τ5關(guān)斷，此時(shí)，由第一電壓0VDD、薄膜晶體管Τ3、薄膜晶體管Τ4、薄膜晶體管Τ6、有機(jī)發(fā)光二極管0LED和第二電壓0VSS形成一導(dǎo)通回路，有機(jī)發(fā)光二極管上有電流流過(guò)從而處于點(diǎn)亮狀態(tài)。
[0075]采用本發(fā)明的像素補(bǔ)償電路，將第一開關(guān)的控制端接收一第一控制信號(hào)，第二開關(guān)的控制端接收一第二控制信號(hào)，第三開關(guān)的控制端接收一發(fā)光脈沖信號(hào)且第三開關(guān)的第一端電性耦接至一第一電壓，第四開關(guān)的第一端電性耦接至第三開關(guān)的第二端，第五開關(guān)的控制端接收第二控制信號(hào)且第五開關(guān)的第二端接收一灰階數(shù)據(jù)信號(hào)，第六開關(guān)的控制端接收發(fā)光脈沖信號(hào)且第六開關(guān)的第一端電性耦接至第四開關(guān)的第二端，存儲(chǔ)電容跨接于上述第一電壓與第一開關(guān)的第一端之間，有機(jī)發(fā)光二極管的第一端電性耦接至第六開關(guān)的第二端且第二端電性耦接至一第二電壓。相比于現(xiàn)有技術(shù)，本發(fā)明將第一開關(guān)的控制端和第二端分別耦接至第一控制信號(hào)和第二控制信號(hào)，藉由該第一控制信號(hào)來(lái)控制第一開關(guān)的開通與關(guān)斷，利用第一控制信號(hào)和第二控制信號(hào)的時(shí)序形成機(jī)制來(lái)精確控制像素電路的電流復(fù)位時(shí)刻。此外，本發(fā)明在維持相同的補(bǔ)償效果時(shí)，還可減少一條直流電源信號(hào)線的使用，以縮小像素補(bǔ)償電路的布板空間，進(jìn)而提升面板的解析度。再者，本發(fā)明的有機(jī)發(fā)光二極管的發(fā)光電流與薄膜晶體管的閾值電壓無(wú)關(guān)，輸出電流較穩(wěn)定，從而改善顯示畫面的亮度不均勻情形。
[0076]上文中，參照附圖描述了本發(fā)明的【具體實(shí)施方式】。但是，本領(lǐng)域中的普通技術(shù)人員能夠理解，在不偏離本發(fā)明的精神和范圍的情況下，還可以對(duì)本發(fā)明的【具體實(shí)施方式】作各種變更和替換。這些變更和替換都落在本發(fā)明權(quán)利要求書所限定的范圍內(nèi)。
【權(quán)利要求】
1.一種主動(dòng)矩陣有機(jī)發(fā)光二極管顯示器的像素補(bǔ)償電路，其特征在于，所述像素補(bǔ)償電路包括: 一第一開關(guān)，具有一第一端、一第二端和一控制端，所述第一開關(guān)的控制端用以接收一第一控制信號(hào)； 一第二開關(guān)，具有一第一端、一第二端和一控制端，所述第二開關(guān)的控制端電性耦接至所述第一開關(guān)的第二端且用以接收一第二控制信號(hào)，所述第二開關(guān)的第一端與所述第一開關(guān)的第一端相耦接； 一第三開關(guān)，具有一第一端、一第二端和一控制端，所述第三開關(guān)的控制端用以接收一發(fā)光脈沖信號(hào)，所述第三開關(guān)的第一端電性耦接至一第一電壓； 一第四開關(guān)，具有一第一端、一第二端和一控制端，所述第四開關(guān)的控制端電性耦接至所述第一開關(guān)的第一端，所述第四開關(guān)的第一端電性耦接至所述第三開關(guān)的第二端，所述第四開關(guān)的第二端電性耦接至所述第二開關(guān)的第二端； 一第五開關(guān)，具有一第一端、一第二端和一控制端，所述第五開關(guān)的控制端用以接收所述第二控制信號(hào)，所述第五開關(guān)的第一端電性耦接至所述第三開關(guān)的第二端，所述第五開關(guān)的第二端用以接收一灰階數(shù)據(jù)信號(hào)； 一第六開關(guān)，具有一第一端、一第二端和一控制端，所述第六開關(guān)的控制端用以接收所述發(fā)光脈沖信號(hào)，所述第六開關(guān)的第一端電性耦接至所述第四開關(guān)的第二端； 一存儲(chǔ)電容，具有一第一端和一第二端，所述存儲(chǔ)電容的第一端電性耦接至所述第一電壓，所述存儲(chǔ)電容的第二端電性耦接至所述第一開關(guān)的第一端以及所述第四開關(guān)的控制端；以及 一有機(jī)發(fā)光二極管，具有一第一端及一第二端，所述有機(jī)發(fā)光二極管的第一端電性率禹接至所述第六開關(guān)的第二端，所述有機(jī)發(fā)光二極管的第二端電性耦接至一第二電壓，所述第二電壓小于所述第一電壓。
2.根據(jù)權(quán)利要求1所述的像素補(bǔ)償電路，其特征在于，所述第一開關(guān)至所述第六開關(guān)均為一薄膜晶體管。
3.根據(jù)權(quán)利要求2所述的像素補(bǔ)償電路，其特征在于，流經(jīng)所述有機(jī)發(fā)光二極管的發(fā)光電流與所述薄膜晶體管的閾值電壓無(wú)關(guān)。
4.根據(jù)權(quán)利要求1所述的像素補(bǔ)償電路，其特征在于，所述第一控制信號(hào)、所述第二控制信號(hào)以及所述發(fā)光脈沖信號(hào)的組合依次對(duì)應(yīng)于一電流復(fù)位期間、一數(shù)據(jù)寫入期間和一點(diǎn)亮期間。
5.根據(jù)權(quán)利要求4所述的像素補(bǔ)償電路，其特征在于，在所述電流復(fù)位期間內(nèi)，所述第一控制信號(hào)為一低電平信號(hào)，所述第二控制信號(hào)為一低電平信號(hào)，所述發(fā)光脈沖信號(hào)為一聞電平?目號(hào)。
6.根據(jù)權(quán)利要求5所述的像素補(bǔ)償電路，其特征在于，所述第一開關(guān)、所述第二開關(guān)、所述第四開關(guān)和所述第五開關(guān)均處于開通狀態(tài)，所述第三開關(guān)和所述第六開關(guān)均處于關(guān)斷狀態(tài)。
7.根據(jù)權(quán)利要求5所述的像素補(bǔ)償電路，其特征在于，在所述數(shù)據(jù)寫入期間，所述第一控制信號(hào)為一高電平信號(hào)，所述第二控制信號(hào)為一低電平信號(hào)，所述發(fā)光脈沖信號(hào)為一高電平信號(hào)。
8.根據(jù)權(quán)利要求7所述的像素補(bǔ)償電路，其特征在于，所述第二開關(guān)、所述第四開關(guān)和所述第五開關(guān)均處于開通狀態(tài)，所述第一開關(guān)、所述第三開關(guān)和所述第六開關(guān)均處于關(guān)斷狀態(tài)。
9.根據(jù)權(quán)利要求7所述的像素補(bǔ)償電路，其特征在于，在所述點(diǎn)亮期間，所述第一控制信號(hào)為一高電平信號(hào)，所述第二控制信號(hào)為一高電平信號(hào)，所述發(fā)光脈沖信號(hào)為一低電平信號(hào)。
10.根據(jù)權(quán)利要求4所述的像素補(bǔ)償電路，其特征在于，所述第一控制信號(hào)的低電平狀態(tài)持續(xù)一第一期間，所述第二控制信號(hào)的低電平狀態(tài)持續(xù)一第二期間，所述第一期間的長(zhǎng)度大于所述第二期間的長(zhǎng)度，所述第一期間與所述第二期間的低電平重疊區(qū)間對(duì)應(yīng)所述電流復(fù)位期間。
【文檔編號(hào)】G09G3/32GK104282268SQ201410529469
【公開日】2015年1月14日 申請(qǐng)日期:2014年10月9日 優(yōu)先權(quán)日:2014年10月9日
【發(fā)明者】林永銘, 葉佳元 申請(qǐng)人:友達(dá)光電股份有限公司