移位寄存器及級傳柵極驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明公開了一種移位寄存器及級傳柵極驅(qū)動(dòng)電路，該移位寄存器包括下傳模塊、輸出模塊、第一下拉維持模塊、第二下拉維持模塊、第一下拉模塊及第二下拉模塊；所述下傳模塊用于接收上級移位寄存器的級傳信號，輸出模塊用于輸出級傳信號及掃描信號，第一下拉維持模塊、第二下拉維持模塊、第一下拉模塊及第二下拉模塊用于在輸出模塊輸出掃描信號后保持輸出信號為低電位。通過上述方式，本發(fā)明能夠減小晶體管的大小，防止晶體管的惡化，增加電路輸出能力。
【專利說明】移位寄存器及級傳柵極驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，特別是涉及一種移位寄存器及級傳柵極驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002]目前的液晶顯示面板的水平掃描驅(qū)動(dòng)主要是通過外接的集成電路來完成的，外接的集成電路通過控制各級水平掃描線的逐級充電和放電實(shí)現(xiàn)掃描。
[0003]而GOA (Gate Driver on Array)技術(shù)，是利用原有的液晶顯示面板制程，將水平掃描驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，代替原有的外接集成電路完成水平掃描線的驅(qū)動(dòng)，可以使液晶顯示面板的邊框更窄。
[0004]但是現(xiàn)有的GOA電路中，掃描信號輸出端輸出時(shí)間過長，從而使掃描信號輸出端的TFT體積增大，下拉模塊僅對掃描信號輸出端放電，導(dǎo)致部分TFT的惡化和掃描信號輸出端輸出能力的下降。


【發(fā)明內(nèi)容】

[0005]本發(fā)明主要解決的技術(shù)問題是提供一種移位寄存器及級傳柵極驅(qū)動(dòng)電路，能夠夠減小晶體管的大小，防止晶體管的惡化，增加電路輸出能力。
[0006]為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是:提供一種移位寄存器，該移位寄存器包括:下傳模塊、輸出模塊、第一下拉維持模塊、第二下拉維持模塊、第一下拉模塊、第二下拉模塊；下傳模塊、輸出模塊、第一下拉維持模塊及第二下拉維持模塊連接于第一公共點(diǎn)，第一下拉模塊連接第一下拉維持模塊及第二下拉維持模塊，第二下拉模塊連接于第一下拉模塊及輸出模塊之間；第一公共點(diǎn)在下傳模塊接收一上級移位寄存器的高電位級傳信號時(shí)變?yōu)楦唠娢唬坏谝幌吕S持模塊和第二下拉維持模塊交替接收一下級移位寄存器輸入的高電位信號使第一下拉模塊與第一公共點(diǎn)導(dǎo)通以下拉并保持第一公共點(diǎn)至低電位，同時(shí)第二下拉模塊根據(jù)第一下拉模塊與第一公共點(diǎn)導(dǎo)通的狀態(tài)下拉并保持輸出模塊輸出的掃描信號至低電位。
[0007]其中，下傳模塊，包括第一級傳信號輸入端及第二級傳信號輸入端，連接上級移位寄存器的第一級傳信號輸出端和第二級傳信號輸出端；輸出模塊，包括第一信號輸入端、第二信號輸入端、第一級傳信號輸出端、第二級傳信號輸出端及掃描信號輸出端；其中，輸出模塊的第一級傳信號輸出端及第二級傳信號輸出端分別連接上級和/或下級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端以提供級傳信號，第一信號輸入端及第二信號輸入端接收交流信號；第一下拉維持模塊，包括第三級傳信號輸入端及第三信號輸入端，第三級傳信號輸入端連接下級移位寄存器第一級傳信號輸出端，第三信號輸入端接收交流信號；第二下拉維持模塊，包括第四級傳信號輸入端及第四信號輸入端，第四級傳信號輸入端連接下級移位寄存器第一級傳信號輸出端，第四信號輸入端接收交流信號；第一下拉模塊，包括第五信號輸入端，接收低電平信號；第二下拉模塊，包括第五級傳信號輸入端，連接下級移位寄存器第一級傳信號輸出端；下傳模塊通過第一級傳信號輸入端及第二級傳信號輸入端接收上級移位寄存器的高電位級傳信號時(shí)使第一公共點(diǎn)的電位上升至高電位，輸出模塊的第一信號輸入端及第二信號輸入端接收低電位時(shí)鐘信號以通過掃描信號輸出端輸出低電位掃描信號；下傳模塊關(guān)閉后，第一公共點(diǎn)仍為高電位，輸出模塊的第一信號輸入端及第二信號輸入端接收高電位時(shí)鐘信號以通過掃描信號輸出端輸出高電位掃描信號；掃描信號輸出端輸出后，第三級傳信號輸入端、第四信號級傳輸入端及第六信號輸入端輸入下級移位寄存器第一級傳信號輸出端的高電位級傳信號，第三信號輸入端及第四信號輸入端交替輸入高電位信號使第一下拉模塊與第一公共點(diǎn)導(dǎo)通從而交替下拉第一公共點(diǎn)及掃描信號輸出端至低電位，同時(shí)第二下拉模塊下拉第一公共點(diǎn)及掃描信號輸出端至低電位。
[0008]其中，下傳模塊包括第一晶體管；第一晶體管的漏極連接第二級傳信號輸入端，源極連接第一公共點(diǎn)，柵極連接第一級傳信號輸入端。
[0009]其中，第一晶體管的漏極連接直流源。
[0010]其中，輸出模塊包括第二晶體管、第三晶體管及第四晶體管；第二晶體管的漏極連接第一信號輸入端，源極連接掃描信號輸出端；第三晶體管的漏極連接第二信號輸入端，源極連接第一級傳信號輸出端；第四晶體管的漏極連接第二信號輸入端，源極連接第二級傳信號輸出端；第二晶體管、第三晶體管及第四晶體管的柵極均連接第一公共點(diǎn)；第三晶體管的柵極和源極之間連接一電容。
[0011]其中，第一下拉模塊包括第五晶體管、第六晶體管、第七晶體管、第八晶體管及第九晶體管，第一下拉維持模塊包括第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管及第十四晶體管，第二下拉維持模塊包括第十五晶體管、第十六晶體管、第十七晶體管、第十八晶體管及第十九晶體管；第五晶體管、第六晶體管、第七晶體管的柵極均連接第一公共點(diǎn)，第六晶體管及第七晶體管的源極連接第五信號輸入端；第八晶體管及第九晶體管的柵極連接第一級傳信號輸入端，源極連接第五信號輸入端。第十晶體管、第十一晶體管及第十二晶體管的漏極和第十二晶體管的柵極均連接第三信號輸入端，第十晶體管的柵極連接第三級傳信號輸入端，源極連接第十一晶體管的源極于第二公共點(diǎn)；第十一晶體管的柵極連接第十二晶體管的源極；第十二晶體管的源極連接第八晶體管的漏極；第十三晶體管的漏極連接第一公共點(diǎn)，柵極連接第二公共點(diǎn)，源極連接第五信號輸入端；第十四晶體管的漏極連接掃描信號輸出端，柵極連接第二公共點(diǎn)，源極連接第五信號輸入端。第十五晶體管、第十六晶體管及第十七晶體管的漏極和第十七晶體管的柵極均連接第四信號輸入端，第十五晶體管的柵極連接第四級傳信號輸入端，源極連接第十六晶體管的源極于第三公共點(diǎn)；第十六晶體管的柵極連接第十七晶體管的源極；第十七晶體管的源極連接第九晶體管的漏極；第十八晶體管的漏極連接第一公共點(diǎn)，柵極連接第三公共點(diǎn)，源極連接第五信號輸入端；第十九晶體管的漏極連接掃描信號輸出端，柵極連接第三公共點(diǎn)，源極連接第五信號輸入端。
[0012]其中，第十晶體管的柵極連接第四信號輸入端，第十五晶體管的柵極連接第三信號輸入端。
[0013]其中，第二下拉模塊包括第二十晶體管、第二十一晶體管及第二十二晶體管；第二十晶體管、第二十一晶體管及第二十二晶體管的柵極均連接第五級傳信號輸入端，源極均連接第五信號輸入端；第二十晶體管的漏極連接掃描信號輸出端，第二十一晶體管的漏極連接第一級傳信號輸出端，第二十二晶體管的漏極連接第一公共點(diǎn)。
[0014]為解決上述技術(shù)問題，本發(fā)明采用的另一個(gè)技術(shù)方案是:提供一種級傳柵極驅(qū)動(dòng)電路，級傳柵極驅(qū)動(dòng)電路包括多個(gè)如上的移位寄存器；其中，每個(gè)移位寄存器的第一級傳信號輸出端及第二級傳信號輸出端連接上級移位寄存器及下級移位寄存器的各個(gè)級傳信號輸入端并提供級傳信號。
[0015]其中，級傳柵極驅(qū)動(dòng)電路的首級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端連接STV信號；末級移位寄存器的第三級傳信號輸入端、第四級傳信號輸入端及第五級傳信號輸入端連接STV信號。
[0016]為解決上述技術(shù)問題，本發(fā)明采用的另一個(gè)技術(shù)方案是:提供一種顯示面板，顯示面板包括如上的級傳柵極驅(qū)動(dòng)電路。
[0017]本發(fā)明的有益效果是:區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明通過上級移位寄存器的級傳信號控制下級移位寄存器掃描信號的輸出，在掃描信號輸出后通過兩個(gè)下拉維持模塊交替下拉掃描信號輸出端的電位至低電位，并通過第二下拉模塊配合共同下拉掃描信號輸出端的電位至低電位，這樣防止電路中部分晶體管漏電，保證掃描信號輸出端穩(wěn)定輸出低電位信號，并且防止了晶體管的惡化，減小體積。

【專利附圖】

【附圖說明】
[0018]圖1是本發(fā)明移位寄存器的第一實(shí)施方式的結(jié)構(gòu)示意圖；
[0019]圖2是本發(fā)明移位寄存器的第二實(shí)施方式的電路圖；
[0020]圖3是本發(fā)明移位寄存器的第二實(shí)施方式的時(shí)序圖；
[0021]圖4是本發(fā)明移位寄存器的第三實(shí)施方式的電路圖；
[0022]圖5是本發(fā)明移位寄存器的第四實(shí)施方式的電路圖；
[0023]圖6是本發(fā)明級傳柵極驅(qū)動(dòng)電路的第一實(shí)施方式的電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0024]參閱圖1，本發(fā)明以為寄存器的第一實(shí)施方式的結(jié)構(gòu)示意圖，該移位寄存器包括:
[0025]下傳模塊110，包括第一級傳信號輸入端111及第二級傳信號輸入端112，連接上級移位寄存器的第一級傳信號輸出端和第二級傳信號輸出端；輸出模塊120，包括第一信號輸入端121、第二信號輸入端122、第一級傳信號輸出端124、第二級傳信號輸出端125及掃描信號輸出端123 ;其中，第一級傳信號輸出端124及第二級傳信號輸出端125分別連接上級和/或下級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端以提供級傳信號，第一信號輸入端121及第二信號輸入端122連接交流信號；第一下拉維持模塊130，包括第三級傳信號輸入端131及第三信號輸入端132，分別連接下級移位寄存器第一級傳信號輸出端及交流信號；第二下拉維持模塊140，包括第四級傳信號輸入端141及第四信號輸入端142，分別連接下級移位寄存器第一級傳信號輸出端及交流信號；第一下拉模塊150，包括第五信號輸入端151，連接低電平信號；第二下拉模塊160，包括第五級傳信號輸入端161，連接下級移位寄存器第一級傳信號輸出端；
[0026]其中，下傳模塊110、輸出模塊120、第一下拉維持模塊130及第二下拉維持模塊140連接與第一公共點(diǎn)170，第一下拉模塊150連接第一下拉維持模塊130及第二下拉維持模塊140，第二下拉模塊160連接第一下拉模塊150及輸出模塊120。
[0027]下傳模塊110通過第一級傳信號輸入端111及第二級傳信號輸入端112接收上級移位寄存器的高電位級傳信號時(shí)使第一公共點(diǎn)170的電位上升至高電位，輸出模塊120的第一信號輸入端121及第二信號輸入端122接收低電位時(shí)鐘信號以通過掃描信號輸出端123輸出低電位掃描信號；下傳模塊110關(guān)閉后，第一公共點(diǎn)170仍為高電位，輸出模塊120的第一信號輸入端121及第二信號輸入端122接收高電位時(shí)鐘信號以通過掃描信號輸出端123輸出高電位掃描信號；掃描信號輸出端123輸出后，第三級傳信號輸入端131、第四信號級傳輸入端141及第六信號輸入端161輸入下級移位寄存器第一級傳信號輸出端的高電位級傳信號，第三信號輸入端132及第四信號輸入端142交替輸入高電位信號使第一下拉模塊150與第一公共點(diǎn)170導(dǎo)通從而交替下拉第一公共點(diǎn)170及掃描信號輸出端123至低電位，同時(shí)第二下拉模塊160下拉第一公共點(diǎn)170及掃描信號輸出端123至低電位。
[0028]區(qū)別于現(xiàn)有技術(shù)，本實(shí)施方式通過上級移位寄存器的級傳信號控制下級移位寄存器掃描信號的輸出，在掃描信號輸出后通過兩個(gè)下拉維持模塊交替下拉掃描信號輸出端的電位至低電位，并通過第二下拉模塊140配合共同下拉掃描信號輸出端的電位至低電位，這樣防止電路中部分晶體管漏電，保證掃描信號輸出端穩(wěn)定輸出低電位信號，并且防止了晶體管的惡化，減小體積。
[0029]參閱圖2，本發(fā)明移位寄存器第二實(shí)施方式的電路圖，該電路包括多個(gè)TFT薄膜晶體管和多個(gè)信號輸入/輸出端；
[0030]其中，下傳模塊210包括第一晶體管Tl ;第一晶體管Tl的漏極連接第二級傳信號輸入端212，源極連接第一公共點(diǎn)Q點(diǎn)270，柵極連接第一級傳信號輸入端211。
[0031]其中，輸出模塊220包括第二晶體管T2、第三晶體管T3及第四晶體管T4 ;第二晶體管T2的漏極連接第一信號輸入端221，源極連接掃描信號輸出端223 ;第三晶體管T3的漏極連接第二信號輸入端222，源極連接第一級傳信號輸出端224 ;第四晶體管T4的漏極連接第二信號輸入端222，源極連接第二級傳信號輸出端225 ;第二晶體管T2、第三晶體管T3及第四晶體管T4的柵極均連接第一公共點(diǎn)Q點(diǎn)270 ;第三晶體管T3的柵極和源極之間連接一電容C。
[0032]其中，第一下拉模塊250包括第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8及第九晶體管T9，第一下拉維持模塊230包括第十晶體管T10、第十一晶體管T11、第十二晶體管T12、第十三晶體管T13及第十四晶體管T14，第二下拉維持模塊240包括第十五晶體管T15、第十六晶體管T16、第十七晶體管T17、第十八晶體管T18及第十九晶體管T19 ;第五晶體管T5、第六晶體管T6、第七晶體管T7的柵極均連接第一公共點(diǎn)Q點(diǎn)270，第六晶體管T6及第七晶體管T7的源極連接第五信號輸入端251 ;第八晶體管T8及第九晶體管T9的柵極連接第一級傳信號輸入端211，源極連接第五信號輸入端251。第十晶體管T10、第^^一晶體管Tll及第十二晶體管T12的漏極和第十二晶體管T12的柵極均連接第三信號輸入端232，第十晶體管TlO的柵極連接第三級傳信號輸入端231，源極連接第i^一晶體管Tll的源極于第二公共點(diǎn)P點(diǎn)280 ;第^^一晶體管Tll的柵極連接第十二晶體管T12的源極；第十二晶體管T12的源極連接第八晶體管T8的漏極；第十三晶體管T13的漏極連接第一公共點(diǎn)Q點(diǎn)270，柵極連接第二公共點(diǎn)P點(diǎn)280，源極連接第五信號輸入端251 ；第十四晶體管T14的漏極連接掃描信號輸出端223，柵極連接第二公共點(diǎn)P點(diǎn)280，源極連接第五信號輸入端251。第十五晶體管T15、第十六晶體管T16及第十七晶體管T17的漏極和第十七晶體管T17的柵極均連接第四信號輸入端242，第十五晶體管T15的柵極連接第四級傳信號輸入端241，源極連接第十六晶體管T16的源極于第三公共點(diǎn)K點(diǎn)290 ;第十六晶體管T16的柵極連接第十七晶體管T17的源極；第十七晶體管T17的源極連接第九晶體管T19的漏極；第十八晶體管T18的漏極連接第一公共點(diǎn)Q點(diǎn)270，柵極連接第三公共點(diǎn)K點(diǎn)290，源極連接第五信號輸入端251 ;第十九晶體管T19的漏極連接掃描信號輸出端223，柵極連接第三公共點(diǎn)K點(diǎn)290，源極連接第五信號輸入端251。
[0033]其中，第二下拉模塊260包括第二十晶體管T20、第二^^一晶體管T21及第二十二晶體管T22 ;第二十晶體管T20、第二^^一晶體管T21及第二十二晶體管T22的柵極均連接第五級傳信號輸入端261，源極均連接第五信號輸入端251 ;第二十晶體管T20的漏極連接掃描信號輸出端223，第二十一晶體管T21的漏極連接第一級傳信號輸出端224，第二十二晶體管T22的漏極連接第一公共點(diǎn)Q點(diǎn)270。
[0034]其中，第一級傳信號輸入端211及第二級傳信號輸入端212分別連接上級移位寄存器的第一級傳信號輸出端及第二級傳信號輸出端以分別輸入信號ST(n-l)及CST (n-Ι)，第三級傳信號輸入端231、第四級傳信號輸入端241及第五級傳信號輸入端261連接下級移位寄存器的第一級傳信號輸出端以輸入信號ST(n+l)，第一信號輸入端221輸入交流信號CK (η)，第一信號輸入端輸入交流信號SCK (η)，第三信號輸入端232及第四信號輸入端交替輸入高/低電位信號LCl及LC2，第五信號輸入端251輸入低電位信號Vss，第一級傳信號輸出端224及第二級傳信號輸出端225連接上級或下級移位寄存器以提供級傳信號ST(η)及CST (η)，掃描信號輸出端223用于輸出掃描信號G (η)。
[0035]同時(shí)參閱圖3，本發(fā)明移位寄存器的第二實(shí)施方式的時(shí)序圖，電路運(yùn)作過程如下:
[0036]時(shí)序301:ST (n-1)及CST(n_l)同時(shí)為高電位，Tl打開，Q點(diǎn)270充電為高電位，T5、T6、T7、T8、T9同時(shí)打開，由于Vss為低電位，拉低P點(diǎn)280及K點(diǎn)290的電位為低電位，Τ13、Τ14、Τ18、Τ19同時(shí)關(guān)閉，但Τ2、Τ3、Τ4打開，此時(shí)CK(η)和SCK(η)均為低電位，因此，ST (n)、CST (η)及G (η)均輸出低電位。
[0037]時(shí)序302:ST(n-l)及CST(n_l)同時(shí)為低電位，Tl關(guān)閉，Q點(diǎn)270仍保持為高電位，T2、T3、T4仍打開，但此時(shí)CK(n)和SCK (η)均變?yōu)楦唠娢?，ST (η)、CST (η)及G (η)均輸出高電位，在電容C的耦合下，Q點(diǎn)270抬升到更高，此時(shí)Τ5、Τ6、Τ7、Τ8、Τ9仍打開，由于Vss為低電位，拉低P點(diǎn)280及K點(diǎn)290的電位為低電位，Τ13、Τ14、Τ18、Τ19仍關(guān)閉，ST (n)、CST (η)及G (η)順利輸出；
[0038]在時(shí)序302的后期，CK (η)將為低電位，SCK (η)仍為高電位，ST (η)及CST (η)順利輸出高電位，G(n)順利輸出低電位。
[0039]時(shí)序303:CK(n)和SCK(η)輸入低電位，同時(shí)ST(n+l)輸入高電位，此時(shí)T10、T17、Τ20、Τ21、Τ22打開，拉低P點(diǎn)280的同時(shí)抬高K點(diǎn)290 (如果此時(shí)LCl為高電位，LC2為低電位則拉低K點(diǎn)290的同時(shí)抬高P點(diǎn)280)，Τ18、Τ19打開，分別通過Vss拉低Q點(diǎn)270及G(η)的電位，隨即Τ5、Τ6、Τ7、Τ8、Τ9關(guān)閉。
[0040]時(shí)序304:LC1及LC2交替為高電壓，交替對P點(diǎn)或K點(diǎn)充電，T13、T14或Τ18、Τ19交替打開，維持Q點(diǎn)270及G (η)的電位為低電位。
[0041]CK(η)為交流信號，Τ2較大，會(huì)存在較大的寄生電容，CK(η)信號(從低到高)的變化會(huì)在Q點(diǎn)270耦合高電位，導(dǎo)致Τ2漏電，從而使G (η)無法穩(wěn)定輸出低電位，因此在G (η)輸出后一直下拉Q點(diǎn)和G (η)的電位；
[0042]另外，本實(shí)施方式是采用非晶硅TFT組成電路，要考慮TFT惡化問題，所以第一下拉模塊230和第二下拉模塊240交替作用，目的是防止Τ13、Τ14、Τ18、Τ19柵極在一幀大部分的時(shí)間會(huì)有個(gè)正電位的偏壓，導(dǎo)致Τ13、Τ14、Τ18、Τ19的惡化。
[0043]參閱圖4，本發(fā)明移位寄存器第三實(shí)施方式的電路圖，該電路與本發(fā)明第二實(shí)施方式的電路區(qū)別在于，TlO的柵極連接LC2信號，Τ15的柵極連接LCl信號，以分別控制TlO及Τ15的打開和關(guān)閉。
[0044]參閱圖5，本發(fā)明移位寄存器第四實(shí)施方式的電路圖，該電路與本發(fā)明第三實(shí)施方式的電路區(qū)別在于，Tl的漏極連接直流源以對Q點(diǎn)充電。
[0045]參閱圖6，本發(fā)明級傳柵極驅(qū)動(dòng)電路的第一實(shí)施方式的電路結(jié)構(gòu)示意圖，該柵極驅(qū)動(dòng)電路包括多個(gè)如上所述的移位寄存器；其中，每個(gè)移位寄存器的第一級傳信號輸出端及第二級傳信號輸出端連接上級移位寄存器及下級移位寄存器的各個(gè)級傳信號輸入端并提供級傳信號。
[0046]其中，級傳柵極驅(qū)動(dòng)電路的首級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端連接STV信號；末級移位寄存器的第三級傳信號輸入端、第四級傳信號輸入端及第五級傳信號輸入端連接STV信號。
[0047]本發(fā)明還提供一種顯示面板，該顯示面板包括如上所述的級傳柵極驅(qū)動(dòng)電路。
[0048]通過在顯示面板中加入如上所述的級傳柵極驅(qū)動(dòng)電路，能夠減小電路的空間及顯示面板的邊框，并且通過兩個(gè)下拉維持模塊交替下拉掃描信號輸出端的電位，能夠減小TFT晶體管的惡化，保證輸出質(zhì)量，減小成本。
[0049]以上所述僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種移位寄存器，其特征在于，包括:下傳模塊、輸出模塊、第一下拉維持模塊、第二下拉維持模塊、第一下拉模塊、第二下拉模塊；所述下傳模塊、輸出模塊、第一下拉維持模塊及第二下拉維持模塊連接于第一公共點(diǎn)，所述第一下拉模塊連接所述第一下拉維持模塊及第二下拉維持模塊，所述第二下拉模塊連接于所述第一下拉模塊及所述輸出模塊之間； 所述第一公共點(diǎn)在所述下傳模塊接收一上級移位寄存器的高電位級傳信號時(shí)變?yōu)楦唠娢?；所述第一下拉維持模塊和第二下拉維持模塊交替接收一下級移位寄存器輸入的高電位信號使所述第一下拉模塊與所述第一公共點(diǎn)導(dǎo)通以下拉并保持所述第一公共點(diǎn)至低電位，同時(shí)所述第二下拉模塊根據(jù)所述第一下拉模塊與所述第一公共點(diǎn)導(dǎo)通的狀態(tài)下拉并保持所述輸出模塊輸出的掃描信號至低電位。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于， 所述下傳模塊，包括第一級傳信號輸入端及第二級傳信號輸入端，連接上級移位寄存器的第一級傳信號輸出端和第二級傳信號輸出端； 所述輸出模塊，包括第一信號輸入端、第二信號輸入端、第一級傳信號輸出端、第二級傳信號輸出端及掃描信號輸出端； 其中，所述輸出模塊的第一級傳信號輸出端及第二級傳信號輸出端分別連接上級和/或下級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端以提供級傳信號，所述第一信號輸入端及第二信號輸入端接收交流信號； 所述第一下拉維持模塊，包括第三級傳信號輸入端及第三信號輸入端，所述第三級傳信號輸入端連接下級移位寄存器第一級傳信號輸出端，所述第三信號輸入端接收交流信號; 所述第二下拉維持模塊，包括第四級傳信號輸入端及第四信號輸入端，所述第四級傳信號輸入端連接下級移位寄存器第一級傳信號輸出端，所述第四信號輸入端接收交流信號; 所述第一下拉模塊，包括第五信號輸入端，接收低電平信號； 所述第二下拉模塊，包括第五級傳信號輸入端，連接所述下級移位寄存器第一級傳信號輸出端； 所述下傳模塊通過所述第一級傳信號輸入端及所述第二級傳信號輸入端接收所述上級移位寄存器的高電位級傳信號時(shí)使所述第一公共點(diǎn)的電位上升至高電位，所述輸出模塊的第一信號輸入端及第二信號輸入端接收低電位時(shí)鐘信號以通過所述掃描信號輸出端輸出低電位掃描信號； 所述下傳模塊關(guān)閉后，所述第一公共點(diǎn)仍為高電位，所述輸出模塊的第一信號輸入端及第二信號輸入端接收高電位時(shí)鐘信號以通過所述掃描信號輸出端輸出高電位掃描信號; 所述掃描信號輸出端輸出后，所述第三級傳信號輸入端、第四信號級傳輸入端及第六信號輸入端輸入下級移位寄存器第一級傳信號輸出端的高電位級傳信號，所述第三信號輸入端及第四信號輸入端交替輸入高電位信號使所述第一下拉模塊與所述第一公共點(diǎn)導(dǎo)通從而交替下拉所述第一公共點(diǎn)及掃描信號輸出端至低電位，同時(shí)所述第二下拉模塊下拉所述第一公共點(diǎn)及掃描信號輸出端至低電位。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述下傳模塊包括第一晶體管； 所述第一晶體管的漏極連接所述第二級傳信號輸入端或直流源，源極連接所述第一公共點(diǎn)，柵極連接所述第一級傳信號輸入端。
4.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述輸出模塊包括第二晶體管、第三晶體管及第四晶體管； 所述第二晶體管的漏極連接所述第一信號輸入端，源極連接所述掃描信號輸出端； 所述第三晶體管的漏極連接所述第二信號輸入端，源極連接所述第一級傳信號輸出端; 所述第四晶體管的漏極連接所述第二信號輸入端，源極連接所述第二級傳信號輸出端; 所述第二晶體管、第三晶體管及第四晶體管的柵極均連接所述第一公共點(diǎn)； 所述第三晶體管的柵極和源極之間連接一電容。
5.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述第一下拉模塊包括第五晶體管、第六晶體管、第七晶體管、第八晶體管及第九晶體管，所述第一下拉維持模塊包括第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管及第十四晶體管，所述第二下拉維持模塊包括第十五晶體管、第十六晶體管、第十七晶體管、第十八晶體管及第十九晶體管； 所述第五晶體管、第六晶體管、第七晶體管的柵極均連接所述第一公共點(diǎn)，所述第六晶體管及第七晶體管的源極連接所述第五信號輸入端； 所述第八晶體管及第九晶體管的柵極連接所述第一級傳信號輸入端，源極連接所述第五信號輸入端。 所述第十晶體管、第十一晶體管及第十二晶體管的漏極和第十二晶體管的柵極均連接第三信號輸入端，所述第十晶體管的柵極連接所述第三級傳信號輸入端，源極連接所述第i^一晶體管的源極于第二公共點(diǎn)； 所述第十一晶體管的柵極連接所述第十二晶體管的源極； 所述第十二晶體管的源極連接所述第八晶體管的漏極； 所述第十三晶體管的漏極連接所述第一公共點(diǎn)，柵極連接所述第二公共點(diǎn)，源極連接所述第五信號輸入端； 所述第十四晶體管的漏極連接所述掃描信號輸出端，柵極連接所述第二公共點(diǎn)，源極連接所述第五信號輸入端。 所述第十五晶體管、第十六晶體管及第十七晶體管的漏極和第十七晶體管的柵極均連接第四信號輸入端，所述第十五晶體管的柵極連接所述第四級傳信號輸入端，源極連接所述第十六晶體管的源極于第三公共點(diǎn)； 所述第十六晶體管的柵極連接所述第十七晶體管的源極； 所述第十七晶體管的源極連接所述第九晶體管的漏極； 所述第十八晶體管的漏極連接所述第一公共點(diǎn)，柵極連接所述第三公共點(diǎn)，源極連接所述第五信號輸入端； 所述第十九晶體管的漏極連接所述掃描信號輸出端，柵極連接所述第三公共點(diǎn)，源極連接所述第五信號輸入端。
6.根據(jù)權(quán)利要求5所述的移位寄存器，其特征在于，所述第十晶體管的柵極連接所述第四信號輸入端，所述第十五晶體管的柵極連接所述第三信號輸入端。
7.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述第二下拉模塊包括第二十晶體管、第二十一晶體管及第二十二晶體管； 所述第二十晶體管、第二十一晶體管及第二十二晶體管的柵極均連接第五級傳信號輸入端，源極均連接所述第五信號輸入端； 所述第二十晶體管的漏極連接所述掃描信號輸出端，所述第二十一晶體管的漏極連接所述第一級傳信號輸出端，所述第二十二晶體管的漏極連接所述第一公共點(diǎn)。
8.—種級傳柵極驅(qū)動(dòng)電路，其特征在于，所述級傳柵極驅(qū)動(dòng)電路包括多個(gè)如權(quán)利要求1至7任一項(xiàng)所述的移位寄存器； 其中，所述每個(gè)移位寄存器的第一級傳信號輸出端及第二級傳信號輸出端連接上級移位寄存器及下級移位寄存器的各個(gè)級傳信號輸入端并提供級傳信號。
9.根據(jù)權(quán)利要求8所述的級傳柵極驅(qū)動(dòng)電路，其特征在于，所述級傳柵極驅(qū)動(dòng)電路的首級移位寄存器的第一級傳信號輸入端及第二級傳信號輸入端連接STV信號； 末級移位寄存器的第三級傳信號輸入端、第四級傳信號輸入端及第五級傳信號輸入端連接所述STV信號。
10.一種顯示面板，其特征在于，所述顯示面板包括如權(quán)利要求8或9所述的級傳柵極驅(qū)動(dòng)電路。
【文檔編號】G09G3/36GK104517575SQ201410778946
【公開日】2015年4月15日 申請日期:2014年12月15日 優(yōu)先權(quán)日:2014年12月15日
【發(fā)明者】曹尚操 申請人:深圳市華星光電技術(shù)有限公司