顯示面板和顯示裝置制造方法
【專利摘要】本實(shí)用新型提供一種顯示面板，包括源極驅(qū)動器和多條數(shù)據(jù)線，多條所述數(shù)據(jù)線設(shè)置在所述顯示面板的陣列基板的厚度方向的不同層中，所述源極驅(qū)動器與所述數(shù)據(jù)線相連，所述源極驅(qū)動器包括提供驅(qū)動信號的驅(qū)動模塊和與該驅(qū)動模塊電連接的預(yù)充電模塊，該預(yù)充電模塊用于為與所述數(shù)據(jù)線相連像素電極相對應(yīng)的存儲電容預(yù)充電，使得不同層中所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容相同。相應(yīng)地，本實(shí)用新型還提供一種顯示裝置。與現(xiàn)有技術(shù)相比，本實(shí)用新型不需要進(jìn)行與不同層的數(shù)據(jù)線相應(yīng)的走線設(shè)計，即可簡單有效地減少豎線不良現(xiàn)象的發(fā)生。
【專利說明】顯示面板和顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及液晶顯示領(lǐng)域，具體地，涉及一種顯示面板和一種顯示裝置。

【背景技術(shù)】
[0002] 目前，為了簡化液晶顯示面板的設(shè)計，通常將柵極驅(qū)動設(shè)置在顯示面板內(nèi)部，采用 GOA (gate on array)+雙柵的設(shè)計，如圖1所示，多條數(shù)據(jù)線與源極驅(qū)動器相連。在實(shí)際應(yīng) 用中，面板端數(shù)據(jù)線通常分為兩層分布，奇數(shù)線和偶數(shù)線分別設(shè)置在不同的層上，由于兩層 數(shù)據(jù)線實(shí)際充電時間存在差異，使得不同層間走線的存儲電容開始寫入數(shù)據(jù)時的電容量有 較大差異，從而造成視覺上產(chǎn)生堅線不良（V-Line現(xiàn)象)。
[0003] 為了解決該問題，現(xiàn)有技術(shù)中采用的方法是針對特定的面板，通過調(diào)整源極驅(qū)動 器內(nèi)部與數(shù)據(jù)線相連的走線，以減少不同層間走線的存儲電容的差異。這種方法的走線設(shè) 計需要根據(jù)不同的面板進(jìn)行相應(yīng)改變，在大規(guī)模應(yīng)用時較為復(fù)雜，并且，由于源極驅(qū)動器本 身的面積有限，導(dǎo)致走線可調(diào)整空間不大，因而堅線不良的改善效果有限。 實(shí)用新型內(nèi)容
[0004] 有鑒于此，本實(shí)用新型的目的在于提供一種顯示面板和顯示裝置，以簡單有效地 減少堅線不良現(xiàn)象的發(fā)生。
[0005] 為了實(shí)現(xiàn)上述目的，作為本實(shí)用新型的一方面，提供一種顯示面板，包括源極驅(qū)動 器和多條數(shù)據(jù)線，多條所述數(shù)據(jù)線設(shè)置在所述顯示面板的陣列基板的厚度方向的不同層 中，所述源極驅(qū)動器與所述數(shù)據(jù)線相連，所述源極驅(qū)動器包括提供驅(qū)動信號的驅(qū)動模塊和 與該驅(qū)動模塊電連接的預(yù)充電模塊，該預(yù)充電模塊用于為與不同層的所述數(shù)據(jù)線相連像素 電極相對應(yīng)的存儲電容預(yù)充電，使得不同層的所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相 對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容相同。
[0006] 優(yōu)選地，所述預(yù)充電模塊包括寄存器組，每層所述數(shù)據(jù)線與所述寄存器組中的一 個寄存器對應(yīng)相連，以控制不同層的所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相對應(yīng)的存 儲電容預(yù)充電的時間，使得不同層的所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相對應(yīng)的存 儲電容在寫入數(shù)據(jù)時的初始電容相同。
[0007] 優(yōu)選地，每條所述數(shù)據(jù)線與兩列像素電極相連，每行像素電極與兩條柵線相連，每 行像素電極中的奇數(shù)像素電極與兩條所述柵線中的一條相連，每行像素電極中的偶數(shù)像素 電極與兩條所述柵線中的另一條相連。
[0008] 優(yōu)選地，多條所述數(shù)據(jù)線中的奇數(shù)數(shù)據(jù)線設(shè)置在所述陣列基板的厚度方向的一 層，多條所述數(shù)據(jù)線中的偶數(shù)數(shù)據(jù)線設(shè)置在所述陣列基板的厚度方向的另一層，所述寄存 器組包括奇數(shù)寄存器和偶數(shù)寄存器，所述奇數(shù)寄存器與所述奇數(shù)數(shù)據(jù)線相連，所述偶數(shù)寄 存器與所述偶數(shù)數(shù)據(jù)線相連。
[0009] 作為本實(shí)用新型的另一方面，提供一種顯示裝置，包括顯示面板，所述顯示面板為 本實(shí)用新型所提供的顯示面板。
[0010] 在本實(shí)用新型中，所述預(yù)充電模塊可以控制不同層的所述數(shù)據(jù)線為與該數(shù)據(jù)線對 應(yīng)的存儲電容預(yù)充電的時間，以使得不同層的數(shù)據(jù)線為與該數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù) 據(jù)時的初始電容相同，與現(xiàn)有技術(shù)相比，不需要進(jìn)行在與不同層數(shù)據(jù)線相應(yīng)的走線設(shè)計，即 可簡單有效地減少堅線不良現(xiàn)象的發(fā)生。

【專利附圖】

【附圖說明】
[0011] 附圖是用來提供對本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面 的【具體實(shí)施方式】一起用于解釋本實(shí)用新型，但并不構(gòu)成對本實(shí)用新型的限制。在附圖中：
[0012] 圖1所示的是現(xiàn)有的顯示面板的結(jié)構(gòu)示意圖；
[0013] 圖2所示的是本實(shí)用新型所提供的顯示面板的結(jié)構(gòu)示意圖；
[0014] 圖3所示的是本實(shí)用新型中存儲電容的電容量變化示意圖。
[0015] 圖4所示的是本實(shí)用新型所提供的第一種實(shí)施方式中的時序圖；
[0016] 圖5所示的是本實(shí)用新型所提供的第二種實(shí)施方式中的時序圖；
[0017] 圖6所示的是本實(shí)用新型所提供的第三種實(shí)施方式中的時序圖；
[0018] 圖7所示的是本實(shí)用新型所提供的第四種實(shí)施方式中的時序圖；
[0019] 附圖標(biāo)記說明
[0020] 1 :源極驅(qū)動器；2 :奇數(shù)寄存器；3 :偶數(shù)寄存器；31、32、33、34、35、36:數(shù)據(jù)線；61、 G2、G3、G4、G5、G6 :柵線。

【具體實(shí)施方式】
[0021] 以下結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處 所描述的【具體實(shí)施方式】僅用于說明和解釋本實(shí)用新型，并不用于限制本實(shí)用新型。
[0022] 作為本實(shí)用新型的一方面，提供一種顯示面板，包括源極驅(qū)動器和多條數(shù)據(jù)線，多 條所述數(shù)據(jù)線設(shè)置在所述顯示面板的陣列基板的厚度方向的不同層中，所述源極驅(qū)動器與 所述數(shù)據(jù)線相連，其中，所述源極驅(qū)動器包括提供驅(qū)動信號的驅(qū)動模塊和與該驅(qū)動模塊電 連接的預(yù)充電模塊，該預(yù)充電模塊用于為與不同層的所述數(shù)據(jù)線相連像素電極相對應(yīng)的存 儲電容預(yù)充電，使得不同層的所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容 在寫入數(shù)據(jù)時的初始電容相同。
[0023] 通常情況下，像素電極與公共電極形成存儲電容，通過對所述存儲電容充電，即， 為所述存儲電容寫入數(shù)據(jù)，以實(shí)現(xiàn)顯示。
[0024] 在本實(shí)用新型中，所述預(yù)充電模塊可以為與不同層的所述數(shù)據(jù)線相連的像素電極 相對應(yīng)的存儲電容預(yù)充電的時間。即，不同層的所述數(shù)據(jù)線可以提前不同的時間為該數(shù)據(jù) 線對應(yīng)的存儲電容進(jìn)行充電，例如，在不同層中，電阻相對較小的數(shù)據(jù)線可以提前相對較短 的時間進(jìn)行充電，電阻相對較大的數(shù)據(jù)線可以提前相對較長的時間進(jìn)行充電，因而使得不 同層的數(shù)據(jù)線為與該數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)時的初始電容相同，從而減少堅線不 良現(xiàn)象的發(fā)生。
[0025] 所述預(yù)充電是在對所述存儲電容寫入數(shù)據(jù)之前，對所述存儲電容進(jìn)行充電，使所 述存儲電容的電容量達(dá)到寫入數(shù)據(jù)所需的預(yù)定電容值。如圖3所示，通過電阻相對較大的 數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電時，使該電阻相對較大的數(shù)據(jù)線對應(yīng)的存儲電容達(dá)到所述 預(yù)定電容值Ci所需的時間t2較長；通過電阻相對較小的數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電 時，使該電阻相對較小的數(shù)據(jù)線對應(yīng)的存儲電容達(dá)到所述預(yù)定電容值Ci所需的時間較 短，從而可以使得不同電阻的數(shù)據(jù)線所對應(yīng)的存儲電容在相同的電容量進(jìn)行數(shù)據(jù)寫入。
[0026] 作為本實(shí)用新型的一種【具體實(shí)施方式】，所述預(yù)充電模塊可以包括寄存器組，每層 所述數(shù)據(jù)線與所述寄存器組中的一個寄存器對應(yīng)相連，以控制不同層的所述數(shù)據(jù)線為與該 數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容預(yù)充電的時間，使得不同層的所述數(shù)據(jù)線為與該 數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容相同。
[0027] 更進(jìn)一步地，如圖2所示，每條所述數(shù)據(jù)線可以與兩列像素電極相連，每行像素電 極與兩條柵線相連，每行像素電極中的奇數(shù)像素電極與兩條所述柵線中的一條相連，每行 像素電極中的偶數(shù)像素電極與兩條所述柵線中的另一條相連。
[0028] 具體地，數(shù)據(jù)線S1與第一列像素電極和第二列像素電極相連，數(shù)據(jù)線S2與第三列 像素電極和第四列像素電極相連，數(shù)據(jù)線S3與第五列像素電極和第六列像素電極相連，以 此類推；柵線G1與第一行第一列像素電極、第一行第三列像素電極、第一行第五列像素電 極……相連，柵線G2與第一行第二列像素電極、第一行第四列像素電極、第一行第六列像素 電極……相連，柵線G3與第二行第一列像素電極、第二行第三列像素電極、第二行第五列像 素電極……相連，以此類推。所述"第一列、第二列、第三列……"以圖2中自左向右的方向 依次排序，所述"第一行、第二行、第三行……"以圖2中自上而下的方向依次排序。當(dāng)與柵 線相連的柵極驅(qū)動器控制柵線G1打開時，與柵線G1相連的像素單元的晶體管的柵極被打 開，源極驅(qū)動器通過數(shù)據(jù)線S1為第一行第一列的像素電極對應(yīng)的存儲電容寫入數(shù)據(jù)，通過 數(shù)據(jù)線S2為第一行第三列的像素電極對應(yīng)的存儲電容寫入數(shù)據(jù)，通過數(shù)據(jù)線S3為第一行 第五列的像素電極對應(yīng)的存儲電容寫入數(shù)據(jù)，以此類推。柵極驅(qū)動器控制柵線G2打開時， 與柵線G2所連接的像素單元的晶體管的柵極被打開，源極驅(qū)動器通過數(shù)據(jù)線S1為第一行 第二列的像素電極對應(yīng)的存儲電容寫入數(shù)據(jù)，通過數(shù)據(jù)線S2為第一行第四列的像素電極 對應(yīng)的存儲電容寫入數(shù)據(jù)，通過數(shù)據(jù)線S3為第一行第六列的像素電極的存儲電容寫入數(shù) 據(jù)，以此類推，柵線G3、G4等依次打開與其相連的各像素單元的晶體管的柵極。
[0029] 更進(jìn)一步地，多條所述數(shù)據(jù)線可以在所述陣列基板的厚度方向分為兩層設(shè)置，其 中，奇數(shù)數(shù)據(jù)線（即，圖2中所示的第一條數(shù)據(jù)線S1、第三條數(shù)據(jù)線S3、第五條數(shù)據(jù)線S5等） 設(shè)置在所述陣列基板的厚度方向的一層，多條所述數(shù)據(jù)線中的偶數(shù)數(shù)據(jù)線（即，圖2中所示 的第二條數(shù)據(jù)線S2、第四條數(shù)據(jù)線S4、第六條數(shù)據(jù)線S6等）設(shè)置在所述陣列基板的厚度方 向的另一層，所述寄存器組可以包括奇數(shù)寄存器2和偶數(shù)寄存器3,奇數(shù)寄存器2與所述奇 數(shù)數(shù)據(jù)線相連，偶數(shù)寄存器3與所述偶數(shù)數(shù)據(jù)線相連。奇數(shù)寄存器2可以控制所述奇數(shù)數(shù) 據(jù)線為與該奇數(shù)數(shù)據(jù)線相連的像素電極所對應(yīng)的存儲電容的預(yù)充電的時間，偶數(shù)寄存器3 可以控制所述偶數(shù)數(shù)據(jù)線為與該偶數(shù)數(shù)據(jù)線相連的像素電極的所對應(yīng)的存儲電容的預(yù)充 電時間。例如，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻小于所述偶數(shù)數(shù)據(jù)線的電阻時，通過奇數(shù)寄存器2 和偶數(shù)寄存器3的控制作用，使得所述奇數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電的時間小于所 述奇數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電的時間，從而使得為與奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容 和為與偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容相同，這樣使得為與所述奇數(shù) 數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間和為與所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù) 的時間相同。
[0030] 為了實(shí)現(xiàn)上述控制，奇數(shù)寄存器2可以通過在不同的時刻輸出不同的電平信號控 制與所述奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間，所述偶數(shù)寄存器3可以通過在不同的 時刻輸出不同的電平信號控制與所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容的預(yù)充電時間。具體地， 當(dāng)所述驅(qū)動模塊輸出高電平時，奇數(shù)寄存器2和偶數(shù)寄存器3均輸出低電平，預(yù)充電過程均 未開始；當(dāng)所述驅(qū)動模塊輸出低電平時，奇數(shù)寄存器2從第一時刻(例如，圖4中的h時刻） 開始輸出高電平，所述奇數(shù)數(shù)據(jù)線開始為與該奇數(shù)數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電 容進(jìn)行預(yù)充電，偶數(shù)寄存器3從第二時刻(例如，圖4中的t 3時刻)開始輸出高電平，所述偶 數(shù)數(shù)據(jù)線開始為與該偶數(shù)數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容進(jìn)行預(yù)充電。
[0031] 需要說明的是，所述第一時刻并不表示時間軸上的某一個時間點(diǎn)，而是表示奇數(shù) 寄存器2開始輸出高電平時的狀態(tài)，同樣的，所述第二時刻表不偶數(shù)寄存器3開始輸出高電 平時的狀態(tài)。
[0032] 作為本實(shí)用新型的第一種實(shí)施方式，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻大于所述偶數(shù)線的 電阻時，如圖4所示，所述驅(qū)動模塊可以從第三時刻(例如，圖4中所示的h時刻)開始輸出 低電平，奇數(shù)寄存器2可以從所述第一時刻(例如，圖4中所示的h時刻)開始輸出高電平， 偶數(shù)寄存器3從第二時刻(例如，圖4所示中的t 3時刻）開始輸出高電平。即，所述驅(qū)動模 塊輸出低電平的同時奇數(shù)寄存器2輸出高電平；所述第二時刻落后于所述第一時刻。使得 所述奇數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電的時間大于所述偶數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容 預(yù)充電的時間，從而使得為與所述奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間和為與所述 偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間相同。
[0033] 作為本實(shí)用新型的第二種實(shí)施方式，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻小于所述偶數(shù)數(shù)據(jù) 線的電阻時，如圖5所示，所述驅(qū)動模塊可以從第三時刻(例如，圖5中所示的h時刻)開始 輸出低電平，奇數(shù)寄存器2可以從第一時刻(例如，圖5中所不的t 2時亥lj)開始輸出高電平， 偶數(shù)寄存器3從第二時刻(例如，圖5中所示的h時刻）開始輸出高電平。即，所述第三時 刻與所述第二時刻持平，所述第一時刻落后于所述第二時刻。使得所述奇數(shù)數(shù)據(jù)線為對應(yīng) 的存儲電容預(yù)充電的時間小于所述偶數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容預(yù)充電的時間，從而使得 為與所述奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間和為與所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲 電容寫入數(shù)據(jù)的時間相同。
[0034] 容易理解的是，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻等于所述偶數(shù)線的電阻時，所述第一時 刻持平于所述第二時刻，即，奇數(shù)寄存器2和所述偶數(shù)寄存器3可以從同一時刻開始輸出高 電平。
[0035] 為了便于奇數(shù)寄存器2和偶數(shù)寄存器3對所述預(yù)充電時間的控制，所述第一時刻 和所述第二時刻可以均落后于所述第三時刻(如圖6和圖7所示)。
[0036] 作為本實(shí)用新型的第三種實(shí)施方式，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻大于所述偶數(shù)線的 電阻時，如圖6所示，所述驅(qū)動模塊從第三時刻(例如，圖6所示的h時刻）開始輸出低電 平；奇數(shù)寄存器2從落后于第三時刻的第一時刻(例如，圖6所不的t 2時刻）開始輸出高電 平；偶數(shù)寄存器3從落后于第一時刻的第二時刻(例如，圖6所示的t4時刻）開始輸出高電 平。使得所述奇數(shù)數(shù)據(jù)線為與該奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間大于所述偶數(shù)數(shù) 據(jù)線為與該偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間，從而使得為與所述奇數(shù)數(shù)據(jù)線對應(yīng) 的存儲電容寫入數(shù)據(jù)的時間和為與所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間相同。
[0037] 作為本實(shí)用新型的第四種實(shí)施方式，當(dāng)所述奇數(shù)數(shù)據(jù)線的電阻小于所述偶數(shù)線的 電阻時，如圖7所示，所述驅(qū)動模塊從第三時刻(例如，圖7所示的h時刻）開始輸出低電 平；偶數(shù)寄存器3從落后于第三時刻的第二時刻(例如，圖7所示的t 2時刻）開始輸出高電 平；奇數(shù)寄存器2從落后于第二時刻的第一時刻(例如，圖7所不的t3時刻）開始輸出高電 平。使得所述奇數(shù)數(shù)據(jù)線為與該奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間小于所述偶數(shù)數(shù) 據(jù)線對應(yīng)的存儲電容預(yù)充電的時間，從而使得為與所述奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù) 據(jù)的時間和為與所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間相同。
[0038] 在實(shí)際應(yīng)用中，可以根據(jù)具體的顯示面板上奇數(shù)數(shù)據(jù)線和偶數(shù)數(shù)據(jù)線的電阻值， 調(diào)整所述第一時刻、第二時刻和第三時刻之間的持續(xù)時間。本實(shí)用新型對所述持續(xù)時間的 取值不作具體限制，只要根據(jù)所述第一時刻、第二時刻和第三時刻進(jìn)行上述預(yù)充電處理后， 為與所述奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容寫入數(shù)據(jù)的時間等于為所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲 電容寫入數(shù)據(jù)的時間即可。
[0039] 作為本實(shí)用新型的一種【具體實(shí)施方式】，所述第二時刻與所述第一時刻之間的持續(xù) 時間為〇s、25s、50s和75s中的任意一個，所述第一時刻與所述第二時刻兩者中的時間超前 的一者落后于所述第三時刻的持續(xù)時間為0s、25s、50s和75s中的任意一個。即，圖4至圖 7中的h時刻、t 2時刻、t3時刻和t4時刻之間的持續(xù)時間均為25s。容易理解的是，設(shè)置四 個時刻時刻、t 2時刻、t3時刻和t4時刻）時，可以有16中不同的實(shí)施方式，S卩：所述驅(qū)動 模塊從h時刻開始輸出低電平，奇數(shù)寄存器2從t 2時亥lj、t2時亥lj、t3時刻或t4時刻開始輸 出高電平，偶數(shù)寄存器3從t 2時刻、t2時刻、t3時刻或t4時刻開始輸出高電平。類似地，當(dāng) 設(shè)置五個時刻時刻、t 2時刻、t3時刻、t4時刻和t5時刻）時，共有25種實(shí)施方式，以此類 推。本實(shí)用新型只對其中四種進(jìn)行說明。以圖4為例，當(dāng)圖中的h時刻、t 2時刻、t3時刻和 t4時刻之間的持續(xù)時間均為25s時，該實(shí)施方式表不所述驅(qū)動模塊輸出低電平的同時奇數(shù) 寄存器2輸出高電平，之后50s，偶數(shù)寄存器3開始輸出高電平。即，為所述奇數(shù)數(shù)據(jù)線對應(yīng) 的存儲電容預(yù)充電50s后，開始為所述偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容充電。
[0040] 在本實(shí)用新型中，奇數(shù)寄存器2與所述奇數(shù)數(shù)據(jù)線相連，以控制所述奇數(shù)數(shù)據(jù)線 為與該奇數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間；偶數(shù)寄存器3與所述偶數(shù)數(shù)據(jù)線相連， 以控制所述偶數(shù)數(shù)據(jù)線為與該偶數(shù)數(shù)據(jù)線對應(yīng)的存儲電容預(yù)充電的時間，使得奇數(shù)數(shù)據(jù)線 與偶數(shù)數(shù)據(jù)線為對應(yīng)的存儲電容寫入數(shù)據(jù)的時間相同。與現(xiàn)有技術(shù)相比，本實(shí)用新型通過 所述寄存器組對所述預(yù)充電時間的控制，可以適用于不同的顯示面板，便于大規(guī)模生產(chǎn)，且 預(yù)充電時間具有較大的調(diào)整空間，因而可以簡單有效地減少堅線不良現(xiàn)象的發(fā)生。
[0041] 作為本實(shí)用新型的另一方面，提供一種顯示裝置，該顯示裝置包括顯示面板，其 中，所述顯示面板為本實(shí)用新型所提供的顯示面板。
[0042] 可以理解的是，以上實(shí)施方式僅僅是為了說明本實(shí)用新型的原理而采用的示例性 實(shí)施方式，然而本實(shí)用新型并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本 實(shí)用新型的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本實(shí) 用新型的保護(hù)范圍。
【權(quán)利要求】
1. 一種顯示面板，包括源極驅(qū)動器和多條數(shù)據(jù)線，多條所述數(shù)據(jù)線設(shè)置在所述顯示面 板的陣列基板的厚度方向的不同層中，所述源極驅(qū)動器與所述數(shù)據(jù)線相連，其特征在于，所 述源極驅(qū)動器包括提供驅(qū)動信號的驅(qū)動模塊和與該驅(qū)動模塊電連接的預(yù)充電模塊，該預(yù)充 電模塊用于為與不同層的所述數(shù)據(jù)線相連像素電極相對應(yīng)的存儲電容預(yù)充電，使得不同層 的所述數(shù)據(jù)線為與該數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容 相同。
2. 根據(jù)權(quán)利要求1所述的顯示面板，其特征在于，所述預(yù)充電模塊包括寄存器組，每層 所述數(shù)據(jù)線與所述寄存器組中的一個寄存器對應(yīng)相連，以控制不同層的所述數(shù)據(jù)線為與該 數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容預(yù)充電的時間，使得不同層的所述數(shù)據(jù)線為與該 數(shù)據(jù)線相連的像素電極相對應(yīng)的存儲電容在寫入數(shù)據(jù)時的初始電容相同。
3. 根據(jù)權(quán)利要求1所述的顯示面板，其特征在于，每條所述數(shù)據(jù)線與兩列像素電極相 連，每行像素電極與兩條柵線相連，每行像素電極中的奇數(shù)像素電極與兩條所述柵線中的 一條相連，每行像素電極中的偶數(shù)像素電極與兩條所述柵線中的另一條相連。
4. 根據(jù)權(quán)利要求1至3中任意一項所述的顯示面板，其特征在于，多條所述數(shù)據(jù)線中的 奇數(shù)數(shù)據(jù)線設(shè)置在所述陣列基板的厚度方向的一層，多條所述數(shù)據(jù)線中的偶數(shù)數(shù)據(jù)線設(shè)置 在所述陣列基板的厚度方向的另一層，所述寄存器組包括奇數(shù)寄存器和偶數(shù)寄存器，所述 奇數(shù)寄存器與所述奇數(shù)數(shù)據(jù)線相連，所述偶數(shù)寄存器與所述偶數(shù)數(shù)據(jù)線相連。
5. -種顯示裝置，包括顯示面板，其特征在于，所述顯示面板為權(quán)利要求1至4中任意 一項所述的顯示面板。
【文檔編號】G09G3/36GK203909431SQ201420160470
【公開日】2014年10月29日 申請日期:2014年4月3日 優(yōu)先權(quán)日:2014年4月3日
【發(fā)明者】王謙, 陳志勇, 王秀榮, 劉偉光, 孫偉 申請人:北京京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司