一種基于ad8302芯片的增益相位測量電路的制作方法
【專利摘要】一種基于AD8302芯片的增益相位測量電路，包括AD8302芯片，所述AD8302芯片的第1引腳和第7引腳同時(shí)連接GND端和電容C6，電容C6的另一端同時(shí)連接電阻R1和第4引腳；第2引腳通過電容C2同時(shí)連接電阻R3和一個(gè)INPUTA端；第3引腳通過電容C4同時(shí)連接電阻R3的另一端、GND端、電阻R7和電容C5,電容C5的另一端與第5引腳連接，電容C7另一端與第6引腳連接；第8引腳通過電容C8連接GND端；第9引腳同時(shí)連接電阻R9和電阻R6，電阻R9另一端與第10引腳連接，電阻R6與PHASE端連接；第11引腳同時(shí)連接電阻R5和電阻R4，電阻R4另一端連接VREF端；第12引腳通過電阻R8同時(shí)連接第13引腳和電阻R2，電阻R2的另一端連接GAIN端。本實(shí)用新型采用對稱設(shè)計(jì)的兩路信號輸入，減小了線路誤差。
【專利說明】-種基于AD8302芯片的增益相位測量電路

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及測量領(lǐng)域，具體是一種基于AD8302芯片的增益相位測量電路。

【背景技術(shù)】
[0002] 微波光纖延遲線作為一種新型的性能優(yōu)良的信號處理器件，在光纖傳感、光纖通 信及微波光子學(xué)領(lǐng)域得到應(yīng)用。其中，微波光纖延遲線（mi電容C電阻Rowave fibe電阻R delay line, MFDL)利用光纖技術(shù)對調(diào)制在光波上的微波信號進(jìn)行傳輸、分配和處理，具有 時(shí)間帶寬乘積大，工作頻率高，射頻單位延遲損耗非常小，抗干擾能力強(qiáng)，重量輕等特點(diǎn)，是 其他延遲線不能相比擬的。為了提高光通信器件在微波領(lǐng)域應(yīng)用的教學(xué)水平，有人設(shè)計(jì)了 一套微波光纖延遲線技術(shù)教學(xué)實(shí)驗(yàn)平臺，利用該平臺可以對微波光纖延遲線的時(shí)延特性進(jìn) 行實(shí)驗(yàn)研究，使學(xué)生能夠比較直觀的觀察和體驗(yàn)微波光纖延時(shí)線的物理現(xiàn)象，加深對相關(guān) 光電子理論的理解，其主要實(shí)驗(yàn)內(nèi)容是：微波光纖延遲線特性的研究，如幅頻特性、相頻特 性、群時(shí)延特性等；根據(jù)時(shí)延特性來了解系統(tǒng)失真情況；學(xué)習(xí)微波光纖延遲線時(shí)延特性測 量方法。在該教學(xué)實(shí)驗(yàn)平臺的核心為基于AD8302芯片的增益相位測量電路，但現(xiàn)有的增益 相位測量電路結(jié)構(gòu)復(fù)雜。 實(shí)用新型內(nèi)容
[0003] 本實(shí)用新型的目的在于提供一種基于AD8302芯片的增益相位測量電路，該電路 結(jié)構(gòu)簡單，且能夠測量_60dbm的輸入信號。
[0004] 為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：
[0005] -種基于AD8302芯片的增益相位測量電路，包括AD8302芯片，所述AD8302芯片 的第1引腳和第7引腳同時(shí)連接GND端和電容C6,電容C6的另一端同時(shí)連接電阻R1和 AD8302芯片的第4引腳，電阻R1的另一端同時(shí)連接VCC、電容C9和電容C206,且電容C9 和電容C206的另一端同時(shí)連接GND端；所述AD8302芯片的第2引腳通過電容C2同時(shí)連接 電阻R3和一個(gè)INPUTA端；所述AD8302芯片的第3引腳通過電容C4同時(shí)連接電阻R3的另 一端、GND端、電阻R7和電容C5,電容C5的另一端與AD8302芯片的第5引腳連接，電阻R7 的另一端同時(shí)連接電容C7和一個(gè)INPUTB端，電容C7另一端與AD8302芯片的第6引腳連 接；所述AD8302芯片的第8引腳通過電容C8連接GND端；所述AD8302芯片的第9引腳同 時(shí)連接電阻R9和電阻R6,電阻R9另一端與AD8302芯片的第10引腳連接，電阻R6與PHASE 端連接；所述AD8302芯片的第11引腳同時(shí)連接電阻R5和電阻R4,電阻R5的另一端連接 GND端，電阻R4另一端連接VREF端；所述AD8302芯片的第12引腳通過電阻R8同時(shí)連接 AD8302芯片的第13引腳和電阻R2,電阻R2的另一端連接GAIN端；所述AD8302芯片的第 14引腳通過電容C3連接GND端；INPUTA, INPUTB為兩路信號輸入，GAIN為增益電壓輸出， PHASE為相位電壓輸出，VREF為參考電壓輸出，輸入輸出均采用SMA-KE偏腳接頭，頻率上限 3Ghz。
[0006] 作為本實(shí)用新型進(jìn)一步的方案：所述電阻R3，電阻R7為匹配電阻，阻值50 Ω ;電 容C2，電容C7為藕合電容，取容值為0. InF ;電容C4，電容C5為偏置補(bǔ)償電容，與電容C2， 電容C7匹配，取0. InF ;電容C6為電源濾波，與電容C2,電容C7匹配，取0. InF ;電容C3,電 容C8為濾波電容，與電容C2，電容C7匹配，取0. InF;電阻R2，電阻R4，電阻R6，電阻 R8，電阻R9為0 Ω，起阻高頻信號作用。
[0007] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：本實(shí)用新型采用對稱設(shè)計(jì)的兩路信 號輸入，減小了線路誤差。

【專利附圖】

【附圖說明】
[0008] 圖1為基于AD8302芯片的增Μ相位測量電路的結(jié)構(gòu)不意圖。

【具體實(shí)施方式】
[0009] 下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行 清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的 實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下 所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0010] 請參閱圖1，本實(shí)用新型實(shí)施例中，一種基于AD8302芯片的增益相位測量電路，包 括AD8302芯片，所述AD8302芯片的第1引腳和第7引腳同時(shí)連接GND端和電容C6，電容C6 的另一端同時(shí)連接電阻R1和AD8302芯片的第4引腳，電阻R1的另一端同時(shí)連接VCC、電容 C9和電容C206,且電容C9和電容C206的另一端同時(shí)連接GND端；所述AD8302芯片的第 2引腳通過電容C2同時(shí)連接電阻R3和一個(gè)INPUTA端；所述AD8302芯片的第3引腳通過 電容C4同時(shí)連接電阻R3的另一端、GND端、電阻R7和電容C5，電容C5的另一端與AD8302 芯片的第5引腳連接，電阻R7的另一端同時(shí)連接電容C7和一個(gè)INPUTB端，電容C7另一端 與AD8302芯片的第6引腳連接；所述AD8302芯片的第8引腳通過電容C8連接GND端；所 述AD8302芯片的第9引腳同時(shí)連接電阻R9和電阻R6,電阻R9另一端與AD8302芯片的第 10引腳連接，電阻R6與PHASE端連接；所述AD8302芯片的第11引腳同時(shí)連接電阻R5和電 阻R4,電阻R5的另一端連接GND端，電阻R4另一端連接VREF端；所述AD8302芯片的第12 引腳通過電阻R8同時(shí)連接AD8302芯片的第13引腳和電阻R2,電阻R2的另一端連接GAIN 端；所述AD8302芯片的第14引腳通過電容C3連接GND端。
[0011] 本實(shí)用新型采用對稱設(shè)計(jì)的兩路信號輸入，減小了線路誤差。INPUTA，INPUTB 為兩路信號輸入，GAIN為增益電壓輸出，PHASE為相位電壓輸出，VREF為參考電壓輸出， 輸入輸出均采用SMA-KE偏腳接頭，頻率上限3Ghz。圖中電阻R3，電阻R7為匹配電阻， 阻值50 Ω ;電容C2,電容C7為藕合電容，由于本實(shí)用新型頻率為0. 5-1. 5Ghz，故取容值為 〇. InF ;電容C4，電容C5為偏置補(bǔ)償電容，與電容C2,電容C7匹配，取0. InF ;電容C6為電 源濾波，與電容C2,電容C7匹配，取0. InF ;電容C3,電容C8為濾波電容，與電容C2，電容 C7匹配，取0. InF;電阻R2，電阻R4，電阻R6，電阻R8，電阻R9為0Ω，起阻高頻信號作 用。
[0012] 由于本實(shí)用新型輸入信號頻率較高，因此對輸入部分進(jìn)行了阻抗匹配，前級為同 軸線，阻抗為50 Ω，故需匹配50 Ω。本實(shí)用新型使用的為雙層板，使用一般的阻抗匹配模 型線寬過大，故模型選用表面共面波導(dǎo)和底層接地模型，板厚〇. 8500mm，介電常數(shù)4. 2,輸 入線寬30mill，輸入阻抗設(shè)為50 Ω，間距為7. OOOOmil，實(shí)際輸出阻抗為49. 98,滿足匹配要 求。
[0013] 對于本領(lǐng)域技術(shù)人員而言，顯然本實(shí)用新型不限于上述示范性實(shí)施例的細(xì)節(jié)，而 且在不背離本實(shí)用新型的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本實(shí)用新 型。因此，無論從哪一點(diǎn)來看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本實(shí)用新 型的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含 義和范圍內(nèi)的所有變化囊括在本實(shí)用新型內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制 所涉及的權(quán)利要求。
[0014] 此外，應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包 含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng) 將說明書作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員 可以理解的其他實(shí)施方式。
【權(quán)利要求】
1. 一種基于AD8302芯片的增益相位測量電路，其特征在于，包括AD8302芯片，所述 AD8302芯片的第1引腳和第7引腳同時(shí)連接GND端和電容C6,電容C6的另一端同時(shí)連接 電阻R1和AD8302芯片的第4引腳，電阻R1的另一端同時(shí)連接VCC、電容C9和電容C206， 且電容C9和電容C206的另一端同時(shí)連接GND端；所述AD8302芯片的第2引腳通過電容C2 同時(shí)連接電阻R3和一個(gè)INPUTA端；所述AD8302芯片的第3引腳通過電容C4同時(shí)連接電 阻R3的另一端、GND端、電阻R7和電容C5,電容C5的另一端與AD8302芯片的第5弓丨腳連 接，電阻R7的另一端同時(shí)連接電容C7和一個(gè)INPUTB端，電容C7另一端與AD8302芯片的 第6引腳連接；所述AD8302芯片的第8引腳通過電容C8連接GND端；所述AD8302芯片的 第9引腳同時(shí)連接電阻R9和電阻R6,電阻R9另一端與AD8302芯片的第10引腳連接，電阻 R6與PHASE端連接；所述AD8302芯片的第11引腳同時(shí)連接電阻R5和電阻R4,電阻R5的 另一端連接GND端，電阻R4另一端連接VREF端；所述AD8302芯片的第12引腳通過電阻R8 同時(shí)連接AD8302芯片的第13引腳和電阻R2,電阻R2的另一端連接GAIN端；所述AD8302 芯片的第14引腳通過電容C3連接GND端；INPUTA, INPUTB為兩路信號輸入，GAIN為增益 電壓輸出，PHASE為相位電壓輸出，VREF為參考電壓輸出，輸入輸出均采用SMA-KE偏腳接 頭，頻率上限3Ghz。
2. 根據(jù)權(quán)利要求1所述的基于AD8302芯片的增益相位測量電路，其特征在于，所述電 阻R3，電阻R7為匹配電阻，阻值50Ω ;電容C2,電容C7為藕合電容，取容值為0. InF;電 容C4，電容C5為偏置補(bǔ)償電容，與電容C2,電容C7匹配，取0. InF;電容C6為電源濾波， 與電容C2,電容C7匹配，取0. InF ;電容C3,電容C8為濾波電容，與電容C2，電容C7匹配， 取0. InF ;電阻R2，電阻R4，電阻R6，電阻R8，電阻R9為0 Ω，起阻高頻信號作用。
【文檔編號】G09B23/18GK203909140SQ201420337205
【公開日】2014年10月29日 申請日期:2014年6月23日 優(yōu)先權(quán)日:2014年6月23日
【發(fā)明者】孫益博, 裴銳, 張小亮 申請人:皖西學(xué)院