本發(fā)明屬于液晶顯示領(lǐng)域，尤其涉及一種GOA驅(qū)動(dòng)單元及驅(qū)動(dòng)電路。

背景技術(shù)：

傳統(tǒng)的液晶顯示器的驅(qū)動(dòng)電路一般為外部搭載的集成電路模組的形式，如普遍采用的TAB(Tape Automated Bonding)封裝結(jié)構(gòu)。而隨著具有超高載流子遷移率特性的低溫多晶硅(LTPS，Low Temperature Poly silicon)半導(dǎo)體薄膜晶體管的發(fā)展，基于面板周邊的集成電路技術(shù)逐漸成為研究的焦點(diǎn)，其中典型的應(yīng)用是陣列基板行驅(qū)動(dòng)技術(shù)(GOA，Gate Driver On Array)。

GOA驅(qū)動(dòng)電路是利用液晶顯示器Array制程將行(Gate)掃描驅(qū)動(dòng)信號(hào)電路制作在陣列基板上來(lái)實(shí)現(xiàn)對(duì)像素單元的逐行驅(qū)動(dòng)掃描。GOA驅(qū)動(dòng)電路不僅能夠減少外接集成電路的焊接工序，提高集成度，還可以提升產(chǎn)能降低生產(chǎn)成本，是中小尺寸液晶顯示產(chǎn)品(例如手機(jī)，PDA等)的首選。另外，隨著手機(jī)智能化進(jìn)程日益加快，中小尺寸液晶顯示設(shè)備的觸控技術(shù)也需要得到相應(yīng)的技術(shù)支持，因此對(duì)驅(qū)動(dòng)電路提出了更多要求。

現(xiàn)有的GOA驅(qū)動(dòng)電路存在如下問(wèn)題，一方面，由于晶體管的參數(shù)具有很大的分散性，且長(zhǎng)期工作后其性能有可能受到影響進(jìn)一步使其參數(shù)改變，使得驅(qū)動(dòng)電路中一些關(guān)鍵電路節(jié)點(diǎn)的電壓會(huì)發(fā)生變化，嚴(yán)重時(shí)引發(fā)設(shè)計(jì)的時(shí)序和功能的失效，進(jìn)而導(dǎo)致整個(gè)GOA驅(qū)動(dòng)電路的失效。另一方面，在GOA驅(qū)動(dòng)電路制程中，由于電路級(jí)數(shù)多，晶體管數(shù)量巨大等原因，容易發(fā)生短路或斷路等故障，而由于修復(fù)難度較高，因此一旦出現(xiàn)這種情況將導(dǎo)致液晶面板成為次品，嚴(yán)重影響液晶面板產(chǎn)出的良率。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題之一是需要提供一種改進(jìn)的GOA驅(qū)動(dòng)電路以穩(wěn)定關(guān)鍵電路節(jié)點(diǎn)的電壓，防止因元件的參數(shù)變化而導(dǎo)致的失效。

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)的實(shí)施例首先提供了一種GOA驅(qū)動(dòng)單元，包括上拉單元、上拉控制單元、下拉單元、下拉維持單元及自舉電容，其特征在于，所述下拉維持單元包括經(jīng)由橋接晶體管的源極和漏極相連接的鏡像電路結(jié)構(gòu)；所述鏡像電路結(jié)構(gòu)包括用于維持所述上拉單元的控制信號(hào)輸入端低電壓的第一下拉晶體管和第二下拉晶體管，用于維持所述上拉單元的行掃描信號(hào)輸出端低電壓的第三下拉晶體管和第四下拉晶體管，以及用于維持所述第一下拉晶體管和第三下拉晶體管柵極低電壓的第五下拉晶體管和用于維持所述第二下拉晶體管和第四下拉晶體管柵極低電壓的第六下拉晶體管；其中，第五下拉晶體管的漏極與所述第一下拉晶體管和第三下拉晶體管的柵極耦接，第六下拉晶體管的漏極與所述第二下拉晶體管和第四下拉晶體管的柵極耦接，所述第五下拉晶體管和第六下拉晶體管的柵極共同耦接于所述上拉單元的控制信號(hào)輸入端；各下拉晶體管的源極均耦接于第一下拉電壓。

優(yōu)選地，所述第五下拉晶體管和第六下拉晶體管的源極耦接于第二下拉電壓，且所述第二下拉電壓小于所述第一下拉電壓。

優(yōu)選地，所述第一下拉晶體管和第二下拉晶體管的漏極共同耦接于所述上拉單元的控制信號(hào)輸入端，所述第三下拉晶體管和第四下拉晶體管的漏極共同耦接于所述上拉單元的行掃描信號(hào)輸出端。

優(yōu)選地，所述鏡像電路結(jié)構(gòu)還包括鏡像的第一交替控制電路和第二交替控制電路，所述第一交替控制電路包括，第七晶體管，其柵極和漏極耦接在一起，用于接收第一交替控制信號(hào)；第八晶體管，其柵極和漏極分別與所述第七晶體管的源極和漏極耦接；第九晶體管，其漏極和源極分別與所述第八晶體管的漏極和源極耦接，其柵極用于接收第二交替控制信號(hào)；第十晶體管，其漏極與所述第八晶體管的柵極耦接，其柵極和源極分別與所述第五下拉晶體管的柵極和源極耦接；所述第二交替控制電路具有與所述第一交替控制電路鏡像的結(jié)構(gòu)，且其第一交替控制信號(hào)與第二交替控制信號(hào)的輸入端互換；所述第一交替控制信號(hào)與所述第二交替控制信號(hào)交替為高電平和低電平。

優(yōu)選地，所述交替控制信號(hào)的頻率小于所述GOA驅(qū)動(dòng)單元的掃描時(shí)鐘信號(hào)的頻率。

優(yōu)選地，還包括下傳單元，所述下傳單元包括下傳晶體管，所述下傳晶體管的柵極與上拉單元的控制信號(hào)輸入端耦接，其漏極與所述上拉單元的時(shí)鐘信號(hào)輸入端耦接，其源極生成作用于后一級(jí)GOA驅(qū)動(dòng)單元的下傳信號(hào)。

另一方面，還提供了一種GOA驅(qū)動(dòng)電路，由上述GOA驅(qū)動(dòng)單元級(jí)聯(lián)構(gòu)成的GOA驅(qū)動(dòng)電路，將頻率相等、相位相反的兩個(gè)掃描時(shí)鐘信號(hào)隔行輸入至各GOA驅(qū)動(dòng)單元。

本申請(qǐng)的實(shí)施例還提供了另一種GOA驅(qū)動(dòng)單元，如上述GOA驅(qū)動(dòng)單元，去除所述橋接晶體管。

優(yōu)選地，還包括下傳單元，所述下傳單元包括下傳晶體管，所述下傳晶體管的柵極與上拉單元的控制信號(hào)輸入端耦接，其漏極與所述上拉單元的時(shí)鐘信號(hào)輸入端耦接，其源極生成作用于后一級(jí)GOA驅(qū)動(dòng)單元的下傳信號(hào)。

另一方面，還提供了另一種GOA驅(qū)動(dòng)電路，由上述GOA驅(qū)動(dòng)單元級(jí)聯(lián)構(gòu)成的GOA驅(qū)動(dòng)電路，將頻率相等、相位相反的兩個(gè)掃描時(shí)鐘信號(hào)隔行輸入至各GOA驅(qū)動(dòng)單元。

與現(xiàn)有技術(shù)相比，上述方案中的一個(gè)或多個(gè)實(shí)施例可以具有如下優(yōu)點(diǎn)或有益效果：

通過(guò)優(yōu)化GOA驅(qū)動(dòng)單元的電路結(jié)構(gòu)，能夠可靠地穩(wěn)定電路中關(guān)鍵電路節(jié)點(diǎn)的電壓，提高電路的信號(hào)輸出能力。同時(shí)具有一定的自修復(fù)能力。進(jìn)而提高GOA面板良率，改善GOA面板顯示品質(zhì)。

本發(fā)明的其他優(yōu)點(diǎn)、目標(biāo)，和特征在某種程度上將在隨后的說(shuō)明書中進(jìn)行闡述，并且在某種程度上，基于對(duì)下文的考察研究對(duì)本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實(shí)踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點(diǎn)可以通過(guò)下面的說(shuō)明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。

附圖說(shuō)明

附圖用來(lái)提供對(duì)本申請(qǐng)的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分。其中，表達(dá)本申請(qǐng)實(shí)施例的附圖與本申請(qǐng)的實(shí)施例一起用于解釋本申請(qǐng)的技術(shù)方案，但并不構(gòu)成對(duì)本申請(qǐng)技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明一實(shí)施例的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明一實(shí)施例的GOA驅(qū)動(dòng)單元工作時(shí)的信號(hào)波形示意圖；

圖4為根據(jù)本發(fā)明另一實(shí)施例的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；

圖5a-圖5b分別為當(dāng)橋接晶體管T55發(fā)生斷路和發(fā)生短路時(shí)的電路結(jié)構(gòu)示意圖；

圖6為根據(jù)本發(fā)明又一實(shí)施例的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成相應(yīng)技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。本申請(qǐng)實(shí)施例以及實(shí)施例中的各個(gè)特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

現(xiàn)有的GOA驅(qū)動(dòng)電路通常包括級(jí)聯(lián)的多個(gè)GOA驅(qū)動(dòng)單元，每一級(jí)GOA驅(qū)動(dòng)單元對(duì)應(yīng)驅(qū)動(dòng)一級(jí)水平的行掃描線。圖1為現(xiàn)有技術(shù)中的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖，如圖所示，GOA驅(qū)動(dòng)單元的主要結(jié)構(gòu)包括上拉控制單元110(Pull-up control part)，上拉單元120(Pull-up part)，下拉單元140(Key Pull-down Part)和下拉維持單元150(Pull-down Holding Part)，以及自舉(Boast)電容130。

其中，下拉維持單元150是具有鏡像結(jié)構(gòu)的電路，當(dāng)晶體管長(zhǎng)期處于直流信號(hào)作用時(shí)，會(huì)產(chǎn)生直流應(yīng)力(DC Stress)，其性能會(huì)受到影響，引發(fā)晶體管的失效，鏡像電路能夠降低直流信號(hào)作用所導(dǎo)致的直流應(yīng)力的影響。但該鏡像電路中的關(guān)鍵電路節(jié)點(diǎn)(P(N)和K(N))存在電壓不穩(wěn)定的問(wèn)題(后面詳述)，有可能導(dǎo)致電路的失效，本發(fā)明的GOA驅(qū)動(dòng)單元基于上述基本結(jié)構(gòu)進(jìn)行改進(jìn)，使驅(qū)動(dòng)單元具有自修復(fù)能力，下面結(jié)合具體的實(shí)施例詳細(xì)說(shuō)明。

圖2為根據(jù)本發(fā)明一實(shí)施例的GOA驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖，如圖所示，該第N級(jí)GOA驅(qū)動(dòng)單元控制對(duì)顯示區(qū)域的第N行水平掃描線G(N)充電，包括上拉控制單元210，上拉單元220，自舉電容230，下拉單元240，下拉維持單元250以及下傳單元260。

具體的，上拉控制單元210主要用于控制上拉單元220的開啟時(shí)間，實(shí)現(xiàn)液晶面板的逐行掃描。上拉控制單元210可以由上拉控制晶體管T11構(gòu)成。從圖2中可以看出，該上拉控制晶體管T11的柵極接收ST(N-1)信號(hào)，該信號(hào)為來(lái)自上一級(jí)(第N-1級(jí))的GOA驅(qū)動(dòng)單元產(chǎn)生的下傳信號(hào)。

現(xiàn)有技術(shù)中(如圖1所示)，一般采用上一級(jí)的輸出信號(hào)，即行掃描信號(hào)G(N-1)來(lái)啟動(dòng)下一級(jí)的驅(qū)動(dòng)單元，上拉控制晶體管T11的漏極和柵極耦接在一起，接收前一級(jí)GOA驅(qū)動(dòng)單元輸出的行掃描信號(hào)，其源極生成作用于上拉單元的控制信號(hào)輸入端的掃描控制信號(hào)。則此時(shí)T11相當(dāng)于一個(gè)二極管，即T11的柵源電壓Vgs＝0，在T11內(nèi)部會(huì)存在較大的漏電流。

在本發(fā)明的實(shí)施例中，增加了下傳單元260。如圖2所示，下傳單元260主要由下傳晶體管T22構(gòu)成。該下傳晶體管T22的柵極和漏極均與上拉單元220相連接，其中T22的柵極與上拉單元220的控制信號(hào)輸入端耦接，T22的漏極與上拉單元220的時(shí)鐘信號(hào)輸入端耦接，T22的源極生成并輸出下傳信號(hào)ST(N)，作用于后一級(jí)(第N+1級(jí))GOA驅(qū)動(dòng)單元的上拉控制晶體管T11的柵極。T11的漏極和源極分別連接第N-1級(jí)水平掃描線G(N-1)和第N級(jí)的Q(N)點(diǎn)。由于下傳信號(hào)ST(N-1)的低電位為時(shí)鐘信號(hào)CK(或XCK)的低電平，一般為-8V。行掃描信號(hào)G(N-1)的低電位則為VSS，一般為-6V，即T11的柵源電壓Vgs<0，因此通過(guò)增加下傳單元260可以減少本級(jí)Q點(diǎn)在holding時(shí)的漏電。

上拉控制單元210在上一級(jí)驅(qū)動(dòng)單元產(chǎn)生的下傳信號(hào)ST(N-1)和行掃描輸出信號(hào)G(N-1)的作用下，生成掃描控制信號(hào)Q(N)。掃描控制信號(hào)Q(N)負(fù)責(zé)整個(gè)GOA驅(qū)動(dòng)單元的正確工作時(shí)序。當(dāng)行掃描進(jìn)行到第N級(jí)時(shí)，Q(N)為高電平，可用于開啟上拉單元220輸出行掃描信號(hào)。當(dāng)?shù)贜級(jí)處于非行掃描狀態(tài)時(shí)，需要保證Q(N)為可靠的低電平，使上拉單元220不輸出。因此，在GOA驅(qū)動(dòng)單元以及驅(qū)動(dòng)電路的設(shè)計(jì)中，必須保證Q(N)的時(shí)序正確。

上拉單元220主要負(fù)責(zé)將掃描時(shí)鐘信號(hào)(Clock)輸出為柵極的行掃描信號(hào)。如圖2所示，上拉單元220可以由上拉晶體管T21構(gòu)成。上拉晶體管T21的柵極作為上拉單元220的控制信號(hào)輸入端接收由上拉控制單元210生成的掃描控制信號(hào)Q(N)，T21的漏極作為上拉單元220的時(shí)鐘信號(hào)輸入端接收掃描時(shí)鐘信號(hào)XCK，T21的源極作為上拉單元220的行掃描信號(hào)輸出端，連接第N行水平掃描線G(N)，生成并輸出行掃描信號(hào)G(N)。

另外，圖2中的230為自舉電容，該自舉電容的作用是在Q(N)為高電平時(shí)，存儲(chǔ)上拉晶體管T21柵源端的電壓，當(dāng)G(N)輸出高電平的行掃描信號(hào)后，自舉電容可以二次抬升上拉晶體管T21的柵極的電位，以保證上拉晶體管T21可靠地開啟與輸出行掃描信號(hào)。在完成本行的掃描時(shí)序后，G(N)輸出低電平，并在其他行進(jìn)行掃描的時(shí)候一直維持這個(gè)低電平。

下拉單元240用于在第一時(shí)間將上拉晶體管T21的源極電位和柵極電位拉低為低電位，即關(guān)閉行掃描信號(hào)G(N)。如圖2所示，下拉單元240包括下拉晶體管T31和下拉晶體管T41。其中，T31用于下拉行掃描信號(hào)G(N)的電位，T31的漏極與上拉單元220的行掃描信號(hào)輸出端耦接，即作用于第N行水平掃描線。T41用于下拉掃描控制信號(hào)Q(N)，以便關(guān)閉上拉晶體管T21。T41的漏極與上拉單元220的控制信號(hào)輸入端耦接。T31與T41的柵極耦接在一起，并與第N+1行的水平掃描線G(N+1)相連接，即接收接后一級(jí)GOA驅(qū)動(dòng)單元的行掃描信號(hào)G(N+1)，由下一行的有效的行掃描信號(hào)控制本行行掃描信號(hào)的關(guān)閉，實(shí)現(xiàn)逐行掃描。T31與T41的源極共同耦接于直流低電平VSS。

當(dāng)后一級(jí)的行掃描信號(hào)G(N+1)回到低電平后，將不能維持G(N)和Q(N)的低電平，因此，在GOA驅(qū)動(dòng)單元中，采用下拉維持單元250將G(N)和Q(N)維持(Holding)在關(guān)閉狀態(tài)(即負(fù)電位)。

如圖2所示，下拉維持單元250中的鏡像電路結(jié)構(gòu)由橋接晶體管T55連接。具體的，T55的源極(或漏極)與左邊的鏡像電路結(jié)構(gòu)耦接于P(N)點(diǎn)，T55的漏極(或源極)與右邊的鏡像電路結(jié)構(gòu)耦接于K(N)點(diǎn)。左右電路結(jié)構(gòu)相對(duì)于T55鏡像對(duì)稱。T55的柵極接于上拉單元220的控制信號(hào)輸入端，即由掃描控制信號(hào)Q(N)控制。工作時(shí)，左右的鏡像電路結(jié)構(gòu)交替工作，能夠有效減少晶體管處于直流信號(hào)作用時(shí)的時(shí)間，進(jìn)而降低直流應(yīng)力的影響，避免由于直流應(yīng)力所導(dǎo)致的晶體管的失效，提高了整個(gè)GOA驅(qū)動(dòng)單元(GOA驅(qū)動(dòng)電路)的可靠性。

如圖2所示，鏡像電路結(jié)構(gòu)包括第一下拉晶體管T42和第二下拉晶體管T43。T42的柵極與T55的源極(或漏極)耦接，T43的柵極與T55的漏極(或源極)耦接，T42和T43的漏極共同耦接于上拉單元220的控制信號(hào)輸入端，用于維持上拉單元220的控制信號(hào)輸入端的關(guān)態(tài)電壓。鏡像電路結(jié)構(gòu)還包括第三下拉晶體管T32和第四下拉晶體管T33，T32的柵極與T55的源極(或漏極)耦接，T33的柵極與T55的漏極(或源極)耦接，T32和T33的漏極共同耦接于上拉單元220的行掃描信號(hào)輸出端，用于維持上拉單元220的行掃描信號(hào)輸出端的關(guān)態(tài)電壓。

進(jìn)一步地，如圖2所示，鏡像電路結(jié)構(gòu)包括用于維持第一下拉晶體管T42和第三下拉晶體管T32柵極關(guān)態(tài)電壓的第五下拉晶體管T56，以及用于維持第二下拉晶體管T43和第四下拉晶體管T33柵極關(guān)態(tài)電壓的第六下拉晶體管T66。其中，第五下拉晶體管T56的漏極與第一下拉晶體管T42和第三下拉晶體管T32的柵極耦接，第六下拉晶體管T66的漏極與第二下拉晶體管T43和第四下拉晶體管T33的柵極耦接，T56和T66的柵極共同耦接于上拉單元220的控制信號(hào)輸入端，即由掃描控制信號(hào)Q(N)控制。各下拉晶體管的源極均耦接于第一下拉電壓，即直流低電壓VSS。

協(xié)調(diào)兩個(gè)鏡像電路結(jié)構(gòu)交替工作由第一交替控制電路和第二交替控制電路完成。如圖2所示，第一交替控制電路包括，晶體管T51，其柵極和漏極耦接在一起，用于接收第一交替控制信號(hào)LC1。晶體管T53，其柵極和漏極分別與晶體管T51的源極和漏極耦接。晶體管T54，其漏極和源極分別與晶體管T53的漏極和源極耦接，其柵極用于接收第二交替控制信號(hào)LC2。晶體管T52，其漏極與晶體管T53的柵極耦接，其柵極和源極分別與下拉晶體管T56的柵極和源極耦接。

第二交替控制電路具有與第一交替控制電路鏡像的結(jié)構(gòu)，不再贅述。且其第一交替控制信號(hào)與第二交替控制信號(hào)的輸入端互換，如圖2所示。

第一交替控制信號(hào)LC1與第二交替控制信號(hào)LC2交替為高電平和低電平以控制鏡像電路結(jié)構(gòu)的交替工作，下面結(jié)合圖2的工作時(shí)序圖說(shuō)明上述工作過(guò)程。

圖3給出了第N級(jí)驅(qū)動(dòng)單元的各信號(hào)波形圖，當(dāng)將多級(jí)驅(qū)動(dòng)單元級(jí)聯(lián)構(gòu)成GOA驅(qū)動(dòng)電路時(shí)，為了減輕GOA驅(qū)動(dòng)電路的負(fù)載，提高驅(qū)動(dòng)能力，一般采用多個(gè)掃描時(shí)鐘信號(hào)聯(lián)合驅(qū)動(dòng)。圖3中的實(shí)施例以兩個(gè)掃描時(shí)鐘信號(hào)CK和XCK為例進(jìn)行說(shuō)明，CK和XCK頻率相等、相位相反，隔行輸入至各GOA驅(qū)動(dòng)單元的上拉單元220的時(shí)鐘信號(hào)輸入端。需要注意的是，在圖2中未示出時(shí)鐘信號(hào)CK，CK連接于第N-1級(jí)驅(qū)動(dòng)單元。

STV是GOA驅(qū)動(dòng)電路的行掃描觸發(fā)信號(hào)，作用于GOA驅(qū)動(dòng)電路的第1級(jí)驅(qū)動(dòng)單元。在某個(gè)CK時(shí)鐘信號(hào)的高電平期間，第N-1級(jí)驅(qū)動(dòng)單元輸出有效的行掃描信號(hào)G(N-1)和下傳信號(hào)ST(N-1)，第N級(jí)驅(qū)動(dòng)單元的上拉控制晶體管T11即被開啟，掃描控制信號(hào)Q(N)達(dá)到第一電壓值，該第一電壓值能夠開啟第N級(jí)驅(qū)動(dòng)單元的上拉晶體管T21和下傳晶體管T22。

T21和T22開啟后，當(dāng)XCK時(shí)鐘信號(hào)的高電平到達(dá)時(shí)，行掃描信號(hào)G(N)和下傳信號(hào)ST(N)同時(shí)輸出XCK的高電平，在對(duì)第N行像素進(jìn)行行掃描的同時(shí)，第N+1級(jí)驅(qū)動(dòng)單元的上拉控制晶體管接收到G(N)和ST(N)的高電平，當(dāng)下一行的行掃描信號(hào)G(N+1)為高電平后，第N級(jí)驅(qū)動(dòng)單元的下拉晶體管T31和T41被開啟，進(jìn)而將G(N)和Q(N)拉低為低電平，關(guān)閉第N行像素的掃描。當(dāng)G(N+1)回復(fù)到低電平后，G(N)和Q(N)的低電平由下拉維持單元250維持。

下拉維持單元250在Q(N)為高電平時(shí)不開啟任何下拉晶體管(T42、T43、T32和T33)，以保證驅(qū)動(dòng)單元的正常掃描。在Q(N)為低電平后，啟動(dòng)一側(cè)的鏡像電路結(jié)構(gòu)維持G(N)和Q(N)的低電平。

現(xiàn)有技術(shù)中的下拉維持單元150如圖1所示，使LC1為高電平，LC2為低電平。當(dāng)Q(N)為高電平時(shí)，T52和T62被開啟。其中，由于T52被開啟，因此拉低T53的柵極(即T51的源極)電壓，在LC1高電平的作用下，T51被開啟，在T51開啟后，T53的柵極電壓被調(diào)整為T51和T52的導(dǎo)通電阻在壓差為L(zhǎng)C1-VSS的分壓值。T53的柵極電壓會(huì)升高，且有可能升高到使T53開啟。

另一側(cè)，在LC1和LC2的作用下，T64開啟，開啟后拉低K(N)點(diǎn)的電位，因此T55開啟。在T53、T55和T64均開啟的情況下，P(N)和K(N)的電位為T53、T55和T64三個(gè)晶體管的導(dǎo)通電阻在壓差為L(zhǎng)C1-LC2的分壓值，且P(N)點(diǎn)電位高于K(N)點(diǎn)電位。因此P(N)和K(N)的電位不一定均處于T42、T32和T43、T33的最佳關(guān)態(tài)電壓處，從而可能造成T42、T32或者T43、T33的漏電流較大，嚴(yán)重者還有可能導(dǎo)致T42和T32開啟，使得Q(N)的維持(Holding)能力不夠，從而影響了輸出信號(hào)。特別是針對(duì)于大尺寸面板的GOA驅(qū)動(dòng)電路，為了減輕驅(qū)動(dòng)電路的負(fù)載，會(huì)設(shè)計(jì)1傳3、或1傳4等信號(hào)的傳輸，這就要求Q(N)點(diǎn)維持3～4行時(shí)間的開啟狀態(tài)，對(duì)其Holding能力要求更高。

本發(fā)明實(shí)施例中的下拉維持單元250解決了上述問(wèn)題，如圖2所示，當(dāng)Q(N)為高電平時(shí)，T56和T66也同時(shí)被開啟，其中，T56開啟后將P(N)點(diǎn)的電位拉低至低電壓，T66開啟后將K(N)點(diǎn)的電位拉低至低電壓，這樣就可以使得T42和T43以及T32和T33均處于可靠的關(guān)閉狀態(tài)以保證輸出，提高Q(N)點(diǎn)的Holding能力。此時(shí)即使T53在T51和T52的分壓下開啟了，P(N)點(diǎn)的電位仍然可以在T56的作用下下拉至較低的電位，K(N)點(diǎn)的電位仍然可以在T66的作用下下拉至較低的電位，即P(N)點(diǎn)和K(N)點(diǎn)的電位不再僅由T53、T55和T64的分壓決定，本實(shí)施例能夠顯著地增加其GOA驅(qū)動(dòng)電路的可靠性。

在本發(fā)明的實(shí)施例中，P(N)點(diǎn)和K(N)點(diǎn)被拉低至同一低電位，因此可以將該下拉的電位設(shè)計(jì)成T42、T32和T43、T33的最佳關(guān)態(tài)電壓，可最大程度上降低其漏電流，保證其Q(N)點(diǎn)的電位Holding能力。

在其他的實(shí)施例中，可以將下拉晶體管T56和T66的源極耦接于一不同于第一下拉電壓的第二下拉電壓，如圖4所示。其中，T42和T43以及T32和T33仍耦接于原第一下拉電壓(在圖4中以VSS1表示)，T52和T62以及T56和T66耦接于第二下拉電壓VSS2。通過(guò)調(diào)節(jié)VSS2的信號(hào)電壓值，同時(shí)將P(N)和K(N)的電位拉至更低位。當(dāng)設(shè)計(jì)生產(chǎn)的液晶面板由于制程變異等原因未通過(guò)信賴性驗(yàn)證等要求時(shí)，可以通過(guò)重新調(diào)整VSS1以及VSS2的電壓值來(lái)進(jìn)行重新設(shè)計(jì)，即只需通過(guò)PCB電路板上的調(diào)整即可使液晶面板達(dá)到測(cè)試要求，而不需要重新設(shè)計(jì)GOA電路。因此，本實(shí)施例能夠增加設(shè)計(jì)自由度，更大程度上增加GOA電路的自調(diào)節(jié)能力。

本發(fā)明實(shí)施例的GOA驅(qū)動(dòng)單元具有較強(qiáng)的自修復(fù)能力，具體體現(xiàn)在，當(dāng)橋接晶體管T55發(fā)生斷路或短路時(shí)，驅(qū)動(dòng)單元仍能正常工作以完成設(shè)計(jì)的功能，下面結(jié)合圖5a和圖5b進(jìn)行說(shuō)明。

圖5a為當(dāng)橋接晶體管T55發(fā)生斷路時(shí)的電路結(jié)構(gòu)示意圖，如圖所示，使LC1為高電平，LC2為低電平。當(dāng)Q(N)為高電平時(shí)，T52和T62以及T56和T66同時(shí)被開啟。T56和T66可以分別將P(N)點(diǎn)和K(N)點(diǎn)拉低為低電平，使得T42和T43以及T32和T33均處于關(guān)閉狀態(tài)，保證驅(qū)動(dòng)單元的正常輸出。當(dāng)Q(N)為低電平時(shí)，T52和T62以及T56和T66同時(shí)關(guān)閉，由于T51的開啟，使得T53的柵極的電位逐漸升高，當(dāng)該電位升至T53的開啟電壓后，T53被開啟，進(jìn)而P(N)點(diǎn)的電位被拉升至高電平，T42和T32被開啟，T42和T32開啟后會(huì)拉低掃描控制信號(hào)Q(N)點(diǎn)和行掃描信號(hào)G(N)點(diǎn)的高電壓值。

而另一側(cè)，由于T66關(guān)閉，T64仍處于開啟狀態(tài)，因此K(N)點(diǎn)的電壓經(jīng)過(guò)調(diào)整仍然保持為低電平，即T32和T33仍處于關(guān)閉的非工作狀態(tài)?？梢钥闯?，當(dāng)橋接晶體管T55發(fā)生斷路時(shí)，該實(shí)施例的驅(qū)動(dòng)單元仍可以正常工作，即具有自修復(fù)能力。

進(jìn)一步地，如圖5a所示的電路能夠完成原實(shí)施例的電路功能，因此可以將圖5a所示的電路直接應(yīng)用為實(shí)施例以解決GOA驅(qū)動(dòng)電路中關(guān)鍵電路節(jié)點(diǎn)電壓不穩(wěn)定的問(wèn)題的。容易理解的是，還可以將直流低電壓VSS1和VSS2合并為一個(gè)電壓VSS，雖然犧牲了一定的設(shè)計(jì)自由度，但可以簡(jiǎn)化布線。

圖5b為當(dāng)橋接晶體管T55發(fā)生短路時(shí)的電路結(jié)構(gòu)示意圖，如圖所示，圖中虛線表示T55發(fā)生了短路，P(N)和K(N)相當(dāng)于連接在一起，利用對(duì)圖5a所采用的分析過(guò)程可知(不再贅述)，本實(shí)施例的驅(qū)動(dòng)單元發(fā)生短路時(shí)鏡像電路結(jié)構(gòu)仍然能夠完成設(shè)計(jì)功能，表現(xiàn)出一定的自修復(fù)能力。但左右的鏡像電路結(jié)構(gòu)同時(shí)工作，即不再具備交替工作的能力。

本發(fā)明實(shí)施例的GOA驅(qū)動(dòng)單元，通過(guò)優(yōu)化GOA驅(qū)動(dòng)單元的電路結(jié)構(gòu)，能夠可靠地穩(wěn)定電路中關(guān)鍵電路節(jié)點(diǎn)的電壓，提高電路的信號(hào)輸出能力。同時(shí)具有一定的自修復(fù)能力。進(jìn)而提高GOA面板良率，改善GOA面板顯示品質(zhì)。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。