專利名稱：顯示器驅(qū)動設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由內(nèi)裝式微處理器操作的電子裝置中的顯示器驅(qū)動設(shè)備，更具體地涉及具有用于存儲顯示數(shù)據(jù)的顯示存儲器的顯示器驅(qū)動器。
在傳統(tǒng)的電子數(shù)據(jù)庫中，設(shè)置了諸如一個鍵輸入部分及顯示部分。事先通過鍵操作輸入并存儲在一個半導體存儲器中的地址數(shù)據(jù)與表格數(shù)據(jù)在需要時讀出并顯示在顯示部分上。
通常，在這種電子設(shè)備中采用一個液晶顯示單元作為其顯示部分。將存儲在用作顯示存儲器的一個RAM(隨機存取存儲器)中的顯示數(shù)據(jù)讀出并輸入到顯示部分，下面是一個例子。具體地說，假定采用了一個8位數(shù)據(jù)處理微處理器，而液晶顯示單元是由160點高×128點寬構(gòu)成的，這時，在連接在它們上面的是一條8位的數(shù)據(jù)總線并且顯示數(shù)據(jù)是從RAM傳送的時，為了在水平方向上傳送一行顯示數(shù)據(jù)，必需重復啟動16次8位數(shù)據(jù)讀出操作。
然而，如上所述地重復啟動從顯示器存儲器讀出8位的過程，讀出全部顯示數(shù)據(jù)要占用很長的時間，并且由于必須啟動大量的存儲器存取而耗費大量的電力。
本發(fā)明是為了消除上述缺點而構(gòu)思的，本發(fā)明的一個目的為提供一種顯示設(shè)備，該設(shè)備能減少顯示數(shù)據(jù)讀出時間及電力消耗。
根據(jù)本發(fā)明的一個方面，提供了通過有選擇地驅(qū)動一組公共電極及一組段電極而啟動顯示操作的液晶顯示面板的一種段驅(qū)動電路，包括用于存儲在液晶顯示面板上顯示的顯示數(shù)據(jù)的一個顯示存儲器;具有一個用于存儲顯示存儲器的數(shù)據(jù)寫入地址數(shù)據(jù)的寫入地址寄存器及一個用于存儲數(shù)據(jù)讀出地址數(shù)據(jù)的讀出地址寄存器的地址數(shù)據(jù)存儲器;用于根據(jù)存儲在寫入地址寄存器中的地址數(shù)據(jù)將數(shù)據(jù)寫入顯示存儲器的一個數(shù)據(jù)寫入電路;用于根據(jù)存儲在讀出地址寄存器中的地址數(shù)據(jù)，一次性從顯示存儲器中讀出要提供給段電極組的一行用于一個公共電極的顯示數(shù)據(jù)的一個數(shù)據(jù)讀出電路;用于以并行方式傳送從顯示存儲器中讀出的一行顯示數(shù)據(jù)的一條總線;連接在該總線上的一個段數(shù)據(jù)存儲器，用于存儲由該數(shù)據(jù)讀出電路讀出的一行顯示數(shù)據(jù);以及一個段信號生成電路，用于根據(jù)存儲在該段數(shù)據(jù)存儲器中的顯示數(shù)據(jù)驅(qū)動該段電極組。
根據(jù)本發(fā)明的另一方面，提供了用一個X地址與Y地址指定的一個存儲區(qū)的一種顯示數(shù)據(jù)存儲設(shè)備，包括可以用X地址指定的、用于存儲顯示數(shù)據(jù)的若干數(shù)目的一組存儲器;用于以X地址與Y地址指定多個存儲器之一并將數(shù)據(jù)寫入該指定的存儲器的寫入裝置;以及用于以Y地址指定所有的多個存儲器以同時讀出數(shù)據(jù)的讀出裝置。
根據(jù)本發(fā)明的又另一個方面，提供了具有一個液晶顯示器的一種電子設(shè)備，包括一塊具有分成多個區(qū)的一個顯示區(qū)的顯示點陣型液晶顯示面板;一個用于以驅(qū)動該液晶顯示面板的一個公共電極的公共驅(qū)動器;用于各分顯示區(qū)并且具有用于存儲顯示區(qū)上的顯示數(shù)據(jù)的顯示存儲器，并用于驅(qū)動液晶顯示面板的段電極的多個段驅(qū)動器;用于控制該電子設(shè)備的操作的一個控制設(shè)備;以及用于將該控制設(shè)備連接到段驅(qū)動器上的一條連接總線;其中該控制設(shè)備包括用于將段驅(qū)動器的顯示存儲器的地址數(shù)據(jù)及存儲在顯示存儲器中的顯示數(shù)據(jù)傳輸給連接總線的傳輸裝置;以及各段驅(qū)動器包括用于根據(jù)經(jīng)由連接總線傳輸?shù)牡刂窋?shù)據(jù)判定該段驅(qū)動器本身是否被選中的判定裝置，及用于當它判定該段驅(qū)動器本身被選中時將所傳輸?shù)娘@示數(shù)據(jù)寫入一個對應的地址單元的寫入裝置。
本發(fā)明的其它目的與優(yōu)點將在下面的說明中提出，并且部分地從說明中是顯而易見的，或者是可以通過實踐本發(fā)明而理解的。本發(fā)明的目的與優(yōu)點可以利用所附的權(quán)利要求書中所特別指出的手段及組合實現(xiàn)與獲得。
結(jié)合在此并構(gòu)成本說明書的一部分的附圖例示了本發(fā)明的一個當前較佳實施例，并且結(jié)合上面給出的一般性說明及下面給出的較佳實施例的詳細說明，起到說明本發(fā)明的原理的作用。
圖1為展示根據(jù)本發(fā)明的一個實施例的具有一個顯示設(shè)備的電子設(shè)備的構(gòu)造的外觀圖;
圖2為展示圖1中的電子設(shè)備的電子電路的構(gòu)造的方框圖;
圖3為展示圖1中的電子設(shè)備的一個液晶顯示部分的一個段驅(qū)動器的電路構(gòu)造的方框圖;
圖4為展示將數(shù)據(jù)寫入圖3中的段驅(qū)動器中的一個顯示RAM所必需的寫入地址數(shù)據(jù)的結(jié)構(gòu)的示圖;
圖5為展示圖3中的段驅(qū)動器中的一個地址寄存器的構(gòu)造的示圖;
圖6為展示圖3中的段驅(qū)動器中的顯示RAM的外部構(gòu)造的電路圖;
圖7 為例示該電子設(shè)備的段驅(qū)動器中的顯示R A M的顯示數(shù)據(jù)寫入操作的流程圖；以及圖8 為展示電子設(shè)備的段驅(qū)動器中的顯示數(shù)據(jù)組合操作的流程圖。
下面參照


本發(fā)明的一個實施例。
圖1 為展示裝有本發(fā)明的顯示設(shè)備的一種稱作個人數(shù)字助手 (P D A)的電子設(shè)備的構(gòu)造的外觀圖。在圖1中， (A) 為一正視圖， (B)為一右側(cè)視圖； (C)為一左側(cè)視圖， (D) 為一府視平面圖，而 (E)則為一仰視圖。
在P D A主體11 的正面中心部位上，布置了一個3 2 0 點高×2 5 6點寬的液晶顯示部分12。各種控制鍵13，諸如在登記/讀出表格數(shù)據(jù)時操作一個“數(shù)據(jù)本” (D a t a B o o k )鍵、在登記/讀出地址數(shù)據(jù)時操作的一個“地址本” (A d r s B o o k)鍵、在設(shè)定鍵輸入模式時操作的“鍵盤” (K e y B o a r d )鍵，在主體11的正面下方部位上沿液晶顯示部分12的下緣配置。液晶顯示部分12與控制鍵13的表面覆蓋有一塊透明的觸摸板14 。根據(jù)各種設(shè)定狀態(tài)模式，諸如數(shù)據(jù)的輸入、指定與選擇，可以通過將一支觸筆(未示出)對準接觸在觸摸板1 4加以啟動。
在P D A 主體1 1的正面下方部位上，布置有用于移動顯示在液晶顯示部分1 2上的光標的操作的一個光標鍵15 及操作接鈕 (A/B)16a、16b。
在P D A主體11的右側(cè)表面上，設(shè)置有用于開/關(guān)電源操作的一個電源開關(guān)17、用于調(diào)節(jié)液晶顯示部分12上的反差的操作的一個顯示反差量旋鈕18、及用于調(diào)節(jié)為報告P D A主體11的操作的狀態(tài)而生的電子聲音的音量的操作的一個音量旋鈕19。
在P D A主體11的左側(cè)表面上，設(shè)置有容許與諸如用作外部擴展存儲器的一個RAM (隨機存取存儲器)卡及用于存儲應用程序的一個R O M (只讀存儲器)卡這樣的I C (集成電路)卡相連的一個I C卡插入槽，以及容許與諸如一臺個人計算機這樣的一個外部信息設(shè)備相連的一個R S - 232 C連接器21。
在P D A主體11的上側(cè)表面上，設(shè)置有用于以紅外線光學通信啟動與外部信息處理設(shè)備之間的數(shù)據(jù)通信的一個光學通信光發(fā)送/接受部分22。在主體11的下部表面上形成一個用于接納一支用于觸動觸摸板14的觸筆(未示出)的觸筆插入槽23。
圖2 為展示P D A的電子電路的構(gòu)造的方框圖。電子電路中包含一個用于控制各電路部分的操作的中央處理單元(X86 C P U)24a，一個用于控制觸摸板14中的鍵操作信號的輸入處理的鍵控制器(K C U)25，一個用于根據(jù)提供給主控設(shè)備24的晶體振蕩信號(X T A L)33啟動計時操作的時鐘發(fā)生器(C G)26，一個用于控制串行數(shù)據(jù)的輸入/輸出的串行輸入/輸出部分(S I O)27，一個用于控制并行數(shù)據(jù)的輸入/輸出的并行輸入/輸出部分(P I O)28，一個用于控制對ROM(8Mb i t ×4)34及P S -RAM(4 Mb i t ×2)34的數(shù)據(jù)存取的存儲器控制器(MCU)29，一個用于計數(shù)與栓測來自中央處理單元24a的數(shù)據(jù)的一個預置的時間間隔的流逝時間的計時器控制器(T C U)30，一個用于控制諸如一個鍵輸入信號這樣的中斷信號的輸入處理的中斷控制器(I C U)31，以及一個用于控制液晶顯示部分12的顯示定時的液晶定時控制器(LCTC)32。
在液晶定時控制器32中設(shè)置有一個256字節(jié)的RAM32a，在RAM32a中寫入有諸如光標、圖形或符號等要與液晶顯示部分12的顯示數(shù)據(jù)相組合的圖象數(shù)據(jù)。
在ROM34中事先存儲有一個用于控制PDA電路的操作的系統(tǒng)程序及用于各種設(shè)定模式的應用程序。
PS－RAM35是一個偽靜態(tài)的RAM，其中設(shè)置有用于存儲顯示數(shù)據(jù)的一個VRAM(視頻存儲器)。在RAM中存儲有足夠的用戶登記的地址數(shù)據(jù)及信息數(shù)據(jù)。
主控設(shè)備(MPU)24經(jīng)由接口36連接在RS－232連接器21上，且設(shè)置在光學通信光發(fā)送／接收部分22中的一個紅外光電晶體管22a經(jīng)由適配器22b及接口36連接在主控設(shè)備24上。
再者，PDA的電子電路中包括一個由門陣列構(gòu)成的電壓轉(zhuǎn)換部分37，使之能在5伏上工作的觸摸板14、IC卡連接器20a與用于發(fā)生電子聲音的LSI(大規(guī)模集成電路)38以及在3伏上工作的主控設(shè)備24之間傳送輸入／輸出數(shù)據(jù)。
液晶顯示部分12分成第一至第四顯示部分12a至12d，各具有160點高×128點寬的一個區(qū)域。即，液晶顯示部分12的公共信號電極121分成上下兩個部分，并且上下兩部分中每一部分的160條公共線是由一個第一公共驅(qū)動器(COM1)39及一個第二公共驅(qū)動器(COM2)40共同驅(qū)動的，各驅(qū)動器輸出80個公共信號。
段信號電極122分成兩個部分，并且128條段線分別由對應于第一至第四顯示部分12a至12d的第一段驅(qū)動器(SEG1)41至第四段驅(qū)動器(SEG4)44驅(qū)動。
將來自主控設(shè)備24的液晶定時控制器32的定時信號與顯示數(shù)據(jù)提供給液晶顯示部分12的公共驅(qū)動器39、40及段驅(qū)動器41至44。
將觸摸板14的觸摸操作信號作為一個中斷信號提供給主控設(shè)備24的中斷控制器31，并將表示觸摸位置的模擬數(shù)據(jù)用一個A／D轉(zhuǎn)換器45轉(zhuǎn)換成十位的數(shù)字數(shù)據(jù)并輸出到主控設(shè)備24的鍵控制器24。
即，在液晶顯示部分12中，當?shù)谝恢恋谒娘@示部分12a至12d中的第一公共線被第一公共驅(qū)動器39驅(qū)動時，段線是根據(jù)存儲在段驅(qū)動器41至44中的第一水平行的顯示數(shù)據(jù)驅(qū)動的。
此后，第二、第三及以后的公共線順序地受到驅(qū)動，從而得以以并行的方式同時驅(qū)動對應于液晶顯示部分12的上面一半的第一與第二顯示部分12a、12b中的160條公共線以及對應于液晶顯示部分12的下面一半的第三與第四顯示部分12c、12d中160條公共線。顯示圖象的全部顯示數(shù)據(jù)得以顯示。
段驅(qū)動電路圖3為展示PDA的液晶顯示部分12的第一段驅(qū)動器41的電路構(gòu)造的方框圖。第二段驅(qū)動器42至第四段驅(qū)動器44中每一個具有與第一段驅(qū)動器41相同的構(gòu)造，從而省略它們的說明。
第一段驅(qū)動器41具有一個顯示RAM46，它能存儲要在對應于其自身的顯示區(qū)的第一顯示部分12a上顯示的160點高×128點寬的顯示數(shù)據(jù)。
顯示RAM46的地址數(shù)據(jù)與顯示數(shù)據(jù)是以一種分時技術(shù)從主控器24的液晶定時控制器32經(jīng)由一條8位數(shù)據(jù)總線55(D0至D7)提供的。經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供的地址數(shù)據(jù)存儲在地址寄存器47中。地址寄存器47的內(nèi)容經(jīng)由選擇器48提供給RAM46的地址端口。再者，傳輸?shù)娘@示數(shù)據(jù)經(jīng)由位組合電路49提供給RAM46的輸入端口。
圖4為展示將數(shù)據(jù)寫入PDA的段驅(qū)動器中的顯示RAM46中所必需的寫入地址數(shù)據(jù)的結(jié)構(gòu)的示圖。在地址數(shù)據(jù)的高位第12至14位位置中設(shè)置三位驅(qū)動器選擇數(shù)據(jù)，在其第8至11位位置中央設(shè)置四位X地址，并在其第0至第7位位置中設(shè)置8位Y地址。用于指定第一至第四段驅(qū)動器之一的三位驅(qū)動器選擇數(shù)據(jù)是與地址數(shù)據(jù)一起從數(shù)據(jù)總線55(D0至D7)提供的。例如，如果驅(qū)動器選擇數(shù)據(jù)為“000”，便選擇第一段驅(qū)動器41。如果驅(qū)動器選擇數(shù)據(jù)為“001”，則選擇第二段驅(qū)動器42。如果驅(qū)動器選擇數(shù)據(jù)為“010”，則選擇第三段驅(qū)動器43。如果驅(qū)動器選擇數(shù)據(jù)為“100”，則選擇第四段驅(qū)動器44。由于顯示數(shù)據(jù)是每次8位經(jīng)由數(shù)據(jù)總線55(D0至D7)提供的，顯示數(shù)據(jù)必須寫入RAM46中16次才能準備水平方向(X方向)上的128位。因此X地址是用四位地址數(shù)據(jù)指定的。再者，Y地址是由能夠指定與垂直方向(Y方向)上的160位相適應的256個地址的8位地址數(shù)據(jù)指定的。即，全部數(shù)據(jù)寫入地址數(shù)據(jù)是由15位構(gòu)成的。當從MPU24經(jīng)由數(shù)據(jù)總線55(D0至D7)提供寫入地址數(shù)據(jù)時，該地址數(shù)據(jù)是在兩個獨立的周期中每次8位提供的。
圖5為展示PDA的段驅(qū)動器中的地址寄存器47的構(gòu)造的示圖。地址寄存器47中包含一個X寄存器47a、Y寄存器47b、D寄存器47c及及Z寄存器47d。X寄存器47a與Y寄存器47b用作寫入地址寄存器，它存儲用于寫入顯示數(shù)據(jù)的寫入地址數(shù)據(jù)。D寄存器47c保存用于從顯示RAM46讀出顯示數(shù)據(jù)的Y地址數(shù)據(jù)。各寄存器的值由一個加1電路(增加1電路)50順序地增加。因此，各寄存器可用作地址計數(shù)器。Z寄存器47d用作顯示鎖存選擇寄存器，在將從顯示RAM46中讀出到對應于各條段線的顯示鎖存電路51a至51o的一部分顯示數(shù)據(jù)提交給組合處理時，這一寄存器保存用于指定鎖存電路51a至51o中之一的地址數(shù)據(jù)。
在顯示數(shù)據(jù)的寫入過程中，存儲在地址寄存器47的X寄存器47a與Y寄存器47b中的寫入地址數(shù)據(jù)經(jīng)由各7位總線56與8位總線57傳送到地址選擇器48。在顯示數(shù)據(jù)的讀出過程中，存在D寄存器47c中的讀出Y地址數(shù)據(jù)經(jīng)由8位總線57傳送到地址選擇器48。再者，在顯示數(shù)據(jù)的組合過程中，指定用于組合保持在地址寄存器47的Z寄存器47d中的顯示數(shù)據(jù)的鎖存電路的地址數(shù)據(jù)經(jīng)由7位數(shù)據(jù)總線58傳送到一個解碼器52。
指定與從LCTC32經(jīng)由8位總線55(D0至D7)提供的組合數(shù)據(jù)相對應的段驅(qū)動器的驅(qū)動器選擇數(shù)據(jù)設(shè)置在保持在Z寄存器47d中的組合顯示鎖存選擇數(shù)據(jù)中的高三位位置中。將顯示鎖存電路51a至51o之一指定為顯示數(shù)據(jù)的組合目的地的4位組合位置地址數(shù)據(jù)設(shè)置在鎖存選擇數(shù)據(jù)的低4位位置中。
在顯示數(shù)據(jù)的寫入過程中，在地址選擇器48輸出的寫入地址數(shù)據(jù)中的3位驅(qū)動器選擇數(shù)據(jù)是提供給一個定時／模式解碼器53的，而4位X地址與8位Y地址數(shù)據(jù)是提供給顯示RAM46的一個地址端口(A0至A11)的。在定時／模式解碼器53中，將驅(qū)動器選擇數(shù)據(jù)與標識碼(在第一段驅(qū)動器41中為“000”)進行比較，這些標識碼是在輸入端(DC0)至(DC2)中事先設(shè)定的并且是段驅(qū)動器所固有的。然后檢驗驅(qū)動器選擇數(shù)據(jù)與標識碼之間是否吻合。
如果在定時／模式解碼器53中判定了標識碼與驅(qū)動器選擇數(shù)據(jù)之間的吻合，則將一個寫啟動信號WE輸出到顯示RAM46，并使從地址選擇器48提供給地址端口(A0至A11)的寫入X與Y地址有效。
再者，在讀出顯示數(shù)據(jù)時，地址選擇器48將來自D寄存器47c的8位讀出Y地址提供給顯示RAM46的地址端口(A0至A11)。在這一情況中，從定時／模式解碼器53輸出一個用于同時讀出水平方向(X方向)上的一行顯示數(shù)據(jù)的一個批讀出信號“a”或者用于每次8位讀出顯示數(shù)據(jù)的一個分部讀出信號“b”兩者之一。批讀出信號“a”是提供給顯示RAM46的一個128位批輸出端口(O128)的。分部讀出信號“b”是提供給顯示RAM46的8位輸出端口(O)的。從顯示RAM46的批輸出端口(O128)讀出的一個水平行的128位顯示數(shù)據(jù)是通過一條128位總線59傳送的，并且每次8位地分配給及存儲在顯示鎖存電路51a至51o中。從顯示RAM46的輸出端口(O)讀出的8位顯示數(shù)據(jù)是通過一條8位總線60傳送給位組合電路49的。
段驅(qū)動器41的地址選擇器48是設(shè)計成允許經(jīng)由15位總線61(A0至A14)將地址數(shù)據(jù)直接輸入到顯示RAM46，以便與采用另一個MPU的情況相適應。在這一情況中，用一個切換信號EXTSEL來判定RAM地址數(shù)據(jù)是經(jīng)由地址寄存器47還是經(jīng)由15位總線61(A0至A14)輸入的。在本實施例中，不采用15位總線61。
位組合電路49啟動經(jīng)由數(shù)據(jù)總線提供的顯示數(shù)據(jù)的傳遞／傳送處理或者組合／傳送處理。組合處理的(AND、OR、EXOR)一個指定規(guī)定信號根據(jù)來自MPU24的指令由定時／模式解碼器53提供。在顯示數(shù)據(jù)的寫入過程中，位組合電路49傳遞與傳送顯示數(shù)據(jù)，這些數(shù)據(jù)是以每次8位由MPU24經(jīng)由8位數(shù)據(jù)總線55(D0至D7)順序地向顯示RAM46的輸入端口(I)提供的。再有，在顯示數(shù)據(jù)在顯示屏上的組合過程中，由MPU24經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供的組合數(shù)據(jù)與8位顯示數(shù)據(jù)組合，這些數(shù)據(jù)是有選擇地通過一條8位總線62從顯示鎖存電路51a至51o中之一中讀出的，然后通過一條8位總線63送回顯示鎖存電路51a至51o中的同一個中。
在重寫存儲在顯示RAM46中的顯示數(shù)據(jù)的組合過程的情況中，由位組合電路49組合從顯示RAM46的輸出端口(O)讀出的8位顯示數(shù)據(jù)及由MPU24提供的組合數(shù)據(jù)，然后將其傳送給顯示RAM46的輸入端口(I)。
在顯示屏上組合顯示數(shù)據(jù)的過程中，解碼器52判定保持在地址寄存器47的Z寄存器47d中的高三位驅(qū)動器選擇數(shù)據(jù)與預先作為(DC0)至(DC2)設(shè)定的并且是該段驅(qū)動器所固有的驅(qū)動器標識碼(在第一段驅(qū)動器41中為“000”)之間的吻合／不吻合。當判定結(jié)果指明吻合時，則解碼保持在Z寄存器47d中的低四位組合鎖存位置地址數(shù)據(jù)，并指定顯示鎖存電路51a至51o之一作為顯示數(shù)據(jù)的組合目的地，并輸出其鎖存位置指定信號S0至S15。因此，例如如果從解碼器52輸出鎖存指定信號S0并指定與一行顯示數(shù)據(jù)的第0至第7位相對應的顯示鎖存電路51a作為顯示數(shù)據(jù)的組合目的地，則將保持在顯示鎖存電路51a中的8位顯示數(shù)據(jù)通過8位總線62傳送到位組合電路49，并與經(jīng)由8位數(shù)據(jù)總線55(D0至D7)傳送的組合數(shù)據(jù)組合，然后傳送給顯示鎖存電路51a并存儲在那里。
在本例中，各顯示鎖存電路51a至51o具有第一與第二鎖存部分L1、L2，從顯示RAM46的并行讀出端口(O128)讀出的顯示數(shù)據(jù)或者來自位組合電路49的數(shù)據(jù)以每次8位鎖存進第一鎖存部分L1中，而根據(jù)來自公共驅(qū)動器39、40的公共線驅(qū)動信號輸出到段信號生成電路54的顯示數(shù)據(jù)則從第一鎖存部分L1移位到并鎖存在第二鎖存部分L2中。
即，鎖存在顯示鎖存電路51a至51o的第一鎖存部分L1中的顯示數(shù)據(jù)根據(jù)基于公共線驅(qū)動信號的一個鎖存脈沖(LP)移位到并鎖存在第二鎖存部分L2中，然后輸出到段信號生成電路54，以便按照顯示數(shù)據(jù)驅(qū)動段線(S0至S127)。
段信號生成電路54根據(jù)從顯示鎖存電路51a至51o中每一個的第二鎖存部分L2所提供的128位顯示數(shù)據(jù)選擇一種顯示器驅(qū)動電壓(V1、V2、V3、VEE)，并驅(qū)動液晶顯示部分12(在本例中，第一顯示部分12a)的段線，并在此時，在液晶顯示部分12上顯示一起驅(qū)動的一行顯示數(shù)據(jù)。
圖6為展示上述段驅(qū)動器中的顯示RAM46的內(nèi)部構(gòu)造的電路圖。顯示RAM46中包含6個RAM，RAM0至RAM15。垂直方向(Y方向)上的160位×水平方向(X方向)上的128位的顯示數(shù)據(jù)在水平方向中被除以16，并將各部分顯示數(shù)據(jù)存儲在對應的RAM中。根據(jù)輸入到地址端口(A0至A11)的寫入X地址與Y地址，每次8位將經(jīng)由位組合電路49傳送的顯示數(shù)據(jù)寫入16個RAM，RAM0至RAM15的一個指定的區(qū)域中。
即，將輸入到地址端口(A0至A11)中的4位X地址輸入到解碼器46a并解碼成用于指定16個RAM，RAM0至RAM15的一個RAM指定信號。解碼器輸出經(jīng)由被一個來自定時／模式解碼器53的寫啟動信號WE所啟動的“與”門AND0至AND15提供給RAM，RAM0至RAM15，以將其設(shè)置在寫入模式中。這樣，便由解碼器46a、“與”門AND0至AND15及定時／模式解碼器53構(gòu)成了一個數(shù)據(jù)寫入電路。
再者，將輸入到地址端口(A0至A11)的數(shù)據(jù)中的8位Y地址作為一個公共Y地址提供給16個RAM，RAM0至RAM15。
RAM0至RAM15的輸出線連接到8位輸出鎖存部分L0至L15，并將來自定時／模式解碼器53的批讀出信號“a”作為一個用于讀出顯示數(shù)據(jù)的批鎖存脈沖提供給輸出鎖存部分L0至L15。
即，當批讀出信號“a”提供給輸出鎖存部分L0至L15時，便根據(jù)指定給地址端口(A0至A11)的一個讀出Y地址指定了一個對RAM0至RAM15的公共Y地址，從而可將存儲在RAM中的所有8位顯示數(shù)據(jù)項讀出并作為一行的128位顯示數(shù)據(jù)鎖存在對應的輸出鎖存部分L0至L15中。
從并行輸出端口(O128)將鎖存在輸出鎖存部分L0至L15中的一行的128位顯示數(shù)據(jù)并行傳送到顯示鎖存電路51a至51o，并鎖存與保持在它們的第一鎖存部分L1中。從而，由鎖存電路51a至51o與定時／模式解碼器53構(gòu)成了一個數(shù)據(jù)讀出電路。
再者，RAM0至RAM15的輸出線是連接到門G0至G15上的，后者是由對應于來自解碼器46a的X地址的一個RAM指定信號啟動的，并且有選擇地經(jīng)由門G0至G15之一從RAM0至RAM15中讀出的8位顯示數(shù)據(jù)是鎖存進輸出鎖存部分LE中并從8位輸出端口(O)傳送到位組合電路49的。
即，當將來自定時／模式解碼器53的一個寫啟動信號WE提供給顯示RAM46時，8位顯示數(shù)據(jù)按照保持在地址寄存器47的X與Y寄存器中的寫入X與Y地址順序地寫入RAM0至RAM15中。當將來自定時／模式解碼器53的批讀出信號“a”提供給顯示RAM46時，來自所有RAM，RAM0至RAM15的所有8位顯示數(shù)據(jù)項經(jīng)由輸出鎖存部分L0至L15作為一行128位顯示數(shù)據(jù)，按照保存在地址寄存器47的D寄存器中的一個讀出Y地址，同時讀出到顯示鎖存部分51a至51o中。
顯示數(shù)據(jù)寫入操作下面說明上述構(gòu)造的PDA的段驅(qū)動器的顯示數(shù)據(jù)寫入操作。
圖7為展示個人數(shù)字助手的段驅(qū)動器中的顯示RAM46的數(shù)據(jù)寫操作的流程圖。在MPU32將顯示數(shù)據(jù)寫入段驅(qū)動器的顯示RAM46的情況中，它基本上輸出高地址數(shù)據(jù)(7位)及低地址數(shù)據(jù)(8位)，然后順序地提供顯示數(shù)據(jù)(8位)。段驅(qū)動器經(jīng)由8位數(shù)據(jù)總線55(D0至D7)取出由3位驅(qū)動器選擇數(shù)據(jù)及4位X地址構(gòu)成的用于寫的高7位地址數(shù)據(jù)，并將其設(shè)置在地址寄存器47的X寄存器47a中(框S1)。
隨著寫入高地址，當經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供了由一個8位地址構(gòu)成的低地址數(shù)據(jù)時，便將它設(shè)置在地址寄存器47的Y寄存器47b(框S2)。
將保持在X寄存器47a中的高三位驅(qū)動器選擇地址經(jīng)由地址選擇器48提供給定時／模式解碼器53(框S3)。接著，經(jīng)由地址選擇器48將保持在X寄存器47a中的低4位X地址及保持在Y寄存器47b中的8位地址提供給顯示RAM46的地址端口(A0至A11)。
此時，通過比較判定提供給定時／模式解碼器53的驅(qū)動器選擇數(shù)據(jù)是否吻合該段驅(qū)動器所固有的、事先作為(DC0)至(DC2)設(shè)置在定時／模式解碼器53中的一個標識碼(在第一段驅(qū)動器41中為“000”)(框S4)。
當定時／模式解碼器53判定該驅(qū)動器選擇數(shù)據(jù)與該段驅(qū)動器固有的標識碼吻合時，便將寫啟動信號WE提供給顯示RAM46中的16個“與”門AND0至AND15。
然后，根據(jù)提供給顯示RAM46的地址端口(A0至A11)的X地址經(jīng)由解碼器46a指定RAM，RAM0至RAM15，之一，并由提供給同一地址端口(A0至A11)的Y地址指定被指定的RAM的一個Y地址，以便隨在寫入地址數(shù)據(jù)后面經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供的8位顯示數(shù)據(jù)能夠順序地寫入。
例如，在寫入一行數(shù)據(jù)時，可以通過15次將X地址寄存器47a的內(nèi)容加一來啟動寫入操作。再者，可以通過160次將Y地址寄存器47b的內(nèi)容加1重復啟動寫入一個水平行的顯示數(shù)據(jù)的寫入操作而寫入段驅(qū)動器的占用區(qū)中的128位寬×160位高的顯示數(shù)據(jù)。
顯示操作下面說明個人數(shù)字助手的段驅(qū)動器中的顯示操作。
在液晶顯示部分12上的顯示操作中，將主控設(shè)備24中的液晶定時控制器32輸出的一個鎖存脈沖LP提供給定時／模式解碼器53。從定時／模式解碼器53將批讀出信號“a”提供給顯示RAM46的批輸出端口(O128)。此時，將保持在地址寄存器47的D寄存器47c中的讀出Y地址數(shù)據(jù)經(jīng)由地址選擇器48提供給顯示RAM46的地址端口(A0至A11)。在16個RAM，RAM0至RAM16中的Y地址的8位顯示數(shù)據(jù)項同時被讀出并鎖存在對應的輸出鎖存部分L0至L15中。
然后，將鎖存在顯示RAM46的輸出鎖存部分L0至L15中的一行128位顯示數(shù)據(jù)分配給顯示鎖存電路51a至51o，并鎖存進對應的顯示鎖存電路的第一鎖存部分L1中。
在這一情況中，如果Y方向上的一條第一公共線被公共驅(qū)動器39所驅(qū)動，則鎖存在顯示鎖存電路51a至51o的第一鎖存部分L1中的顯示數(shù)據(jù)便根據(jù)鎖存脈沖LP移位到并鎖存進第二鎖存部分L2中，并且輸出到段信號生成電路54中。
結(jié)果，便根據(jù)一行顯示數(shù)據(jù)驅(qū)動第一段驅(qū)動器41的占用區(qū)的第一顯示部分12a的段線；以啟動第一公共線的液晶顯示。
此時，由加1電路(增加1電路)50向計數(shù)保持在地址寄存器47的D寄存器47c中的讀出Y地址，而從顯示RAM46的并行讀出端口(O128)同時讀出第二行的128位顯示數(shù)據(jù)，并將其傳送給與鎖存進對應的顯示鎖存部分51a至51o的第一鎖存部分L1中，供下一次驅(qū)動公共線時作為顯示數(shù)據(jù)使用。
此后，根據(jù)每次驅(qū)動公共線時順序地加1的讀出Y地址，順序地讀出一行的128位顯示數(shù)據(jù)并將其傳送給顯示鎖存電路51a至51o，從而啟動了第一段驅(qū)動器41在第一顯示部分12a上的顯示操作。
在第二至第四段驅(qū)動器42至44中啟動與第一段驅(qū)動器41中所啟動的相同的顯示數(shù)據(jù)讀出過程，從而啟動了液晶顯示部分12的整個區(qū)域的顯示過程。
即，在各段驅(qū)動器41至44中讀出與顯示來自顯示RAM46的顯示數(shù)據(jù)的過程中，根據(jù)加1電路50順序地加1的、在地址寄存器47的D寄存器47c中的讀出Y地址，將顯示RAM46中的一行(128位)的所有顯示數(shù)據(jù)順序地讀出。將讀出的一行顯示數(shù)據(jù)鎖存在顯示鎖存電路51a至51o中，并通過驅(qū)動公共線同時輸出到段信號生成電路54，因此，可以提高顯示處理速度并減少存儲器存取次數(shù)，從而減少功率消耗。
顯示數(shù)據(jù)組合操作下面說明個人數(shù)字助手的段驅(qū)動器中的顯示數(shù)據(jù)組合操作。
圖8為展示個人數(shù)字助手的段驅(qū)動器中的顯示數(shù)據(jù)組合操作的流程圖。在顯示數(shù)據(jù)組合操作中，地址數(shù)據(jù)與組合數(shù)據(jù)是與顯示數(shù)據(jù)組合的定時同步地從主控設(shè)備24提供的。即，當將用于一條公共線的驅(qū)動的一行顯示數(shù)據(jù)讀出到并鎖存在顯示鎖存電路51a至51o的第一鎖存部分L1中時，如果從MPU24經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供了3位驅(qū)動器選擇數(shù)據(jù)及4位組合鎖存位置地址，則將由上述7位構(gòu)成的組合地址數(shù)據(jù)保持在地址寄存器47的Z寄存器47d中。
在這一情況中，將保持在Z寄存器47d中的高3位驅(qū)動器選擇數(shù)據(jù)提供給解碼器52，并通過比較判定這三位驅(qū)動器選擇數(shù)據(jù)是否與該段驅(qū)動器固有的、并事先作為(DC0)至(DC2)設(shè)置在解碼器52中的驅(qū)動器地址(在第一段驅(qū)動器41中為“000”)相吻合(框A2、A3)。
當在解碼器52中判定驅(qū)動器選擇數(shù)據(jù)與該段驅(qū)動器固有的驅(qū)動器地址吻合時，便在解碼器52中解碼保持在地址寄存器47的Z寄存器47d中的低4位組合鎖存位置地址。選擇顯示鎖存電路51a至51o中之一作為組合鎖存位置，將待組合的顯示數(shù)據(jù)鎖存在其中(框A4、A5)。
在這一情況中，例如，如果解碼器52解碼的組合鎖存位置為“0001”，并將顯示鎖存電路51b選擇為組合鎖存位置。則將顯示鎖存電路51b的第一鎖存部分L1中所鎖存的8位顯示數(shù)據(jù)通過8位總線62傳送給位組合電路49。
在7位組合地址數(shù)據(jù)后面，從液晶定時控制器32經(jīng)由8位數(shù)據(jù)總線55(D0至D7)將諸如表示一個光標的組合數(shù)據(jù)傳送給位組合電路49，并與從第一鎖存部分L1中讀出的數(shù)據(jù)組合(框A6)。
即，在這一情況中，光標圖象數(shù)據(jù)與選擇為組合鎖存位置的顯示鎖存電路51b的第一鎖存部分L1中的并且包含在下一次驅(qū)動公共線時輸出到段信號生成電路54的一行顯示數(shù)據(jù)的第8至第15位中的顯示數(shù)據(jù)進行組合。
將在位組合電路49中組合的組合顯示數(shù)據(jù)再一次傳送到并鎖存進顯示鎖存電路51b的第一鎖存部分L1中。然后，在下一次驅(qū)動公共線時，將顯示數(shù)據(jù)與鎖存在其它顯示鎖存電路51a、51c至51o中的顯示數(shù)據(jù)一起輸出到段信號生成電路54。
因此，事先存儲在液晶定時控制器32的內(nèi)裝式RAM32a中的組合數(shù)據(jù)被組合與顯示在液晶顯示部分12上的一個給定的顯示位置中。
這樣，當將一行顯示數(shù)據(jù)讀出到顯示鎖存電路51a至51o時，選擇顯示鎖存電路51a至51o之一，并從該選中的顯示鎖存電路中將待組合的顯示數(shù)據(jù)讀出到位組合電路49，與組合數(shù)據(jù)一起提交給組合處理。然后再將顯示數(shù)據(jù)傳送回并鎖存進顯示鎖存電路51a至51o中的同一個顯示鎖存電路中，使得在讀出一行顯示數(shù)據(jù)時，能在所要求的定時上達到數(shù)據(jù)組合。能夠高速地、自由地達到圖象組合而無需重寫顯示RAM46的內(nèi)容。
再者，可以重復地啟動同一部分的重寫組合處理，例如，通過選擇與指定顯示鎖存電路51a至51o中的同一個顯示鎖存電路，求出來自選中的顯示鎖存電路的顯示數(shù)據(jù)與經(jīng)由8位數(shù)據(jù)總線55(D0至D7)提供的組合數(shù)據(jù)的邏輯“與”，然后將組合結(jié)果再提交給邏輯“或”運算。
其它優(yōu)點與改型將容易地被熟悉本技術(shù)的人員發(fā)現(xiàn)。因此，本發(fā)明在其廣義上不限于這里所展示與描述的特定細節(jié)與代表性設(shè)備。從而，可以在不脫離所附的權(quán)利要求書及其等價物所定義的總的發(fā)明性概念的精神或范圍的前提下，作出各種各樣的改型。
權(quán)利要求
1.液晶顯示面板的一種段驅(qū)動電路，用于通過有選擇地驅(qū)動一組公共電極與一組段電極而啟動顯示操作，包括一個顯示存儲器，用于存儲在所述液晶顯示面板上顯示的顯示數(shù)據(jù)；一個地址數(shù)據(jù)存儲器，具有一個用于存儲所述顯示存儲器的數(shù)據(jù)寫入地址數(shù)據(jù)的寫入地址寄存器及一個用于存儲數(shù)據(jù)讀出地址數(shù)據(jù)的讀出地址寄存器；一個數(shù)據(jù)寫入電路，用于根據(jù)存儲在所述寫入地址寄存器中的地址數(shù)據(jù)將數(shù)據(jù)寫入所述顯示存儲器中；一個數(shù)據(jù)讀出電路，用于根據(jù)存儲在所述讀出地址寄存器中的地址數(shù)據(jù)，從所述顯示存儲器中一次性讀出待提供給所述段電極組的一個公共電極的一行顯示數(shù)據(jù)；一條總線，用于以并行方式傳送從所述顯示存儲器中讀出的一行顯示數(shù)據(jù)；連接在所述總線上的一個段數(shù)據(jù)存儲器，用于存儲所述數(shù)據(jù)讀出電路所讀出的一行顯示數(shù)據(jù)；以及一個段信號生成電路，用于根據(jù)存儲在所述段數(shù)據(jù)存儲器中的顯示數(shù)據(jù)，驅(qū)動所述段電極組。
2.根據(jù)權(quán)利要求1的電路，其中所述顯示存儲器是由一個表示顯示面板的X方向上的地址的X地址及一個表示其Y方向上的地址的Y的地址指定的，所述寫入地址寄存器具有一個用于存儲X地址與Y地址的存儲區(qū)，以及所述讀出地址寄存器具有一個用于存儲Y地址的存儲區(qū)。
3.根據(jù)權(quán)利要求2的電路，還包括用于在讀出顯示數(shù)據(jù)時，與一個公共信號同步地將所述讀出地址寄存器的內(nèi)容加1的裝置。
4.根據(jù)權(quán)利要求2的電路，還包括用于接收從所述段驅(qū)動電路的外部提供的地址數(shù)據(jù)與顯示數(shù)據(jù)的接收裝置。
5.根據(jù)權(quán)利要求4的電路，其中所述段驅(qū)動電路是經(jīng)由一條總線連接在一個外部控制設(shè)備上的，并且地址數(shù)據(jù)與顯示數(shù)據(jù)是以分時方式經(jīng)由總線提供的。
6.根據(jù)權(quán)利要求1的電路，其中所述段數(shù)據(jù)存儲器具有一組用于存儲預置位的多個數(shù)據(jù)項的鎖存電路。
7.根據(jù)權(quán)利要求6的電路，還包括用于從所述鎖存電路組中選擇一個鎖存電路中選擇一個鎖存電路的選擇裝置;以及用于從所述選擇裝置所選中的鎖存電路中抽取數(shù)據(jù)，將該數(shù)據(jù)與其它數(shù)據(jù)組合并將組合后的數(shù)據(jù)存儲進同一鎖存電路的組合裝置。
8.根據(jù)權(quán)利要求7的電路，其中所述選擇裝置包含一個用于解碼從外部提供的地址數(shù)據(jù)的解碼器，并且所述解碼器的一個輸出是用作鎖存電路的一個讀出的指定信號的。
9.根據(jù)權(quán)利要求1的電路，其中所述顯示面板是一塊點陣型顯示面板。
10.一種顯示數(shù)據(jù)存儲設(shè)備，其中一個存儲區(qū)是由一個X地址與Y地址指定的，包括可以用X地址指定的一組一定數(shù)目的存儲器，用于存儲顯示數(shù)據(jù);寫入裝置，用于以X地址及Y地址指定所述一組存儲器中的一個，并將數(shù)據(jù)寫入所述指定的存儲器中;以及讀出裝置，用于以Y地址指定所有所述一組存儲器以同時讀出數(shù)據(jù)。
11.根據(jù)權(quán)利要求10的設(shè)備，還包括地址裝置，用于將Y地址提供給所述一組存儲器;選擇裝置，用于根據(jù)X地址選擇所述一組存儲器中的一個;以及禁止裝置，用于在從所述存儲器中讀出數(shù)據(jù)時，禁止所述選擇裝置的選擇操作。
12.根據(jù)權(quán)利要求11的設(shè)備，其中所述選擇裝置具有一個用于解碼X地址以輸出一個用于指定所述存儲器之一的選擇信號的解碼器，并且所述禁止裝置具有一個用于控所述解碼器的一個輸出的通過的門電路。
13.根據(jù)權(quán)利要求11的設(shè)備，還包括多個鎖存電路，分別用于存儲從所述一組存儲器中讀出的輸出數(shù)據(jù)項;一個鎖存電路，用于有選擇地存儲從所述一組存儲器中讀出的輸出數(shù)據(jù)項之一;以及切換裝置，用于選擇所述多個鎖存電路或者所述鎖存電路來存儲數(shù)據(jù)。
14.根據(jù)權(quán)利要求11的設(shè)備，其中所述顯示數(shù)據(jù)存儲設(shè)備是包含在一塊點陣型液晶顯示面板的一個段驅(qū)動器中的，并且它還包括用于將從所述讀出裝置讀出的數(shù)據(jù)提供給所述液晶顯示面板的段電極的裝置。
15.根據(jù)權(quán)利要求14的設(shè)備，其中所述地址裝置包括一個計數(shù)器，所述計數(shù)器存儲Y地址值，并與所述液晶顯示面板的一個公共信號同步地向上計數(shù)。
16.一種具有一個液晶顯示器的電子設(shè)備，包括一塊顯示點陣型液晶顯示面板，具有一個分成多個區(qū)的顯示區(qū);一個公共驅(qū)動器，用于驅(qū)動液晶顯示面板的一個公共電極;多個段驅(qū)動器，用于各分顯示區(qū)，并具有用于存儲在分顯示區(qū)上顯示的顯示數(shù)據(jù)的顯示存儲器，用于驅(qū)動所述液晶顯示面板的段電極;一個控制設(shè)備，用于控制所述電子設(shè)備的操作;以及一條連接總線，用于將所述控制設(shè)備連接到所述段驅(qū)動器上;其中所述控制設(shè)備包括傳輸裝置，用于將所述段驅(qū)動器的所述顯示存儲器的地址數(shù)據(jù)及存儲在所述顯示存儲器中的顯示數(shù)據(jù)傳輸?shù)剿鲞B接總線上;并且各所述段驅(qū)動器中包括判定裝置，用于根據(jù)經(jīng)由所述連接總線傳輸?shù)牡刂窋?shù)據(jù)判定該段驅(qū)動器本身是否已被選中，及寫入裝置，用于在判定該段驅(qū)動器本身被選中時，將傳輸?shù)娘@示數(shù)據(jù)寫入一個相應的地址單元中。
17.根據(jù)權(quán)利要求16的設(shè)備，其中所述顯示存儲器包括一個由X與Y地址尋址的存儲器，所述地址數(shù)據(jù)中包括X地址數(shù)據(jù)、Y地址數(shù)據(jù)與段驅(qū)動器選擇數(shù)據(jù)，并且所述段驅(qū)動器的所述判定裝置包括用于將段驅(qū)動器選擇數(shù)據(jù)與一個預置的固有標識碼進行比較的裝置。
18.根據(jù)權(quán)利要求17的設(shè)備，其中所述段驅(qū)動器包括一個Y地址加1電路，用于與一個公共信號的生成同步地更新的Y地址，以及讀出裝置，用于同時讀出由Y地址指定的并且對應于一個公共電極的一行顯示數(shù)據(jù)。
19.根據(jù)權(quán)利要求18的設(shè)備，其中所述控制裝置包括用于傳輸?shù)刂窋?shù)據(jù)與組合數(shù)據(jù)的裝置;并且所述段驅(qū)動器還包括一個鎖存電路，用于鎖存所述讀出裝置所讀出的一行顯示數(shù)據(jù)，及一個數(shù)據(jù)組合電路，用于根據(jù)地址數(shù)據(jù)從所述鎖存電路中讀出數(shù)據(jù)、將該讀出數(shù)據(jù)與組合數(shù)據(jù)進行組合、并將組合結(jié)果返回給所述鎖存電路。
20.顯示驅(qū)動設(shè)備，基本上如上文中參照附圖描述的。
全文摘要
電子設(shè)備中驅(qū)動液晶顯示屏的多個段驅(qū)動器，各包括顯示數(shù)據(jù)存儲器。將來自地址寄存器的X與Y地址供給該存儲器，以指定數(shù)據(jù)寫入?yún)^(qū)。該設(shè)備的控制設(shè)備在將數(shù)據(jù)存入顯示存儲器時，將數(shù)據(jù)輸出到連接總線上，而在段驅(qū)動器通過解碼器解碼地址數(shù)據(jù)后判寫寫入是對其自身時，將傳送的數(shù)據(jù)寫入一尋址區(qū)。在顯示顯示存儲器中的數(shù)據(jù)時，Y地址由加1電路與一公共信號同步地加1，由Y地址指定的一行數(shù)據(jù)同時從顯示存儲器的一輸出口讀出，經(jīng)鎖存電路轉(zhuǎn)換成段信號并輸出。
文檔編號G09G3/36GK1099887SQ9410574
公開日1995年3月8日 申請日期1994年5月12日 優(yōu)先權(quán)日1993年5月13日
發(fā)明者石川玲, 川杉和弘 申請人:卡西歐計算機公司