專利名稱：用于減小顯示器驅動電路中帶寬和峰值電流要求的內行定序器的制作方法
技術領域：
本發(fā)明總的涉及驅動電子顯示器的電路，尤其涉及利用內定序器順序驅動顯示器字線的系統(tǒng)和方法。
圖1表示現有的驅動顯示器102的顯示器驅動電路100，其中顯示器102包括一個布置成768行和1024列的象素單元陣列。顯示器驅動電路100包括行解碼器104，寫入保持寄存器106，地址計數器108，指令解碼器110，反相邏輯電路112，定時信號發(fā)生器114，和輸入緩沖寄存器116、118和120。驅動電路100接收經SCLK終端122的時鐘信號，經反相(INV)終端124的反相信號，經32位系統(tǒng)數據總線126的數據和地址，以及經2位操作碼總線128的操作指令，所有與系統(tǒng)遠離的裝置(如計算機)都沒有示出。定時信號發(fā)生器114通過本領域技術人員公知的方法產生定時信號，并把這些定時信號經時鐘信號線(未示出)提供給驅動電路100的各組成部分，以協(xié)調每個組成部分的工作。
反相邏輯電路112經INV終端124和緩沖寄存器116從該系統(tǒng)接收反相信號，并經系統(tǒng)數據總線126和緩沖寄存器118從該系統(tǒng)接收數據和地址。響應于第一反相信號(INV)，反相邏輯電路112斷言(assert)32位內數據總線130上接收到的數據和地址。響應于第二反相信號(INV)，反相邏輯電路112斷言32位內數據總線130上接收到的數據的補數(complement)。內數據總線130提供給寫入保持寄存器106經斷言的數據，并給行解碼器104提供(經其32線中的10線)斷言的行地址。
指令解碼器110經操作碼總線128和緩沖寄存器120從系統(tǒng)接收操作碼指令。并響應于接收到的指令，經內控制總線132向行解碼器104，寫入保持寄存器106和地址計數器108提供控制信號。響應于的系統(tǒng)斷言系統(tǒng)數據總線126上的數據和操作碼總線128上的第一指令(即數據寫入)，指令解碼器110斷言內控制總線132上的控制信號，以使寫入保持寄存器106把斷言的數據經內數據總線130加載到寫入保持寄存器106的第一部分。因為內數據總線130僅有32位寬，所以需要32條數據寫入命令以把整行數據(1024位)加載到寫入保持寄存器106上。地址計數器108經一組線134提供一個地址，該地址表示寫入數據的寫入保持寄存器106的一部分。當執(zhí)行每個順序數據寫入命令時，地址計數器108增加在線134上斷言的地址，以表示寫入保持寄存器106的下一個32位部分。
響應于系統(tǒng)斷言系統(tǒng)數據總線126上的行地址以及操作碼總線128上的第二指令(即加載行地址)，指令解碼器110斷言控制總線132上的控制信號，使行解碼器104儲存斷言的行地址。然后，響應于系統(tǒng)斷言操作碼總線128上的第三指令(即陣列寫入)，指令解碼器110斷言控制總線132上的控制信號，以使寫入保持寄存器106斷言在一組1024數據輸出端136上的1024位儲存數據，并使行解碼器104對儲存的行地址解碼并斷言對應于解碼的行地址的字線138的一組768中的一個上的寫入信號。在對應的字線上的寫入信號使在數據輸出端136上經斷言的數據鎖存到顯示器102的相應象素單元行(圖1中未示出)中。
圖2表示顯示器100的象素單元200(r，c)的一個例子，其中(r)和(c)分別表示象素單元的行和列。象素單元200包括一個鎖存器202，一個象素電極204，和開關晶體管206及208。鎖存器202是一個靜態(tài)隨機存取存儲器(SRAM)鎖存器。鎖存器202的輸入端經晶體管208耦接到位+數據線210(c)，鎖存器202的另一輸入端經晶體管208耦接到位-數據線212(c)。晶體管206和208的柵極端耦接到字線138(r)。鎖存器202的輸出端214耦接到象素電極204。字線138(r)上的寫入信號將晶體管206和208置于導通狀態(tài)，以使在數據線210(c)和212(c)上經斷言的補充數據被鎖存，使得鎖存器202的輸出端214和耦接的象素電極204與數據線210(c)處于相同的邏輯電平。
圖3表示一個指令表300，表中提出了用于驅動顯示器驅動電路100的操作碼指令。參考圖1對每項操作進行解釋。操作碼(00)對應于操作指令號，該號被驅動電路100忽略。操作碼(01)是一個數據寫入命令，以使在系統(tǒng)數據總線126上經斷言的數據被加載到寫入保持寄存器106中。操作碼(11)是一個加載行地址命令，其使在系統(tǒng)數據總線126上經斷言的行地址加載到行解碼器104中。操作碼(10)是一個陣列寫入命令，以使儲存在寫入保護寄存器136中的一個數據線(1024位)被轉移到對應于儲存在行解碼器104中的行地址的象素單元行的鎖存器中。
圖4是上述操作碼如何用于控制驅動電路100的時間安排圖。在第一SCLK周期中，系統(tǒng)斷言在操作碼總線128上的數據寫入命令，以使在系統(tǒng)數據總線126(D[31∶0])上經斷言的數據的第一個32位塊(塊0)被加載到寫入保持寄存器106中。在接下來的31 SCLK周期中，系統(tǒng)斷言該使31個以上的32位塊加載到寫入保持寄存器106中的數據寫入命令，因此匯編(assembly)在寫入保持寄存器106中一個(1024)位的完整行。再接下來，系統(tǒng)斷言系統(tǒng)數據總線126的10位(如D[9∶0])上的行地址(RA)和操作碼總線128上的加載行地址命令(11)，把斷言的地址加載到行解碼器104中。最后，系統(tǒng)斷言操作碼總線128上的陣列寫入命令(10)，使寫入保持寄存器106中的數據的完整行加載到由行解碼器104中的地址確認的顯示器102的象素單元行中。重復此順序，把每個順序的數據線從系統(tǒng)轉移到顯示器102。
現有顯示器驅動器100至少有兩個缺點。首先，因為數據的完整行(1024位)被一次寫入顯示器102，所以驅動電路100和顯示器102產生相對較大的峰值電流。第二，因為行地址必須在每個數據行寫入到顯示器102之前加載，所以驅動電路100對系統(tǒng)界面帶寬有較高的要求。另外，峰值電流和系統(tǒng)帶寬要求相互關聯(lián)，因為必須加載附加行地址，所以在一個時刻把數據寫入象素單元的較小塊以減小峰值電流的要求會增大帶寬的要求。我們所需要的是一種具有峰值電流的要求降低并且系統(tǒng)界面帶寬的要求也降低的顯示器驅動電路。
在此描述一種新穎的顯示器驅動電路。顯示器驅動電路的一個實施例包括一個行定序器(sequancer)，用于在一個輸出端提供一系列行地址。驅動電路還包括一個具有一個耦接到行定序器的輸出端的輸入端和多個輸出端的行解碼器。行解碼器對行定序器提供的每個地址解碼，并斷言在相應的一個輸出端上的數據寫入信號。顯示器驅動電路可任選包括一個耦接的行地址寄存器，以向行定序器提供初始行地址。行地址寄存器還包括一個用于接收另一初始行地址的輸入端。行定序器包括一個用于接收控制信號的控制輸入端。響應于第一控制信號的接收，行定序器輸出一系列行地址中的下一個地址。響應于第二控制信號的接收，行定序器接收來自另一初始行寄存器的初始行地址，并輸出一系列起始于另一初始行地址的新的行地址。行定序器可任選地輸出一系列子行地址，并且行解碼器是一個子行解碼器。
顯示器驅動電路的一個具體實施例還包括一個數據路由定序器和一個數據路由器。數據路由定序器在一個輸出端提供一系列路由地址。數據路由器有一個耦接到數據路由定序器輸出端的用于接收數據路由地址的輸入端組，一個數據輸入端組，一個第一數據輸出端組和一個第二數據輸出端組。數據路由器通過根據從數據路由定序器接收到的數據地址選擇性地將數據輸入端組與第一或第二數據輸出端組耦接來進行數據的路由選擇。
顯示器驅動電路的另一具體實施例還包括一個子行定序器和一個子行解碼器。字行定序器在輸出端提供一系列子行地址。子行解碼器有一個耦接到子行定序器輸出端的輸入端和多個輸出端。子行解碼器從子行定序器接收子行地址，對該地址解碼，并斷言在相應于多個輸出端中的一個上的寫入信號。此具體的實施例可任選地包括一個數據路由定序器和一個數據路由器。
在此還公開了一種驅動顯示器的方法。該方法包括一系列步驟從系統(tǒng)接收第一初始行地址，根據第一初始行地址產生一系列行地址，對一系列行地址中的每個行地址解碼，并斷言在多個輸出端的第一組上的一系列寫入信號，第一組的每個輸出端對應于相關的行地址。該方法還可任選地包括接收另一初始行地址，并根據其它的初始行地址產生另一系列行地址的步驟。
一種具體的方法還包括下列步驟產生一系列子行地址，對每個子行地址解碼，并斷言在多個輸出端的第二組上的寫入信號，第一組的每個輸出端對應于一個特定的被解碼的子行地址。另一個具體的方法還包括產生一系列路由地址并對數據選擇路由到對應于該路由地址的子行中?；蛘?，此具體方法還包括產生一系列子行地址、對每個子行地址解碼，并斷言輸出端第二組上的寫入信號的步驟。
另一種方法包括下列步驟從系統(tǒng)接收第一初始行地址，根據第一初始行地址產生一系列子行地址，對該系列子行地址的每個子行地址解碼，并斷言在多個輸出端上的一系列數據加載信號，每個輸出端對應于相關的子行地址。該具體的方法還包括接收另一初始行地址，并根據其它的初始行地址產生另一系列子行地址的步驟。
在上述方法的每個步驟中，產生一系列行地址的步驟任選地包括下列步驟響應于第一陣列寫入命令輸出初始字線地址，根據初始行地址產生第二行地址，和響應于第二陣列寫入命令輸出第二行地址。
參考下列附圖對本發(fā)明進行描述，其中相同的標號表示實質上相似的元件。
圖1是現有顯示器驅動電路的框圖；圖2是圖1所示顯示器的示范性象素單元的框圖；圖3是與圖1所示顯示器驅動電路一起使用的操作碼表；圖4是表示圖1所示顯示器驅動電路控制的時間安排圖；圖5是根據本發(fā)明的顯示器驅動電路實施例的框圖；圖6是與圖5所示顯示器驅動電路一起使用的操作碼表；圖7是表示圖5所示顯示器驅動電路控制的時間安排圖；圖8是根據本發(fā)明的顯示器驅動電路第二實施例的框圖；圖9是根據本發(fā)明的顯示器驅動電路第三實施例的框圖；圖10是圖9所示顯示器驅動電路的一行象素單元的框圖；圖11是根據本發(fā)明的顯示器驅動電路第四實施例的框圖；圖12是圖11所示顯示器驅動電路的象素單元行的框圖；本申請涉及下列在同一日提交并委托共同代理人的待審美國專利申請，其中每個申請在此全部引為參考《用于離軸投影器的偏心透鏡組》，美國申請序號08/970，887，MatthewE.Bone和Donald Griffin.Koch;
《降低顯示器驅動電路中峰值電流和帶寬的系統(tǒng)和方法》，美國申請序號08/970，665，Raymond Pinkham,W.Spencer Worley,Ⅲ,Edwin Lyle Hudson,和Join Gray Campbell;
《利用強制態(tài)提高顯示器灰度特性的系統(tǒng)和方法》，美國申請序號08/970，878，W.Spencer Worley,Ⅲ和Raymond Pinkham;
《數據平面化的系統(tǒng)和方法》美國申請序號08/970，307，WilliamWeatherford,W.spencer Worley,Ⅲ和Wing Chow。
本專利申請還涉及Raymond Pinkham于1997年7月25日提交的委托同一代理人的待審美國專利申請08/901，059，題目為《在平板顯示器中通過行和列移位替換有缺陷的電路元件》，該文在此全文引為參考。
本發(fā)明通過提供內行定序器克服現有技術中存在的問題，降低了峰值電路和系統(tǒng)界面帶寬的要求。在下列描述中提出了數個具體的細節(jié)(如操作碼指令，數據和地址總線位寬以及在一個顯示器內象素的數量和組織結構)，以便提供對本發(fā)明的全面理解。但本領域的技術人員將會認識到本發(fā)明可以不同于這些具體細節(jié)地實施。在另一個例子中，省去了公知顯示器驅動技術(如脈寬調制)和電路的細節(jié)，以致于不會不必要地使本發(fā)明難于理解。
圖5表示一個驅動顯示器502的顯示器驅動電路500，顯示器502包括一個分布成768行和1024列的象素單元陣列。顯示器驅動電路500包括行解碼器504，行定序器506，行地址寄存器508，寫入保持寄存器510，地址計數器512，指令解碼器514，反相邏輯電路516，定時信號發(fā)生器518，輸入緩沖寄存器520、522和524。驅動電路500接收經SCLK終端526的時鐘信號，經反相(INV)終端528的反相信號，經32位系統(tǒng)數據總線530的數據和地址，以及經2位操作碼總線532的操作指令，所有遠離系統(tǒng)的配置(如計算機，視盤信號源等)都沒有示出。定時信號發(fā)生器518通過本領域技術人員公知的方法產生定時信號，并通過時鐘信號線(未示出)把這些定時信號提供給驅動電路500的各個組成部分，以便協(xié)調每個組成部分的工作。
反相邏輯電路516經INV終端528和緩沖寄存器520從系統(tǒng)接收反相信號，經系統(tǒng)數據總線530和緩沖寄存器522從系統(tǒng)接收數據和地址。響應于第一反相信號(INV)，反相邏輯電路516斷言32位內數據總線534上的數據和地址。響應于第二反相信號(INV)，反相邏輯電路516斷言內數據總線534上接收數據的補充數據。內數據總線534把斷言數據提供給寫入保持寄存器510，并把這些斷言地址經32條線的10條提供給行地址寄存器508。
指令解碼器514經操作碼總線532和緩沖寄存器524從系統(tǒng)接收操作碼指令，并響應于接收到的指令，把控制信號經內控制總線536提供給行定序器506、行地址寄存器508、寫入保持寄存器510和地址計數器512。
圖6表示一個闡述與顯示器驅動電路500一起使用的操作碼指令的表600。參考圖5對每項操作進行解釋。操作碼(00)對應于指令解碼器514不響應的操作指令號。響應于系統(tǒng)數據總線530上的系統(tǒng)斷言的數據和操作碼總線532上的數據寫入命令(01)，指令解碼器514斷言控制總線536上的控制信號，以使寫入保持寄存器510把斷言的數據經內數據總線534加載到寫入保持寄存器510的第一部分中。因為內數據總線534僅有32位寬，所以需要32條數據寫入命令(01)以把整行的數據(1024位)加載到寫入保持寄存器510中。地址計數器512經一組線537把地址提供給寫入保持寄存器510，該地址表示寫入保持寄存器510中需寫入數據的一部分。當執(zhí)行每個順序數據寫入命令(01)時，地址計數器512增加線537上斷言的地址以表示寫入保持寄存器510的下一個32位部分。
響應于系統(tǒng)斷言在系統(tǒng)數據總線530上的初始行地址以及操作碼總線532上的加載行地址命令(01)，指令解碼器514斷言控制總線536上的控制信號，以使行地址寄存器508儲存初始行地址，并把初始行地址經一組地址線538提供給行定序器506。然后，響應于系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，指令解碼器514斷言控制總線536上的控制信號，以使寫入保持寄存器510斷言在一組1024個數據輸出端540上儲存的數據的1024位，并使行定序器506斷言第二組地址線542上的初始行地址。響應于在地址線542上經斷言的初始行地址，行解碼器504對初始行地址解碼，并斷言對應于被解碼初始行地址的一組768條字線544中的一個上的寫入信號。在相應字線上經斷言的寫入信號使在數據輸出端540上經斷言的數據鎖存到顯示器502象素單元的相應行中。
響應于順序的陣列寫入命令，行定序器506產生一系列基于初始行地址的行地址，并斷言地址線542上的一系列行地址。響應于一系列在地址線542上經斷言的行地址，行解碼器504對每個行地址解碼，并斷言相應的其中一個字線544上的寫入信號。
在另一個實施例中，行定序器506其構成可以提供任何所希望的一系列選擇線地址。例如，該系列可以順序地重復本身，或可以只行進經連預定數量的地址，然后停止。另外，該系列可以增加或減小一些值(如1，2或3)，或跟隨其它一些預定的序列。
在另一實施例中，陣列寫入命令也可用作數據寫入命令。因為在陣列寫入命令期間系統(tǒng)數據總線530未起用，所以響應于陣列寫入命令，可以用系統(tǒng)數據總線530加載數據的下一個32位。這有利于減少為把整行數據加載到寫入保持寄存器510所需要的數據寫入命令的數量。具體地說，在另一個實施例中，與需要32條數據寫入命令相反，需要一條陣列寫入命令和31條數據寫入命令。
圖7表示系統(tǒng)如何把數據加載到驅動電路500并把加載的數據寫到顯示器502的時間安排圖。在第一SCLK周期中，系統(tǒng)斷言加載行地址命令(11)，以使行地址寄存器508加載在系統(tǒng)數據總線530上經斷言的行地址。在接下來的32SCLK周期中，系統(tǒng)斷言操作碼總線532上的數據寫入命令(01)和系統(tǒng)數據總線530上的數據，以使32(0-31)個4字節(jié)數據被加載到寫入保持寄存器510中，每個4字節(jié)數據由32位組成。因此，在寫入保持寄存器510中32個4字節(jié)形成一個完整的數據行(1024位)。在下一個時鐘周期中，系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，以使加載的數據寫入到顯示器502中。在下一個32時鐘周期中，第二行數據加載到寫入保持寄存器510中，并再與一條陣列寫入命令(10)一起寫入顯示器502。
注意，系統(tǒng)不需要加載第二行地址來把第二行數據寫入到顯示器502。這是因為行定序器506響應于順序的陣列寫入命令產生順序的行地址。因此，一旦初始行地址被加載，就不再需要加載另外行地址，除非輸入數據失序。行地址的內部產生有利地減小了系統(tǒng)界面帶寬的要求(即節(jié)省加載行地址周期)。
圖8是根據本發(fā)明的另一種顯示器驅動電路800框圖。驅動電路800類似于驅動電路500，除了用寫入保持寄存器510A代替寫入保持寄存器510以外，并加入數據路由定序器802和數據路由器804。數據路由定序器802產生一系列數據路由地址，并經一組地址線806把該地址提供給寫入保持寄存器510A和數據路由器804。寫入保持寄存器510A一次輸出數據(96位)到第一組數據轉移線808，與一次輸出到一整行(1024位)相反。數據路由器804接收在數據轉移線808上經斷言的數據，并通過斷言在第二組1024個數據轉移線810的相應子組上的數據而把該數據導向顯示器502的適當的子行。
數據路由定序器802按下列方式協(xié)調寫入保持寄存器510A和數據路由器804的操作。響應于系統(tǒng)斷言操作碼總線532上的陣列寫入命令(10)，指令解碼器514斷言控制總線536上的控制信號，以使數據路由定序器802斷言地址線806上的第一路由地址。響應于在地址線806上經斷言的第一路由地址，寫入保持寄存器510A斷言數據轉移線808上的數據線的第一部分(96位)。另外，響應于在地址線806上經斷言的第一行地址，數據路由器804選擇性地將地址線806與數據轉移線810的第一子組數據關聯(lián)，把數據導向顯示器502的第一子行。本領域的技術人員將會認識到數據路由器804用作多路復用器。
在一個具體的實施例中，寫入保持寄存器510A和數據路由器804集成在一個組件中。在此實施例中，集成的寫入保持寄存器的每個儲存單元與數據轉移線810中的一條耦接。響應于數據路由定序器802提供的數據路由地址，在該控制級執(zhí)行數據的路由選擇，集成的寫入保持寄存器選擇性地斷言在數據轉移線810的順序子組上的數據。
回顧陣列寫入命令(10)還引起斷言在各字線544中被選擇的一條上的寫入信號。因而，由路由器804導向的數據只被寫到選擇行的第一子行。另外，本領域的技術人員將會理解，因為SRAM鎖存器通常保留它們的數據，所以盡管斷言寫入信號，只要它們的數據線不被驅動(即數據由數據路由器804導向鎖存器)，寫入信號將不干擾選擇行的其余子行中的數據。
數據路由定序器802產生的順序數據路由地址使寫入保持寄存器510A輸出數據轉移線808上數據線的順序部分，該部分由數據路由器804導向顯示器502的順序子行。特別是，響應于一條陣列寫入命令，數據路由定序器輸出一系列包括對于顯示器502每個子行的一個地址的數據路由地址，使得一整行數據被寫入到顯示器502的選取行。
把數據一次寫入到顯示器502的一行的一部分中明顯減小了驅動電路800和顯示器502的峰值電路要求。本領域的技術人員將會認識到，無論采用的子行數量有多少，都可以實現本發(fā)明的優(yōu)點。顯然，子行的數目越大，對峰值電流的要求減小越多。在有限的情況下，子行的數目等于每行象素的數目，使得每個象素構成一個子行并被單獨地寫入。
把數據一次寫入到顯示器502的一行的一部分中還使得顯示器驅動電路800能夠驅動具有較長寫入恢復時間(在執(zhí)行順序的寫入之前穩(wěn)定數據線所需要的時間)的顯示器，有利于消除對顯示器502中數據線恢復電路的需要。例如，如果數據一次被寫到顯示器的一行，則在數據被寫入到下一行之前，顯示器驅動電路必須等待整個寫入恢復時間，以便不干擾數據向前一行中的鎖存。相反，因為顯示器驅動電路800把數據寫入到顯示器502的子行中(即一次96位)，所以顯示器502的寫入恢復時間將長11倍。這是因為第一子行被寫入后，在下一行的第一子行寫入之前發(fā)生10個其他子行的寫入(該行的剩余子行)。其結果是，數據以遠大于顯示器502否則將允許的寫入恢復時間的速率被記錄到顯示器驅動電路800中。
在此具體的實施例中，每個子行包括96位。其結果是，地址線806至少包括4位，以便給11個子行編址。注意，96位的11個子行等于總的1056位，不是1024位。但這不存在問題，因為在數據轉移到最后的子行期間完全不用額外的位。如上所述，可以使用任何數量的子行(如512位的2個子行，256位的4個子行，128位的8個子行等)。
圖9表示根據本發(fā)明的另一顯示器驅動電路900。顯示器驅動電路900設計成驅動顯示器902，其中每個行被分成多個子行，每個子行由2304個一組的字副線(word sub line)904中單獨的一個使用。如多個字副線所示，顯示器902中768個象素行中的每一行被分成3個子行。本領域的技術人員將會認識到，可以使用其他數目的子行，只要每個子行由一個單獨的字副線使用。
顯示器驅動電路900類似于顯示器驅動電路800，除了用子行定序器906代替行定序器506以外，并用子行解碼器908代替行解碼器504。響應于陣列寫入命令(10)，子行定序器906接收來自行地址寄存器508的初始行地址，把初始行地址轉換成初始子行地址(如所示行中的第一子行)，并經過一組地址線910把子行地址提供給子行解碼器908。子行解碼器908對初始子行地址解碼并斷言字副線904中相應的一個上的寫入信號。接下來，子行定序器906增加地址線910上的地址，順序地斷言相應于初始行地址的行的每個子行的地址。子行解碼器908對每個子行地址解碼，并斷言字副線904中相應的一個上的寫入信號。本領域的技術人員將會理解，可以用顯示器驅動電路900中的寫入保持寄存器510代替數據路由定序器802、數據路由器804和寫入保持寄存器510A，因為一次只對一個子行提供一個寫入信號。
圖10表示顯示器902中的各象素單元的示范性的行1000，包括3個子行1002、1004和1006，每個子行與字副線904(a-c)中的每一個相連。如圖2所示，每個象素單元由一對數據線使用，但在圖10中沒有示出數據線，以便不會不必要地擾亂附圖。驅動電路900通過順序地斷言字副線904(a-c)上的寫入信號一次一子行對該行加載，把一行數據加載到行1000中的象素單元中。
圖11表示根據本發(fā)明的另一種驅動顯示器1102的顯示器驅動電路1100。顯示器1102類似于顯示器502，除了每個行被分成3個子行以外，每個子行由字線544中的一個以及一組字副線1104(a-c)中的一個使用。當同時斷言在字線和與特定的子行相關的字副線上的寫入信號時，數據被寫入到一個特定的子行，下面參見圖12進行解釋。
顯示器驅動電路1100基本上類似于顯示器驅動電路800，除了附加子行定序器1106和子行解碼器1108以外。子行定序器1106產生一系列子行地址，并通過一組地址線1110使各地址與子行解碼器1108相聯(lián)系，子行解碼器1108對每個地址解碼并斷言字副線1104(a-c)中相應的一個上的寫入信號。
行定序器506和子行定序器1106一起運行，把數據順序地寫入顯示器1102的子行。響應于系統(tǒng)對操作碼總線532上陣列寫入命令(10)的斷言，指令解碼器514斷言控制總線536上的控制信號，以使行定序器506產生一系列選擇行地址，如上述參見圖5所述。由指令解碼器514斷言的控制信號還使子行定序器1106產生一系列子行地址。一系列行地址和一系列子行地址按如下方式同步以把數據寫入到一行象素單元中。行定序器506斷言地址線542上的初始行地址，以使行解碼器504斷言字線544的一個初始線上的寫入信號。與此同時，子行定序器1106斷言地址線1110上的初始子行地址，使子行解碼器1108斷言字副線1104(a-c)上的寫入信號。兩個同時存在的寫入信號使初始行的第一子行更新。接下來，仍用行定序器506斷言初始行地址的同時，子行定序器1106順序地斷言地址線1110上接下來的兩個子行地址，以使子行解碼器1108順序地斷言字副線1104(b)和1104(c)上的寫入信號，把數據順序地寫入初始行的第二和第三子行。當行定序器506斷言該系列的每個順序行地址時，子行定序器重新斷言子行地址系列，從而一次一個子行把數據寫入到顯示器1102的每個行上。
按SCLK電平使行地址系列與子行地址系列同步。特別是，公共控制信號通過行定序器506和子行定序器1106對第一地址的斷言初始化。斷言初始地址之后，子行定序器1106在每個時鐘周期內斷言一系列子行地址中的下一個地址，而行定序器506只在接收到下一個陣列寫入命令之后斷言一系列行地址中的下一個地址。類似地，由數據路由定序器802產生的一系列數據路由地址與該系列子行地址同步，使得與寫入信號一致地把適當的數據選擇路由到適當的子行中。
本領域的技術人員知道，可以有多種其他的方法使一系列行地址與一系列子行地址同步。例如，在另一個實施例中，子行定序器1106和行定序器506用一個定序器代替，該定序器產生一個12位地址，其中2個最不重要的位提供給子行解碼器1108，10個最重要的位提供給行解碼器504。然后，當增大12位地址時，一次一個子行更新每個順序行。
圖12表示顯示器1102的一行1200(r)象素單元的結構。行1200(r)包括3個子行的象素單元1202(a-c)，3個“與”門1204，和3個局域字線1206。每個“與”門1204有一個耦接到字線544(r)的第一輸入端，一個耦接到字線1104(a-c)的相關線的第二輸入端，和一個耦接到局域字線1206相關線的輸出端。響應于由字線544(r)和相關字副線1104在其第一和第二輸入端斷言的寫入信號，每個“與”門1204斷言相關的局域選擇線1206上的寫入信號。
本領域的技術人員可以理解，象素單元的行可以被分成較多或較少數量的子行。在有限的情況下，子行的數量等于每行中的象素數量，每個象素構成一個子行。對本發(fā)明具體實施例的描述到此結束。描述的許多特征可以在不脫離本發(fā)明范圍的前提下替換、更改或省略。例如，本領域的技術人員知道，可以通過提供一個能夠產生適當的地址系列和相應數量的字線(或副線)的定序器來修改在此描述的實施例，以驅動具有更多或更少行數的顯示器。
權利要求
1．一種顯示器驅動電路，包括一個行定序器，用于在一個輸出端提供一系列行地址；和一個行解碼器，具有一個耦接到行定序器的輸出端的輸入端和多個輸出端，該行解碼器對上述行地址解碼，并斷言相應的一個輸出端上的數據寫入信號。
2．如權利要求1所述的顯示器驅動電路，還包括一個耦接到所述行定序器的行地址寄存器，用于向行定序器提供初始行地址。
3．如權利要求2所述的顯示器驅動電路，其中所述地址寄存器包括一個用于接收另一初始行地址的輸入端。
4．如權利要求3所述的顯示器驅動電路，其中所述行定序器包括一個控制輸入端；和其中行定序器響應于第一控制信號的接收，輸出一系列行地址中的下一個地址；和其中行定序器響應于第二控制信號的接收，輸出一系列起始于所述另一初始行地址的新的行地址。
5．如權利要求1所述的顯示器驅動電路，還包括一個數據路由定序器，用于在一個輸出端提供一系列路由地址；和一個數據路由器，具有一個耦接到所述數據路由定序器的地址輸出端組，一個數據輸入端組組，一個第一數據輸出端組，和一個第二數據輸出端組，行定序器數據路由器響應于所述路由地址系列的接收選擇性地將所述數據輸入端組與第一或第二數據輸出端組耦接。
6．如權利要求1所述的顯示器驅動電路，還包括一個子行定序器，用于在輸出端提供一系列子行地址；和一個子行解碼器，具有一個耦接到所述子行定序器輸出端的輸入端和多個輸出端，子行解碼器用于對每個子行地址解碼，并斷言所述多個輸出端的其中一個相應端上的寫入信號。
7．如權利要求6所述的顯示器驅動電路，還包括一個數據路由定序器，用于在一個輸出端提供一系列路由地址；和一個數據路由器，具有一個耦接到數據路由定序器的地址輸入端組，一個數據輸入端組，一個第一數據輸出端組，和一個第二數據輸出端組，所述數據路由器響應于所述系列的路由地址的接收，選擇性地使所述數據輸入端組與第一或第二數據輸出端組耦接。
8．如權利要求1所述的顯示器驅動電路，其中所述行地址系列包括一個單調遞增的系列。
9．如權利要求1所述的顯示器驅動電路，其中行定序器提供一系列子行地址；和行解碼器包括一個子行解碼器。
10．在具有多個輸出端的顯示器驅動電路中，所述顯示器驅動電路耦接到提供數據和要寫入所述數據的顯示器地址的系統(tǒng)，驅動顯示器的方法包括步驟從系統(tǒng)接收第一初始行地址；根據第一初始行地址產生一系列行地址；對所述系列行地址中的每個行地址解碼；和斷言在所述多個輸出端的第一組上的一系列寫入信號，所述第一組的每個輸出端對應于相關的行地址。
11．如權利要求10所述的方法，其中驅動顯示器的所述方法還包括步驟接收另一初始行地址；和根據所述另一初始行地址產生另一系列行地址。
12．如權利要求10所述的方法，其中顯示器驅動電路對數據選擇路由到顯示器的子行，該顯示器具有在子部位可寫入的行，該方法還包括步驟產生一系列路徑地址；對數據選擇路由到相應于上述路由地址的子行。
13．如權利要求12所述的方法，還包括步驟產生一系列子行地址；對一系列子行地址中的所述每個子行地址解碼；和斷言在所述多個輸出端的第二組上的寫入信號，所述第二組的每個輸出端對應于一個特定的被解碼的子行地址。
14．如權利要求10所述的方法，還包括步驟產生一系列子行地址；對所述系列子行地址中的每個所述子行地址解碼；和斷言在所述多個輸出端的第二組上的寫入信號，所述第二組的每個輸出端對應于一個相關的的子行地址。
15．如權利要求10所述的方法，其中產生一系列行地址的所述步驟包括步驟響應于第一陣列寫入命令輸出所述初始行地址；根據所述初始行地址產生一個第二行地址；和響應于第二陣列寫入命令輸出第二行地址。
16．如權利要求11所述的方法，其中產生另一系列行地址的所述步驟包括步驟輸出所述另一初始行地址；根據所述另一初始行地址產生一個第二行地址；和響應于陣列寫入命令輸出所述第二行地址。
17．在具有多個輸出端的顯示器驅動電路中，所述顯示器驅動電路耦接到提供數據和要寫入數據的顯示器地址的系統(tǒng)，驅動顯示器的方法包括步驟從所述系統(tǒng)接收第一初始行地址；根據第一初始行地址產生一系列子行地址；對所述系列子行地址中的每個所述子行地址解碼；和斷言在所述多個輸出端上的一系列寫入信號，每個輸出端對應于一個相關的子行地址。
18．如權利要求17所述的方法，其中驅動顯示器的方法還包括步驟接收另一初始行地址；和根據所述另一初始行地址產生另一系列子行地址。
全文摘要
一種顯示器驅動電路包括:提供一系列行地址的字線定序器和行解碼器,其對每個行地址解碼并斷言多個輸出端中相應的一個上的寫入信號。可任選的數據路由定序器提供一系列路由地址,該地址由任選的數據路由器使用,為數據選擇路由到顯示器的特定子行。另外,任選的子行定序器給任選的子行解碼器提供一系列子行地址,子行解碼器對每個子行地址解碼,并斷言多個第二輸出端中對應的一個上的寫入信號。
文檔編號G09G3/20GK1285942SQ98813064
公開日2001年2月28日 申請日期1998年11月13日 優(yōu)先權日1997年11月14日
發(fā)明者雷蒙德·平克漢姆, W·斯潘塞·沃利第三, 埃德溫·L·赫德森, 約翰·G·坎貝爾 申請人:奧羅拉系統(tǒng)公司