一種可減少微處理器i/o口占用的動(dòng)態(tài)led顯示電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種可減少微處理器I/O 口占用的動(dòng)態(tài)LED顯示電路，屬于LED動(dòng)態(tài)顯示技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)代工程應(yīng)用常常采用微處理器進(jìn)行控制，并且在這些工程應(yīng)用中經(jīng)常帶有LED數(shù)碼管顯示電路，當(dāng)控制系統(tǒng)比較復(fù)雜時(shí)，會(huì)導(dǎo)致I/O 口數(shù)量短缺的現(xiàn)象。這將會(huì)制約微處理器充分發(fā)揮其性能，造成控制系統(tǒng)趨于更加復(fù)雜。
[0003]目前，控制電路中LED設(shè)備有兩種驅(qū)動(dòng)方式，即靜態(tài)驅(qū)動(dòng)和動(dòng)態(tài)驅(qū)動(dòng)。靜態(tài)驅(qū)動(dòng)方式中LED的每一個(gè)段碼都需要占用一個(gè)1 口，此驅(qū)動(dòng)方式缺點(diǎn)顯而易見，故現(xiàn)代工程應(yīng)用中極少采用此種方式，而普遍被采用的動(dòng)態(tài)驅(qū)動(dòng)方式中，多片LED數(shù)碼管共用數(shù)據(jù)1 口，而選通1 口獨(dú)立驅(qū)動(dòng)，故較靜態(tài)驅(qū)動(dòng)方式所需1 口減少。
[0004]圖1是采用普通方式驅(qū)動(dòng)多片LED數(shù)碼管的顯示電路簡(jiǎn)要原理圖，在普通LED驅(qū)動(dòng)電路中，需要分配片選I/o 口和數(shù)據(jù)傳遞I/O 口，片選I/O 口用于多片數(shù)碼管的分時(shí)選通，數(shù)據(jù)傳輸I/O 口用于數(shù)據(jù)的傳遞，且所需總I/O 口數(shù)量等于所需顯示數(shù)據(jù)位數(shù)加八，圖1以顯示驅(qū)動(dòng)九位數(shù)據(jù)進(jìn)行說明，在普通LED驅(qū)動(dòng)電路中，三組數(shù)碼管組GroupO、Group 1、Group2通過微處理器驅(qū)動(dòng)，數(shù)碼管組GroupO需要分配片選I/O 口 P0.0、P0.1、P0.2，數(shù)碼管組Groupl需要分配片選I/O 口 Pl.0,PL UPl.2，數(shù)碼管組Group2需要分配片選I/O 口P2.0、Ρ2.1、Ρ2.2，三組數(shù)碼管組GroupO、Group 1、Group2的數(shù)據(jù)傳遞共同使用八位I/O 口，圖1中將I/O 口 P3作為數(shù)據(jù)傳遞1/0，采用普通方式驅(qū)動(dòng)數(shù)碼管顯示九位數(shù)據(jù)需要占用多達(dá)17個(gè)I/O 口，這將直接造成I/O 口數(shù)量緊張，微處理器性能發(fā)揮遭到制約。
[0005]專利文獻(xiàn)CN102456308A雖然提出了采用移位寄存器的動(dòng)態(tài)光電設(shè)備驅(qū)動(dòng)控制方法，但該方法同一時(shí)刻只能驅(qū)動(dòng)一片數(shù)碼管，只有在該使用條件下可達(dá)到減少1 口占用數(shù)量的目的，且該方法無法同時(shí)驅(qū)動(dòng)多片LED數(shù)碼管。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種能同一時(shí)刻驅(qū)動(dòng)多片數(shù)碼管且有效減少1口占用的動(dòng)態(tài)LED顯示電路。
[0007]為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是提供一種可減少微處理器I/O 口占用的動(dòng)態(tài)LED顯示電路，其特征在于:包括微處理器，微處理器的總I/O 口、串行通訊脈沖輸出口與總與門芯片的兩輸入口連接，總與門芯片的輸出口與各子與門芯片的一個(gè)輸入口連接，各子與門芯片的另一個(gè)輸入口分別連接微處理器的各子I/O 口，各子與門芯片的輸出口分別連接一移位寄存器組，移位寄存器組與數(shù)碼管組連接。
[0008]優(yōu)選地，通過所述微處理器的總I/O 口和相應(yīng)子I/O 口的電平配置控制相應(yīng)移位寄存器組的選擇性通斷，具體為:將總I/o 口、相應(yīng)子I/O 口和串行通訊脈沖輸出口置高電平，總I/O 口和串行通訊脈沖輸出口的高電平將總與門導(dǎo)通，總與門輸出口和該子I/O 口的高電平將與該子I/o 口對(duì)應(yīng)的子與門導(dǎo)通，則選通相應(yīng)的移位寄存器組。
[0009]優(yōu)選地，一個(gè)所述移位寄存器組中包含若干移位寄存器，移位寄存器上設(shè)有移位脈沖接收口、數(shù)據(jù)接收口和數(shù)據(jù)發(fā)送口，所述子與門芯片的輸出口與各移位寄存器的移位脈沖接收口連接，首片移位寄存器的數(shù)據(jù)接收口連接所述微處理器的串行通訊數(shù)據(jù)輸出口，首片移位寄存器的數(shù)據(jù)發(fā)送口的第一引腳連接第二片移位寄存器的數(shù)據(jù)接收口，第二片移位寄存器的數(shù)據(jù)發(fā)送口的第一引腳連接第三片移位寄存器的數(shù)據(jù)接收口，依此類推。
[0010]優(yōu)選地，所述微處理器設(shè)置為串行通訊方式，微處理器的串行通訊脈沖輸出口每發(fā)送一個(gè)移位脈沖，即通過微處理器的串行通訊數(shù)據(jù)輸出口發(fā)送一位數(shù)據(jù)給相應(yīng)的移位寄存器組，再通過移位寄存器組驅(qū)動(dòng)相應(yīng)的數(shù)碼管組動(dòng)態(tài)顯示數(shù)據(jù)。
[0011]本發(fā)明提供的裝置克服了現(xiàn)有技術(shù)的不足，在動(dòng)態(tài)顯示電路中采用與門芯片組合多片串入并出移位寄存器使用來驅(qū)動(dòng)數(shù)碼管組，僅需占用微處理器少量I/O 口便可驅(qū)動(dòng)多片LED數(shù)碼管進(jìn)行動(dòng)態(tài)顯示，當(dāng)控制系統(tǒng)比較復(fù)雜時(shí)，可以有效地節(jié)約I/O 口數(shù)量，充分發(fā)揮微處理器的性能，縮短工程開發(fā)周期，提高工程開發(fā)效率，在實(shí)際工程中有十分廣泛的應(yīng)用前景。
【附圖說明】
[0012]圖1是采用普通方式驅(qū)動(dòng)多片LED數(shù)碼管的顯示電路簡(jiǎn)要原理圖；
[0013]圖2為本發(fā)明提供的可減少微處理器I/O 口占用的動(dòng)態(tài)LED顯示電路簡(jiǎn)要原理圖；
[0014]圖3是圖2中與門芯片U5:A、U5:B、U5:C、U5:D和微處理器的連接結(jié)構(gòu)圖；
[0015]圖4是圖2中的數(shù)碼管組LEDGl、與門芯片U5:A、移位寄存器組SRGl連接結(jié)構(gòu)圖；
[0016]圖5是圖2中的數(shù)碼管組LEDG2、與門芯片U5:B、移位寄存器組SRG2連接結(jié)構(gòu)圖；
[0017]圖6是圖2中的數(shù)碼管組LEDG3、與門芯片U5:C、移位寄存器組SRG3連接結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0018]為使本發(fā)明更明顯易懂，茲以一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明如下。
[0019]本發(fā)明提供的可減少微處理器I/O 口占用的動(dòng)態(tài)LED顯示電路為多片八位串入并出移位寄存器動(dòng)態(tài)顯示電路，通過微處理器控制來實(shí)現(xiàn)動(dòng)態(tài)LED顯示，通過編寫程序?qū)⑽⑻幚砥髟O(shè)置為串行通訊方式，并將所要顯示的數(shù)據(jù)寫入程序中，微處理器串行通訊脈沖輸出口 P3.0每發(fā)送一個(gè)移位脈沖，將數(shù)據(jù)通過串行通訊數(shù)據(jù)輸出口 P3.1發(fā)送一位給相應(yīng)的移位寄存器組，最后通過移位寄存器組驅(qū)動(dòng)相應(yīng)數(shù)碼管組動(dòng)態(tài)顯示數(shù)據(jù)。
[0020]圖2是微處理器、與門芯片、移位寄存器組、數(shù)碼管組連接簡(jiǎn)要原理圖，每個(gè)移位寄存器組SRGl、SRG2、SRG3都由三片移位寄存器組成，從而驅(qū)動(dòng)三個(gè)數(shù)碼管組LEDGl、LEDG2、LEDG3動(dòng)態(tài)顯示九位數(shù)據(jù)，移位寄存器上標(biāo)識(shí)C、1、0分別代表移位脈沖接收口、數(shù)據(jù)接收口、數(shù)據(jù)發(fā)送口。圖3是與門芯片U5:A、U5:B、U5:C、U5:D與微處理器連接原理圖，四片與門芯片分別為子與門U5:A、U5:B、U5:C和總與門U5:D，三片子與門芯片U5:A、U5:B、U5:C通過總I/O 口 PL O和子I/O 口 Pl.1、P1.2、P1.3的電平配置控制導(dǎo)通，從而控制三組移位寄存器組SRGl、SRG2、SRG3的選擇性通斷。
[0021]當(dāng)要選通第一組移位寄存器組SRGl時(shí)，通過程序?qū)⒖侷/O 口 Pl.0、子I/O 口 Pl.1和串行通訊脈沖輸出口 P3.1置高電平，總I/O 口 Pl.0和串行通訊脈沖輸出口 P3.1高電平將總與門U5:D導(dǎo)通，總與門U5:D輸出口 PlZ和子I/O P Pl.1連接子與門U5:A的兩輸入口，從而將子與門U5:A導(dǎo)通。
[0022]如圖4所示，首片移位寄存器SRl I的數(shù)據(jù)發(fā)送口的第一引腳WOO連接第二片移位寄存器SR12數(shù)據(jù)接收口 112，第二片移位寄存器SR12數(shù)據(jù)發(fā)送口的第一引腳WlO連接第三片移位寄存器SR13數(shù)據(jù)接收口 113。當(dāng)子與門U5:A導(dǎo)通時(shí)，第一組移位寄存器SRGl被選通，微處理器的移位脈沖可以通過子與門U5:A傳送給第一組移位寄存器組SRGl的三片移位寄存器SR11、SR12、SR13的脈沖接收口 Cll、C12、C13，同時(shí)第一組移位寄存器組SRGl首片移位寄存器SRll的數(shù)據(jù)接收口 Ill接收來自微處理器串行通訊數(shù)據(jù)輸出口 P3.1的數(shù)據(jù)，微處理器的串行通訊脈沖輸出口 P3.0每發(fā)送一個(gè)移位脈沖，數(shù)據(jù)將發(fā)送一位，經(jīng)八個(gè)移位脈沖后，傳輸?shù)牡谝晃粩?shù)據(jù)到達(dá)第二片移位寄存器SR12，再經(jīng)八位移位脈沖，傳輸?shù)牡谝晃粩?shù)據(jù)才到達(dá)第三片移位寄存器SR13，移位寄存器SRl 1、SR12、SR13的數(shù)據(jù)輸出口與所驅(qū)動(dòng)的數(shù)碼管LED11、LED12、LED13相應(yīng)管腳相連，其中移位寄存器SRll管腳WOO、WOl、W02、W03、W04、W05、W06、W07 與數(shù)碼管 LED11 管腳 WOO、WO1、W02、W03、W04、W05、W06、W07 相連，移位寄存器 SR12 管腳 W10、W11、W12、W13、W14、W15、W16、W17 與數(shù)碼管 LED12 管腳 W10、W11、W12、W13、W14、W15、W16、W17 相連，移位寄存器 SR13 管腳 W20、W21、W22、W23、W24、W25、W26、W27與數(shù)碼管LED13管腳W20、W21、W22、W23、W24、W25、W26、W27相連，從而通過三片移位寄存器SRl1、SR12、SR13驅(qū)動(dòng)數(shù)碼管組LEDGl動(dòng)態(tài)顯示相應(yīng)的數(shù)據(jù)。
[0023]結(jié)合圖5和圖6，當(dāng)要第二組、第三組數(shù)碼管動(dòng)態(tài)顯示數(shù)據(jù)時(shí)，如前所述一樣，分別選通子與門U5:B、U5:C即可。通過編寫相應(yīng)程序來控制三子與門U5:A、U5:B、U5:C和總與門U5:D的通斷就能實(shí)現(xiàn)三組數(shù)碼管LEDG1、LEDG2、LEDG3的動(dòng)態(tài)顯示。
[0024]如此，僅需微處理器上4個(gè)I/O 口即可實(shí)現(xiàn)三組數(shù)碼管組的動(dòng)態(tài)顯示，與傳統(tǒng)方法17個(gè)I/O 口相比，大大節(jié)約了 I/O 口數(shù)量。
【主權(quán)項(xiàng)】
1.一種可減少微處理器I/O 口占用的動(dòng)態(tài)LED顯示電路，其特征在于:包括微處理器，微處理器的總I/O 口、串行通訊脈沖輸出口與總與門芯片的兩輸入口連接，總與門芯片的輸出口與各子與門芯片的一個(gè)輸入口連接，各子與門芯片的另一個(gè)輸入口分別連接微處理器的各子I/o 口，各子與門芯片的輸出口分別連接一移位寄存器組，移位寄存器組與數(shù)碼管組連接。
2.如權(quán)利要求1所述的一種可減少微處理器I/O口占用的動(dòng)態(tài)LED顯示電路，其特征在于:通過所述微處理器的總I/O 口和相應(yīng)子I/O 口的電平配置控制相應(yīng)移位寄存器組的選擇性通斷，具體為:將總I/O 口、相應(yīng)子I/O 口和串行通訊脈沖輸出口置高電平，總I/O 口和串行通訊脈沖輸出口的高電平將總與門導(dǎo)通，總與門輸出口和該子I/O 口的高電平將與該子I/O 口對(duì)應(yīng)的子與門導(dǎo)通，則選通相應(yīng)的移位寄存器組。
3.如權(quán)利要求1或2所述的一種可減少微處理器I/O口占用的動(dòng)態(tài)LED顯示電路，其特征在于:一個(gè)所述移位寄存器組中包含若干移位寄存器，移位寄存器上設(shè)有移位脈沖接收口、數(shù)據(jù)接收口和數(shù)據(jù)發(fā)送口，所述子與門芯片的輸出口與各移位寄存器的移位脈沖接收口連接，首片移位寄存器的數(shù)據(jù)接收口連接所述微處理器的串行通訊數(shù)據(jù)輸出口，首片移位寄存器的數(shù)據(jù)發(fā)送口的第一引腳連接第二片移位寄存器的數(shù)據(jù)接收口，第二片移位寄存器的數(shù)據(jù)發(fā)送口的第一引腳連接第三片移位寄存器的數(shù)據(jù)接收口，依此類推。
4.如權(quán)利要求3所述的一種可減少微處理器I/O口占用的動(dòng)態(tài)LED顯示電路，其特征在于:所述微處理器設(shè)置為串行通訊方式，微處理器的串行通訊脈沖輸出口每發(fā)送一個(gè)移位脈沖，即通過微處理器的串行通訊數(shù)據(jù)輸出口發(fā)送一位數(shù)據(jù)給相應(yīng)的移位寄存器組，再通過移位寄存器組驅(qū)動(dòng)相應(yīng)的數(shù)碼管組動(dòng)態(tài)顯示數(shù)據(jù)。
【專利摘要】本發(fā)明提供了一種可減少微處理器I/O口占用的動(dòng)態(tài)LED顯示電路，包括微處理器，微處理器的總I/O口、串行通訊脈沖輸出口與總與門芯片的兩輸入口連接，總與門芯片的輸出口與各子與門芯片的一個(gè)輸入口連接，各子與門芯片的另一個(gè)輸入口分別連接微處理器的各子I/O口，各子與門芯片的輸出口分別連接一移位寄存器組，移位寄存器組與數(shù)碼管組連接。發(fā)明提供的裝置僅需占用微處理器少量I/O口便可驅(qū)動(dòng)多片LED數(shù)碼管進(jìn)行動(dòng)態(tài)顯示，當(dāng)控制系統(tǒng)比較復(fù)雜時(shí)，可以有效地節(jié)約I/O口數(shù)量，充分發(fā)揮微處理器的性能，縮短工程開發(fā)周期，提高工程開發(fā)效率，在實(shí)際工程中有十分廣泛的應(yīng)用前景。
【IPC分類】G09G3-32
【公開號(hào)】CN104575397
【申請(qǐng)?zhí)枴緾N201510067501
【發(fā)明人】張棟, 馬曉建, 張?zhí)煊?
【申請(qǐng)人】東華大學(xué)
【公開日】2015年4月29日
【申請(qǐng)日】2015年2月9日