移位寄存器、柵極驅(qū)動電路以及顯示設(shè)備的制造方法
【專利摘要】本發(fā)明的實施例提供了一種移位寄存器、柵極驅(qū)動電路以及顯示設(shè)備。該移位寄存器包括輸入單元、第一控制單元、第二控制單元、電壓選通單元、輸出單元、儲能單元以及復(fù)位單元。該移位寄存器可以較少的開關(guān)器件輸出雙路驅(qū)動信號，當其應(yīng)用于柵極驅(qū)動電路時，可以減少柵極驅(qū)動電路所包括的開關(guān)器件的總數(shù)目并簡化布線，降低柵極驅(qū)動電路的占用面積，有利于顯示設(shè)備的邊框窄化。
【專利說明】
移位寄存器、柵極驅(qū)動電路以及顯示設(shè)備
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，更具體地，涉及一種移位寄存器、柵極驅(qū)動電路和顯示設(shè)備。
【背景技術(shù)】
[0002]隨著技術(shù)的發(fā)展，為了滿足人們對諸如LCD的各類顯示設(shè)備的審美和使用方面的要求，對這些顯示設(shè)備的邊框進行窄化設(shè)計已經(jīng)成為一種潮流。對于諸如LCD之類的顯示設(shè)備而言，柵極驅(qū)動電路(GOA)是影響顯示設(shè)備的邊框的大小的重要因素?，F(xiàn)有的柵極驅(qū)動電路通常包括多個級聯(lián)的移位寄存器，每個移位寄存器輸出一行用于驅(qū)動像素開關(guān)的掃描信號。然而，這樣的柵極驅(qū)動電路一般包括較大數(shù)量的移位寄存器，相應(yīng)地，所包括的開關(guān)器件的總數(shù)目以及信號線的總數(shù)目也較大，不利于顯示設(shè)備的邊框的窄化。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的實施例提供一種移位寄存器、包括該移位寄存器的柵極驅(qū)動電路以及包括該柵極驅(qū)動電路的顯示設(shè)備，以促進顯示設(shè)備的邊框的窄化。
[0004]本發(fā)明的一個實施例提供了一種移位寄存器。該移位寄存器包括:輸入單元，所述輸入單元分別與輸入端和第一節(jié)點連接，所述輸入單元通過所述輸入端的輸入信號控制第一節(jié)點的電位;第一控制單元，所述第一控制單元分別與第二節(jié)點和第一參考電壓連接，所述第一控制單元用于將第一參考電壓輸出至第二節(jié)點；
第二控制單元，所述第二控制單元分別與第一節(jié)點、第二節(jié)點、以及第二參考電壓連接，用于基于第一節(jié)點的電位而控制第二節(jié)點的電位；電壓選通單元，所述電壓選通單元分別與第一參考電壓、第二參考電壓、第一節(jié)點、第二節(jié)點和輸出單元連接，所述電壓選通單元基于第一節(jié)點的電位而向所述輸出單元輸出所述第一參考電壓;儲能單元，所述儲能單元分別與電壓選通單元的輸出和第一節(jié)點連接；以及復(fù)位單元，所述復(fù)位單元分別與復(fù)位端和第一節(jié)點連接，所述復(fù)位單元通過復(fù)位端的復(fù)位信號而控制第一節(jié)點的電位。輸出單元還分別與第一時鐘信號輸入端、第二時鐘信號輸入端、第一輸出端和第二輸出端連接，所述輸出單元基于第一時鐘信號和第二時鐘信號而分別從第一輸出端和第二輸出端輸出第一脈沖信號以及第二脈沖信號，
在一些實施例中，輸入單元可包括第一晶體管，第一晶體管的柵極用于接收所述輸入信號，第一晶體管的第一端連接至第一節(jié)點，第一晶體管的第二端用于接收第三電壓信號。
[0005]在一些實施例中，復(fù)位單元可包括第二晶體管，第二晶體管的柵極用于接收復(fù)位信號，第二晶體管的第一端用于接收第四電壓信號，第二晶體管的第二端連接至第一節(jié)點。
[0006]在一些實施例中，電壓選通單元可包括第三晶體管和第四晶體管，第三晶體管的第二端連接至第一參考電壓，第三晶體管的柵極連接至第一節(jié)點，第四晶體管的柵極連接至第二節(jié)點，第四晶體管的第一端連接至第二參考電壓，第三晶體管的第一端和第四晶體管的第二端連接至所述輸出單元。
[0007]在一些實施例中，儲能單元可包括第一電容器，所述第一電容器的第一端連接至第一節(jié)點，所述第一電容器的第二端連接至電壓選通單元的輸出。
[0008]在一些實施例中，第一控制單元可包括第五晶體管，第五晶體管的第一端連接至第二節(jié)點，第五晶體管的第二端和柵極連接至第一參考電壓。
[0009]在一些實施例中，第二控制單元可包括第六晶體管以及第二電容器，第二電容器的第一端以及第六晶體管的第一端連接至第二參考電壓，第二電容器的第二端以及第六晶體管的第二端連接至第二節(jié)點，第六晶體管的柵極連接至第一節(jié)點。
[0010]在一些實施例中，第二控制單元還可包括第七晶體管，第七晶體管的柵極連接至第二節(jié)點，第七晶體管的第一端連接至第二參考電壓，第七晶體管的第二端連接至第一節(jié)點。
[0011]在一些實施例中，輸出單元可包括第八晶體管和第九晶體管，第八晶體管的柵極連接至第一時鐘信號輸入端，第九晶體管的柵極連接至第二時鐘信號輸入端，第八晶體管的第一端、第九晶體管的第一端連接至電壓選通單元的輸出，第八晶體管的第二端和第九晶體管的第二端分別用于輸出所述第一脈沖信號和所述第二脈沖信號。
[0012]本發(fā)明的另外的實施例提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路可包括多個級聯(lián)的根據(jù)以上實施例中的任一實施例提供的移位寄存器。
[0013]在一些實施例中，該柵極驅(qū)動電路可包括分別提供第一時鐘信號、第二時鐘信號、第三時鐘信號和第四時鐘信號的第一時鐘信號線、第二時鐘信號線、第三時鐘信號線和第四時鐘信號線，第一時鐘信號、第二時鐘信號、第三時鐘信號以及第四時鐘信號的脈沖信號的相位依次相差90度，柵極驅(qū)動電路中的第k個移位寄存器的第一時鐘信號輸入端和第二時鐘信號輸入端分別連接至第一時鐘信號線、第三時鐘信號線，第k+Ι個移位寄存器的第一時鐘信號輸入端和第二時鐘信號輸入端分別連接至第二時鐘信號線和第四時鐘信號線，k為大于等于I的整數(shù)。
[0014]在一些實施例中，在級聯(lián)的多個移位寄存器中，第k個移位寄存器的復(fù)位端連接至第k+Ι個移位寄存器的第二輸出端，第k個移位寄存器的第一輸出端連接至第k+Ι個移位寄存器的輸入端，第一移位寄存器的輸入端用于接收指示新的一幀圖像的開始的垂直同步信號。
[0015]本發(fā)明的另外的實施例還提供了一種顯示設(shè)備，該顯示設(shè)備可包括本發(fā)明的上述實施例中的任一實施例提供的柵極驅(qū)動電路。
[0016]本發(fā)明實施例提出的移位寄存器能夠以較少的開關(guān)器件而實現(xiàn)提供兩路驅(qū)動信號。當該移位寄存器應(yīng)用于顯示設(shè)備的柵極驅(qū)動電路時，可以減小柵極驅(qū)動電路中的開關(guān)器件的總體數(shù)量以及所需的信號線的總體數(shù)量，簡化柵極驅(qū)動電路的結(jié)構(gòu)，節(jié)省柵極驅(qū)動電路的占用面積，從而可以使得顯示設(shè)備的邊框變得更窄。
【附圖說明】
[0017]下面，參考附圖更詳細地并且通過非限制性的示例方式描述本發(fā)明的實施例，以提供對本發(fā)明的原理和精神的透徹理解。
[0018]圖1示出了根據(jù)本發(fā)明的一個實施例提供的移位寄存器的結(jié)構(gòu)框圖；
圖2示出了根據(jù)本發(fā)明的一個實施例提供的移位寄存器的電路圖； 圖3示出了根據(jù)本發(fā)明的實施例提供的移位寄存器工作時的時序圖；
圖4示出了一種常規(guī)的移位寄存器的電路圖；
圖5示意性地示出了本發(fā)明的另一實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)框圖。
【具體實施方式】
[0019]下面，通過示例的方式來詳細說明本發(fā)明的具體實施例。應(yīng)當理解的是，本發(fā)明的實施例不局限于以下所列舉的示例，本領(lǐng)域技術(shù)人員利用本發(fā)明的原理或精神可以對所描述的各實施例進行修改和變型，得到形式不同的其它實施例，顯然，這些實施例都落入本發(fā)明要求保護的范圍。
[0020]此外，需要說明的是，本文所參考的附圖是為了說明和解釋本發(fā)明的實施例的需要，附圖所體現(xiàn)的每個單元并不一定與實際的電路結(jié)構(gòu)完全相同，不同單元之間的連接僅僅用于示意性地說明本發(fā)明的實施例，這些都不構(gòu)成對本發(fā)明的保護范圍的限制。在不沖突的情況下，本發(fā)明的各實施例中的技術(shù)特征可以相互組合。
[0021]另外，本文提到的晶體管的第一端和第二端是用于區(qū)分晶體管除柵極之外的兩端，將其中一端稱為第一端，另一端稱為第二端。晶體管的第一端和第二端是對稱的，所以第一端、第二端是可以互換的。還應(yīng)理解的是，本文提到的“連接”可用于表示兩個元件直接連接，或者，也可表示這兩個元件間接連接(即，這兩個元件之間可能存在其它元件)。
[0022]圖1示意性地示出了根據(jù)本發(fā)明的實施例的移位寄存器的結(jié)構(gòu)框圖。如圖1所示，根據(jù)本發(fā)明實施例的移位寄存器包括:輸入單元10，分別與輸入端input和第一節(jié)點PU連接，輸入單元10通過輸入端input的輸入信號控制第一節(jié)點PU的電位;第一控制單元20，分另IJ與第二節(jié)點H)和第一參考電壓GCH連接，第一控制單元20用于將第一參考電壓GCH輸出至第二節(jié)點PD;第二控制單元30，第二控制單元30分別與第一節(jié)點PU、第二節(jié)點PD、以及第二參考電壓VGL連接，用于基于第一節(jié)點的電位而控制第二節(jié)點PD的電位；電壓選通單元40，電壓選通單元40分別與第一參考電壓GCH、第二參考電壓VGL、第一節(jié)點PU、第二節(jié)點PD和輸出單元50連接，電壓選通單元40基于第一節(jié)點PU的電位而向輸出單元50輸出第一參考電壓GCH;儲能單元70，儲能單元70分別與電壓選通單元40的輸出和第一節(jié)點PU連接；以及復(fù)位單元60，復(fù)位單元60分別與復(fù)位端reset和第一節(jié)點PU連接，復(fù)位單元60通過復(fù)位端reset的復(fù)位信號而控制第一節(jié)點PU的電位。在該實施例中，輸出單元50還分別與第一時鐘信號輸入端CLKA、第二時鐘信號輸入端CLKB、第一輸出端OutputJ(和第二輸出端連接0utput_K+2，輸出單元50基于第一時鐘信號和第二時鐘信號而分別從第一輸出端0utput_K和第二輸出端0utput_K+2輸出第一脈沖信號以及第二脈沖信號。
[0023]本發(fā)明實施例提出的移位寄存器可用作柵極驅(qū)動電路(GOA)中的一個單元電路，其可以同時輸出兩路用于驅(qū)動像素開關(guān)的信號。因而，對于同一顯示設(shè)備，可以減小其中的柵極驅(qū)動電路中的移位寄存器的數(shù)量，進而減小柵極驅(qū)動電路中的開關(guān)器件的總體數(shù)量以及所需的信號線的總體數(shù)量，簡化柵極驅(qū)動電路的結(jié)構(gòu)，節(jié)省柵極驅(qū)動電路的占用面積，從而可以使得顯示設(shè)備的邊框變得更窄。同時，由于開關(guān)器件的總體數(shù)目得意減小，所以還有利于降低柵極驅(qū)動電路的功耗，進而降低顯示設(shè)備的功耗。
[0024]圖2示例性地示出了根據(jù)本發(fā)明實施例提出的移位寄存器的具體電路結(jié)構(gòu)。為了便于對照圖1來理解圖2的實施例，圖2中用虛線框示意性地移位寄存器的各個單元。
[0025]如圖2所示，輸入單元10可包括第一晶體管M1，第一晶體管Ml的柵極用于接收輸入信號，第一晶體管Ml的第一端(例如，源極)連接至第一節(jié)點PU，第一晶體管Ml的第二端(例如，漏極)用于接收第三電壓信號FW。在該實施例中，第三電壓信號可以是具有高電壓水平的恒定電壓，也可以是具有低電壓水平的恒定電壓。在本文中，高電壓水平也可以被稱為邏輯“I”，低電壓水平也可以被稱為邏輯“O”。第一晶體管Ml可以基于輸入端input的輸入信號而控制第一節(jié)點PU的電位。例如，第一晶體管Ml可以是N型薄膜晶體管(TFT)，此時，其可以接收高電壓水平的輸入信號而導(dǎo)通，使得第一節(jié)點PU的電位等于第三電壓信號FW的電壓水平。
[0026]在一個實施例中，如圖2所示，復(fù)位單元可包括第二晶體管M2，第二晶體管M2的柵極用于接收復(fù)位信號，第二晶體管M2的第一端用于接收第四電壓信號BW，第二晶體管M2的第二端連接至第一節(jié)點PU。當?shù)诙w管M2的柵極接收到復(fù)位信號而導(dǎo)通時，第一節(jié)點PU的電位等于第四電壓信號BW的電壓水平。在本發(fā)明的實施例中，第四電壓信號BW也可以是恒定的電壓信號，但是其電壓水平與第三電壓信號FW不同。例如，如果第三電壓信號FW是高電壓水平(邏輯“I”)，則第四電壓信號BW是低電壓水平(邏輯“0”)，反之亦然。第三電壓信號FW和第四電壓信號BW的電壓水平可以被設(shè)定或改變。在本發(fā)明的實施例中，第二參考電壓VGL可以具有低電壓水平，第一參考電壓GCH可以具有高電壓水平。
[0027]在本發(fā)明的實施例中，電壓選通單元40包括第三晶體管M3和第四晶體管M4，第三晶體管M3的第二端連接至第一參考電壓GCH，第三晶體管M3的柵極連接至第一節(jié)點PU，第四晶體管M4的柵極連接至第二節(jié)點H)，第四晶體管M4的第一端連接至第二參考電壓VGL，第三晶體管M3的第一端和第四晶體管M4的第二端連接至輸出單元50。如圖2所示，在該實施例中，第四晶體管M4的第二端和第三晶體管M3的第一端互連于節(jié)點PU’。
[0028]在本發(fā)明的實施例中，儲能單元可包括第一電容器Cl，第一電容器Cl的第一端連接至第一節(jié)點PU，第一電容器Cl的第二端連接至電壓選通單元40的輸出。
[0029]第一控制單元20可包括第五晶體管M5，第五晶體管M5的第一端連接至第二節(jié)點PD，第五晶體管M5的第二端和柵極連接至第一參考電壓GCH。第二控制單元30可包括第六晶體管M6以及第二電容器C2，第二電容器C2的第一端以及第六晶體管M6的第一端連接至第二參考電壓VGL，第二電容器C2的第二端以及第六晶體管M6的第二端連接至第二節(jié)點H)，第六晶體管M6的柵極連接至第一節(jié)點PU。也就是說，第二電容器C2可以并聯(lián)連接至第六晶體管M6o
[0030]在本發(fā)明的實施例中，第二控制單元30還可包括第七晶體管M7，第七晶體管M7的柵極連接至第二節(jié)點ro，第七晶體管M7的第一端連接至第二參考電壓VGL，第七晶體管M7的第二端連接至第一節(jié)點HJ。
[0031]輸出單元50可包括第八晶體管M8和第九晶體管M9，第八晶體管M8的柵極連接至第一時鐘信號輸入端CLKA，第九晶體管M9的柵極連接至第二時鐘信號輸入端CLKB，第八晶體管M8的第一端、第九晶體管M9的第一端連接至電壓選通單元40的輸出，第八晶體管M8的第二端和第九晶體管M9的第二端分別用于輸出第一脈沖信號和第二脈沖信號。
[0032]圖2所示的實施例提供的移位寄存器可用作柵極驅(qū)動電路中的單元電路，即多個這樣的級聯(lián)的移位寄存器可形成柵極驅(qū)動電路，每個移位寄存器輸出的第一脈沖信號和第二脈沖信號可以用作兩行像素的掃描信號。此外，通過設(shè)置第三電壓信號FW和第四電壓信號BW的電壓水平，可以實現(xiàn)不同的掃描方式。例如，通過使得FW=1、BW=0可以實現(xiàn)正向掃描，通過使得FW=0、BW=1可以實現(xiàn)反向掃描。下面結(jié)合圖2和圖3來具體說明本發(fā)明實施提供的移動寄存器用于柵極驅(qū)動電路而提供掃描信號的工作過程。
[0033]如圖2所示，該移位寄存器中的各個晶體管可以為N型薄膜晶體管。當然，在其它的實施例中，移位寄存器中的各個晶體管也可以為其它類型的開關(guān)器件，例如，P型場效應(yīng)晶體管，N型場效應(yīng)晶體管，P型薄膜晶體管等等，本發(fā)明的實施例對此不作限定。下面，以晶體管M1-M9為N型薄膜晶體管、且掃描方式為正向掃描(FW=I，BW=0)為例來說明移位寄存器的工作過程。當提供給輸入單元10的輸入信號變?yōu)楦唠娖綍r，晶體管Ml導(dǎo)通，此時，復(fù)位端Reset的復(fù)位信號保持低電平。由于晶體管Ml導(dǎo)通，所以第一節(jié)點PU的電位變?yōu)楦唠娖?，從而對儲能單?第一電容器CI)充電。第一電容器CI的第一端積累電荷，使得第三晶體管M3和第六晶體管M6導(dǎo)通。由于第三晶體管M3導(dǎo)通，所以第一電容器Cl的第二端PU’的電位等于第一參考電壓GCH;由于第六晶體管M6導(dǎo)通，使得第二電容器C2經(jīng)由第六晶體管M6放電，第二節(jié)點H)的電位等于第二參考電壓VGL。即，可以認為此時第二節(jié)點H)的電位為邏輯“O”，節(jié)點PU’的電位為邏輯“I”，因此，第四晶體管M4和第七晶體管M7均關(guān)斷。如果第八晶體管M8或第九晶體管M9接收到相應(yīng)的時鐘信號而導(dǎo)通，則移位寄存器可分別從第八晶體管M8和第九晶體管M9的第二端輸出第一脈沖信號或第二脈沖信號。當輸入端Input的輸入信號變?yōu)榈碗娖綍r，第一晶體管Ml將關(guān)斷。但是，由于儲能單元(第一電容器Cl)的電位保持作用，第一節(jié)點PU可保持高電壓水平，從而使得節(jié)點PU’保持高電壓水平。因此，移位寄存器可保持之前的工作狀態(tài)，此時，如果第一時鐘信號輸入端CLKA或第二時鐘信號輸入端CLKB的時鐘信號使得第八晶體管M8或第九晶體管M9導(dǎo)通，則可繼續(xù)輸出第一脈沖信號或第二脈沖信號。當移位寄存器從復(fù)位端Reset接收到有效的復(fù)位信號(S卩，Reset=I)時，第二晶體管M2導(dǎo)通，使得第一節(jié)點PU的電位等于第四電壓信號BW，即節(jié)點PU的電位為邏輯“O”。因此，第三晶體管M3和第六晶體管M6斷開，第二節(jié)點PD的電位變?yōu)楦唠妷核?，即PD的電位為邏輯T。這樣，導(dǎo)致第四晶體管M4和第七晶體管M7導(dǎo)通，電壓選通單元40的輸出端(S卩，第三晶體管M3和第四晶體管M4之間的節(jié)點PU’)的電壓水平等于第二參考電壓VGL。由于節(jié)點PU’的電壓水平為邏輯“O”，所以，此時，輸出單元50不輸出第一脈沖信號或第二脈沖信號。當復(fù)位信號失效(Reset=O)時，由于第五晶體管M5保持導(dǎo)通，因此，第二節(jié)點PD的電位為高電壓水平，這樣，使得第七晶體管M7和第四晶體管M4導(dǎo)通，從而使得第一節(jié)點PU和節(jié)點PU’的電位為低電壓水平，S卩，PU=PU’=0。此時，移位寄存器仍不輸出第一脈沖信號或第二脈沖信號。
[0034]如圖3所示，移位寄存器的工作過程可包括a、b、c和d四個時段。圖3中的四個時鐘信號CLK1、CLK2、CLK3和CLK4是由時鐘信號生成電路產(chǎn)生的周期性時鐘信號。當移位寄存器用于提供掃描信號時，時鐘信號CLK1、CLK3可以分別提供給第八晶體管M8、第九晶體管M9的柵極，或者，第八晶體管M8和第九晶體管M9也可以分別接收時鐘信號CLK2、CLK4。在a時段的起始，移位寄存器接收到有效的輸入信號(Input=I)，使得第一節(jié)點PU的電位變化至高電壓水平，即PU=I，從而使得PU’ = I。當?shù)诎司w管M8接收到時鐘信號CLKl而導(dǎo)通時，可以從第一輸出端OutputJ(輸出第一脈沖信號。當?shù)诰啪w管M9接收到時鐘信號CLK3而導(dǎo)通時，可以從第二輸出端0utput_K+2輸出第二脈沖信號。在b時段期間，雖然輸入信號變?yōu)榈碗妷核?，但是，第一電容器Cl可保持第一節(jié)點PU的電位處于高電壓水平，從而使得移位寄存器保持a時段的工作狀態(tài)。在時段c的起始，移位寄存器由于接收到有效的復(fù)位信號而使得第一節(jié)點PU的電位變?yōu)榈碗妷核剑莆患拇嫫鞔藭r不再輸出有效的掃描信號。在時段d期間，盡管有效的復(fù)位信號缺失，移位寄存器仍保持之前的工作狀態(tài)，不能提供有效的掃描信號，直到再次接收到有效的輸入信號。
[0035]因此，本發(fā)明的實施例以較少的電子器件實現(xiàn)了讓一個移位寄存器同時提供兩路驅(qū)動信號。圖4示出了用于柵極驅(qū)動電路的常規(guī)的移位寄存器的電路圖。如圖4所示，常規(guī)的移位寄存器包括7個開關(guān)器件，但只能提供一路驅(qū)動信號。如果要提供兩路驅(qū)動信號，則至少需要14個開關(guān)器件。如圖2所示，本發(fā)明實施例提供的移位寄存器只需9個開關(guān)器件即能提供兩路驅(qū)動信號。因此，電路結(jié)構(gòu)和布線得到簡化，有利于顯示設(shè)備實現(xiàn)窄邊框。
[0036]本發(fā)明的另一實施例提供了一種柵極驅(qū)動電路，該柵極驅(qū)動電路可包括多個級聯(lián)的前述實施例中的任一實施例所描述的移位寄存器。如前所述，由于每個移位寄存器能夠以較少的開關(guān)器件輸出兩路驅(qū)動信號，所以柵極驅(qū)動器所包括的開關(guān)器件的總數(shù)目得以減少，柵極驅(qū)動器的占用面積得以降低，進一步促進顯示設(shè)備的邊框窄化。
[0037]圖5示意性地示出了本發(fā)明實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)框圖。如圖5所示，該柵極驅(qū)動電路可包括分別提供第一時鐘信號CLKl、第二時鐘信號CLK2、第三時鐘信號CLK3和第四時鐘信號CLK4的第一時鐘信號線、第二時鐘信號線、第三時鐘信號線和第四時鐘信號線，第一時鐘信號CLKl、第二時鐘信號CLK2、第三時鐘信號CLK3以及第四時鐘信號CLK4的脈沖信號的相位依次相差90度，柵極驅(qū)動電路中的第k個移位寄存器的第一時鐘信號輸入端CLKA和第二時鐘信號輸入端CLKB可分別連接至第一時鐘信號線、第三時鐘信號線，第k+Ι個移位寄存器的第一時鐘信號輸入端CLKA和第二時鐘信號輸入端CLKB可分別連接至第二時鐘信號線和第四時鐘信號線，k為大于等于I的整數(shù)。再次參照圖3，第一時鐘信號CLK1、第二時鐘信號CLK2、第三時鐘信號CLK3以及第四時鐘信號CLK4的脈沖信號的相位依次相差90度，因此，四個時鐘信號CLK1-CLK4在時間上相繼出現(xiàn)高電平的脈沖信號，S卩，第一時鐘信號CLKl和CLK3的脈沖信號在相位上可以相差180度，第二時鐘信號CLK2和CLK4的脈沖信號在相位上可以相差180度。在圖5所示的實施例中，每個移位寄存器可分別接收第一時鐘信號CLKl和第三時鐘信號CLK3，或者第二時鐘信號CLK2和第四時鐘信號CLK4，這樣，可以為每個移位寄存器的輸出單元中的第八晶體管和第九晶體管提供死區(qū)時間，確保第八晶體管和第九晶體管不會同時導(dǎo)通，讓柵極驅(qū)動電路以逐行的方式提供驅(qū)動信號，即實現(xiàn)逐行掃描。如圖5所示，柵極驅(qū)動電路中的每個移位寄存器還可接收第三電壓信號FW和第四電壓信號BW，可以通過調(diào)整第三電壓信號FW和第四電壓信號BW的電壓水平而實現(xiàn)以不同的方式提供驅(qū)動信號。在本發(fā)明的一個實施例中，當FW=I，BW=O時，以正向掃描方式提供驅(qū)動信號，當FW=O，BW=1時，以反向掃描方式提供驅(qū)動信號。
[0038]再次參照圖5，在級聯(lián)的多個移位寄存器中，第k個移位寄存器的復(fù)位端可連接至第k+Ι個移位寄存器的第二輸出端，第k個移位寄存器的第一輸出端可連接至第k+Ι個移位寄存器的輸入端，第一移位寄存器的輸入端用于接收指示新的一幀圖像的開始的垂直同步信號STV。換句話說，在圖5的實施例中，對于級聯(lián)的多個移位寄存器中的兩個相鄰的移位寄存器，前一個移位寄存器的復(fù)位端可連接至與其相鄰的后一個移位寄存器的第二輸出端，前一個移位寄存器的第一輸出端可連接至與其相鄰的后一個移位寄存器的輸入端，第一移位寄存器的輸入端可接收指示新的一幀圖像的開始的垂直同步信號STV。如圖5所示，第一移位寄存器可提供用于第一行和第三行像素的柵極驅(qū)動信號，第二移位寄存器可提供用于第二行和第四行像素的柵極驅(qū)動信號，第k個移位寄存器可提供用于第k行和第k+2行像素的柵極驅(qū)動信號以此方式，可以為各行像素相繼提供驅(qū)動信號，實現(xiàn)對像素開關(guān)的逐行掃描驅(qū)動。
[0039]本發(fā)明的另一實施例提供了一種顯示設(shè)備，該顯示設(shè)備可包括如前述實施例中任一實施例提供的柵極驅(qū)動電路。該顯示裝置可以為手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對本發(fā)明的限制。
[0040]以上已經(jīng)參照附圖詳細描述了本發(fā)明的實施例，但是，應(yīng)該注意的是，上述實施例用來舉例說明而不是限制本發(fā)明，并且本領(lǐng)域技術(shù)人員將能夠設(shè)計許多替代性實施例而并未脫離所附權(quán)利要求的范圍。在權(quán)利要求中，詞語“包括”并未排除除了權(quán)利要求中所列舉的那些之外的元件或步驟的存在。元件之前的詞語“一”或“一個”并未排除多個這樣的元件的存在。某些特征被記載在相互不同從屬權(quán)利要求中這一純粹事實并不意味著這些特征的組合不能被有利地使用。
【主權(quán)項】
1.一種移位寄存器，包括: 輸入單元，所述輸入單元分別與輸入端和第一節(jié)點(PU)連接，所述輸入單元通過所述輸入端的輸入信號控制第一節(jié)點(PU)的電位； 第一控制單元，所述第一控制單元分別與第二節(jié)點(PD)和第一參考電壓(GCH)連接，所述第一控制單元用于將第一參考電壓輸出至第二節(jié)點(PD); 第二控制單元，所述第二控制單元分別與第一節(jié)點(PU)、第二節(jié)點(PD)、以及第二參考電壓(VGL)連接，用于基于第一節(jié)點(PU)的電位而控制第二節(jié)點(PD)的電位； 電壓選通單元，所述電壓選通單元分別與第一參考電壓(GCH)、第二參考電壓(VGL)、第一節(jié)點(PU)、第二節(jié)點(PD)和輸出單元連接，所述電壓選通單元基于第一節(jié)點(PU)的電位而向所述輸出單元輸出所述第一參考電壓； 儲能單元，所述儲能單元分別與電壓選通單元的輸出和第一節(jié)點(PU)連接；以及 復(fù)位單元，所述復(fù)位單元分別與復(fù)位端和第一節(jié)點(PU)連接，所述復(fù)位單元通過復(fù)位端的復(fù)位信號而控制第一節(jié)點(PU)的電位， 其中所述輸出單元還分別與第一時鐘信號輸入端、第二時鐘信號輸入端、第一輸出端和第二輸出端連接，所述輸出單元基于第一時鐘信號和第二時鐘信號而分別從第一輸出端和第二輸出端輸出第一脈沖信號以及第二脈沖信號。2.如權(quán)利要求1所述的移位寄存器，其特征在于，所述輸入單元包括第一晶體管，第一晶體管的柵極用于接收所述輸入信號，第一晶體管的第一端連接至第一節(jié)點，第一晶體管的第二端用于接收第三電壓信號。3.如權(quán)利要求1所述的移位寄存器，其特征在于，所述復(fù)位單元包括第二晶體管，第二晶體管的柵極用于接收復(fù)位信號，第二晶體管的第一端用于接收第四電壓信號，第二晶體管的第二端連接至第一節(jié)點。4.如權(quán)利要求1所述的移位寄存器，其特征在于，所述電壓選通單元包括第三晶體管和第四晶體管，第三晶體管的第二端連接至第一參考電壓，第三晶體管的柵極連接至第一節(jié)點，第四晶體管的柵極連接至第二節(jié)點，第四晶體管的第一端連接至第二參考電壓，第三晶體管的第一端和第四晶體管的第二端連接至所述輸出單元。5.如權(quán)利要求1所述的移位寄存器，其特征在于，所述儲能單元包括第一電容器，所述第一電容器的第一端連接至第一節(jié)點，所述第一電容器的第二端連接至電壓選通單元的輸出。6.如權(quán)利要求1所述的移位寄存器，其特征在于，第一控制單元包括第五晶體管，第五晶體管的第一端連接至第二節(jié)點，第五晶體管的第二端和柵極連接至第一參考電壓。7.如權(quán)利要求1所述的移位寄存器，其特征在于，所述第二控制單元包括第六晶體管以及第二電容器，第二電容器的第一端以及第六晶體管的第一端連接至第二參考電壓，第二電容器的第二端以及第六晶體管的第二端連接至第二節(jié)點，第六晶體管的柵極連接至第一節(jié)點。8.如權(quán)利要求7所述的移位寄存器，其特征在于，所述第二控制單元還包括第七晶體管，第七晶體管的柵極連接至第二節(jié)點，第七晶體管的第一端連接至第二參考電壓，第七晶體管的第二端連接至第一節(jié)點。9.如權(quán)利要求1所述的移位寄存器，其特征在于，輸出單元包括第八晶體管和第九晶體管，第八晶體管的柵極連接至第一時鐘信號輸入端，第九晶體管的柵極連接至第二時鐘信號輸入端，第八晶體管的第一端、第九晶體管的第一端連接至電壓選通單元的輸出，第八晶體管的第二端和第九晶體管的第二端分別用于輸出所述第一脈沖信號和所述第二脈沖信號。10.—種柵極驅(qū)動電路，包括多個級聯(lián)的根據(jù)權(quán)利要求1-9中任一項所述的移位寄存器。11.如權(quán)利要求10所述的柵極驅(qū)動電路，其特征在于，該柵極驅(qū)動電路包括分別提供第一時鐘信號、第二時鐘信號、第三時鐘信號和第四時鐘信號的第一時鐘信號線、第二時鐘信號線、第三時鐘信號線和第四時鐘信號線，第一時鐘信號、第二時鐘信號、第三時鐘信號以及第四時鐘信號的脈沖信號的相位依次相差90度，柵極驅(qū)動電路中的第k個移位寄存器的第一時鐘信號輸入端和第二時鐘信號輸入端分別連接至第一時鐘信號線、第三時鐘信號線，第k+Ι個移位寄存器的第一時鐘信號輸入端和第二時鐘信號輸入端分別連接至第二時鐘信號線和第四時鐘信號線，k為大于等于I的整數(shù)。12.如權(quán)利要求11所述的柵極驅(qū)動電路，其特征在于，在級聯(lián)的多個移位寄存器中，第k個移位寄存器的復(fù)位端連接至第k+Ι個移位寄存器的第二輸出端， 第k個移位寄存器的第一輸出端連接至第k+Ι個移位寄存器的輸入端，第一移位寄存器的輸入端用于接收指示新的一幀圖像的開始的垂直同步信號。13.—種顯示設(shè)備，包括如權(quán)利要求10-12中任一項所述的柵極驅(qū)動電路。
【文檔編號】G11C19/28GK105895046SQ201610454724
【公開日】2016年8月24日
【申請日】2016年6月22日
【發(fā)明人】馮思林, 李紅敏
【申請人】京東方科技集團股份有限公司, 合肥京東方光電科技有限公司