Goa信號判斷電路及判斷方法、柵極驅(qū)動電路及顯示裝置的制造方法
【專利摘要】本發(fā)明的實施例提供一種GOA信號判斷電路及判斷方法、柵極驅(qū)動電路及顯示裝置，避免GOA的輸入信號在一幀中間出現(xiàn)局部丟失時，造成的GOA輸出異常的情況。該GOA信號判斷電路，連接GOA單元的輸入端、GOA單元的至少兩個時鐘信號端及GOA單元中PU節(jié)點的復(fù)位單元的控制端；GOA信號判斷電路用于檢測GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的信號；當確認GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向PU節(jié)點的復(fù)位單元輸出控制信號，以控制復(fù)位單元向PU節(jié)點輸出復(fù)位信號，關(guān)閉GOA單元的輸出晶體管，所述至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補。
【專利說明】
GOA信號判斷電路及判斷方法、柵極驅(qū)動電路及顯示裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明的實施例涉及顯示技術(shù)領(lǐng)域，尤其涉及GOA信號判斷電路及判斷方法、柵極驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002]近些年來液晶顯示器的發(fā)展呈現(xiàn)出了高集成度，低成本的發(fā)展趨勢。其中一項非常重要的技術(shù)就是GOA(英文全稱:Gate Driver on Array，中文:陣列基板行驅(qū)動)的技術(shù)量產(chǎn)化的實現(xiàn)。利用GOA技術(shù)將柵極開關(guān)電路集成在液晶顯示面板的陣列基板上，從而可以省掉柵極驅(qū)動集成電路部分，以從材料成本和制作工藝兩方面降低產(chǎn)品成本。這種利用GOA技術(shù)集成在陣列基板上的柵極開關(guān)電路也稱為GOA電路或移位寄存器電路。
[0003]其中，移位寄存器電路包括若干個移位寄存器單元(或者GOA單元)，每一移位寄存器單元對應(yīng)一條柵線，具體的每一移位寄存器單元的輸出端連接一條柵線;且一移位寄存器單元的輸出端連接下一移位寄存器單元的輸入端。每個GOA單元采用若干個GOA輸入信號驅(qū)動，并向連接的柵線輸出驅(qū)動信號(掃描信號)?，F(xiàn)有技術(shù)中，有一種系統(tǒng)啟動過程中GOA輸入信號會異常丟失，這樣會造成普通GOA電路會出現(xiàn)多輸出的異常情況。為了避免驅(qū)動時序異常的情況下，GOA多輸出的問題，一般通過增加復(fù)位裝置對PU節(jié)點進行復(fù)位的方案。其中復(fù)位裝置采用通過Tot_RST端接收的STV(幀起始信號)信號或Tot_RST信號控制實現(xiàn)向PU節(jié)點輸出復(fù)位信號。但是，一般采用TC0N(Timer Control Register，定時器)產(chǎn)生的STV(幀起始信號)信號只是在一幀開始時出現(xiàn)的一個脈沖，Tot_RST信號只是在一幀結(jié)束時出現(xiàn)的一個脈沖，針對GOA的時鐘信號(CLK)在一幀中間局部丟失的情況，不能避免GOA輸出異常的情況。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施例提供一種GOA信號判斷電路及判斷方法、柵極驅(qū)動電路及顯示裝置，避免GOA的輸入信號在一幀中間出現(xiàn)局部丟失時，造成的GOA輸出異常的情況。
[0005]第一方面，提供一種GOA信號判斷電路，包括:
[0006]連接GOA單元的輸入端、所述GOA單元的至少兩個時鐘信號端及所述GOA單元中PU節(jié)點的復(fù)位單元的控制端;所述GOA信號判斷電路用于檢測所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號；當確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述PU節(jié)點的復(fù)位單元輸出控制信號，以控制所述復(fù)位單元向所述PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管；
[0007]其中，所述至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補，GOA單元的PU節(jié)點連接所述GOA單元的輸出晶體管的柵極，其中所述輸出晶體管的漏極連接所述GOA單元的輸出端，用于向所述輸出端連接的柵線輸出驅(qū)動信號。
[0008]可選的，所述GOA信號判斷電路包括或非門；
[0009]所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端分別連接所述或非門的一個輸入端；
[0010]所述或非門的輸出端連接至所述復(fù)位單元的控制端。
[0011]可選的，所述或非門的輸出端通過信號放大器連接至所述復(fù)位單元的控制端。
[0012]可選的，所述GOA信號判斷電路還連接第一電平端和第二電平端；
[0013]所述GOA信號判斷電路包括一個上拉單元和至少兩個下拉單元；
[0014]其中所述上拉單元連接所述第一電平端和所述復(fù)位單元的控制端，用于在所述第一電平端的信號控制下將所述第一電平端的信號輸出至所述復(fù)位單元的控制端；
[0015]每個所述下拉單元連接GOA單元的輸入端或所述GOA單元的至少兩個時鐘信號端中的一個，所述下拉單元還連接所述第二電平端和所述復(fù)位單元的控制端;所述下拉單元用于在所述GOA單元的輸入端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端，或者在所述時鐘信號端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端。
[0016]可選的，所述上拉單元包括第一晶體管，所述第一晶體管的柵極和源極連接所述第一電平端，所述第一晶體管的漏極連接所述復(fù)位單元的控制端；
[0017]所述下拉單元包括第二晶體管，所述第二晶體管的柵極連接所述GOA單元的輸入端或者所述時鐘信號端，所述第二晶體管的源極連接所述第一晶體管的漏極，所述第二晶體管的漏極連接所述第二電平端。
[0018]可選的，所述GOA信號判斷電路還連接第一電平端、第二電平端和第三電平端；
[0019]所述GOA信號判斷電路包括第一上拉單元、第二上拉單元和至少兩個下拉單元；
[0020]其中所述第一上拉單元連接所述第一電平端和所述復(fù)位單元的控制端，用于在第一階段在所述第一電平端的信號控制下將所述第一電平端的信號輸出至所述復(fù)位單元的控制端；
[0021]所述第二上拉單元連接所述第三電平端和所述復(fù)位單元的控制端，用于在第二階段在所述第三電平端的信號控制下將所述第三電平端的信號輸出至所述復(fù)位單元的控制端；
[0022]每個所述下拉單元連接GOA單元的輸入端或所述GOA單元的至少兩個時鐘信號端中的一個，所述下拉單元還連接所述第二電平端和所述復(fù)位單元的控制端;所述下拉單元用于在所述GOA單元的輸入端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端，或者在所述時鐘信號端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端。
[0023]可選的，所述第一上拉單元包括第一晶體管，所述第一晶體管的柵極和源極連接所述第一電平端，所述第一晶體管的漏極連接所述復(fù)位單元的控制端；
[0024]所述第二上拉單元包括第三晶體管，所述第三晶體管的柵極和源極連接所述第三電平端，所述第三晶體管的漏極連接所述第一晶體管的漏極；
[0025]所述下拉單元包括第二晶體管，所述第二晶體管的柵極連接所述GOA單元的輸入端或者所述時鐘信號端，所述第二晶體管的源極連接所述第一晶體管的漏極，所述第二晶體管的漏極連接所述第二電平端。
[0026]可選的，所述GOA信號判斷電路還包括電容，所述電容的第一極連接所述復(fù)位單元的控制端，所述電容的第二極連接所述第二電平端。
[0027]第二方面，提供一種柵極驅(qū)動電路，包括級聯(lián)的多個GOA單元，以及上述任一一種GOA信號判斷電路。
[0028]第三方面，提供一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0029]第四方面，提供一種GOA驅(qū)動信號丟失判斷方法，
[0030]檢測GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的信號；
[0031]當確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述GOA單元的PU節(jié)點的復(fù)位單元輸出控制信號，以控制所述復(fù)位單元向所述PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管；
[0032]其中，所述至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補，GOA單元的PU節(jié)點連接所述GOA單元的輸出晶體管的柵極，其中所述輸出晶體管的漏極連接所述GOA單元的輸出端，用于向所述輸出端連接的柵線輸出驅(qū)動信號。
[0033]由于該方案能夠同時檢測GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號，并在確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述PU節(jié)點的復(fù)位單元輸出控制信號，繼而控制復(fù)位單元向PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管，因此能夠在GOA的輸入信號在一幀中間出現(xiàn)局部丟失時，及時通過復(fù)位信號對PU節(jié)點復(fù)位，關(guān)閉所述GOA單元的輸出晶體管，避免GOA輸出異常的情況。
【附圖說明】
[0034]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0035]圖1為本發(fā)明的實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0036]圖2為本發(fā)明的另一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0037]圖3為本發(fā)明的又一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0038]圖4為本發(fā)明的實施例提供的一種GOA單元的驅(qū)動時序狀態(tài)圖；
[0039]圖5為本發(fā)明的再一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0040]圖6為本發(fā)明的另一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0041]圖7為本發(fā)明的又一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0042]圖8為本發(fā)明的再一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0043]圖9為本發(fā)明的另一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖；
[0044]圖10為本發(fā)明的又一實施例提供的一種GOA信號判斷電路的示意性結(jié)構(gòu)圖。
【具體實施方式】
[0045]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0046]本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件，根據(jù)在電路中的作用本發(fā)明的實施例所采用的晶體管主要為開關(guān)晶體管。由于這里采用的開關(guān)晶體管的源極、漏極是對稱的，所以其源極、漏極是可以互換的。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中源極稱為第一端，漏極稱為第二端。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本發(fā)明實施例所采用的開關(guān)晶體管包括P型開關(guān)晶體管和N型開關(guān)晶體管兩種。
[0047]參照圖1所示，本發(fā)明的實施例提供一種GOA信號判斷電路，包括:
[0048]連接GOA單元的輸入端input、G0A單元的至少兩個時鐘信號端CLK(CLK1和CLK2)及GOA單元中PU節(jié)點的復(fù)位單元res的控制端Tot-RST; GOA信號判斷電路用于檢測GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端CLK(CLK1和CLK2)的信號；當確認GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端CLK(CLK1和CLK2)的信號均發(fā)生異常時向PU節(jié)點的復(fù)位單元res輸出控制信號，以控制復(fù)位單元res向PU節(jié)點輸出復(fù)位信號，關(guān)閉GOA單元的輸出晶體管Tup ；
[0049]其中，至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補，GOA單元的PU節(jié)點連接GOA單元的輸出晶體管Tup的柵極，其中輸出晶體管Tup的漏極連接GOA單元的輸出端out，用于向輸出端OUt連接的柵線輸出驅(qū)動信號。
[0050]參照圖1所示，還提供了一種GOA單元，其中該GOA單元包含兩個時鐘信號端CLKl和CLK2，兩個電平端Vl和V2，一個節(jié)點控制單元，和兩個下拉晶體管Tdwl和Tdw2，其中，節(jié)點控制單元連接節(jié)點PDl和PD2，Tdwl柵極連接節(jié)點HH，Tdw2柵極連接節(jié)點H)2，Tdwl的源極連接out，Tdw2源極連接out，TdwI和Tdw2的漏極連接低電平端Vss，其中，圖1中示出的GOA單元僅僅是一種示例，可以理解的是，只要包含輸入端input、至少兩個信號互補的時鐘信號端CLKI和CLK2及PU節(jié)點的GOA單元均適用本申請的GOA信號判斷電路。其中時鐘信號端CLKI和CLK2輸入的信號互補，意思是兩者輸入的信號在相位上相反，由于只采用一個CLK驅(qū)動的GOA單元CLK信號正常情況下包含一定比例的占空比，S卩CLK由高電平和低電平周期性交替組成，示例性的若在低電平狀態(tài)下為CLK信號消失，由于低電平也是正常的時序，則本申請的實施例提供的GOA信號判斷電路并不能正常進行GOA驅(qū)動信號丟失判斷，因此本申請的實施例適用于至少包含兩個可以互補的時鐘信號端CLKl和CLK2的GOA單元，此時才能出現(xiàn)由于CLKl和CLK2異常，同時消失的情況。此外可以理解的是，上述的復(fù)位單元res可以包含一個晶體管，其中該晶體管的柵極作為復(fù)位單元res的控制端，該晶體管的柵極的源極連接上述PU節(jié)點，該晶體管的柵極的漏極連接低電平，當控制信號控制該晶體管導(dǎo)通時，低電平向PU節(jié)點提供上述的復(fù)位信號，關(guān)閉GOA單元的輸出晶體管Tup。
[0051]此外需要說明的是，在一種典型的應(yīng)用中由于GOA單元輸出與驅(qū)動時鐘信號CLK在每一行的脈沖是對應(yīng)的，因此柵極驅(qū)動電路中的所有GOA電路可以共用GOA信號判斷電路，其中input信號為STV信號(幀起始信號)，所有GOA單元的res都連接到同一 GOA驅(qū)動信號丟失判斷模塊的Tot-RST輸出端。
[0052]由于該方案能夠同時檢測檢測所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號，并在確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述PU節(jié)點的復(fù)位單元輸出控制信號，繼而控制復(fù)位單元向HJ節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管，因此能夠在GOA的輸入信號在一幀中間出現(xiàn)局部丟失時，及時通過復(fù)位信號對PU節(jié)點復(fù)位，關(guān)閉所述GOA單元的輸出晶體管，避免GOA輸出異常的情況。
[0053]以下示例中，以提供的GOA單元包含四個時鐘信號端(CLK1、CLK2、CLK3和CLK4為例進行說明)，其中CLKl與CLK3的信號互補，CLK2與CLK4的信號互補。
[0054]示例性的，參照圖2所示，本發(fā)明的實施例提供的一種GOA信號判斷電路，包括:
[0055 ] GOA信號判斷電路包括或非門NOR ；
[0056] GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端(CLK1、CLK2、CLK3、CLK4)分別連接所述或非門NOR的一個輸入端；
[°°57] 所述或非門NOR的輸出端連接至所述復(fù)位單元res的控制端Tot-RST。
[0058]進一步的，參照圖3所示，為避免經(jīng)過或非門NOR后GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端(CLK1、CLK2、CLK3和CLK4)的信號衰減造成對復(fù)位單元res的控制異常，所述或非門NOR的輸出端通過信號放大器L/S連接至所述復(fù)位單元res的控制端Tot-RST0
[0059]以圖4的驅(qū)動時序為例，在GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端CLK(CLKl、CLK2、CLK3和CLK4)的信號異常消失時間段δΤ(即均為低電平)，或非門NOR對GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端(CLK1、CLK2、CLK3和CLK4)的信號做或非運算生成控制信號(高電平)向后輸出，經(jīng)信號放大器L/S放大后輸出至復(fù)位單元res的控制端Tot-RST，復(fù)位單元res的晶體管導(dǎo)通將低電平輸出至PU節(jié)點，關(guān)閉GOA單元的輸出晶體管Tup，避免GOA單元異常輸出。
[0060]示例性的，參照圖5所示，本發(fā)明的實施例提供的一種GOA信號判斷電路，該GOA信號判斷電路還連接第一電平端VDD和第二電平端VSS;G0A信號判斷電路包括一個上拉單元UP和至少兩個下拉單元DW(圖中示出了五個下拉單元DWl、DW2、DW3、DW4和DW5)，其中下拉單元DW的數(shù)量對應(yīng)GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的數(shù)量；
[0061 ] 其中所述上拉單元UP連接所述第一電平端VDD和所述復(fù)位單元res的控制端Tot-RST，用于在第一電平端VDD的信號控制下將第一電平端VDD的信號輸出至復(fù)位單元res的控制端 Tot-RST;
[0062]每個下拉單元DW連接GOA單元的輸入端input或GOA單元的至少兩個時鐘信號端CLK中的一個，下拉單元DW還連接所述第二電平端VSS和所述復(fù)位單元res的控制端Tot-RST;所述下拉單元DW用于在GOA單元的輸入端input的信號控制下，將第二電平端VSS的信號輸出至復(fù)位單元res的控制端Tot-RST，或者在時鐘信號端CLk的信號控制下，將第二電平端VSS的信號輸出至復(fù)位單元res的控制端Tot-RST。
[0063]示例性的，上拉單元UP包括第一晶體管Tl，第一晶體管Tl的柵極和源極連接第一電平端VDD，第一晶體管Tl的漏極連接復(fù)位單元res的控制端Tot-RST;
[0064]下拉單元DW包括第二晶體管T2，第二晶體管T2的柵極連接GOA單元的輸入端input或者時鐘信號端CLK，第二晶體管T2的源極連接第一晶體管Tl的漏極，第二晶體管T2的漏極連接第二電平端VDD。
[0065]參照圖6所示，提供上述圖5所述的GOA信號判斷電路的具體結(jié)構(gòu)，包括上拉單元UP和下拉單元DWl、0￥2、0胃3、0￥4和0胃5;其中UP包括晶體管Tl、每個下拉單元包含一個晶體管，如圖所示DWl包含T2-1、DW2包含T2-2、DW3包含T2-3、DW4包含T2-4、DW5包含T2-5，其中CLKl連接T2-1的柵極、CLK2連接T2-2的柵極、CLK3連接T2-3的柵極、CLK4連接T2-4的柵極、input連接T2-5的柵極，依據(jù)上述圖5所示的GOA信號判斷電路，同時參照圖3的驅(qū)動時序，在GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端0^(0^1、0^2、0^3和0^4)的信號異常消失時間段奵(即均為低電平)32-132-232-332-432-5均處于關(guān)閉(截止)狀態(tài)，Tl處于導(dǎo)通狀態(tài)，將VDD的信號傳輸至Tot-RST，復(fù)位單元res的晶體管導(dǎo)通將低電平輸出至HJ節(jié)點，關(guān)閉GOA單元的輸出晶體管Tup，避免GOA單元異常輸出。
[0066]進一步的，參照圖7所示，GOA信號判斷電路還包括電容C，電容C的第一極連接所述復(fù)位單元res的控制端Tot-RST，電容C的第二極連接第二電平端VSS。當CLK占空比正常驅(qū)動時不能滿足所有CLK都不同時為低電平的條件時(示例性的，采用兩個反相的時鐘信號作為GOA的驅(qū)動，并且每個GOA的占空比均小于50% )如圖4中的blanking time(消隱時間)，可以在Tot_RST端增加穩(wěn)壓電容，由于電容可以存儲保持Tot_RST端的電平，當電容的放電時間大于正常驅(qū)動時所有CLK同時為低電平的時間長度時，可以濾除CLK同為低電平的較短時間，避免異常復(fù)位GOA。
[0067]示例性的，參照圖8所示，本發(fā)明的實施例提供的一種GOA信號判斷電路，GOA信號判斷電路還連接第一電平端VDDo、第二電平端VSS和第三電平端VDDe ；
[0068]GOA信號判斷電路包括第一上拉單元UPo、第二上拉單元UPe和至少兩個下拉單元DW(圖中示出了五個下拉單元DWl、DW2、DW3、DW^PDW5)；
[0069]其中第一上拉單元UPo連接第一電平端VDDo和復(fù)位單元res的控制端Tot_RST，用于在第一階段在第一電平端VDDo的信號控制下將第一電平端VDDo的信號輸出至所述復(fù)位單元res的控制端Tot_RST ；
[0070]第二上拉單元UPe連接第三電平端VDDe和復(fù)位單元res的控制端Tot_RST，用于在第二階段在第三電平端VDDe的信號控制下將所述第三電平端VDDe的信號輸出至所述復(fù)位單元res的控制端Tot_RST ；
[OO71 ] 每個下拉單元DW連接GOA單元的輸入端input或所述GOA單元的至少兩個時鐘信號端CLK中的一個，所述下拉單元DW還連接所述第二電平端VSS和所述復(fù)位單元res的控制端Tot-RST;所述下拉單元DW用于在所述GOA單元的輸入端input的信號控制下，將所述第二電平端VSS的信號輸出至所述復(fù)位單元res的控制端Tot-RST，或者在所述時鐘信號端CLK的信號控制下，將所述第二電平端VSS的信號輸出至所述復(fù)位單元res的控制端Tot-RST。
[0072]可選的，所述第一上拉單元UPo包括第一晶體管Tl，所述第一晶體管Tl的柵極和源極連接所述第一電平端VDD，所述第一晶體管TI的漏極連接所述復(fù)位單元re s的控制端To t_RST ；
[0073]所述第二上拉單元UPe包括第三晶體管T3，所述第三晶體管T3的柵極和源極連接所述第三電平端VDDe，所述第三晶體管T3的漏極連接所述第一晶體管Tl的漏極；
[0074]所述下拉單元DW包括第二晶體管T2，所述第二晶體管T2的柵極連接所述GOA單元的輸入端input或者所述時鐘信號端CLK，所述第二晶體管T2的源極連接所述第一晶體管Tl的漏極，所述第二晶體管T2的漏極連接所述第二電平端VDD。
[0075]參照圖9所示，提供了上述圖8所述的GOA信號判斷電路的具體結(jié)構(gòu)，包括第一上拉單元1^0、第二上拉單元1]?6和下拉單元0￥1、0￥2、0￥3、0￥4和0胃5;其中1]?0包括晶體管1'1、1]?6包括晶體管T3，每個下拉單元包含一個晶體管，如圖所示DWl包含T2-1、DW2包含T2-2、DW3包含T2-3、DW4包含T2-4、DW5包含T2-5，其中CLKl連接T2-1的柵極、CLK2連接T2-2的柵極、CLK3連接T2-3的柵極、CLK4連接T2-4的柵極、input連接T2-5的柵極，依據(jù)上述圖9所示的GOA信號判斷電路，同時參照圖4的驅(qū)動時序，在GOA單元的輸入端input以及GOA單元的至少兩個時鐘信號端0^(0^1、0^2、0^3和0^4)的信號異常消失時間段61'(即均為低電平)，了2-1、T2-2、T2-3、T2-4、T2-5均處于關(guān)閉(截止)狀態(tài)，其中Tl和T3在第一時段和第二時段組成的周期中交替處于導(dǎo)通狀態(tài)，將VDDo或VDDe的信號傳輸至Tot-RST，復(fù)位單元res的晶體管導(dǎo)通將低電平輸出至PU節(jié)點，關(guān)閉GOA單元的輸出晶體管Tup，避免GOA單元異常輸出。并且由于Tl和T3交替處于導(dǎo)通狀態(tài)減小了閾值電壓漂移提高了電路使用壽命。
[0076]進一步的，參照圖1O所示，GOA信號判斷電路還包括電容C，電容C的第一極連接所述復(fù)位單元res的控制端Tot-RST，電容C的第二極連接第二電平端VSS。當CLK占空比正常驅(qū)動時不能滿足所有CLK都不同時為低電平的條件時(示例性的，采用兩個反相的時鐘信號作為GOA的驅(qū)動，并且每個GOA的占空比均小于50 % )如圖4中的blanking time (消隱時間)，可以在To t_RST端增加穩(wěn)壓電容，由于電容可以存儲保持To t_RST端的電平，當電容的放電時間大于正常驅(qū)動時所有CLK同時為低電平的時間長度時，可以濾除CLK同為低電平的較短時間，避免異常復(fù)位GOA。
[0077]本發(fā)明的實施例提供一種柵極驅(qū)動電路，包括多個級聯(lián)的GOA單元以及上述任一實施例提供的GOA信號判斷電路。
[0078]本發(fā)明的實施例還提供一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0079]另外，顯示裝置可以為:電子紙、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0080]本發(fā)明的實施例提供一種GOA驅(qū)動信號丟失判斷方法，用于上述的GOA信號判斷電路，包括如下步驟:
[0081]101、檢測GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的信號；
[0082]102、當確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述GOA單元的PU節(jié)點的復(fù)位單元輸出控制信號，以控制所述復(fù)位單元向所述PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管。
[0083]其中，G0A單元的PU節(jié)點連接所述GOA單元的輸出晶體管的柵極，其中所述輸出晶體管的漏極連接所述GOA單元的輸出端，用于向所述輸出端連接的柵線輸出驅(qū)動信號。
[0084]由于該方案能夠同時檢測檢測所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號，并在確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述PU節(jié)點的復(fù)位單元輸出控制信號，繼而控制復(fù)位單元向HJ節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管，因此能夠在GOA的輸入信號在一幀中間出現(xiàn)局部丟失時，及時通過復(fù)位信號對PU節(jié)點復(fù)位，關(guān)閉所述GOA單元的輸出晶體管，避免GOA輸出異常的情況。
[0085]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)所述以權(quán)利要求的保護范圍為準。
【主權(quán)項】
1.一種GOA信號判斷電路，其特征在于，包括: 連接GOA單元的輸入端、所述GOA單元的至少兩個時鐘信號端及所述GOA單元中PU節(jié)點的復(fù)位單元的控制端;所述GOA信號判斷電路用于檢測所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號；當確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述PU節(jié)點的復(fù)位單元輸出控制信號，以控制所述復(fù)位單元向所述PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管； 其中，所述至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補，GOA單元的PU節(jié)點連接所述GOA單元的輸出晶體管的柵極，其中所述輸出晶體管的漏極連接所述GOA單元的輸出端，用于向所述輸出端連接的柵線輸出驅(qū)動信號。2.根據(jù)權(quán)利要求1所述的GOA信號判斷電路，其特征在于，所述GOA信號判斷電路包括或非門； 所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端分別連接所述或非門的一個輸入端； 所述或非門的輸出端連接至所述復(fù)位單元的控制端。3.根據(jù)權(quán)利要求2所述的GOA信號判斷電路，其特征在于，所述或非門的輸出端通過信號放大器連接至所述復(fù)位單元的控制端。4.根據(jù)權(quán)利要求1所述的GOA信號判斷電路，其特征在于，所述GOA信號判斷電路還連接第一電平端和第二電平端； 所述GOA信號判斷電路包括一個上拉單元和至少兩個下拉單元； 其中所述上拉單元連接所述第一電平端和所述復(fù)位單元的控制端，用于在所述第一電平端的信號控制下將所述第一電平端的信號輸出至所述復(fù)位單元的控制端； 每個所述下拉單元連接GOA單元的輸入端或所述GOA單元的至少兩個時鐘信號端中的一個，所述下拉單元還連接所述第二電平端和所述復(fù)位單元的控制端;所述下拉單元用于在所述GOA單元的輸入端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端，或者在所述時鐘信號端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端。5.根據(jù)權(quán)利要求4所述的GOA信號判斷電路，其特征在于，所述上拉單元包括第一晶體管，所述第一晶體管的柵極和源極連接所述第一電平端，所述第一晶體管的漏極連接所述復(fù)位單元的控制端； 所述下拉單元包括第二晶體管，所述第二晶體管的柵極連接所述GOA單元的輸入端或者所述時鐘信號端，所述第二晶體管的源極連接所述第一晶體管的漏極，所述第二晶體管的漏極連接所述第二電平端。6.根據(jù)權(quán)利要求1所述的GOA信號判斷電路，其特征在于，所述GOA信號判斷電路還連接第一電平端、第二電平端和第三電平端； 所述GOA信號判斷電路包括第一上拉單元、第二上拉單元和至少兩個下拉單元； 其中所述第一上拉單元連接所述第一電平端和所述復(fù)位單元的控制端，用于在第一階段在所述第一電平端的信號控制下將所述第一電平端的信號輸出至所述復(fù)位單元的控制端； 所述第二上拉單元連接所述第三電平端和所述復(fù)位單元的控制端，用于在第二階段在所述第三電平端的信號控制下將所述第三電平端的信號輸出至所述復(fù)位單元的控制端； 每個所述下拉單元連接GOA單元的輸入端或所述GOA單元的至少兩個時鐘信號端中的一個，所述下拉單元還連接所述第二電平端和所述復(fù)位單元的控制端;所述下拉單元用于在所述GOA單元的輸入端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端，或者在所述時鐘信號端的信號控制下，將所述第二電平端的信號輸出至所述復(fù)位單元的控制端。7.根據(jù)權(quán)利要求6所述的GOA信號判斷電路，其特征在于，所述第一上拉單元包括第一晶體管，所述第一晶體管的柵極和源極連接所述第一電平端，所述第一晶體管的漏極連接所述復(fù)位單元的控制端； 所述第二上拉單元包括第三晶體管，所述第三晶體管的柵極和源極連接所述第三電平端，所述第三晶體管的漏極連接所述第一晶體管的漏極； 所述下拉單元包括第二晶體管，所述第二晶體管的柵極連接所述GOA單元的輸入端或者所述時鐘信號端，所述第二晶體管的源極連接所述第一晶體管的漏極，所述第二晶體管的漏極連接所述第二電平端。8.根據(jù)權(quán)利要求4-7任一項所述的GOA信號判斷電路，其特征在于，所述GOA信號判斷電路還包括電容，所述電容的第一極連接所述復(fù)位單元的控制端，所述電容的第二極連接所述第二電平端。9.一種柵極驅(qū)動電路，其特征在于，包括級聯(lián)的多個GOA單元，以及上述權(quán)利要求1-8任一項所述的GOA信號判斷電路。10.—種顯示裝置，其特征在于，包括權(quán)利要求9所述的柵極驅(qū)動電路。11.一種GOA信號判斷方法，其特征在于， 檢測GOA單元的輸入端以及GOA單元的至少兩個時鐘信號端的信號； 當確認所述GOA單元的輸入端以及所述GOA單元的至少兩個時鐘信號端的信號均發(fā)生異常時向所述GOA單元的PU節(jié)點的復(fù)位單元輸出控制信號，以控制所述復(fù)位單元向所述PU節(jié)點輸出復(fù)位信號，關(guān)閉所述GOA單元的輸出晶體管； 其中，所述至少兩個時鐘信號端中至少存在一對時鐘信號端輸入的信號互補，GOA單元的PU節(jié)點連接所述GOA單元的輸出晶體管的柵極，其中所述輸出晶體管的漏極連接所述GOA單元的輸出端，用于向所述輸出端連接的柵線輸出驅(qū)動信號。
【文檔編號】G09G3/36GK105913822SQ201610465796
【公開日】2016年8月31日
【申請日】2016年6月23日
【發(fā)明人】商廣良, 姚星, 韓明夫, 韓承佑, 林允植, 呂敬, 黃應(yīng)龍, 田正牧, 董學(xué), 鄭皓亮, 袁麗君, 王志沖, 金志河
【申請人】京東方科技集團股份有限公司