移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置的制造方法
【專利摘要】本發(fā)明提供一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。所述移位寄存器單元包括：輸入復(fù)位控制單元，用于在正向掃描時當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點的電位為第一電平；上拉節(jié)點控制單元；下拉節(jié)點控制單元，用于當(dāng)上拉節(jié)點的電位為第一電平時控制下拉節(jié)點的電位為第二電平，當(dāng)上拉節(jié)點的電位為第二電平時控制下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同；以及，柵極驅(qū)動信號輸出單元。本發(fā)明可以在實現(xiàn)雙向掃描柵極驅(qū)動的前提下有效實現(xiàn)窄邊框。
【專利說明】
移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步和生產(chǎn)力的發(fā)展，包括雙向掃描柵極驅(qū)動電路的顯示裝置對于窄邊框的需求越來越迫切。然而在實現(xiàn)雙向掃描柵極驅(qū)動功能的前提下，減少移位寄存器單元中的晶體管數(shù)量和信號線數(shù)目是兩條最直接的路徑。現(xiàn)有的應(yīng)用于雙向掃描柵極驅(qū)動電路中的移位寄存器單元采用的信號線和晶體管的數(shù)目比較多，不利于實現(xiàn)窄邊框。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置，以解決現(xiàn)有技術(shù)中在實現(xiàn)雙向掃描柵極驅(qū)動的前提下不能有效實現(xiàn)窄邊框的問題。
[0004]為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包括:
[0005]輸入復(fù)位控制單元，分別與輸入端、復(fù)位端、第一掃描控制端、第二掃描控制端、上拉節(jié)點和下拉節(jié)點連接，用于在正向掃描時當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點的電位為第一電平；
[0006]上拉節(jié)點控制單元，分別與所述上拉節(jié)點和下拉節(jié)點連接；
[0007]下拉節(jié)點控制單元，分別與上拉節(jié)點、下拉節(jié)點和時鐘信號輸入端連接，用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述下拉節(jié)點的電位為第二電平，當(dāng)所述上拉節(jié)點的電位為第二電平時控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同；以及，
[0008]柵極驅(qū)動信號輸出單元，分別與所述上拉節(jié)點、所述下拉節(jié)點、所述時鐘信號輸入端和柵極驅(qū)動信號輸出端連接。
[0009]實施時，所述輸入復(fù)位控制單元包括輸入復(fù)位控制模塊和下拉控制模塊；
[0010]所述輸入復(fù)位控制模塊，分別與所述輸入端、所述復(fù)位端和所述上拉節(jié)點連接，用于在輸入階段通過由所述輸入端輸入的輸入信號控制所述上拉節(jié)點的電位為第一電平，并在輸出階段控制自舉拉升所述上拉節(jié)點的電位，在復(fù)位階段控制所述上拉節(jié)點的電位為第二電平；
[0011 ]所述下拉控制模塊，與所述下拉節(jié)點連接，用于在正向掃描時在當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點的電位為第一電平。
[0012]實施時，在正向掃描時，所述下拉控制模塊包括:下拉控制晶體管，柵極與所述復(fù)位端連接，第一極與所述復(fù)位端連接，第二極與所述下拉節(jié)點連接；
[0013]在反向掃描時，所述下拉控制模塊包括:下拉控制晶體管，柵極與所述輸入端連接，第一極與所述輸入端連接，第二極與所述下拉節(jié)點連接。
[0014]實施時，當(dāng)正向掃描時，所述輸入復(fù)位控制模塊包括:
[0015]輸入晶體管，柵極與所述輸入端連接，第一極與第一掃描控制端連接，第二極與所述上拉節(jié)點連接；
[0016]復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點連接，第二極與所述第二掃描控制端連接;以及，
[0017]存儲電容，連接于所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端之間；
[0018]所述第一掃描控制端接入第一電平，所述第二掃描控制端接入第二電平。
[0019]實施時，在反向掃描時，所述輸入復(fù)位控制模塊包括:
[0020]復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與第一掃描控制端連接，第二極與所述上拉節(jié)點連接；以及，
[0021]輸入晶體管，柵極與所述輸入端連接，第一極與所述上拉節(jié)點連接，第二極與所述第二掃描控制端連接;以及，
[0022]存儲電容，連接于所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端之間；
[0023]所述第一掃描控制端接入第二電平，所述第二掃描控制端接入第一電平。
[0024]實施時，所述下拉節(jié)點控制單元包括:第一下拉節(jié)點控制晶體管，柵極與所述時鐘信號輸入端連接，第一極與所述時鐘信號輸入端連接，第二極與所述下拉節(jié)點連接;以及，
[0025]第二下拉節(jié)點控制晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極與第二電平輸出端連接；
[0026]所述第一下拉節(jié)點控制晶體管的寬長比和所述第二下拉節(jié)點控制晶體管的寬長比之間的比例在預(yù)定比例范圍內(nèi)，以使得當(dāng)所述上拉節(jié)點的電位為第一電平時所述下拉節(jié)點的電位為第二電平。
[0027]實施時，所述上拉節(jié)點控制單元用于當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述上拉節(jié)點的電位為第二電平。
[0028]實施時，所述柵極驅(qū)動信號輸出單元用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端輸出時鐘信號，當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端輸出第二電平；
[0029]所述時鐘信號由所述時鐘信號輸入端輸入。
[0030]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括:在正向掃描時，
[0031]在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0032]在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0033]在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，輸入復(fù)位控制單元控制下拉節(jié)點的電位為第一電平，上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；
[0034]在每一顯示周期的輸出截止保持階段，下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。
[0035]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括:在反向掃描時，
[0036]在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0037]在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0038]在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，輸入復(fù)位控制單元控制上拉節(jié)點的電位為第二電平，下拉節(jié)點的電位維持為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；
[0039]在每一顯示周期的輸出截止保持階段，下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。
[0040]本發(fā)明還提供了一種柵極驅(qū)動電路，包括多級上述的移位寄存器單元。
[0041 ]具體的，當(dāng)正向掃描時，除了第一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了最后一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第一電平，所述第二掃描控制端接入第二電平；
[0042]當(dāng)反向掃描時，除了最后一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了第一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第二電平，所述第二掃描控制端接入第一電平。
[0043]本發(fā)明還提供了一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0044]與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置在能夠?qū)崿F(xiàn)雙向掃描的同時減少了信號線和晶體管的個數(shù)，有利于實現(xiàn)窄邊框雙向掃描設(shè)計。
【附圖說明】
[0045]圖1是本發(fā)明實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0046]圖2是本發(fā)明另一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0047]圖3是本發(fā)明又一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0048]圖4是本發(fā)明再一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0049]圖5是本發(fā)明另一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0050]圖6是本發(fā)明又一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0051 ]圖7是本發(fā)明再一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0052]圖8是本發(fā)明又一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0053]圖9是本發(fā)明再一實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0054]圖10是本發(fā)明所述的移位寄存器單元的第一具體實施例的電路圖；
[0055]圖11是本發(fā)明所述移位寄存器單元的第一具體實施例的時序圖；
[0056]圖12是本發(fā)明所述的移位寄存器單元的第二具體實施例的電路圖；
[0057]圖13是本發(fā)明所述移位寄存器單元的第二具體實施例的時序圖；
[0058]圖14是本發(fā)明實施例所述的柵極驅(qū)動電路的結(jié)構(gòu)圖；
[0059]圖15是本發(fā)明另一實施例所述的柵極驅(qū)動電路的結(jié)構(gòu)圖。
【具體實施方式】
[0060]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0061]本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中第一極可以為源極或漏極，第二極可以為漏極或源極。此外，按照晶體管的特性區(qū)分可以將晶體管分為η型晶體管或P型晶體管。在本發(fā)明實施例提供的驅(qū)動電路中，所有晶體管均是以η型晶體管為例進(jìn)行的說明，可以想到的是在采用P型晶體管實現(xiàn)時是本領(lǐng)域技術(shù)人員可在沒有做出創(chuàng)造性勞動前提下輕易想到的，因此也是在本發(fā)明的實施例保護(hù)范圍內(nèi)的。
[0062]如圖1所示，本發(fā)明實施例所述的移位寄存器單元包括:
[0063]輸入復(fù)位控制單元11，分別與輸入端Input、復(fù)位端Reset、第一掃描控制端FW、第二掃描控制端BW、上拉節(jié)點P U和下拉節(jié)點P D連接，用于在正向掃描時當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點H)的電位為第一電平；
[0064]上拉節(jié)點控制單元12，分別與所述上拉節(jié)點PU和下拉節(jié)點F1D連接；
[0065]下拉節(jié)點控制單元13，分別與上拉節(jié)點PU、下拉節(jié)點PD和時鐘信號輸入端CLK連接，用于當(dāng)所述上拉節(jié)點PU的電位為第一電平時控制所述下拉節(jié)點PD的電位為第二電平，當(dāng)所述上拉節(jié)點Pu的電位為第二電平時控制所述下拉節(jié)點ro的電位與由所述時鐘信號輸入端CLK輸入的時鐘信號的電位相同；以及，
[0066]柵極驅(qū)動信號輸出單元14，分別與所述上拉節(jié)點PU、所述下拉節(jié)點ro、所述時鐘信號輸入端CLK和柵極驅(qū)動信號輸出端Output連接。
[0067]本發(fā)明實施例所述的移位寄存器單元通過采用輸入復(fù)位控制單元I在正向掃描時在復(fù)位階段(即當(dāng)復(fù)位信號為第一電平時)控制所述下拉節(jié)點H)的電位為第一電平，通過下拉節(jié)點控制單元13復(fù)用時鐘信號輸入端CLK即可實現(xiàn)當(dāng)所述上拉節(jié)點PU的電位為第二電平時控制所述下拉節(jié)點F1D的電位與由所述時鐘信號輸入端C LK輸入的時鐘信號的電位相同，從而控制下拉節(jié)點的電位每間隔一個時鐘周期即變?yōu)榈谝浑娖?，從而在輸出截止保持階段實現(xiàn)對柵極驅(qū)動信號和上拉節(jié)點的電位的下拉，通過輸入復(fù)位控制單元11的信號線連接關(guān)系以及接入電平的變化能夠控制正向掃描或反相掃描，本發(fā)明實施例所述的移位寄存器單元在反向掃描時的具體工作過程將在后續(xù)詳細(xì)介紹。
[0068]與現(xiàn)有的雙向掃描移位寄存器單元相比，本發(fā)明實施例所述的移位寄存器單元在能夠?qū)崿F(xiàn)雙向掃描的同時減少了信號線和晶體管的個數(shù)，有利于實現(xiàn)窄邊框雙向掃描設(shè)
i+o
[0069]具體的，如圖2所示，所述輸入復(fù)位控制單元11可以包括輸入復(fù)位控制模塊111和下拉控制模塊112;
[ΟΟΤ?]所述輸入復(fù)位控制模塊111，分別與所述輸入端Input、所述復(fù)位端Reset和所述上拉節(jié)點PU連接，用于在輸入階段通過由所述輸入端Input輸入的輸入信號控制所述上拉節(jié)點PU的電位為第一電平，并在輸出階段控制自舉拉升所述上拉節(jié)點PU的電位，在復(fù)位階段控制所述上拉節(jié)點PU的電位為第二電平；
[0071]所述下拉控制模塊112，與所述下拉節(jié)點ro連接，用于在正向掃描時在當(dāng)由復(fù)位端Reset輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點H)的電位為第一電平。
[0072]在圖2所示的實施例中，在正向掃描時，所述下拉控制模塊112與復(fù)位端Reset連接，在反向掃描時，所述下拉控制模塊112與輸入端Input連接，因此在圖2中未示出下拉控制模塊112與復(fù)位端Reset或輸入端Input之間的連接關(guān)系。
[0073]具體的，在正向掃描時，如圖3所示，所述下拉控制模塊112可以包括:下拉控制晶體管MDC，柵極與所述復(fù)位端Reset連接，第一極與所述復(fù)位端Reset連接，第二極與所述下拉節(jié)點H)連接。
[0074]具體的，在反向掃描時，如圖4所示，所述下拉控制模塊112可以包括:下拉控制晶體管MDC，柵極與所述輸入端Input連接，第一極與所述輸入端Input連接，第二極與所述下拉節(jié)點H)連接。
[0075 ] 在圖3和圖4中，MDC為η型晶體管，在實際操作時MDC也可以為P型晶體管，對MDC的類型不作限定。
[0076]在正向掃描時，當(dāng)由Reset輸入的復(fù)位信號為高電平時(即第一電平)，MDC導(dǎo)通，從而將ro的電位上拉為高電平(第一電平)。
[0077]在本發(fā)明如圖3所示的移位寄存器單元的實施例中，下拉節(jié)點模塊僅包括一個下拉控制晶體管MDC即可實現(xiàn)在正向掃描時在復(fù)位階段對PD的電位的上拉操作，減少了晶體管的數(shù)目，有利于實現(xiàn)窄邊框。
[0078]具體的，如圖5所示，所述下拉節(jié)點控制單元13可以包括:
[0079]第一下拉節(jié)點控制晶體管MDl，柵極與所述時鐘信號輸入端CLK連接，第一極與所述時鐘信號輸入端CLK連接，第二極與所述下拉節(jié)點H)連接;以及，
[0080]第二下拉節(jié)點控制晶體管MD2，柵極與所述上拉節(jié)點PU連接，第一極與所述下拉節(jié)點ro連接，第二極與第二電平輸出端V2連接；
[0081]所述第一下拉節(jié)點控制晶體管MDl的寬長比和所述第二下拉節(jié)點控制晶體管的寬長比MD2之間的比例在預(yù)定比例范圍內(nèi)，以使得當(dāng)所述上拉節(jié)點PU的電位為第一電平時所述下拉節(jié)點H)的電位為第二電平。
[0082]在圖5中，MDl和MD2都為η型晶體管，此時第二電平可以為低電平，但是實際操作時，MDl和/或MD2也可以為被替換為P型晶體管，在此對MDl的類型和MD2的類型不作限定。
[0083]本發(fā)明如圖5所示的移位寄存器單元的實施例在工作時，當(dāng)PU的電位為高電平(SP第一電平)時，通過設(shè)計MD I的寬長比和MD2的寬長比的比例，以使得MD I和MD2控制TO的電位為低電平(即第二電平)，當(dāng)PU的電位為低電平時，當(dāng)由CLK輸入的時鐘信號為高電平(即第一電平)時，MDl導(dǎo)通，從而將H)的電位拉高為高電平(第一電平)，從而能夠?qū)艠O驅(qū)動信號和上拉節(jié)點的電位進(jìn)行下拉。
[0084]本發(fā)明如圖5所示的移位寄存器單元復(fù)用時鐘信號輸入端CLK來控制在輸出截止保持階段每隔一個時鐘周期將H)的電位上拉，以不斷對柵極驅(qū)動信號和上拉節(jié)點的電位進(jìn)行放噪。
[0085]具體的，所述上拉節(jié)點控制單元用于當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述上拉節(jié)點的電位為第二電平。
[0086]如圖6所示，所述上拉節(jié)點控制單元12包括:
[OO87 ]上拉節(jié)點控制晶體管MU，柵極與所述下拉節(jié)點PD連接，第一極與所述上拉節(jié)點PU連接，第二極與第二電平輸出端V2連接。
[0088]在圖6中，MU為η型晶體管，第二電平可以為低電平，在實際操作時MU也可以為P型晶體管，對MU的類型不作限定。
[0089]本發(fā)明如圖6所示的移位寄存器單元的實施例在工作時，當(dāng)H)的電位為高電平(SP第一電平)時，MU導(dǎo)通，從而PU的電位為低電平，通過設(shè)置上拉節(jié)點控制晶體管PU可以保證當(dāng)PD的電位為高電平時控制下拉PU的電位。具體的，所述柵極驅(qū)動信號輸出單元14用于當(dāng)所述上拉節(jié)點PU的電位為第一電平時控制所述柵極驅(qū)動信號輸出端Output輸出時鐘信號，當(dāng)所述下拉節(jié)點PD的電位為第一電平時控制所述柵極驅(qū)動信號輸出端Output輸出第二電平；
[0090]所述時鐘信號由所述時鐘信號輸入端CLK輸入。
[0091]在實際操作時，如圖7所示，所述柵極驅(qū)動信號輸出單元14包括:
[0092]第一輸出晶體管MOl，柵極與所述上拉節(jié)點PU連接，第一極與所述時鐘信號輸入端CLK連接，第二極與所述柵極驅(qū)動信號輸出端Output連接；以及，
[0093]第二輸出晶體管M02，柵極與所述下拉節(jié)點H)連接，第一極與所述柵極驅(qū)動信號輸出端Output連接，第二極與第二電平輸出端V2連接。
[0094]在圖7中，MOl和M02都為η型晶體管，此時第二電平可以為低電平，但是實際操作時，MOl和/或Μ02也可以為被替換為P型晶體管，在此對MOl的類型和Μ02的類型不作限定。
[0095]本發(fā)明如圖7所示的移位寄存器單元的具體實施例在工作時，當(dāng)PU的電位為高電平(即第一電平)時，MOl導(dǎo)通，Output輸出由CLK輸入的時鐘信號，當(dāng)PD的電位為高電平(SP第一電平時)，M02導(dǎo)通，Output輸出第二電平(即低電平)。
[0096]在圖5、圖6、圖7所示的實施例中，由于在正向掃描時，所述下拉控制模塊112與復(fù)位端Reset連接，在反向掃描時，所述下拉控制模塊112與輸入端Input連接，因此在圖5、圖
6、圖7中未示出下拉控制模塊112與復(fù)位端Reset或輸入端Input之間的連接關(guān)系。在實際操作時，所述輸入復(fù)位控制模塊111用于在輸入階段通過由所述輸入端Input輸入的輸入信號控制所述上拉節(jié)點PU的電位為第一電平，并在輸出階段控制自舉拉升所述上拉節(jié)點HJ的電位，在復(fù)位階段控制所述上拉節(jié)點PU的電位為第二電平。
[0097]具體的，如圖8所示，當(dāng)正向掃描時，所述輸入復(fù)位控制模塊111包括:
[0098]輸入晶體管MI，柵極與所述輸入端Input連接，第一極與第一掃描控制端FW連接，第二極與所述上拉節(jié)點PU連接；
[00"]復(fù)位晶體管MR，柵極與所述復(fù)位端Reset連接，第一極與所述上拉節(jié)點PU連接，第二極與所述第二掃描控制端BW連接;以及，
[0100]存儲電容(圖8中未示出，將在下面的對應(yīng)于具體實施例的附圖中繪制)，連接于所述上拉節(jié)點PU和所述柵極驅(qū)動信號輸出端Output之間；
[0101 ]所述第一掃描控制端FW接入第一電平，所述第二掃描控制端BW接入第二電平。
[0102]在具體實施時，在如圖8所示的移位寄存器單元的實施例在正向掃描時，Input與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，Reset與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，在輸入階段，由Input輸入的輸入信號為高電平(即第一電平)，MI導(dǎo)通，由于FW接入第一電平(即高電平)，則PU的電位在輸入階段被上拉為高電平，在復(fù)位階段，由Reset輸入的復(fù)位信號為高電平(即第一電平)，M0導(dǎo)通，由于BW接入第二電平(即低電平)，從而在復(fù)位階段將H)的電位下拉為低電平。
[0103]具體的，在反向掃描時，如圖9所示，所述輸入復(fù)位控制模塊111包括:
[0104]復(fù)位晶體管MR，柵極與所述復(fù)位端Reset連接，第一極與第一掃描控制端FW連接，第二極與所述上拉節(jié)點PU連接；
[0?05]輸入晶體管MI，柵極與所述輸入端Input連接，第一極與所述上拉節(jié)點PU連接，第二極與所述第二掃描控制端BW連接;以及，
[0106]存儲電容(圖7中未示出，將在下面的對應(yīng)于具體實施例的附圖中繪制)，連接于所述上拉節(jié)點PU和所述柵極驅(qū)動信號輸出端Output之間；
[0107]所述第一掃描控制端FW接入第二電平，所述第二掃描控制端BW接入第一電平。
[0108]在具體實施時，在如圖9所示的移位寄存器單元的實施例在反向掃描時，Input與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，Reset與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，在輸入階段，由Input輸入的輸入信號為高電平(即第一電平)，MI導(dǎo)通，由于BW接入第一電平(即高電平)，則PU的電位在輸入階段被上拉為高電平，在復(fù)位階段，由Reset輸入的復(fù)位信號為高電平(即第一電平)，M0導(dǎo)通，由于FW接入第二電平(即低電平)，從而在復(fù)位階段將H)的電位下拉為低電平。
[0109]在本發(fā)明所述的移位寄存器單元的實施例中，都是以晶體管為η型晶體管，第一電平為高電平，第二電平為低電平為例的，但是實際操作時，上述晶體管也可以為P型晶體管，第一電平也可以為低電平，第二電平也可以為高電平，并不對晶體管的類型以及第一電平和第二電平的取值作限定。
[0110]下面通過兩個具體實施例來說明本發(fā)明所述的移位寄存器單元。
[0111]如圖10所示，本發(fā)明所述的移位寄存器單元的第一具體實施例包括輸入復(fù)位控制單元、上拉節(jié)點控制單元、下拉節(jié)點控制單元和柵極驅(qū)動信號輸出單元；
[0112]所述輸入復(fù)位控制單元包括輸入復(fù)位控制模塊和下拉控制模塊；
[0113]本發(fā)明所述的移位寄存器單元的第一具體實施例應(yīng)用于正向掃描的柵極驅(qū)動電路；
[0114]所述下拉控制模塊包括:下拉控制晶體管MDC，柵極與所述復(fù)位端Reset連接，漏極與所述復(fù)位端Reset連接，源極與所述下拉節(jié)點F1D連接；
[0115]所述下拉節(jié)點控制單元包括:
[0116]第一下拉節(jié)點控制晶體管MDl，柵極與所述時鐘信號輸入端CLK連接，漏極與所述時鐘信號輸入端CLK連接，源極與所述下拉節(jié)點H)連接;以及，
[0117]第二下拉節(jié)點控制晶體管MD2，柵極與所述上拉節(jié)點PU連接，漏極與所述下拉節(jié)點ro連接，源極接入低電平VGL;
[0118]所述上拉節(jié)點控制單元包括:
[0119]上拉節(jié)點控制晶體管MU，柵極與所述下拉節(jié)點PD連接，漏極與所述上拉節(jié)點PU連接，第二極接入低電平VGL;
[0120]所述柵極驅(qū)動信號輸出單元包括:
[0121]第一輸出晶體管MOl，柵極與所述上拉節(jié)點連接，漏極與所述時鐘信號輸入端CLK連接，源極與所述柵極驅(qū)動信號輸出端Output連接；以及，
[0122]第二輸出晶體管M02，柵極與所述下拉節(jié)點H)連接，漏極與所述柵極驅(qū)動信號輸出端Output連接，源極接入低電平VGL ；
[0123]所述輸入復(fù)位控制模塊包括:
[0124]輸入晶體管MI，柵極與所述輸入端Input連接，漏極與第一掃描控制端FW連接，源極與所述上拉節(jié)點PU連接；
[0125]復(fù)位晶體管MR，柵極與所述復(fù)位端Reset連接，漏極與所述上拉節(jié)點PU連接，源極與所述第二掃描控制端BW連接;以及，
[0126]存儲電容Cl，連接于所述上拉節(jié)點HJ和所述柵極驅(qū)動信號輸出端Output之間；
[0127]Input與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，Reset與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接；
[0128]在正向掃描時，接入第一掃描控制端FW的第一掃描控制信號為高電平信號，接入第二掃描控制端BW的第二掃描控制信號為低電平信號。
[0129]所述第一下拉節(jié)點控制晶體管MDl的寬長比和所述第二下拉節(jié)點控制晶體管的寬長比MD2之間的比例在預(yù)定比例范圍內(nèi)，以使得當(dāng)所述上拉節(jié)點PU的電位為高電平時所述下拉節(jié)點ro的電位為低電平。
[0130]如圖11所示，本發(fā)明如圖10所示的移位寄存器單元的具體實施例在工作時，在正向掃描時，
[0131]在每一顯示周期的輸入階段Tl，由Input輸入高電平信號，使得MI導(dǎo)通;此時由CLK輸入的時鐘信號為低電平，由輸入端輸入的高電平信號對Cl電容進(jìn)行充電，使得上拉節(jié)點PU的電位被拉高，同時MO I和MD2打開，PD的電位為低電平，Output輸出時鐘信號，由于此時時鐘信號為低電平，因此Output輸出低電平；
[0132]在每一顯示周期的輸出階段T2，由Input輸入的輸入信號為低電平，MI關(guān)斷，上拉節(jié)點PU的電位由于Cl的自舉效應(yīng)而被自舉拉升，MO I保持開啟狀態(tài)，此時由CLK輸入的時鐘信號為高電平，因此Output輸出高電平;并通過設(shè)計MD I的寬長比和MD2的寬長比的比例以使得此時H)的電位為低電平，從而M03和MU繼續(xù)關(guān)斷，保證柵極驅(qū)動信號的穩(wěn)定性輸出；
[0133]在每一顯示周期的復(fù)位階段T3，由Reset輸入的復(fù)位信號為高電平，由Reset輸入的高電平信號導(dǎo)通MDC和MR，此時H)的電位為高電平，同時打開MU和M02，使其對上拉節(jié)點PU和柵極驅(qū)動信號輸出端Output進(jìn)行傳輸關(guān)斷信號，關(guān)斷MOl，使得Output輸出低電平VGL;
[0134]在每一顯不周期的輸出截止保持階段T4，在下一幀信號來之前，PD的電位與由CLK輸入的時鐘信號保持一致，當(dāng)由CLK輸入的時鐘信號為高電平時，MU和M02導(dǎo)通，對PU及Output進(jìn)行放噪，使得由時鐘信號產(chǎn)生的耦合(Coupling)噪聲電壓得以消除，從而保證低壓輸出，保證柵極驅(qū)動信號輸出的穩(wěn)定性。
[0135]如圖12所述，本發(fā)明所述的移位寄存器單元的第二具體實施例包括輸入復(fù)位控制單元、上拉節(jié)點控制單元、下拉節(jié)點控制單元和柵極驅(qū)動信號輸出單元;所述輸入復(fù)位控制單元包括輸入復(fù)位控制模塊和下拉控制模塊；
[0136]本發(fā)明所述的移位寄存器單元的第二具體實施例應(yīng)用于反向掃描的柵極驅(qū)動電路；
[0137]所述下拉控制模塊包括:下拉控制晶體管MDC，柵極與所述輸入端Input連接，漏極與所述復(fù)位端Input連接，源極與所述下拉節(jié)點F1D連接；
[0138]所述第二下拉節(jié)點控制單元包括:
[0139]第一下拉節(jié)點控制晶體管MDl，柵極與所述時鐘信號輸入端CLK連接，漏極與所述時鐘信號輸入端CLK連接，源極與所述下拉節(jié)點H)連接;以及，
[0140]第二下拉節(jié)點控制晶體管MD2，柵極與所述上拉節(jié)點PU連接，漏極與所述下拉節(jié)點ro連接，源極接入低電平VGL;
[0141]所述上拉節(jié)點控制單元包括:
[0142]上拉節(jié)點控制晶體管MU，柵極與所述下拉節(jié)點PD連接，漏極與所述上拉節(jié)點PU連接，第二極接入低電平VGL;
[0143]所述柵極驅(qū)動信號輸出單元包括:
[0144]第一輸出晶體管MOl，柵極與所述上拉節(jié)點連接，漏極與所述時鐘信號輸入端CLK連接，源極與所述柵極驅(qū)動信號輸出端Output連接；以及，
[0145]第二輸出晶體管M02，柵極與所述下拉節(jié)點H)連接，漏極與所述柵極驅(qū)動信號輸出端Output連接，源極接入低電平VGL ；
[0146]所述輸入復(fù)位控制單元包括:
[0147]復(fù)位晶體管MR，柵極與所述復(fù)位端Reset連接，漏極與第一掃描控制端FW連接，源極與所述上拉節(jié)點PU連接；
[0148]輸入晶體管MI，柵極與所述輸入端Input連接，漏極與所述上拉節(jié)點PU連接，源極與所述第二掃描控制端BW連接;以及，
[0149]存儲電容Cl，連接于所述上拉節(jié)點HJ和所述柵極驅(qū)動信號輸出端Output之間；
[0150]Input與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接，Reset與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接；
[0151]在反向掃描時，接入第一掃描控制端FW的第一掃描控制信號為低電平信號，接入第二掃描控制端BW的第二掃描控制信號為高電平信號。
[0152]所述第一下拉節(jié)點控制晶體管MDl的寬長比和所述第二下拉節(jié)點控制晶體管的寬長比MD2之間的比例在預(yù)定比例范圍內(nèi)，以使得當(dāng)所述上拉節(jié)點PU的電位為高電平時所述下拉節(jié)點H)的電位為低電平。
[0153]如圖13所示，本發(fā)明如圖12所示的移位寄存器單元的第二具體實施例在工作時，在反向掃描時，
[0154]在每一顯示周期的輸入階段Tl，由Input輸入高電平信號，使得MI導(dǎo)通;此時由CLK輸入的時鐘信號為低電平，由輸入端輸入的高電平信號對Cl電容進(jìn)行充電，使得上拉節(jié)點PU的電位被拉高，同時MO I和MD2打開，PD的電位為低電平，Output輸出時鐘信號，由于此時時鐘信號為低電平，因此Output輸出低電平，并由于此時PD的電位為低電平，因此M02和MU都關(guān)斷，從而保證柵極驅(qū)動信號的穩(wěn)定輸出；
[0155]在每一顯示周期的輸出階段T2，由Input輸入的輸入信號為低電平，MI關(guān)斷，上拉節(jié)點PU的電位由于Cl的自舉效應(yīng)而被自舉拉升，MO I保持開啟狀態(tài)，此時由CLK輸入的時鐘信號為高電平，因此Output輸出高電平;并通過設(shè)計MD I的寬長比和MD2的寬長比的比例以使得此時H)的電位為低電平，從而M03和MU繼續(xù)關(guān)斷，保證柵極驅(qū)動信號的穩(wěn)定性輸出；
[0156]在每一顯示周期的復(fù)位階段T3，由Reset輸入的復(fù)位信號為高電平，由Reset輸入的高電平信號導(dǎo)通MR，此時HJ的電位和H)的電位都為低電平，，MOl關(guān)斷，沒有信號被傳輸至Output，則使得Output輸出低電平VGL ；
[0157]在每一顯不周期的輸出截止保持階段T4，在下一幀信號來之前，PD的電位與由CLK輸入的時鐘信號保持一致，當(dāng)由CLK輸入的時鐘信號為高電平時，MU和M02導(dǎo)通，對PU及Output進(jìn)行放噪，使得由時鐘信號產(chǎn)生的耦合(Coupling)噪聲電壓得以消除，從而保證低壓輸出，保證柵極驅(qū)動信號輸出的穩(wěn)定性。
[0158]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括:在正向掃描時，
[0159]在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，第二下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0160]在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，第二下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0161]在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，第一下拉節(jié)點控制單元控制下拉節(jié)點的電位為第一電平，上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；
[0162]在每一顯示周期的輸出截止保持階段，第二下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。
[0163]本發(fā)明實施例所述的移位寄存器單元的驅(qū)動方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動方法包括:在反向掃描時，
[0164]在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0165]在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號；
[0166]在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，輸入復(fù)位控制單元控制上拉節(jié)點的電位為第二電平，下拉節(jié)點的電位維持為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平；
[0167]在每一顯示周期的輸出截止保持階段，下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。
[0168]本發(fā)明實施例所述的柵極驅(qū)動電路包括多級上述的移位寄存器單元。
[0169]具體的，當(dāng)正向掃描時，除了第一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了最后一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第一電平，所述第二掃描控制端接入第二電平；
[0170]當(dāng)反向掃描時，除了最后一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了第一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第二電平，所述第二掃描控制端接入第一電平。
[0171]本發(fā)明實施例所述的顯示裝置包括上述的柵極驅(qū)動電路。
[0172]如圖14所示，本發(fā)明實施例所述的柵極驅(qū)動電路包括多級上述的移位寄存器單元；
[0173]當(dāng)正向掃描時，除了第一級移位寄存器單元SI之外，每一級移位寄存器單元的輸入端Input都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端Output連接；
[0174]除了最后一級移位寄存器單元(圖14中未示出)之外，每一級移位寄存器單元的復(fù)位端Reset都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端Output連接；
[0175]第一級移位寄存器單元SI的輸入端Input接入起始信號STV;
[0176]并每一級移位寄存器單元都與時鐘信號輸入端CLK和低電平輸出端VGL連接。
[0177]在圖14中，標(biāo)示為S2、S3、S4、S5的分別為第二級移位寄存器單元、第三級移位寄存器單元、第四級移位寄存器單元、第五級移位寄存器單元。
[0178]如圖15所示，本發(fā)明實施例所述的柵極驅(qū)動電路包括多級上述的移位寄存器單元；
[0179]當(dāng)反向掃描時，除了最后一級移位寄存器單元(圖15中未示出)之外，每一級移位寄存器單元的輸入端Input都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端Output連接；
[0180]除了第一級移位寄存器單元SI之外，每一級移位寄存器單元的復(fù)位端Reset都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端Output連接；
[0181 ]并每一級移位寄存器單元都與時鐘信號輸入端CLK和低電平輸出端VGL連接。
[0182]在圖15中，標(biāo)示為S2、S3、S4、S5的分別為第二級移位寄存器單元、第三級移位寄存器單元、第四級移位寄存器單元、第五級移位寄存器單元。
[0183]由圖14和圖15可知，本發(fā)明實施例所述的柵極驅(qū)動電路采用的信號線個數(shù)少，有利于實現(xiàn)窄邊框雙向掃描設(shè)計。
[0184]以上所述是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項】
1.一種移位寄存器單元，其特征在于，包括: 輸入復(fù)位控制單元，分別與輸入端、復(fù)位端、第一掃描控制端、第二掃描控制端、上拉節(jié)點和下拉節(jié)點連接，用于在正向掃描時當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點的電位為第一電平； 上拉節(jié)點控制單元，分別與所述上拉節(jié)點和下拉節(jié)點連接； 下拉節(jié)點控制單元，分別與上拉節(jié)點、下拉節(jié)點和時鐘信號輸入端連接，用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述下拉節(jié)點的電位為第二電平，當(dāng)所述上拉節(jié)點的電位為第二電平時控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同；以及， 柵極驅(qū)動信號輸出單元，分別與所述上拉節(jié)點、所述下拉節(jié)點、所述時鐘信號輸入端和柵極驅(qū)動信號輸出端連接。2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸入復(fù)位控制單元包括輸入復(fù)位控制模塊和下拉控制模塊； 所述輸入復(fù)位控制模塊，分別與所述輸入端、所述復(fù)位端和所述上拉節(jié)點連接，用于在輸入階段通過由所述輸入端輸入的輸入信號控制所述上拉節(jié)點的電位為第一電平，并在輸出階段控制自舉拉升所述上拉節(jié)點的電位，在復(fù)位階段控制所述上拉節(jié)點的電位為第二電平； 所述下拉控制模塊，與所述下拉節(jié)點連接，用于在正向掃描時在當(dāng)由復(fù)位端輸入的復(fù)位信號為第一電平時控制所述下拉節(jié)點的電位為第一電平。3.如權(quán)利要求2所述的移位寄存器單元，其特征在于，在正向掃描時，所述下拉控制模塊包括:下拉控制晶體管，柵極與所述復(fù)位端連接，第一極與所述復(fù)位端連接，第二極與所述下拉節(jié)點連接； 在反向掃描時，所述下拉控制模塊包括:下拉控制晶體管，柵極與所述輸入端連接，第一極與所述輸入端連接，第二極與所述下拉節(jié)點連接。4.如權(quán)利要求2所述的移位寄存器單元，其特征在于，當(dāng)正向掃描時，所述輸入復(fù)位控制模塊包括: 輸入晶體管，柵極與所述輸入端連接，第一極與第一掃描控制端連接，第二極與所述上拉節(jié)點連接； 復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點連接，第二極與所述第二掃描控制端連接;以及， 存儲電容，連接于所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端之間； 所述第一掃描控制端接入第一電平，所述第二掃描控制端接入第二電平。5.如權(quán)利要求2所述的移位寄存器單元，其特征在于，在反向掃描時，所述輸入復(fù)位控制模塊包括: 復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與第一掃描控制端連接，第二極與所述上拉節(jié)點連接；以及， 輸入晶體管，柵極與所述輸入端連接，第一極與所述上拉節(jié)點連接，第二極與所述第二掃描控制端連接;以及， 存儲電容，連接于所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端之間； 所述第一掃描控制端接入第二電平，所述第二掃描控制端接入第一電平。6.如權(quán)利要求1至5中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述下拉節(jié)點控制單元包括:第一下拉節(jié)點控制晶體管，柵極與所述時鐘信號輸入端連接，第一極與所述時鐘信號輸入端連接，第二極與所述下拉節(jié)點連接;以及， 第二下拉節(jié)點控制晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極與第二電平輸出端連接； 所述第一下拉節(jié)點控制晶體管的寬長比和所述第二下拉節(jié)點控制晶體管的寬長比之間的比例在預(yù)定比例范圍內(nèi)，以使得當(dāng)所述上拉節(jié)點的電位為第一電平時所述下拉節(jié)點的電位為第二電平。7.如權(quán)利要求1至5中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述上拉節(jié)點控制單元用于當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述上拉節(jié)點的電位為第二電平。8.如權(quán)利要求1至5中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述柵極驅(qū)動信號輸出單元用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端輸出時鐘信號，當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端輸出第二電平； 所述時鐘信號由所述時鐘信號輸入端輸入。9.一種移位寄存器單元的驅(qū)動方法，應(yīng)用于如權(quán)利要求1至8中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述驅(qū)動方法包括:在正向掃描時， 在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號； 在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號； 在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，輸入復(fù)位控制單元控制下拉節(jié)點的電位為第一電平，上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平； 在每一顯示周期的輸出截止保持階段，下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。10.—種移位寄存器單元的驅(qū)動方法，應(yīng)用于如權(quán)利要求1至8中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述驅(qū)動方法包括:在反向掃描時， 在每一顯示周期的輸入階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第一電平，由復(fù)位端接入的復(fù)位信號為第二電平，輸入復(fù)位控制單元控制所述上拉節(jié)點的電位為第一電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號； 在每一顯示周期的輸出階段，時鐘信號為第一電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第二電平，所述輸入復(fù)位控制單元控制自舉拉升所述上拉節(jié)點的電位，下拉節(jié)點控制單元控制下拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出時鐘信號； 在每一顯示周期的復(fù)位階段，時鐘信號為第二電平，由輸入端接入的輸入信號為第二電平，由復(fù)位端接入的復(fù)位信號為第一電平，輸入復(fù)位控制單元控制上拉節(jié)點的電位為第二電平，下拉節(jié)點的電位維持為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平； 在每一顯示周期的輸出截止保持階段，下拉節(jié)點控制單元控制所述下拉節(jié)點的電位與由所述時鐘信號輸入端輸入的時鐘信號的電位相同，當(dāng)所述時鐘信號為第一電平時上拉節(jié)點控制單元控制上拉節(jié)點的電位為第二電平，柵極驅(qū)動信號輸出單元控制柵極驅(qū)動信號輸出端輸出第二電平。11.一種柵極驅(qū)動電路，其特征在于，包括多級如權(quán)利要求1至8中任一權(quán)利要求所述的移位寄存器單元。12.如權(quán)利要求10所述的柵極驅(qū)動電路，其特征在于，當(dāng)正向掃描時，除了第一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了最后一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第一電平，所述第二掃描控制端接入第二電平； 當(dāng)反向掃描時，除了最后一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;除了第一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接;所述第一掃描控制端接入第二電平，所述第二掃描控制端接入第一電平。13.—種顯示裝置，其特征在于，包括如權(quán)利要求11或12所述的柵極驅(qū)動電路。
【文檔編號】G09G3/20GK105931595SQ201610550342
【公開日】2016年9月7日
【申請日】2016年7月13日
【發(fā)明人】王秀娟, 邵賢杰, 馮思林, 劉波
【申請人】京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司