移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示器件的制作方法
【專利摘要】本發(fā)明提供了一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示器件；該移位寄存器單元中，設(shè)置有兩個(gè)輸出模塊，通過(guò)不同的掃描脈沖輸出端輸出對(duì)應(yīng)的掃描脈沖；這樣即使將其中一個(gè)掃描脈沖設(shè)置為具有削角的掃描脈沖，仍可以使用另一個(gè)掃描脈沖對(duì)下一級(jí)移位寄存器單元進(jìn)行驅(qū)動(dòng)；不會(huì)降低對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。另外，本發(fā)明中設(shè)置兩個(gè)輸入模塊；能夠使得兩個(gè)輸出模塊輸出掃描脈沖的過(guò)程不會(huì)相互影響，可以進(jìn)一步避免對(duì)其中一個(gè)削角的掃描脈沖對(duì)另一個(gè)掃描脈沖的影響，進(jìn)而避免影響對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。
【專利說(shuō)明】
移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示器件
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示器件?！颈尘凹夹g(shù)】
[0002]G0A(Gate Driver On Array，柵極驅(qū)動(dòng)電路集成到陣列基板上)是實(shí)現(xiàn)顯示裝置窄邊化的一種重要手段。一般的，集成到陣列基板上的柵極驅(qū)動(dòng)電路由多級(jí)的移位寄存器單元組成，每一級(jí)移位寄存器單元依次在上一級(jí)移位寄存器單元輸出的掃描脈沖的驅(qū)動(dòng)下輸出掃描脈沖到對(duì)應(yīng)的柵線上，使得每一條柵線所連接的各個(gè)薄膜晶體管導(dǎo)通，從而實(shí)現(xiàn)對(duì)相應(yīng)的像素單元的驅(qū)動(dòng)過(guò)程;并且該級(jí)移位寄存器單元所輸出的掃描脈沖還會(huì)輸出到下一級(jí)移位寄存器單元中實(shí)現(xiàn)對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)。
[0003]另一方面，TFT柵極在充電過(guò)程結(jié)束時(shí)從Vgh降至Vgl，在柵-源極寄生電容的影響下，像素電極的電壓隨之下降，下降的幅度與柵-源極電容的大小和Vgh(柵極高電壓)與Vgl (柵極高電壓)之間的壓差成正比。這種壓降現(xiàn)象會(huì)對(duì)顯示器件的顯示效果造成影響，為了提升顯示器件的顯示效果，一般需要對(duì)施加到各條柵線上的掃描脈沖的末端進(jìn)行削角形成多階柵電壓。如上述所述的，由于掃描脈沖本身還要用作下一級(jí)移位寄存器單元的驅(qū)動(dòng)信號(hào)，因此這樣的削角會(huì)降低該掃描脈沖對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。
【發(fā)明內(nèi)容】

[0004]本發(fā)明的一個(gè)目的在于提供一種既能夠向柵線輸出削角的掃描脈沖又可以不降低對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力的移位寄存器單元，以及相應(yīng)的柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、顯示器件。
[0005]第一方面，本發(fā)明提供了一種移位寄存器單元，包括:
[0006]第一輸入模塊，連接第一節(jié)點(diǎn)和掃描脈沖輸入端，用于在掃描脈沖輸入端為第一電平時(shí)，將第一節(jié)點(diǎn)置為第一電平；
[0007]第二輸入模塊，連接第二節(jié)點(diǎn)和掃描脈沖輸入端，用于在掃描脈沖輸入端為第一電平時(shí)，將第二節(jié)點(diǎn)置為第一電平；
[0008]第一輸出模塊，連接第一節(jié)點(diǎn)、第一掃描脈沖輸出端和第一時(shí)鐘信號(hào)端;用于在第一節(jié)點(diǎn)為第一電平時(shí)，將第一掃描脈沖輸出端與第一時(shí)鐘信號(hào)端導(dǎo)通;在第一節(jié)點(diǎn)懸浮時(shí)， 維持第一節(jié)點(diǎn)的電荷，在第一掃描脈沖輸出端懸浮時(shí)，維持第一掃描脈沖輸出端的電荷；
[0009]第二輸出模塊，連接第二節(jié)點(diǎn)、第二掃描脈沖輸出端和第二時(shí)鐘信號(hào)端;用于在第二節(jié)點(diǎn)為第一電平時(shí)，將第二掃描脈沖輸出端與第二時(shí)鐘信號(hào)端導(dǎo)通;在第二節(jié)點(diǎn)懸浮時(shí)， 維持第二節(jié)點(diǎn)的電荷，在第二掃描脈沖輸出端懸浮時(shí)，維持第二掃描脈沖輸出端的電荷；
[0010]第一復(fù)位模塊，連接第一節(jié)點(diǎn)、復(fù)位控制端和第一電壓端，用于在復(fù)位控制端為第一電平時(shí)，將第一節(jié)點(diǎn)與第一電壓端導(dǎo)通；[〇〇11]第二復(fù)位模塊，連接第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第三節(jié)點(diǎn)、第一掃描脈沖輸出端和第一電壓端，用于在第三節(jié)點(diǎn)為第一電平時(shí)，將第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第一掃描脈沖輸出端與第一電壓端導(dǎo)通；
[0012]第三節(jié)點(diǎn)控制模塊，連接第一電壓端、第二電壓端、第一節(jié)點(diǎn)和第三節(jié)點(diǎn)，用于在第一節(jié)點(diǎn)為第一電平時(shí)，將第三節(jié)點(diǎn)置為第一電壓端的電平;在第一節(jié)點(diǎn)為第二電平且第二電壓端為第一電平時(shí)，將第三節(jié)點(diǎn)置為第一電平。
[0013]進(jìn)一步的，還包括:第三復(fù)位模塊，連接第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第四節(jié)點(diǎn)、第一掃描脈沖輸出端和第一電壓端，用于在第四節(jié)點(diǎn)為第一電平時(shí)，將第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第一掃描脈沖輸出端與第一電壓端導(dǎo)通；
[0014]第四節(jié)點(diǎn)控制模塊，連接第一節(jié)點(diǎn)、第三節(jié)點(diǎn)、第四節(jié)點(diǎn)、第一電壓端和第三電壓端，用于在第一節(jié)點(diǎn)和第三節(jié)點(diǎn)中的任一節(jié)點(diǎn)為第一電平時(shí)，將第四節(jié)點(diǎn)置為第一電壓端的電平;在第一節(jié)點(diǎn)和第三節(jié)點(diǎn)均為第二電平且第三電壓端為第一電平時(shí)，將第四節(jié)點(diǎn)置為第一電平。
[0015]進(jìn)一步的，還包括第四復(fù)位模塊，所述第四復(fù)位模塊連接第三節(jié)點(diǎn)、第四節(jié)點(diǎn)和第一電壓端，用于在第四節(jié)點(diǎn)為第一電平時(shí)，將第三節(jié)點(diǎn)與第一電壓端導(dǎo)通。
[0016]進(jìn)一步的，所述第一輸入模塊包括第一晶體管，所述第一晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接第四電壓端，另一個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平。
[0017]進(jìn)一步的，所述第二輸入模塊包括第二晶體管，所述第二晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接掃描脈沖輸入端，另一個(gè)連接第二節(jié)點(diǎn)，導(dǎo)通電平為第一電平。
[0018]進(jìn)一步的，所述第一復(fù)位模塊包括第三晶體管，所述第三晶體管的柵極連接復(fù)位控制端，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平。
[0019]進(jìn)一步的，所述第二復(fù)位模塊包括第四晶體管、第五晶體管和第六晶體管；
[0020]所述第四晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第一節(jié)點(diǎn)；
[0021]所述第五晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第二節(jié)點(diǎn)；
[0022]所述第六晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第一掃描脈沖輸出端；
[0023]第四晶體管、第五晶體管和第六晶體管的導(dǎo)通電平均為第一電平。
[0024]進(jìn)一步的，所述第一輸出模塊包括第七晶體管和第一電容；
[0025]所述第七晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一時(shí)鐘信號(hào)端，另一個(gè)連接第一掃描脈沖輸出端，導(dǎo)通電平為第一電平。
[0026]進(jìn)一步的，所述第二輸出模塊包括第八晶體管和第二電容；
[0027]所述第八晶體管的柵極連接第二節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二時(shí)鐘信號(hào)端，另一個(gè)連接第二掃描脈沖輸出端，導(dǎo)通電平為第一電平。
[0028]進(jìn)一步的，所述第三節(jié)點(diǎn)控制模塊，包括第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；
[0029]第九晶體管和第十晶體管的柵極連接第一節(jié)點(diǎn)；第九晶體管的源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第三節(jié)點(diǎn)；第十晶體管的源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第五節(jié)點(diǎn)；
[0030]第十一晶體管的柵極連接第五節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二電壓端，另一個(gè)連接第三節(jié)點(diǎn)；
[0031]第十二晶體管的柵極連接第二電壓端，源極和漏極中的一個(gè)連接第二電壓端，另一個(gè)連接第五節(jié)點(diǎn)；
[0032]第九晶體管、第十晶體管、第十一晶體管和第十二晶體管的導(dǎo)通電平均為第一電平。[〇〇33]進(jìn)一步的，所述第三復(fù)位模塊包括第十三晶體管、第十四晶體管和第十五晶體管；
[0034]所述第十三晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一掃描脈沖輸出端，另一個(gè)連接第一電壓端，導(dǎo)通電平為第一電平；
[0035]所述第十四晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè)連接第一電壓端，導(dǎo)通電平為第一電平；
[0036]所述第十五晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二節(jié)點(diǎn)，另一個(gè)連接第一電壓端；
[0037]第十三晶體管、第十四晶體管和第十五晶體管的導(dǎo)通電平均為第一電平。
[0038]進(jìn)一步的，所述第四節(jié)點(diǎn)控制模塊，包括第十六晶體管、第十七晶體管、第十八晶體管、第十九晶體管和第二十晶體管；[〇〇39]所述第二十晶體管和第十六晶體管的柵極連接第三節(jié)點(diǎn);第二十晶體管的源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第四節(jié)點(diǎn)；第十六晶體管的源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第六節(jié)點(diǎn)；
[0040]第十七晶體管的柵極連接第六節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第三電壓端，另一個(gè)連接第四節(jié)點(diǎn)；
[0041]第十八晶體管的柵極連接第三電壓端，源極和漏極中的一個(gè)連接第三電壓端，另一個(gè)連接第四節(jié)點(diǎn)；
[0042]第十九晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第四節(jié)點(diǎn)；
[0043]第十六晶體管、第十七晶體管、第十八晶體管、第十九晶體管和第二十晶體管的導(dǎo)通電平均為第一電平。
[0044]進(jìn)一步的，所述第四復(fù)位模塊包括第二十一晶體管，所述第二十一晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第三節(jié)點(diǎn)，另一個(gè)連接第一電壓端。
[0045]進(jìn)一步的，所述第一電平為高電平，所述第二電平為低電平。
[0046]第二方面，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路，包括:
[0047]多個(gè)級(jí)聯(lián)的移位寄存器單元;所述移位寄存器單元為上述任一項(xiàng)所述的移位寄存器單元和多條驅(qū)動(dòng)線；
[0048]奇數(shù)級(jí)的各個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)端均連接第一驅(qū)動(dòng)線，第二時(shí)鐘信號(hào)端連接第二驅(qū)動(dòng)線;偶數(shù)級(jí)的各個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)端連接第三驅(qū)動(dòng)線， 第二時(shí)鐘信號(hào)端連接第四驅(qū)動(dòng)線；
[0049]相鄰兩級(jí)的移位寄存器單元中的上一級(jí)移位寄存器單元的第二掃描脈沖輸出端連接下一級(jí)移位寄存器單元的掃描脈沖輸入端;下一級(jí)移位寄存器單元的第二掃描脈沖輸出端連接上一級(jí)移位寄存器單元的復(fù)位控制端。
[0050]第三方面，本發(fā)明提供了一種驅(qū)動(dòng)上述所述的柵極驅(qū)動(dòng)電路的方法，其特征在于， 包括:在各個(gè)移位寄存器單元的第一電壓端輸入第二電平直流電壓；
[0051]在第一驅(qū)動(dòng)線輸入第一時(shí)鐘信號(hào)，在第二驅(qū)動(dòng)線輸入第二時(shí)鐘信號(hào);在第三驅(qū)動(dòng)線輸入第三時(shí)鐘信號(hào)，在第四驅(qū)動(dòng)線輸入第四時(shí)鐘信號(hào)；
[0052]在第一級(jí)移位寄存器單元的掃描脈沖輸入端輸入起始掃描脈沖;所述起始掃描脈沖的電平為第一電平；[〇〇53]其中，第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的時(shí)鐘周期相同；其中，第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)中的第一電平的電壓為多階;第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的占空比均為1/2,且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的占空比均為1/2,且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)中第一電平的起始時(shí)刻與第一時(shí)鐘信號(hào)中第一電平的起始時(shí)刻相同，第四時(shí)鐘信號(hào)中第一電平的起始時(shí)刻與第三時(shí)鐘信號(hào)中第一電平的起始時(shí)刻相同；
[0054]起始掃描脈沖的起始時(shí)刻與第三時(shí)鐘信號(hào)中的一個(gè)第一電平的起始時(shí)刻相同，結(jié)束時(shí)刻與該第一電平的結(jié)束時(shí)刻相同。
[0055]第四方面，本發(fā)明提供了一種顯示器件，包括:基底以及形成在基底上的柵極驅(qū)動(dòng)電路以及多條柵線;其中，柵極驅(qū)動(dòng)電路為上述所述的柵極驅(qū)動(dòng)電路，每一級(jí)移位寄存器單元的第一掃描脈沖輸出端連接一條柵線。
[0056]本發(fā)明提供的移位寄存器單元中，設(shè)置有兩個(gè)輸出模塊;兩個(gè)輸出模塊分別通過(guò)不同的掃描脈沖輸出端輸出對(duì)應(yīng)的掃描脈沖;這樣即使將其中一個(gè)掃描脈沖設(shè)置為具有削角的掃描脈沖，仍可以使用另一個(gè)掃描脈沖對(duì)下一級(jí)移位寄存器單元進(jìn)行驅(qū)動(dòng)；不會(huì)降低對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。另外，本發(fā)明中設(shè)置兩個(gè)輸入模塊;一個(gè)輸入模塊將可以將掃描脈沖傳導(dǎo)至第一節(jié)點(diǎn)，另一個(gè)輸入模塊將可以將掃描脈沖傳到至第二節(jié)點(diǎn)；且一個(gè)輸出模塊可以根據(jù)第一節(jié)點(diǎn)輸出掃描脈沖，另一個(gè)輸出模塊可以根據(jù)第二節(jié)點(diǎn)輸出掃描脈沖;這樣兩個(gè)輸出模塊的輸出掃描脈沖的過(guò)程不會(huì)相互影響，可以進(jìn)一步避免對(duì)其中一個(gè)削角的掃描脈沖對(duì)另一個(gè)掃描脈沖的影響，進(jìn)而避免影響對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。【附圖說(shuō)明】
[0057]通過(guò)參考附圖會(huì)更加清楚的理解本發(fā)明的特征信息和優(yōu)點(diǎn)，附圖是示意性的而不應(yīng)理解為對(duì)本發(fā)明進(jìn)行任何限制，在附圖中:[〇〇58]圖1為本發(fā)明提供的一種移位寄存器單元的結(jié)構(gòu)示意圖；
[0059]圖2為本發(fā)明提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖的結(jié)構(gòu)示意圖；
[0060]圖3為對(duì)圖2中的柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法中部分信號(hào)和節(jié)點(diǎn)的電位圖；[0061 ]圖4為本發(fā)明提供的一種移位寄存器單元的結(jié)構(gòu)示意圖；
[0062]圖5為本發(fā)明提供的再一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖的結(jié)構(gòu)示意圖；
[0063]圖6為對(duì)包含圖4中移位寄存器單元的柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法中部分信號(hào)和節(jié)點(diǎn)的電位圖；
[0064]圖7a、圖7b和圖7c為圖4中一種移位寄存器單元的電路示意圖?！揪唧w實(shí)施方式】
[0065]為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)的實(shí)施例及實(shí)施例中的特征可以相互組合。[〇〇66]本發(fā)明的移位寄存器單元的一種結(jié)構(gòu)可以參見(jiàn)圖1，該移位寄存器單元SR包括如下結(jié)構(gòu):[〇〇67]第一輸入模塊10，連接第一節(jié)點(diǎn)N1和掃描脈沖輸入端INPUT，用于在掃描脈沖輸入端INPUT為第一電平時(shí)，將第一節(jié)點(diǎn)N1置為第一電平；[〇〇68]第二輸入模塊20，連接第二節(jié)點(diǎn)N2和掃描脈沖輸入端INPUT，用于在掃描脈沖輸入端INPUT為第一電平時(shí)，將第二節(jié)點(diǎn)N2置為第一電平；[〇〇69]第一輸出模塊30,連接第一節(jié)點(diǎn)N1、第一掃描脈沖輸出端0UTPUT1和第一時(shí)鐘信號(hào)端CLK;用于在第一節(jié)點(diǎn)N1為第一電平時(shí)，將第一掃描脈沖輸出端0UTPUT1與第一時(shí)鐘信號(hào)端CLK導(dǎo)通;在第一節(jié)點(diǎn)N1懸浮時(shí)，維持第一節(jié)點(diǎn)N1的電荷，在第一掃描脈沖輸出端0UTPUT1 懸浮(f loat ing)時(shí)，維持第一掃描脈沖輸出端0UTPUT1的電荷；
[0070]第二輸出模塊40,連接第二節(jié)點(diǎn)N2、第二掃描脈沖輸出端0UTPUT2和第二時(shí)鐘信號(hào)端CLK_L;用于在第二節(jié)點(diǎn)N2為第一電平時(shí)，將第二掃描脈沖輸出端0UTPUT2與第二時(shí)鐘信號(hào)端CLK_L導(dǎo)通；在第二節(jié)點(diǎn)N2懸浮時(shí)，維持第二節(jié)點(diǎn)N2的電荷，在第二掃描脈沖輸出端 0UTPUT2懸浮時(shí)，維持第二掃描脈沖輸出端0UTPUT2的電荷；
[0071]第一復(fù)位模塊50，連接第一節(jié)點(diǎn)N1、復(fù)位控制端RESET和第一電壓端VI，用于在復(fù)位控制端RESET為第一電平時(shí)，將第一節(jié)點(diǎn)N1與第一電壓端VSS導(dǎo)通；[〇〇72]第二復(fù)位模塊60,連接第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2、第三節(jié)點(diǎn)N4、第一掃描脈沖輸出端0UTPUT1和第一電壓端VSS，用于在第三節(jié)點(diǎn)N3為第一電平時(shí)，將第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2 和第一掃描脈沖輸出端0UTPUT1與第一電壓端VSS導(dǎo)通；[〇〇73]第三節(jié)點(diǎn)控制模塊70,連接第一電壓端VSS、第二電壓端GCH_o、第一節(jié)點(diǎn)N1和第三節(jié)點(diǎn)N3，用于在第一節(jié)點(diǎn)N1為第一電平時(shí)，將第三節(jié)點(diǎn)N3置為第一電壓端VSS的電平;在第一節(jié)點(diǎn)N1為第二電平且第二電壓端GCH_e為第一電平時(shí)，將第三節(jié)點(diǎn)N3置為第一電平。 [〇〇74]包含圖1中的移位寄存器單元的柵極驅(qū)動(dòng)電路G0A可以參考圖2，包括N級(jí)(假設(shè)N為偶數(shù))的移位寄存器單元;為了便于區(qū)分，將其中的第m級(jí)移位寄存器單元稱為SR(m);參見(jiàn)圖2，對(duì)于任意兩級(jí)相鄰的移位寄存器單元，比如第一級(jí)移位寄存器單元SR(1)和第二級(jí)移位寄存器單元SR(2);其中上一級(jí)移位寄存器單元SR(1)的第二掃描脈沖輸出端0UTPUT2連接下一級(jí)移位寄存器單元SR(2)的掃描脈沖輸入端INPUT;下一級(jí)移位寄存器單元SR(2)的第二掃描脈沖輸出端0UTPUT2連接上一級(jí)移位寄存器單元SR( 1)的復(fù)位控制端RESET;另外， 各個(gè)奇數(shù)級(jí)的移位寄存器單元，比如第一級(jí)移位寄存器單元SR(1)和倒數(shù)第二級(jí)移位寄存器單元SR(N-l)的第一時(shí)鐘信號(hào)端CLK均相連，均連接第一時(shí)鐘信號(hào)線CLK1，第二時(shí)鐘信號(hào)端CLK_L&均相連，均連接第二時(shí)鐘信號(hào)線CLK2;而各個(gè)偶數(shù)級(jí)的移位寄存器單元，比如第一級(jí)移位寄存器單元SR(2)和倒數(shù)第二級(jí)移位寄存器單元SR(N)的第一時(shí)鐘信號(hào)端CLK均相連，均連接第三時(shí)鐘信號(hào)線CLK3,第二時(shí)鐘信號(hào)端CLK_L&均相連，均連接第四時(shí)鐘信號(hào)線 CLK4〇
[0075]本發(fā)明提供的移位寄存器單元及柵極驅(qū)動(dòng)電路，可以輸出兩個(gè)相對(duì)獨(dú)立的脈沖， 從而可以使用另一個(gè)掃描脈沖對(duì)下一級(jí)移位寄存器單元進(jìn)行驅(qū)動(dòng);不會(huì)降低對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。另外，兩個(gè)輸出模塊的輸出掃描脈沖的過(guò)程不會(huì)相互影響，可以進(jìn)一步避免對(duì)其中一個(gè)削角的掃描脈沖對(duì)另一個(gè)掃描脈沖的影響，進(jìn)而避免影響對(duì)下一級(jí)移位寄存器單元的驅(qū)動(dòng)能力。
[0076]下面結(jié)合圖3對(duì)圖2示出的柵極驅(qū)動(dòng)電路的其中一種驅(qū)動(dòng)方法以及其實(shí)現(xiàn)其功能的原理進(jìn)行說(shuō)明。參見(jiàn)圖3,假設(shè)這里的第一電平為高電平，則相應(yīng)的第二電平為低電平。該方法可以具體包括:
[0077]在各個(gè)移位寄存器單元的第一電壓端輸入第二電平直流電壓；
[0078]在各個(gè)移位寄存器單元的第二電壓端GCH_o輸入第一電平直流電壓；[〇〇79]在第一驅(qū)動(dòng)線CLK1輸入第一時(shí)鐘信號(hào)CLK1 (為了便于描述，將在每一驅(qū)動(dòng)線上輸入的時(shí)鐘信號(hào)與該驅(qū)動(dòng)線采用相同的符號(hào)表示)，在第二驅(qū)動(dòng)線CLK2輸入第二時(shí)鐘信號(hào) CLK2;在第三驅(qū)動(dòng)線CLK3輸入第三時(shí)鐘信號(hào)CLK3,在第四驅(qū)動(dòng)線CLK4輸入第四時(shí)鐘信號(hào) CLK4；
[0080]在第一級(jí)移位寄存器單元SR(1)的掃描脈沖輸入端INPUT輸入起始掃描脈沖STV; 所述起始掃描脈沖STV的電平為第一電平；
[0081]其中，第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2、第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào) CLK4的時(shí)鐘周期相同；其中，第一時(shí)鐘信號(hào)CLK1和第三時(shí)鐘信號(hào)CLK3中的第一電平的電壓為多階，第二時(shí)鐘信號(hào)CLK2和第四時(shí)鐘信號(hào)CLK4中的第一電平的電壓為恒定值;第一時(shí)鐘信號(hào)CLK1和第三時(shí)鐘信號(hào)CLK3的占空比均為1/2,且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)CLK2 和第四時(shí)鐘信號(hào)CLK4的占空比均為1/2，且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)CLK2中第一電平的起始時(shí)刻與第一時(shí)鐘信號(hào)CLK1中第一電平的起始時(shí)刻相同，第四時(shí)鐘信號(hào)CLK4中第一電平的起始時(shí)刻與第三時(shí)鐘信號(hào)CLK3中第一電平的起始時(shí)刻相同；
[0082]起始掃描脈沖STV的起始時(shí)刻與第三時(shí)鐘信號(hào)CLK3中的一個(gè)第一電平的起始時(shí)刻相同，結(jié)束時(shí)刻與該第一電平的結(jié)束時(shí)刻相同。[〇〇83]參見(jiàn)圖3,對(duì)于第一級(jí)移位寄存器單元SR(1)，在第一階段S1，起始掃描脈沖STV為第一電平，則此時(shí)第一輸入模塊10和第二輸入模塊20分別將第一節(jié)點(diǎn)N1和第二節(jié)點(diǎn)N2置為第一電平，此時(shí)第一時(shí)鐘信號(hào)端CLK與第一掃描脈沖輸出端0UTPUT1導(dǎo)通，第二時(shí)鐘信號(hào)端 CLKJJ^第二掃描脈沖輸出端0UTPUT2導(dǎo)通；由于此時(shí)第一時(shí)鐘信號(hào)端CLK所連接的驅(qū)動(dòng)線 CLK1和以及第二時(shí)鐘信號(hào)端CLK_U^連接的驅(qū)動(dòng)線CLK2均為第二電平，則第一掃描脈沖輸入端0UTPUT1和第二掃描脈沖輸出端0UTPUT2均為第二電平；另外由于第一級(jí)移位寄存器單元SR(1)的復(fù)位控制端RESET連接的第二級(jí)移位寄存器單元SR( 2)的第二掃描脈沖輸出端 0UTPUT2為第二電平，則此時(shí)第一級(jí)移位寄存器單元SR(1)的復(fù)位控制端RESET為第二電平； 另外，對(duì)于第一級(jí)移位寄存器單元SR(1)，由于第一節(jié)點(diǎn)N1為第一電平，則第二復(fù)位模塊60 使得第三節(jié)點(diǎn)N3的電平與第一電壓端VSS的電平保持一致，為第二電平；[〇〇84]同樣參見(jiàn)圖3,對(duì)于第一級(jí)移位寄存器單元SR(1)，在第二階段S2,節(jié)點(diǎn)N1和N2繼續(xù)維持為第一電平;第一時(shí)鐘信號(hào)端CLK與第一掃描脈沖輸出端0UTPUT1繼續(xù)導(dǎo)通，第二時(shí)鐘信號(hào)端〇^_8與第二掃描脈沖輸出端0UTPUT2繼續(xù)導(dǎo)通;第一驅(qū)動(dòng)線CLK1和第二驅(qū)動(dòng)線CLK2 均為第一電平，相應(yīng)的第一時(shí)鐘信號(hào)端CLK和第二時(shí)鐘信號(hào)端CLK_L也均為第一電平;使得第一掃描脈沖輸出端0UTPUT1和第二掃描脈沖輸出端0UTPUT2開(kāi)始輸出第一電平的掃描脈沖；且在該階段，第一掃描脈沖輸出端OUTPUT 1所輸出的掃描脈沖的波形與第一時(shí)鐘信號(hào) CLK1保持一致，均為兩階電壓;第二掃描脈沖輸出端0UTPUT2所輸出的掃描脈沖的波形與第二時(shí)鐘信號(hào)CLK2保持一致，其中的電壓為恒定值;另外，第一級(jí)移位寄存器單元SR(1)中，復(fù)位控制端RESET維持為第二電平，第三節(jié)點(diǎn)N3也維持為第二電平；[〇〇85]在第二階段S2,對(duì)于第二級(jí)移位寄存器單元SR(2)，且各個(gè)端子(包括兩個(gè)時(shí)鐘信號(hào)端CLK和CLK_B、掃描脈沖輸入端INPUT和復(fù)位控制端RESET)與第一級(jí)移位寄存器單元SR (1)在第一階段S1所被輸入的信號(hào)的情況一致，因此第二級(jí)移位寄存器單元SR(2)中各個(gè)節(jié)點(diǎn)以及掃描脈沖輸出端的電位情況與第一級(jí)移位寄存器單元SR(1)在第一階段S1的電位情況完全一致，在此不再詳細(xì)說(shuō)明。[〇〇86]在第三階段S3，對(duì)于第二級(jí)移位寄存器單元SR( 2 )，且各個(gè)端子(包括兩個(gè)時(shí)鐘信號(hào)端CLK和CLK_B、掃描脈沖輸入端INPUT和復(fù)位控制端RESET)與第一級(jí)移位寄存器單元SR (1)在第二階段S2所被輸入的信號(hào)的情況一致，因此也通過(guò)第一掃描脈沖輸出端0UTPUT1和第二掃描脈沖輸出端0UTPUT2輸出對(duì)應(yīng)的掃描脈沖；[〇〇87]在第三階段S3,對(duì)于第一級(jí)移位寄存器單元SR(1)，其復(fù)位控制端RESET所連接的第二級(jí)移位寄存器單元SR(2)的第二掃描脈沖輸出端0UTPUT2為第一電平，則此時(shí)第一復(fù)位模塊50將第一節(jié)點(diǎn)N1與第一電壓端VSS導(dǎo)通，將第一節(jié)點(diǎn)N置為第二電平;這樣進(jìn)一步導(dǎo)致第三節(jié)點(diǎn)控制模塊70將第三節(jié)點(diǎn)N3置為第二電壓端GCH_e的電平，即第一電平;而第三節(jié)點(diǎn) N3被置為第一電平，又會(huì)進(jìn)一步導(dǎo)致第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2與第一電壓端VSS導(dǎo)通，實(shí)現(xiàn)了對(duì)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)N2的復(fù)位，并進(jìn)一步保證第一節(jié)點(diǎn)N1維持為第二電平;在該階段之后，直至第一級(jí)移位寄存器單元SR( 1)的掃描脈沖輸入端INHJT再次被置為第一電平之前，第一級(jí)移位寄存器單元SR(1)中的第一節(jié)點(diǎn)N1均維持為第二電平，相應(yīng)的第二節(jié)點(diǎn)N1、 第三節(jié)點(diǎn)N3也均維持為第一電平；[〇〇88]在第四階段S4，對(duì)于第二級(jí)移位寄存器單元SR( 2 )，且各個(gè)端子(包括兩個(gè)時(shí)鐘信號(hào)端CLK和CLK_B、掃描脈沖輸入端INPUT和復(fù)位控制端RESET以及第一掃描脈沖輸出端 0UTPUT1和第二掃描脈沖輸出端0UTPUT2)與第一級(jí)移位寄存器單元SR(1)在第三階段S3的情況一致，在此不再說(shuō)明。
[0089]從上述的驅(qū)動(dòng)過(guò)程不難看出，對(duì)于相鄰兩級(jí)的移位寄存器單元來(lái)說(shuō)，后一級(jí)移位寄存器單元的各個(gè)端子在當(dāng)前階段所接收到的信號(hào)的狀態(tài)與上一級(jí)移位寄存器單元的各個(gè)端子在上一階段所接收到的信號(hào)的電位狀態(tài)完全一致，這樣按照上述的描述可以得知， 各級(jí)移位寄存器單元會(huì)依次輸出多個(gè)掃描脈沖。
[0090]需要指出的是，圖3中示出的驅(qū)動(dòng)方法僅是圖2中提供的柵極驅(qū)動(dòng)電路的一種可能的驅(qū)動(dòng)方法，在實(shí)際應(yīng)用中，相應(yīng)的驅(qū)動(dòng)方法不限于圖3中示出的形式。[0091 ]在具體實(shí)施時(shí)，除了圖1中示出的移位寄存器單元所示出的基本結(jié)構(gòu)之外，本發(fā)明提供的移位寄存器單元還可以包含其他結(jié)構(gòu)，以進(jìn)一步提升性能，參見(jiàn)圖4,為另一實(shí)施例提供的移位寄存器單元的結(jié)構(gòu)示意圖；除了圖1中示出的各個(gè)模塊之外，還包括第三復(fù)位模塊80、第四節(jié)點(diǎn)控制模塊90;第四復(fù)位模塊100;
[0092]其中，第三復(fù)位模塊80,連接第一節(jié)點(diǎn)N1、第四節(jié)點(diǎn)N4、第一掃描脈沖輸出端 0UTPUT1和第一電壓端VSS，用于在第四節(jié)點(diǎn)N4為第一電平時(shí)，將第一節(jié)點(diǎn)N1和第一掃描脈沖輸出端與第一電壓端VSS導(dǎo)通；
[0093]第四節(jié)點(diǎn)控制模塊90,連接第一節(jié)點(diǎn)N1、第三節(jié)點(diǎn)N3、第四節(jié)點(diǎn)N4、第一電壓端VSS 和第三電壓端GCH_0,用于在第一節(jié)點(diǎn)N1和第三節(jié)點(diǎn)N3中的任一節(jié)點(diǎn)為第一電平時(shí)，將第四節(jié)點(diǎn)N4置為第一電壓端VSS的電平;在第一節(jié)點(diǎn)N1和第三節(jié)點(diǎn)N3均為第二電平且第三電壓端為第一電平時(shí)，將第四節(jié)點(diǎn)N4置為第一電平。[〇〇94]設(shè)置第三復(fù)位模塊80和第四節(jié)點(diǎn)控制模塊90的好處是，能夠通過(guò)第三復(fù)位模塊80 和第二復(fù)位模塊60交替的對(duì)第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2以及第一掃描脈沖輸出端0UTPUT1進(jìn)行持續(xù)的復(fù)位，避免長(zhǎng)時(shí)間對(duì)第三復(fù)位模塊80施加用于使第三復(fù)位模塊80對(duì)第一節(jié)點(diǎn)N1、 第二節(jié)點(diǎn)N2以及第一掃描脈沖輸出端0UTPUT1進(jìn)行復(fù)位的信號(hào)，避免第三復(fù)位模塊80的性能降低。
[0095]包含圖4中的移位寄存器單元的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖可以參見(jiàn)圖5,與圖2 不同的是，各個(gè)移位寄存器單元SR還具有第三電壓端GCH_e;各個(gè)移位寄存器單元SR的第三電壓端GCH_e相互連接。
[0096]下面結(jié)合附圖6對(duì)包含圖5的柵極驅(qū)動(dòng)電路的一種驅(qū)動(dòng)方法以及其工作原理進(jìn)行說(shuō)明。圖6中，同樣假設(shè)第一電平為高電平，第二電平為低電平;參見(jiàn)圖6與圖3中示出的不同的是，該方法中，在第二電壓端GCH_e和第三電壓端GCH_o交替的施加第一電平;這樣在第一節(jié)點(diǎn)N1被置為低電平之后，當(dāng)?shù)诙妷憾薌CH_e為第一電平時(shí)，第三節(jié)點(diǎn)N3為第一電平，使得第二復(fù)位模塊60開(kāi)啟復(fù)位功能，對(duì)第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2以及第一掃描脈沖輸出端 0UTPUT1進(jìn)行復(fù)位；當(dāng)?shù)诙妷憾薌CH_e為第二電平時(shí)，第三節(jié)點(diǎn)N3為第二電平，此時(shí)第四節(jié)點(diǎn)控制模塊90將第四節(jié)點(diǎn)N4置為第三電壓端GCH_o的電平，即為第一電平;從而使得第三復(fù)位模塊80開(kāi)啟復(fù)位功能，對(duì)第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2以及第一掃描脈沖輸出端0UTPUT1進(jìn)行復(fù)位。這樣就實(shí)現(xiàn)了交替的通過(guò)第三復(fù)位模塊80和第二復(fù)位模塊60對(duì)第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2以及第一掃描脈沖輸出端0UTPUI1進(jìn)行復(fù)位的功能。[〇〇97]從上述的描述可以得知，就為了實(shí)現(xiàn)交替的通過(guò)第三復(fù)位模塊80和第二復(fù)位模塊 60實(shí)現(xiàn)復(fù)位的功能而言，這里的第四復(fù)位模塊100并不是必須設(shè)置的結(jié)構(gòu)。[〇〇98]第四復(fù)位模塊100,連接第三節(jié)點(diǎn)N3、第四節(jié)點(diǎn)N4和第一電壓端VSS，用于在第四節(jié)點(diǎn)N4為第一電平時(shí)，將第三節(jié)點(diǎn)N3與第一電壓端VSS導(dǎo)通。[〇〇99]設(shè)置第四復(fù)位模塊100的好處是能夠第四節(jié)點(diǎn)N4為第一電平時(shí)，將第三節(jié)點(diǎn)N3被置為第二電平，從而更好的關(guān)閉第二復(fù)位模塊60的復(fù)位功能。
[0100]從上述的描述可以得知，在能夠?qū)崿F(xiàn)對(duì)應(yīng)的功能的前提下，各個(gè)功能模塊具體如何設(shè)計(jì)不會(huì)影響本發(fā)明的保護(hù)范圍。下面對(duì)各個(gè)功能模塊的一些可選的方式進(jìn)行進(jìn)一步的說(shuō)明。[0101 ]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第一輸入模塊10可以具體包括:第一晶體管T1，第一晶體管T1的柵極連接掃描脈沖輸入端INPUT，源極和漏極中的一個(gè)連接第四電壓端VDD，另一個(gè)連接第一節(jié)點(diǎn)N1，導(dǎo)通電平為第一電平。
[0102]這樣可以通過(guò)在第四電壓端VDD上持續(xù)的第一電平直流電壓，使得當(dāng)掃描脈沖輸入端INPUT被施加第一電平時(shí)，會(huì)導(dǎo)致第一晶體管T1導(dǎo)通，將第一節(jié)點(diǎn)N1的電平置為第四電壓端VDD的電平，即第一電平，從而實(shí)現(xiàn)了上述的第一輸入模塊10的功能。
[0103]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第二輸入模塊20可以具體包括第二晶體管T2，第二晶體管T2的柵極連接掃描脈沖輸入端INPUT，源極和漏極中的一個(gè)連接掃描脈沖輸入端INPUT， 另一個(gè)連接第二節(jié)點(diǎn)N2,導(dǎo)通電平為第一電平。[〇1〇4]這樣，當(dāng)掃描脈沖輸入端INPUT被施加第一電平時(shí)，會(huì)導(dǎo)致第二晶體管T2導(dǎo)通，將第二節(jié)點(diǎn)N2的電平置為掃描脈沖輸入端INPUT的電平，即第一電平，從而實(shí)現(xiàn)了上述的第二輸入模塊20的功能。[〇1〇5]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第一復(fù)位模塊50可以包括第三晶體管T3,第三晶體管T3 的柵極連接復(fù)位控制端RESET，源極和漏極中的一個(gè)連接第一電壓端VSS，另一個(gè)連接第一節(jié)點(diǎn)N1，導(dǎo)通電平為第一電平。
[0106]這樣當(dāng)復(fù)位控制端RESET被施加第一電平時(shí)，會(huì)導(dǎo)致第三晶體管T3導(dǎo)通，將第一節(jié)點(diǎn)N1的電平置為第一電壓端VSS(可以在第二電壓端VSS施加第二電平的直流電壓)的電平， 即第二電平，從而實(shí)現(xiàn)了上述的第一復(fù)位模塊30的功能。[〇1〇7]在具體實(shí)施時(shí)，參見(jiàn)圖7b，第二復(fù)位模塊60可以具體包括第四晶體管T4、第五晶體管T5和第六晶體管T6;[〇1〇8]第四晶體管T4的柵極連接第三節(jié)點(diǎn)N3,源極和漏極中的一個(gè)連接第一電壓端VSS， 另一個(gè)連接第一節(jié)點(diǎn)N1;[〇1〇9]第五晶體管T5的柵極連接第三節(jié)點(diǎn)N3,源極和漏極中的一個(gè)連接第一電壓端VSS， 另一個(gè)連接第二節(jié)點(diǎn)N2;
[0110]第六晶體管T6的柵極連接第三節(jié)點(diǎn)N3,源極和漏極中的一個(gè)連接第一電壓端VSS， 另一個(gè)連接第一掃描脈沖輸出端0UTPUT1;
[0111]第四晶體管T4、第五晶體管T5和第六晶體管T6的導(dǎo)通電平均為第一電平。[〇112]這樣，當(dāng)?shù)谌?jié)點(diǎn)N3為第一電平時(shí)，第四晶體管T4、第五晶體管T5和第六晶體管T6 均導(dǎo)通，分別將第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2和第一掃描脈沖輸出端0UTPUT1置為第二電平;完成對(duì)三個(gè)節(jié)點(diǎn)的復(fù)位，實(shí)現(xiàn)了上述的第二復(fù)位模塊60的功能。
[0113]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第一輸出模塊30可以具體包括第七晶體管T7和第一電容C1;
[0114]第七晶體管T7的柵極連接第一節(jié)點(diǎn)N1，源極和漏極中的一個(gè)連接第一時(shí)鐘信號(hào)端 CLK，另一個(gè)連接第一掃描脈沖輸出端0UTPUT1，導(dǎo)通電平為第一電平。
[0115]這樣當(dāng)?shù)谝还?jié)點(diǎn)N1為第一電平時(shí)，會(huì)導(dǎo)致第七晶體管T7導(dǎo)通，將第一掃描脈沖輸出端0UTPUT1與第一時(shí)鐘信號(hào)端CLK導(dǎo)通，實(shí)現(xiàn)了上述的第一輸出模塊30的功能。[〇116]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第二輸出模塊40可以具體包括第八晶體管T8和第二電容C2;
[0117]第八晶體管T8的柵極連接第二節(jié)點(diǎn)N2,源極和漏極中的一個(gè)連接第二時(shí)鐘信號(hào)端 CLK_L，另一個(gè)連接第二掃描脈沖輸出端0UTPUT2，導(dǎo)通電平為第一電平。
[0118]這樣當(dāng)?shù)诙?jié)點(diǎn)N2為第一電平時(shí)，會(huì)導(dǎo)致第八晶體管T8導(dǎo)通，將第二掃描脈沖輸出端0UTPUT2與第二時(shí)鐘信號(hào)端CLK_L導(dǎo)通，實(shí)現(xiàn)了上述的第二輸出模塊40的功能。[〇119]在具體實(shí)施時(shí)，參見(jiàn)圖7a，第三節(jié)點(diǎn)控制模塊70可以具體包括第九晶體管T9、第十晶體管T10、第^^一晶體管T11和第十二晶體管T12;
[0120]第九晶體管T9和第十晶體管T10的柵極連接第一節(jié)點(diǎn)N1;第九晶體管T9的源極和漏極中的一個(gè)連接第一電壓端VSS，另一個(gè)連接第三節(jié)點(diǎn)N3;第十晶體管T10的源極和漏極中的一個(gè)連接第一電壓端VSS，另一個(gè)連接第五節(jié)點(diǎn)N5;
[0121]第十一晶體管T11的柵極連接第五節(jié)點(diǎn)N5,源極和漏極中的一個(gè)連接第二電壓端 GCH_e，另一個(gè)連接第三節(jié)點(diǎn)N3;
[0122]第十二晶體管的柵極連接第二電壓端GCH_e，源極和漏極中的一個(gè)連接第二電壓端GCH_e，另一個(gè)連接第五節(jié)點(diǎn)N5;
[0123]第九晶體管T9、第十晶體管T10、第^^一晶體管T11和第十二晶體管T12。
[0124]這樣當(dāng)?shù)谝还?jié)點(diǎn)N1為第一電平時(shí)，第九晶體管T9和第十晶體管T10均導(dǎo)通，將第五節(jié)點(diǎn)N5和第三節(jié)點(diǎn)N3都與第一電壓端VSS導(dǎo)通，使得第三節(jié)點(diǎn)N3被置為第二電平；當(dāng)?shù)谝还?jié)點(diǎn)N1為第二電平時(shí)，第九晶體管T9和第十晶體管T10均關(guān)斷，此時(shí)由于第十二晶體管T12導(dǎo)通，會(huì)將第五節(jié)點(diǎn)N5置為第二電壓端GCH_e的電平(此時(shí)可以在第二電壓端GCH_e上施加第一電平)，使得第五節(jié)點(diǎn)N5被置為第一電平，進(jìn)而使得第十一晶體管T11導(dǎo)通，將第三節(jié)點(diǎn)N3 置為第一電平。這樣就實(shí)現(xiàn)了上述的第三節(jié)點(diǎn)控制模塊70的功能
[0125]參見(jiàn)圖7c，在具體實(shí)施時(shí)，第三復(fù)位模塊80可以具體包括第十三晶體管T13、第十四晶體管114和第十五晶體管T15;
[0126]第十三晶體管T13的柵極連接第四節(jié)點(diǎn)N4，源極和漏極中的一個(gè)連接第一掃描脈沖輸出端0UTPUT1，另一個(gè)連接第一電壓端VSS，導(dǎo)通電平為第一電平；
[0127]第十四晶體管的柵極連接第四節(jié)點(diǎn)N4,源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)N1，另一個(gè)連接第一電壓端VSS，導(dǎo)通電平為第一電平；
[0128]第十五晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二節(jié)點(diǎn)N2,另一個(gè)連接第一電壓端VSS。
[0129]當(dāng)?shù)谒墓?jié)點(diǎn)M為第一電平時(shí)，第十三晶體管T13、第十四晶體管T14和第十五晶體管T15均導(dǎo)通，將第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2和第一掃描脈沖輸出端0UTPUT1與第一電壓端VSS 導(dǎo)通，使得三個(gè)節(jié)點(diǎn)被置為第二電平，這樣就實(shí)現(xiàn)了上述的第三復(fù)位模塊80的功能。[〇13〇]參見(jiàn)圖7a，在具體實(shí)施時(shí)，第四節(jié)點(diǎn)控制模塊90，可以具體包括第十六晶體管T16、 第十七晶體管T17、第十八晶體管T18、第十九晶體管T19和第二十晶體管T20;[〇131]第二十晶體管T20和第十六晶體管T16的柵極連接第三節(jié)點(diǎn)N3;第二十晶體管T20 的源極和漏極中的一個(gè)連接第一電壓端VSS，另一個(gè)連接第四節(jié)點(diǎn)N4;第十六晶體管T16的源極和漏極中的一個(gè)連接第一電壓端VSS，另一個(gè)連接第六節(jié)點(diǎn)N6;
[0132]第十七晶體管的柵極連接第六節(jié)點(diǎn)N6,源極和漏極中的一個(gè)連接第三電壓端GCH_ 〇，另一個(gè)連接第四節(jié)點(diǎn)N4;
[0133]第十八晶體管T18的柵極連接第三電壓端GCH_o,源極和漏極中的一個(gè)連接第三電壓端GCH_o，另一個(gè)連接第四節(jié)點(diǎn)N4;
[0134]第十九晶體管T19的柵極連接第一節(jié)點(diǎn)N1，源極和漏極中的一個(gè)連接第一電壓端 VSS，另一個(gè)連接第四節(jié)點(diǎn)N4;
[0135]第十六晶體管T16、第十七晶體管T17、第十八晶體管T18、第十九晶體管T19和第二十晶體管T20的導(dǎo)通電平均為第一電平。
[0136]這樣當(dāng)?shù)谝还?jié)點(diǎn)N1為第一電平時(shí)，第十九晶體管T19導(dǎo)通，將第四節(jié)點(diǎn)N4與第一電壓端VSS導(dǎo)通，使得第四節(jié)點(diǎn)N4被置為第二電平；而當(dāng)?shù)谌?jié)點(diǎn)N3為第一電平時(shí)，第二十晶體管T20和第十六晶體管T16均導(dǎo)通，使得第六節(jié)點(diǎn)N6和第四節(jié)點(diǎn)N4都被置為第一電平；當(dāng)?shù)谝还?jié)點(diǎn)N1和第三節(jié)點(diǎn)N3均為第二電平時(shí)，第二十晶體管T20和第十六晶體管T16以及第十九晶體管T19均關(guān)斷;此時(shí)第十七晶體管T17導(dǎo)通(在具體實(shí)施時(shí)，此時(shí)可以在GCH_o上施加第一電平)，使得第六節(jié)點(diǎn)N6被置為第一電平，進(jìn)而導(dǎo)致第十八晶體管T18導(dǎo)通，將第四節(jié)點(diǎn) N4置為第一電平。這樣就實(shí)現(xiàn)了上述的第四節(jié)點(diǎn)控制模塊90的功能。
[0137]在具體實(shí)施時(shí)，參見(jiàn)圖7,第四復(fù)位模塊100可以具體包括第二十一晶體管T21，第二i^一晶體管T21的柵極連接第四節(jié)點(diǎn)N4，源極和漏極中的一個(gè)連接第三節(jié)點(diǎn)N3，另一個(gè)連接第一電壓端VSS。
[0138]這樣，當(dāng)?shù)谒墓?jié)點(diǎn)N4為第一電平時(shí)，會(huì)使得，將第二^^一晶體管T21導(dǎo)通，將第三節(jié)點(diǎn)N3與第一電壓端VSS導(dǎo)通，被置為第二電平。這樣具實(shí)現(xiàn)了第四復(fù)位模塊100的功能。
[0139]在上述所列舉的各個(gè)模塊的【具體實(shí)施方式】中，各個(gè)模塊所包含的晶體管均為導(dǎo)通電是第一電平的晶體管，這樣可以通過(guò)相同的工藝制作，能夠降低制作難度。[〇14〇]再一方面，本發(fā)明還提供了一種顯示器件，包括基底以及形成在基底上的柵極驅(qū)動(dòng)電路以及多條柵線;其中，柵極驅(qū)動(dòng)電路為上述任一項(xiàng)所述的柵極驅(qū)動(dòng)電路，每一級(jí)移位寄存器單元的第一掃描脈沖輸出端連接一條柵線。
[0141]這里的顯示器件可以為:電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0142]在此處所提供的說(shuō)明書(shū)中，說(shuō)明了大量具體細(xì)節(jié)。然而，能夠理解，本發(fā)明的實(shí)施例可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐。在一些實(shí)例中，并未詳細(xì)示出公知的方法、結(jié)構(gòu)和技術(shù)，以便不模糊對(duì)本說(shuō)明書(shū)的理解。
[0143]最后應(yīng)說(shuō)明的是:以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制;盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換； 而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【主權(quán)項(xiàng)】
1.一種移位寄存器單元，其特征在于，包括:第一輸入模塊，連接第一節(jié)點(diǎn)和掃描脈沖輸入端，用于在掃描脈沖輸入端為第一電平 時(shí)，將第一節(jié)點(diǎn)置為第一電平；第二輸入模塊，連接第二節(jié)點(diǎn)和掃描脈沖輸入端，用于在掃描脈沖輸入端為第一電平 時(shí)，將第二節(jié)點(diǎn)置為第一電平；第一輸出模塊，連接第一節(jié)點(diǎn)、第一掃描脈沖輸出端和第一時(shí)鐘信號(hào)端；用于在第一節(jié) 點(diǎn)為第一電平時(shí)，將第一掃描脈沖輸出端與第一時(shí)鐘信號(hào)端導(dǎo)通;在第一節(jié)點(diǎn)懸浮時(shí)，維持 第一節(jié)點(diǎn)的電荷，在第一掃描脈沖輸出端懸浮時(shí)，維持第一掃描脈沖輸出端的電荷；第二輸出模塊，連接第二節(jié)點(diǎn)、第二掃描脈沖輸出端和第二時(shí)鐘信號(hào)端；用于在第二節(jié) 點(diǎn)為第一電平時(shí)，將第二掃描脈沖輸出端與第二時(shí)鐘信號(hào)端導(dǎo)通;在第二節(jié)點(diǎn)懸浮時(shí)，維持 第二節(jié)點(diǎn)的電荷，在第二掃描脈沖輸出端懸浮時(shí)，維持第二掃描脈沖輸出端的電荷；第一復(fù)位模塊，連接第一節(jié)點(diǎn)、復(fù)位控制端和第一電壓端，用于在復(fù)位控制端為第一電 平時(shí)，將第一節(jié)點(diǎn)與第一電壓端導(dǎo)通；第二復(fù)位模塊，連接第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第三節(jié)點(diǎn)、第一掃描脈沖輸出端和第一電壓 端，用于在第三節(jié)點(diǎn)為第一電平時(shí)，將第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第一掃描脈沖輸出端與第一電 壓端導(dǎo)通；第三節(jié)點(diǎn)控制模塊，連接第一電壓端、第二電壓端、第一節(jié)點(diǎn)和第三節(jié)點(diǎn)，用于在第一 節(jié)點(diǎn)為第一電平時(shí)，將第三節(jié)點(diǎn)置為第一電壓端的電平;在第一節(jié)點(diǎn)為第二電平且第二電 壓端為第一電平時(shí)，將第三節(jié)點(diǎn)置為第一電平。2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，還包括:第三復(fù)位模塊，連接第 一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第四節(jié)點(diǎn)、第一掃描脈沖輸出端和第一電壓端，用于在第四節(jié)點(diǎn)為第一 電平時(shí)，將第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第一掃描脈沖輸出端與第一電壓端導(dǎo)通；第四節(jié)點(diǎn)控制模塊，連接第一節(jié)點(diǎn)、第三節(jié)點(diǎn)、第四節(jié)點(diǎn)、第一電壓端和第三電壓端，用 于在第一節(jié)點(diǎn)和第三節(jié)點(diǎn)中的任一節(jié)點(diǎn)為第一電平時(shí)，將第四節(jié)點(diǎn)置為第一電壓端的電 平;在第一節(jié)點(diǎn)和第三節(jié)點(diǎn)均為第二電平且第三電壓端為第一電平時(shí)，將第四節(jié)點(diǎn)置為第 一電平。3.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，還包括第四復(fù)位模塊，所述第 四復(fù)位模塊連接第三節(jié)點(diǎn)、第四節(jié)點(diǎn)和第一電壓端，用于在第四節(jié)點(diǎn)為第一電平時(shí)，將第三 節(jié)點(diǎn)與第一電壓端導(dǎo)通。4.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第一輸入模塊包括第一晶 體管，所述第一晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接第四電壓端， 另一個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平。5.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第二輸入模塊包括第二晶 體管，所述第二晶體管的柵極連接掃描脈沖輸入端，源極和漏極中的一個(gè)連接掃描脈沖輸 入端，另一個(gè)連接第二節(jié)點(diǎn)，導(dǎo)通電平為第一電平。6.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第一復(fù)位模塊包括第三晶 體管，所述第三晶體管的柵極連接復(fù)位控制端，源極和漏極中的一個(gè)連接第一電壓端，另一 個(gè)連接第一節(jié)點(diǎn)，導(dǎo)通電平為第一電平。7.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第二復(fù)位模塊包括第四晶體管、第五晶體管和第六晶體管；所述第四晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè) 連接第一節(jié)點(diǎn)；所述第五晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè) 連接第二節(jié)點(diǎn)；所述第六晶體管的柵極連接第三節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè) 連接第一掃描脈沖輸出端；第四晶體管、第五晶體管和第六晶體管的導(dǎo)通電平均為第一電平。8.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第一輸出模塊包括第七晶 體管和第一電容；所述第七晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一時(shí)鐘信號(hào)端，另 一個(gè)連接第一掃描脈沖輸出端，導(dǎo)通電平為第一電平。9.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第二輸出模塊包括第八晶 體管和第二電容；所述第八晶體管的柵極連接第二節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二時(shí)鐘信號(hào)端，另 一個(gè)連接第二掃描脈沖輸出端，導(dǎo)通電平為第一電平。10.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第三節(jié)點(diǎn)控制模塊，包括 第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；第九晶體管和第十晶體管的柵極連接第一節(jié)點(diǎn)；第九晶體管的源極和漏極中的一個(gè)連 接第一電壓端，另一個(gè)連接第三節(jié)點(diǎn)；第十晶體管的源極和漏極中的一個(gè)連接第一電壓端， 另一個(gè)連接第五節(jié)點(diǎn)；第十一晶體管的柵極連接第五節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二電壓端，另一個(gè)連 接第三節(jié)點(diǎn)；第十二晶體管的柵極連接第二電壓端，源極和漏極中的一個(gè)連接第二電壓端，另一個(gè) 連接第五節(jié)點(diǎn)；第九晶體管、第十晶體管、第十一晶體管和第十二晶體管的導(dǎo)通電平均為第一電平。11.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第三復(fù)位模塊包括第十三 晶體管、第十四晶體管和第十五晶體管；所述第十三晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一掃描脈沖輸出 端，另一個(gè)連接第一電壓端，導(dǎo)通電平為第一電平；所述第十四晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一節(jié)點(diǎn)，另一個(gè) 連接第一電壓端，導(dǎo)通電平為第一電平；所述第十五晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第二節(jié)點(diǎn)，另一個(gè) 連接第一電壓端；第十三晶體管、第十四晶體管和第十五晶體管的導(dǎo)通電平均為第一電平。12.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第四節(jié)點(diǎn)控制模塊，包括第 十六晶體管、第十七晶體管、第十八晶體管、第十九晶體管和第二十晶體管；所述第二十晶體管和第十六晶體管的柵極連接第三節(jié)點(diǎn)；第二十晶體管的源極和漏極 中的一個(gè)連接第一電壓端，另一個(gè)連接第四節(jié)點(diǎn)；第十六晶體管的源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連接第六節(jié)點(diǎn)；第十七晶體管的柵極連接第六節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第三電壓端，另一個(gè)連 接第四節(jié)點(diǎn)；第十八晶體管的柵極連接第三電壓端，源極和漏極中的一個(gè)連接第三電壓端，另一個(gè) 連接第四節(jié)點(diǎn)；第十九晶體管的柵極連接第一節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第一電壓端，另一個(gè)連 接第四節(jié)點(diǎn)；第十六晶體管、第十七晶體管、第十八晶體管、第十九晶體管和第二十晶體管的導(dǎo)通電 平均為第一電平。13.如權(quán)利要求3所述的移位寄存器單元，其特征在于，所述第四復(fù)位模塊包括第二十 一晶體管，所述第二十一晶體管的柵極連接第四節(jié)點(diǎn)，源極和漏極中的一個(gè)連接第三節(jié)點(diǎn)， 另一個(gè)連接第一電壓端。14.如權(quán)利要求1-13任一項(xiàng)所述的移位寄存器單元，其特征在于，所述第一電平為高電 平，所述第二電平為低電平。15.—種柵極驅(qū)動(dòng)電路，其特征在于，包括:多個(gè)級(jí)聯(lián)的移位寄存器單元;所述移位寄存器單元為如權(quán)利要求1-14任一項(xiàng)所述的移 位寄存器單元和多條驅(qū)動(dòng)線；奇數(shù)級(jí)的各個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)端均連接第一驅(qū)動(dòng)線，第二時(shí)鐘信號(hào)端 連接第二驅(qū)動(dòng)線;偶數(shù)級(jí)的各個(gè)移位寄存器單元的第一時(shí)鐘信號(hào)端連接第三驅(qū)動(dòng)線，第二 時(shí)鐘信號(hào)端連接第四驅(qū)動(dòng)線；相鄰兩級(jí)的移位寄存器單元中的上一級(jí)移位寄存器單元的第二掃描脈沖輸出端連接 下一級(jí)移位寄存器單元的掃描脈沖輸入端;下一級(jí)移位寄存器單元的第二掃描脈沖輸出端 連接上一級(jí)移位寄存器單元的復(fù)位控制端。16.—種驅(qū)動(dòng)如權(quán)利要求15所述的柵極驅(qū)動(dòng)電路的方法，其特征在于，包括:在各個(gè)移 位寄存器單元的第一電壓端輸入第二電平直流電壓；在第一驅(qū)動(dòng)線輸入第一時(shí)鐘信號(hào)，在第二驅(qū)動(dòng)線輸入第二時(shí)鐘信號(hào)；在第三驅(qū)動(dòng)線輸 入第三時(shí)鐘信號(hào)，在第四驅(qū)動(dòng)線輸入第四時(shí)鐘信號(hào)；在第一級(jí)移位寄存器單元的掃描脈沖輸入端輸入起始掃描脈沖;所述起始掃描脈沖的 電平為第一電平；其中，第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第三時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的時(shí)鐘周期相同； 其中，第一時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)中的第一電平的電壓為多階;第一時(shí)鐘信號(hào)和第三時(shí) 鐘信號(hào)的占空比均為1/2,且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)和第四時(shí)鐘信號(hào)的占空比均 為1/2,且電平狀態(tài)實(shí)時(shí)相反;第二時(shí)鐘信號(hào)中第一電平的起始時(shí)刻與第一時(shí)鐘信號(hào)中第一 電平的起始時(shí)刻相同，第四時(shí)鐘信號(hào)中第一電平的起始時(shí)刻與第三時(shí)鐘信號(hào)中第一電平的 起始時(shí)刻相同；起始掃描脈沖的起始時(shí)刻與第三時(shí)鐘信號(hào)中的一個(gè)第一電平的起始時(shí)刻相同，結(jié)束時(shí) 刻與該第一電平的結(jié)束時(shí)刻相同。17.—種顯示器件，其特征在于，包括:基底以及形成在基底上的柵極驅(qū)動(dòng)電路以及多 條柵線;其中，柵極驅(qū)動(dòng)電路為如權(quán)利要求15所述的柵極驅(qū)動(dòng)電路，每一級(jí)移位寄存器單元的第一掃描脈沖輸出端連接一條柵線。
【文檔編號(hào)】G09G3/20GK105957470SQ201610534144
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年7月7日
【發(fā)明人】王梓軒
【申請(qǐng)人】京東方科技集團(tuán)股份有限公司, 合肥鑫晟光電科技有限公司