一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，該移位寄存器包括：控制模塊和輸出模塊；其中，控制模塊用于在第一時(shí)鐘信號(hào)端和信號(hào)輸入端的控制下，通過(guò)第一時(shí)鐘信號(hào)端的信號(hào)、參考信號(hào)端的信號(hào)、信號(hào)輸入端的信號(hào)改變第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位；輸出模塊用于在第一節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)通過(guò)掃描信號(hào)輸出端輸出，在第二節(jié)點(diǎn)的控制下，將第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。這樣本發(fā)明實(shí)施例提供的上述移位寄存器可以通過(guò)控制模塊和輸出模塊實(shí)現(xiàn)掃描信號(hào)的正常輸出，同時(shí)該移位寄存器僅包括控制模塊和輸出模塊，其結(jié)構(gòu)簡(jiǎn)單功耗低，且有利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)。
【專利說(shuō)明】
一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板。
【背景技術(shù)】
[0002]目前，隨著顯示技術(shù)的發(fā)展，顯示面板業(yè)競(jìng)爭(zhēng)越來(lái)越激烈，降低顯示面板的生產(chǎn)成本成為面板商提高競(jìng)爭(zhēng)力的首選方案，而為了降低顯示面板的生產(chǎn)成本，一般地，相關(guān)技術(shù)領(lǐng)域的技術(shù)人員利用顯示面板的邊緣搭建柵極驅(qū)動(dòng)電路，柵極驅(qū)動(dòng)電路包括多個(gè)移位寄存器，每個(gè)移位寄存器對(duì)應(yīng)一條柵線，多個(gè)移位寄存器采用級(jí)聯(lián)方式設(shè)置，相鄰兩個(gè)移位寄存器之間有逐級(jí)傳遞的觸發(fā)信號(hào)，每個(gè)移位寄存器接收到觸發(fā)信號(hào)后，向?qū)?yīng)柵線輸出柵線掃描信號(hào)，并把觸發(fā)信號(hào)輸送給下一級(jí)單元電路以實(shí)現(xiàn)柵極驅(qū)動(dòng)的功能，這樣的設(shè)計(jì)可以省去在顯示面板的邊框區(qū)域單獨(dú)設(shè)置柵極驅(qū)動(dòng)芯片，降低了相關(guān)產(chǎn)品的生產(chǎn)成本，提高了顯示產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。
[0003]然而，在現(xiàn)有的顯示面板設(shè)計(jì)中，移位寄存器電路結(jié)構(gòu)一般設(shè)置在顯示面板的周邊區(qū)域，占用了較大的邊框位置，不利于目前顯示領(lǐng)域中對(duì)窄邊框的需求，且移位寄存器的電路結(jié)構(gòu)相對(duì)而言比較復(fù)雜，從而導(dǎo)致其功耗較大。窄邊框是當(dāng)前顯示屏的一個(gè)重要發(fā)展方向，通常情況下，顯示產(chǎn)品的周邊封框膠區(qū)域所能縮小的部分已經(jīng)達(dá)到極限，簡(jiǎn)化移位寄存器的電路結(jié)構(gòu)和優(yōu)化移位寄存器電路的版圖設(shè)計(jì)成為縮減移位寄存器占用空間寬度的有效方法。目前的移位寄存器的電路結(jié)構(gòu)如圖1所示，其中包括8個(gè)開(kāi)關(guān)晶體管(T1-T8)和2個(gè)電容(Cl和C2)，其占用空間寬度仍然比較大。
[0004]因此，如何簡(jiǎn)化移位寄存器的電路結(jié)構(gòu)，滿足顯示面板的窄邊框設(shè)計(jì)需求，是本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問(wèn)題。
【發(fā)明內(nèi)容】
[0005]本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，用以解決現(xiàn)有技術(shù)中存在的移位寄存器的結(jié)構(gòu)比較復(fù)雜，占用顯示面板的邊框位置較大的問(wèn)題。
[0006]本發(fā)明實(shí)施例提供了一種移位寄存器，包括:控制模塊和輸出模塊;其中，
[0007]所述控制模塊的第一輸入端和第一控制端分別與第一時(shí)鐘信號(hào)端相連，第二輸入端和第二控制端分別與信號(hào)輸入端相連，第三輸入端和第四輸入端分別與參考信號(hào)端相連，第一輸出端與第一節(jié)點(diǎn)相連，第二輸出端與第二節(jié)點(diǎn)相連;所述控制模塊用于在所述第一時(shí)鐘信號(hào)端和所述信號(hào)輸入端的控制下，通過(guò)所述第一時(shí)鐘信號(hào)端的信號(hào)、所述參考信號(hào)端的信號(hào)、所述信號(hào)輸入端的信號(hào)改變所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的電位；
[0008]所述輸出模塊的第一輸入端與所述參考信號(hào)端相連，第二輸入端與第二時(shí)鐘信號(hào)端相連，第一控制端與所述第一節(jié)點(diǎn)相連，第二控制端與第二節(jié)點(diǎn)相連，輸出端與掃描信號(hào)輸出端相連;所述輸出模塊用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出；在所述第二節(jié)點(diǎn)的控制下，將所述第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。
[0009]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述控制模塊，包括:第一輸入單元、第二輸入單元和控制單元;其中，
[0010]所述第一輸入單元的輸入端和控制端分別與所述第一時(shí)鐘信號(hào)端相連，輸出端與所述第一節(jié)點(diǎn)相連;所述第一輸入單元用于在所述第一時(shí)鐘信號(hào)端的控制下，將所述第一時(shí)鐘信號(hào)端的信號(hào)輸出到所述第一節(jié)點(diǎn)；
[0011]所述第二輸入單元的輸入端和控制端分別與所述信號(hào)輸入端相連，輸出端與所述第二節(jié)點(diǎn)相連;所述第二輸入單元用于在所述信號(hào)輸入端的控制下，將所述信號(hào)輸入端的信號(hào)輸出到所述第二節(jié)點(diǎn)；
[0012]所述控制單元的第一輸入端和第二輸入端分別與所述參考信號(hào)端相連，第一輸出端和第一控制端分別與所述第一節(jié)點(diǎn)相連，第二輸出端和第二控制端分別與所述第二節(jié)點(diǎn)相連;所述控制單元用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)輸出到所述第二節(jié)點(diǎn);在所述第二節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)輸出到所述第一節(jié)點(diǎn)。
[0013]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸入單元，包括:第一開(kāi)關(guān)晶體管；
[0014]所述第一開(kāi)關(guān)晶體管的柵極和源極分別與所述第一時(shí)鐘信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。
[0015]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸入單元，包括:第二開(kāi)關(guān)晶體管；
[0016]所述第二開(kāi)關(guān)晶體管的柵極和源極分別與所述信號(hào)輸入端相連，漏極與所述第二節(jié)點(diǎn)相連。
[0017]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述控制單元，包括:第三開(kāi)關(guān)晶體管和第四開(kāi)關(guān)晶體管;其中，
[0018]所述第三開(kāi)關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連；
[0019]所述第四開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。
[0020]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述輸出模塊，包括:第一輸出單元和第二輸出單元;其中，
[0021]所述第一輸出單元的輸入端與所述參考信號(hào)端相連，控制端與所述第一節(jié)點(diǎn)相連，輸出端與所述掃描信號(hào)輸出端相連;所述第一輸出單元用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出；
[0022]所述第二輸出單元的輸入端與所述第二時(shí)鐘信號(hào)端相連，控制端與所述第二節(jié)點(diǎn)相連，輸出端與所述掃描信號(hào)輸出端相連;所述第二輸出單元用于在所述第二節(jié)點(diǎn)的控制下，將所述第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。
[0023]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第一輸出單元，包括:第五開(kāi)關(guān)晶體管和存儲(chǔ)電容;其中，
[0024]所述第五開(kāi)關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述掃描信號(hào)輸出端相連；
[0025]所述存儲(chǔ)電容連接于所述參考信號(hào)端與所述第一節(jié)點(diǎn)之間。
[0026]在一種可能的實(shí)施方式中，本發(fā)明實(shí)施例提供的上述移位寄存器中，所述第二輸出單元，包括:第六開(kāi)關(guān)晶體管；
[0027]所述第六開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述第二時(shí)鐘信號(hào)端相連，漏極與所述掃描信號(hào)輸出端相連。
[0028]本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述移位寄存器，各所述移位寄存器的掃描信號(hào)輸出端均向與其對(duì)應(yīng)的柵線輸入掃描信號(hào)；除最后一級(jí)移位寄存器之外，其余每級(jí)移位寄存器的掃描信號(hào)輸出端還向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。
[0029]本發(fā)明實(shí)施例提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。
[0030]本發(fā)明實(shí)施例的有益效果包括:
[0031]本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，該移位寄存器包括:控制模塊和輸出模塊;其中，控制模塊用于在第一時(shí)鐘信號(hào)端和信號(hào)輸入端的控制下，通過(guò)第一時(shí)鐘信號(hào)端的信號(hào)、參考信號(hào)端的信號(hào)、信號(hào)輸入端的信號(hào)改變第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位;輸出模塊用于在第一節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)通過(guò)掃描信號(hào)輸出端輸出，在第二節(jié)點(diǎn)的控制下，將第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。這樣本發(fā)明實(shí)施例提供的上述移位寄存器可以通過(guò)控制模塊和輸出模塊實(shí)現(xiàn)掃描信號(hào)的正常輸出，同時(shí)該移位寄存器僅包括控制模塊和輸出模塊，其結(jié)構(gòu)簡(jiǎn)單功耗低，且有利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)。
【附圖說(shuō)明】
[0032]圖1為現(xiàn)有技術(shù)的移位寄存器的電路結(jié)構(gòu)示意圖；
[0033]圖2-圖4分別為本發(fā)明實(shí)施例提供的移位寄存器的結(jié)構(gòu)示意圖；
[0034]圖5為本發(fā)明實(shí)施例提供的移位寄存器的工作時(shí)序示意圖；
[0035]圖6為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0036]下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板的【具體實(shí)施方式】進(jìn)行詳細(xì)的說(shuō)明。
[0037]本發(fā)明實(shí)施例提供了一種移位寄存器，如圖2所示，可以包括:控制模塊01和輸出模塊02;其中，
[0038]控制模塊01的第一輸入端和第一控制端分別與第一時(shí)鐘信號(hào)端CLKl相連，第二輸入端和第二控制端分別與信號(hào)輸入端Input相連，第三輸入端和第四輸入端分別與參考信號(hào)端VGH相連，第一輸出端與第一節(jié)點(diǎn)Pl相連，第二輸出端與第二節(jié)點(diǎn)P2相連;控制模塊01用于在第一時(shí)鐘信號(hào)端CLKl和信號(hào)輸入端Input的控制下，通過(guò)第一時(shí)鐘信號(hào)端CLKl的信號(hào)、參考信號(hào)端VGH的信號(hào)、信號(hào)輸入端Input的信號(hào)改變第一節(jié)點(diǎn)Pl和所述第二節(jié)點(diǎn)P2的電位;輸出模塊02的第一輸入端與參考信號(hào)端VGH相連，第二輸入端與第二時(shí)鐘信號(hào)端CLK2相連，第一控制端與第一節(jié)點(diǎn)Pl相連，第二控制端與第二節(jié)點(diǎn)P2相連，輸出端與掃描信號(hào)輸出端Out相連;輸出模塊02用于在第一節(jié)點(diǎn)Pl的控制下，將參考信號(hào)端VGH的信號(hào)通過(guò)掃描信號(hào)輸出端Out輸出；在第二節(jié)點(diǎn)P2的控制下，將第二時(shí)鐘信號(hào)端CLK2的信號(hào)通過(guò)掃描信號(hào)輸出端Out輸出。
[0039]本發(fā)明實(shí)施例提供的而上述移位寄存器可以通過(guò)控制模塊和輸出模塊實(shí)現(xiàn)掃描信號(hào)的正常輸出，同時(shí)該移位寄存器僅包括控制模塊和輸出模塊，其結(jié)構(gòu)簡(jiǎn)單功耗低，且有利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)。
[0040]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3所示，控制模塊01可以包括:第一輸入單元011、第二輸入單元012和控制單元013;其中，第一輸入單元011的輸入端和控制端分別與第一時(shí)鐘信號(hào)端CLKl相連，輸出端與第一節(jié)點(diǎn)Pl相連;第一輸入單元011用于在第一時(shí)鐘信號(hào)端CLKl的控制下，將第一時(shí)鐘信號(hào)端CLKl的信號(hào)輸出到第一節(jié)點(diǎn)Pl;第二輸入單元012的輸入端和控制端分別與信號(hào)輸入端Input相連，輸出端與第二節(jié)點(diǎn)P2相連;第二輸入單元012用于在信號(hào)輸入端Input的控制下，將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2;控制單元013的第一輸入端和第二輸入端分別與參考信號(hào)端VGH相連，第一輸出端和第一控制端分別與第一節(jié)點(diǎn)Pl相連，第二輸出端和第二控制端分別與第二節(jié)點(diǎn)P2相連;控制單元013用于在第一節(jié)點(diǎn)Pl的控制下，將參考信號(hào)端VGH的信號(hào)輸出到第二節(jié)點(diǎn)P2;在第二節(jié)點(diǎn)P2的控制下，將參考信號(hào)端VGH的信號(hào)輸出到第一節(jié)點(diǎn)P1。
[0041]具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，控制模塊可以包括第一輸入單、第二輸入單元和控制單元，其中，第一輸入單元可以在第一時(shí)鐘信號(hào)端的控制下將第一時(shí)鐘信號(hào)端的信號(hào)輸出到第一節(jié)點(diǎn);第二輸入單元可以在信號(hào)輸入端的控制下將信號(hào)輸入端的信號(hào)輸出到第二節(jié)點(diǎn)；控制單元可以在第一節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)輸出到第二節(jié)點(diǎn)，在第二節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)輸出到第一節(jié)點(diǎn)。從而可以實(shí)現(xiàn)控制模塊在對(duì)應(yīng)控制信號(hào)端的控制下，改變第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位。
[0042]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第一輸入單元011可以包括:第一開(kāi)關(guān)晶體管Ml;第一開(kāi)關(guān)晶體管Ml的柵極和源極分別與第一時(shí)鐘信號(hào)端CLKl相連，漏極與第一節(jié)點(diǎn)Pl相連。具體地，第一開(kāi)關(guān)晶體管可以在第一時(shí)鐘信號(hào)端的控制下導(dǎo)通，導(dǎo)通的第一開(kāi)關(guān)晶體管可以將第一時(shí)鐘信號(hào)端的信號(hào)輸出到第一節(jié)點(diǎn)。
[0043]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二輸入單元012可以包括:第二開(kāi)關(guān)晶體管M2;第二開(kāi)關(guān)晶體管M2的柵極和源極分別與信號(hào)輸入端Input相連，漏極與第二節(jié)點(diǎn)P2相連。具體地，第二開(kāi)關(guān)晶體管可以在信號(hào)輸入端的控制下導(dǎo)通，導(dǎo)通的第二開(kāi)關(guān)晶體管可以將信號(hào)輸入端的信號(hào)輸出到第二節(jié)點(diǎn)。
[0044]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，控制單元013可以包括:第三開(kāi)關(guān)晶體管M3和第四開(kāi)關(guān)晶體管M4;其中，第三開(kāi)關(guān)晶體管M3的柵極與第一節(jié)點(diǎn)Pl相連，源極與參考信號(hào)端VGH相連，漏極與第二節(jié)點(diǎn)P2相連;第四開(kāi)關(guān)晶體管M4的柵極與第二節(jié)點(diǎn)P2相連，源極與參考信號(hào)端VGH相連，漏極與第一節(jié)點(diǎn)Pl相連。具體地，第三開(kāi)關(guān)晶體管可以在第一節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第三開(kāi)關(guān)晶體管可以將參考信號(hào)端的信號(hào)輸出到第二節(jié)點(diǎn)；第四開(kāi)關(guān)晶體管可以在第二節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第四開(kāi)關(guān)晶體管可以將參考信號(hào)端的信號(hào)輸出到第一節(jié)點(diǎn)。
[0045]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖3所示，輸出模塊02可以包括:第一輸出單元021和第二輸出單元022;其中，第一輸出單元021的輸入端與參考信號(hào)端VGH相連，控制端與第一節(jié)點(diǎn)Pl相連，輸出端與掃描信號(hào)輸出端Out相連;第一輸出單元021用于在第一節(jié)點(diǎn)Pl的控制下，將參考信號(hào)端VGH的信號(hào)通過(guò)掃描信號(hào)輸出端Out輸出；第二輸出單元022的輸入端與第二時(shí)鐘信號(hào)端CLK2相連，控制端與第二節(jié)點(diǎn)P2相連，輸出端與掃描信號(hào)輸出端Out相連;第二輸出單元022用于在第二節(jié)點(diǎn)P2的控制下，將第二時(shí)鐘信號(hào)端CLK2的信號(hào)通過(guò)掃描信號(hào)輸出端Out輸出。
[0046]具體地，本發(fā)明實(shí)施例提供的上述移位寄存器中，輸出模塊可以包括第一輸出單元和第二輸出單元，其中，第一輸出單元可以在第一節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)通過(guò)掃描信號(hào)輸出端輸出；第二輸出單元可以在第二節(jié)點(diǎn)的控制下，將第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)掃描信號(hào)輸出端輸出。這樣輸出模塊可以在對(duì)應(yīng)控制端的控制下，通過(guò)第一輸出單元輸出參考信號(hào)端的信號(hào)或通過(guò)第二輸出單元輸出第二時(shí)鐘信號(hào)端的信號(hào)，從而實(shí)現(xiàn)掃描信號(hào)的正常輸出。
[0047]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第一輸出單元021可以包括:第五開(kāi)關(guān)晶體管M5和存儲(chǔ)電容C;其中，第五開(kāi)關(guān)晶體管M5的柵極與第一節(jié)點(diǎn)Pl相連，源極與參考信號(hào)端VGH相連，漏極與掃描信號(hào)輸出端Out相連;存儲(chǔ)電容C連接于參考信號(hào)端VGH與第一節(jié)點(diǎn)Pl之間。具體地，第五開(kāi)關(guān)晶體管可以在第一節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第五開(kāi)關(guān)晶體管可以將參考信號(hào)端的信號(hào)輸出到掃描信號(hào)輸出端;存儲(chǔ)電容可以在第五開(kāi)關(guān)晶體管導(dǎo)通時(shí)維持第一節(jié)點(diǎn)的電位。
[0048]在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖4所示，第二輸出單元022可以包括:第六開(kāi)關(guān)晶體管M6;第六開(kāi)關(guān)晶體管M6的柵極與第二節(jié)點(diǎn)P2相連，源極與第二時(shí)鐘信號(hào)端CLK2相連，漏極與掃描信號(hào)輸出端Out相連。體地，第六開(kāi)關(guān)晶體管可以在第二節(jié)點(diǎn)的控制下導(dǎo)通，導(dǎo)通的第六開(kāi)關(guān)晶體管可以將第二時(shí)鐘信號(hào)端的信號(hào)輸出到掃描信號(hào)輸出端。
[0049]需要說(shuō)明的是本發(fā)明上述實(shí)施例中提到的開(kāi)關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal OxideSemiconductor)，在此不做限定。在具體實(shí)施中，這些晶體管的源極和漏極可以互換，不做具體區(qū)分。在描述具體實(shí)施例時(shí)以薄膜晶體管為例進(jìn)行說(shuō)明。
[0050]下面結(jié)合圖4所示的移位寄存器以及圖5所示的圖4的輸入輸出時(shí)序圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器的工作過(guò)程作以描述，其中圖4所示的移位寄存器中的開(kāi)關(guān)晶體管以P型晶體管為例進(jìn)行說(shuō)明。具體地，選取如圖5所示的輸入輸出時(shí)序圖中的tl?t3三個(gè)階段。下述描述中以I表示高電平信號(hào)，O表示低電平信號(hào)。
[0051 ]在tl階段，Input = I，CLK1 =0，CLK2 = I ,VGH= I。由于CLKl =0，因此第一開(kāi)關(guān)晶體管Ml導(dǎo)通，導(dǎo)通的第一開(kāi)關(guān)晶體管Ml可以將第一時(shí)鐘信號(hào)端CLKl的信號(hào)輸出到第一節(jié)點(diǎn)Pl;由于CLK1 = 0，因此第一節(jié)點(diǎn)Pl的電位被拉低，使得第三開(kāi)關(guān)晶體管M3和第五開(kāi)關(guān)晶體管M5導(dǎo)通；導(dǎo)通的第五開(kāi)關(guān)晶體管M5將參考信號(hào)端VGH的信號(hào)通過(guò)掃描信號(hào)輸出端Out輸出，即掃描信號(hào)輸出端Out輸出高電平信號(hào)；導(dǎo)通的第三開(kāi)關(guān)晶體管M3將參考信號(hào)端VGH的信號(hào)輸出到第二節(jié)點(diǎn)P2，使得第二節(jié)點(diǎn)P2的電位被拉高，使得第四開(kāi)關(guān)晶體管M4和第六開(kāi)關(guān)晶體管M6截止。
[0052]在t2階段，Input = O，CLKI = I, CLK2 = I，VGH= I。由于Input = 0，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通，導(dǎo)通的第二開(kāi)關(guān)晶體管M2可以將信號(hào)輸入端Input的信號(hào)輸出到第二節(jié)點(diǎn)P2;由于Input = O,因此第二節(jié)點(diǎn)P2的電位被拉低，使得第四開(kāi)關(guān)晶體管M4和第六開(kāi)關(guān)晶體管M6導(dǎo)通;導(dǎo)通的第四開(kāi)關(guān)晶體管M4將參考信號(hào)端VGH的信號(hào)輸出到第一節(jié)點(diǎn)P1，使得第一節(jié)點(diǎn)Pl的電位被拉高，使得第三開(kāi)關(guān)晶體管M3和第五開(kāi)關(guān)晶體管M5截止;導(dǎo)通的第六開(kāi)關(guān)晶體管M6將第二時(shí)鐘信號(hào)端CLK2的信號(hào)輸出到掃描信號(hào)輸出端Out，此時(shí)CLK2 = I，因此掃描信號(hào)輸出端Out輸出高電平信號(hào)。
[0053]在t3階段，Input= I ,CLKl = I，CLK2 = 0，VGH= I。由于Input = I ,CLKl = I，因此，第一開(kāi)關(guān)晶體管Ml和第二開(kāi)關(guān)晶體管M2截止，第一節(jié)點(diǎn)Pl和第二節(jié)點(diǎn)P2維持上一階段的電位，即此階段第一節(jié)點(diǎn)Pl的電位仍為高電位，使得第三開(kāi)關(guān)晶體管M3和第五開(kāi)關(guān)晶體管M5截止;第二節(jié)點(diǎn)P2的電位仍為低電位，使得第四開(kāi)關(guān)晶體管M4和第六開(kāi)關(guān)晶體管M6導(dǎo)通;導(dǎo)通的第四開(kāi)關(guān)晶體管M4將參考信號(hào)端VGH的信號(hào)輸出到第一節(jié)點(diǎn)Pl，進(jìn)一步維持第一節(jié)點(diǎn)Pl的高電位;導(dǎo)通的第六開(kāi)關(guān)晶體管M6將第二時(shí)鐘信號(hào)端CLK2的信號(hào)輸出到掃描信號(hào)輸出端Out，此時(shí)CLK2 = 0，因此掃描信號(hào)輸出端Out輸出低電平信號(hào)。
[0054]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述移位寄存器，各移位寄存器的掃描信號(hào)輸出端均向與其對(duì)應(yīng)的柵線輸入掃描信號(hào)；除最后一級(jí)移位寄存器之外，其余每級(jí)移位寄存器的掃描信號(hào)輸出端還向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。
[0055]具體地，為了方便說(shuō)明，圖6中僅示出了八個(gè)移位寄存器，分別為第I級(jí)移位寄存器、第2級(jí)移位寄存器、第3級(jí)移位寄存器、第4級(jí)移位寄存器、第N-3級(jí)移位寄存器、第N-2級(jí)移位寄存器、第N-1級(jí)移位寄存器、第N級(jí)移位寄存器。其中，除第N級(jí)移位寄存器外，其余每級(jí)移位寄存器的掃描信號(hào)輸出端Out不僅向與其連接的柵線輸出柵開(kāi)啟信號(hào)，還向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。另外，本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路包括三個(gè)時(shí)鐘信號(hào)，每一級(jí)移位寄存器僅使用其中的兩個(gè)時(shí)鐘信號(hào)。具體地，第一級(jí)移位寄存器使用三個(gè)時(shí)鐘信號(hào)中的CLKl和CLK2;第二級(jí)移位寄存器使用三個(gè)時(shí)鐘信號(hào)中的CLK2和CLK3;第三級(jí)移位寄存器使用三個(gè)時(shí)鐘信號(hào)中的CLK3和CLK1;這樣以相鄰的三個(gè)移位寄存器為一組，重復(fù)上述三個(gè)時(shí)鐘信號(hào)的使用方法。此外，本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路使用的時(shí)鐘信號(hào)的占空比為33 %，以便實(shí)現(xiàn)移位寄存器的移位寄存功能。
[0056]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。該顯示面板可以應(yīng)用于手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。由于該顯示面板解決問(wèn)題的原理與柵極驅(qū)動(dòng)電路相似，因此該顯示面板的實(shí)施可以參見(jiàn)上述柵極驅(qū)動(dòng)電路的實(shí)施，重復(fù)之處不再贅述。
[0057]本發(fā)明實(shí)施例提供了一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示面板，該移位寄存器包括:控制模塊和輸出模塊;其中，控制模塊用于在第一時(shí)鐘信號(hào)端和信號(hào)輸入端的控制下，通過(guò)第一時(shí)鐘信號(hào)端的信號(hào)、參考信號(hào)端的信號(hào)、信號(hào)輸入端的信號(hào)改變第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位;輸出模塊用于在第一節(jié)點(diǎn)的控制下，將參考信號(hào)端的信號(hào)通過(guò)掃描信號(hào)輸出端輸出，在第二節(jié)點(diǎn)的控制下，將第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。這樣本發(fā)明實(shí)施例提供的上述移位寄存器可以通過(guò)控制模塊和輸出模塊實(shí)現(xiàn)掃描信號(hào)的正常輸出，同時(shí)該移位寄存器僅包括控制模塊和輸出模塊，其結(jié)構(gòu)簡(jiǎn)單功耗低，且有利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)。
[0058]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種移位寄存器，其特征在于，包括:控制模塊和輸出模塊;其中， 所述控制模塊的第一輸入端和第一控制端分別與第一時(shí)鐘信號(hào)端相連，第二輸入端和第二控制端分別與信號(hào)輸入端相連，第三輸入端和第四輸入端分別與參考信號(hào)端相連，第一輸出端與第一節(jié)點(diǎn)相連，第二輸出端與第二節(jié)點(diǎn)相連;所述控制模塊用于在所述第一時(shí)鐘信號(hào)端和所述信號(hào)輸入端的控制下，通過(guò)所述第一時(shí)鐘信號(hào)端的信號(hào)、所述參考信號(hào)端的信號(hào)、所述信號(hào)輸入端的信號(hào)改變所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的電位； 所述輸出模塊的第一輸入端與所述參考信號(hào)端相連，第二輸入端與第二時(shí)鐘信號(hào)端相連，第一控制端與所述第一節(jié)點(diǎn)相連，第二控制端與第二節(jié)點(diǎn)相連，輸出端與掃描信號(hào)輸出端相連;所述輸出模塊用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出；在所述第二節(jié)點(diǎn)的控制下，將所述第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。2.如權(quán)利要求1所述的移位寄存器，其特征在于，所述控制模塊，包括:第一輸入單元、第二輸入單元和控制單元;其中， 所述第一輸入單元的輸入端和控制端分別與所述第一時(shí)鐘信號(hào)端相連，輸出端與所述第一節(jié)點(diǎn)相連;所述第一輸入單元用于在所述第一時(shí)鐘信號(hào)端的控制下，將所述第一時(shí)鐘信號(hào)端的信號(hào)輸出到所述第一節(jié)點(diǎn)； 所述第二輸入單元的輸入端和控制端分別與所述信號(hào)輸入端相連，輸出端與所述第二節(jié)點(diǎn)相連;所述第二輸入單元用于在所述信號(hào)輸入端的控制下，將所述信號(hào)輸入端的信號(hào)輸出到所述第二節(jié)點(diǎn)； 所述控制單元的第一輸入端和第二輸入端分別與所述參考信號(hào)端相連，第一輸出端和第一控制端分別與所述第一節(jié)點(diǎn)相連，第二輸出端和第二控制端分別與所述第二節(jié)點(diǎn)相連;所述控制單元用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)輸出到所述第二節(jié)點(diǎn);在所述第二節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)輸出到所述第一節(jié)點(diǎn)。3.如權(quán)利要求2所述的移位寄存器，其特征在于，所述第一輸入單元，包括:第一開(kāi)關(guān)晶體管； 所述第一開(kāi)關(guān)晶體管的柵極和源極分別與所述第一時(shí)鐘信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。4.如權(quán)利要求2所述的移位寄存器，其特征在于，所述第二輸入單元，包括:第二開(kāi)關(guān)晶體管； 所述第二開(kāi)關(guān)晶體管的柵極和源極分別與所述信號(hào)輸入端相連，漏極與所述第二節(jié)點(diǎn)相連。5.如權(quán)利要求2所述的移位寄存器，其特征在于，所述控制單元，包括:第三開(kāi)關(guān)晶體管和第四開(kāi)關(guān)晶體管;其中， 所述第三開(kāi)關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述第二節(jié)點(diǎn)相連； 所述第四開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述第一節(jié)點(diǎn)相連。6.如權(quán)利要求1-5任一項(xiàng)所述的移位寄存器，其特征在于，所述輸出模塊，包括:第一輸出單元和第二輸出單元;其中， 所述第一輸出單元的輸入端與所述參考信號(hào)端相連，控制端與所述第一節(jié)點(diǎn)相連，輸出端與所述掃描信號(hào)輸出端相連;所述第一輸出單元用于在所述第一節(jié)點(diǎn)的控制下，將所述參考信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出； 所述第二輸出單元的輸入端與所述第二時(shí)鐘信號(hào)端相連，控制端與所述第二節(jié)點(diǎn)相連，輸出端與所述掃描信號(hào)輸出端相連;所述第二輸出單元用于在所述第二節(jié)點(diǎn)的控制下，將所述第二時(shí)鐘信號(hào)端的信號(hào)通過(guò)所述掃描信號(hào)輸出端輸出。7.如權(quán)利要求6所述的移位寄存器，其特征在于，所述第一輸出單元，包括:第五開(kāi)關(guān)晶體管和存儲(chǔ)電容;其中， 所述第五開(kāi)關(guān)晶體管的柵極與所述第一節(jié)點(diǎn)相連，源極與所述參考信號(hào)端相連，漏極與所述掃描信號(hào)輸出端相連； 所述存儲(chǔ)電容連接于所述參考信號(hào)端與所述第一節(jié)點(diǎn)之間。8.如權(quán)利要求6所述的移位寄存器，其特征在于，所述第二輸出單元，包括:第六開(kāi)關(guān)晶體管； 所述第六開(kāi)關(guān)晶體管的柵極與所述第二節(jié)點(diǎn)相連，源極與所述第二時(shí)鐘信號(hào)端相連，漏極與所述掃描信號(hào)輸出端相連。9.一種柵極驅(qū)動(dòng)電路，其特征在于，包括級(jí)聯(lián)的多個(gè)如權(quán)利要求1-8任一項(xiàng)所述的移位寄存器，各所述移位寄存器的掃描信號(hào)輸出端均向與其對(duì)應(yīng)的柵線輸入掃描信號(hào)；除最后一級(jí)移位寄存器之外，其余每級(jí)移位寄存器的掃描信號(hào)輸出端還向與其相鄰的下一級(jí)移位寄存器的信號(hào)輸入端輸入觸發(fā)信號(hào)。10.—種顯示面板，其特征在于，包括如權(quán)利要求9所述柵極驅(qū)動(dòng)電路。
【文檔編號(hào)】G09G3/20GK105976749SQ201610545458
【公開(kāi)日】2016年9月28日
【申請(qǐng)日】2016年7月12日
【發(fā)明人】王強(qiáng)
【申請(qǐng)人】京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司