半導體裝置以及半導體裝置的控制方法
【專利摘要】本發(fā)明提供能夠抑制因貫通電流引起的異常顯示的產生的半導體裝置以及半導體裝置的控制方法。公用電源部(21)根據(jù)公用反轉信號(pol_c)的電壓電平的切換使從輸出端(241、242)輸出的電壓(VPC、VNC)的電壓電平變化。公用電壓輸出部31設置于輸出端241與公用電壓輸出端子310之間，具有根據(jù)公用控制信號SCOM[2：0]接通斷開的P?MOS晶體管300以及N?MOS晶體管。控制部10生成在包括公用反轉信號pol_c的信號電平的切換時間的規(guī)定期間使P?MOS晶體管以及N?MOS晶體管這雙方斷開的公用控制信號SCOM[2：0]。
【專利說明】
半導體裝置以及半導體裝置的控制方法
技術領域
[0001]本發(fā)明涉及半導體裝置以及半導體裝置的控制方法。
【背景技術】
[0002]作為具有格子狀地配置的多個段電極以及多個公用電極的液晶面板的驅動方式，已知如下的矩陣驅動方式:通過對多個公用電極依次施加掃描電壓來依次選擇公用電極，對與連接于所選擇的公用電極的像素中的欲使其點亮的像素連接的段電極施加信號電壓。另外，已知使對公用電極以及段電極施加的電壓的電平以多個階段變化的ι/s偏置驅動方式。作為與通過這樣的驅動方式驅動液晶面板的液晶驅動電路有關的技術，例如已知以下的技術。
[0003 ]例如，在專利文獻I中記載了一種液晶驅動電路，其具有:公用信號輸出電路，其以規(guī)定的順序，將獲取第I電位、第2電位或者中間電位的公用信號向液晶面板的公用電極供給；以及段信號輸出電路，其根據(jù)公用信號，將獲取第I電位、第2電位或者中間電位的段信號向液晶面板的段電極供給。在該液晶驅動電路中，段信號輸出電路在切換段信號的電位的情況下，僅在第I期間使段信號的阻抗增加。
[0004]專利文獻I:日本特開2013-41029號公報
[0005]在以1/S偏置驅動對液晶面板進行驅動的情況下，施加于公用電極的公用電壓以及施加于段電極的段電壓的電壓電平以(S+1)階段變化。因此，以1/S偏置驅動對液晶面板進行驅動的液晶驅動電路在輸出用于生成公用電壓以及段電壓的電源電壓的電源部，使輸出電壓的電壓電平適當變化。
[0006]另一方面，已知在液晶面板中，若在施加于液晶元件的電場的方向上產生偏差，則因電氣分解等的作用而液晶像素劣化。因此，在液晶驅動電路中，進行在I幀期間的前半期間和后半期間，維持像素的點亮狀態(tài)并使施加于公用電極的電壓和施加于段電極的電壓的大小關系反轉，以使得在施加于液晶元件的電場的方向上不產生偏差的幀反轉。
[0007]以1/S偏置驅動方式對液晶面板進行驅動的液晶驅動電路的電源部在幀反轉時切換輸出電壓的電壓電平。電源部中的輸出電壓的切換例如使用設置于各個具有相互不同的電壓電平的電源線與輸出端之間的多個開關進行，但是在產生了該多個開關同時成為接通狀態(tài)的期間的情況下，在該電源線間流動貫通電流。其結果是，有對公用電壓以及段電壓的電壓電平造成擾動、在液晶面板產生閃爍等異常顯示之虞。因此，為了防止上述的貫通電流的產生，使用在使與一方的電源線連接的開關成為斷開狀態(tài)之后、使與另一方的電源線連接的開關成為接通狀態(tài)的時機調整電路。
[0008]然而，伴隨著近年來的對半導體裝置的低電壓化的要求，通過時機調整電路來完全防止上述的貫通電流的產生變得困難。即，在供給至半導體裝置的電源電壓低下的情況下，產生由形成于該半導體裝置的電路的轉換速率、布線長度以及電容負載等引起的延遲時間變顯著、時機調整電路不能適當?shù)匕l(fā)揮作用、或者因在時機調整電路的后段產生的延遲時間的影響而電路在所意圖的時機不動作等現(xiàn)象。
[0009]也考慮使用電路模擬來進行考慮了低電壓時的延遲時間的影響的電路設計這樣的對應，但低電壓區(qū)域(例如IV以下)中的電路模擬的精度低，電路設計的驗證作業(yè)需要龐大的工時以及成本。像這樣，伴隨著半導體裝置的低電壓化，在液晶驅動電路中防止貫通電流的產生變得困難，需要抑制由貫通電流引起的液晶面板中的異常顯示的產生的新的技術。
【發(fā)明內容】
[0010]本發(fā)明是鑒于上述的點而完成的，其目的在于提供一種能夠抑制由貫通電流引起的異常顯示的產生的半導體裝置以及半導體裝置的控制方法。
[0011]本發(fā)明所涉及的半導體裝置包括:第I電源部，其具有輸出相互不同的電壓電平的電壓的第I電源輸出端以及第2電源輸出端，根據(jù)第I信號的信號電平的切換使從上述第I電源輸出端以及上述第2電源輸出端的各個輸出的電壓的電平分別變化;第I輸出部，其具有設置于上述第I電源輸出端與第I電壓輸出端子之間的第I輸出級開關以及設置于上述第2電源輸出端與上述第I電壓輸出端子之間的第2輸出級開關；以及控制部，其進行上述第I輸出級開關以及上述第2輸出級開關的接通斷開控制，以使得上述第I輸出級開關以及上述第2輸出級開關這雙方在包括上述第I信號的信號電平的切換時間的規(guī)定期間為斷開狀態(tài)。
[0012]本發(fā)明所涉及的半導體裝置的控制方法是包括電源部以及輸出部的半導體裝置的控制方法，上述電源部具有輸出相互不同的電壓電平的電壓的第I電源輸出端以及第2電源輸出端，并根據(jù)第I信號的信號電平的切換使從上述第I電源輸出端以及上述第2電源輸出端輸出的電壓的電平分別變化，上述輸出部具有設置于上述第I電源輸出端與電壓輸出端子之間的第I輸出級開關以及設置于上述第2電源輸出端與上述電壓輸出端子之間的第2輸出級開關，在該控制方法中包括:控制上述第I輸出級開關以及上述第2輸出級開關的接通斷開，以使得上述第I輸出級開關以及上述第2輸出級開關這雙方在包括上述第I信號的信號電平的切換時間的規(guī)定期間為斷開狀態(tài)。
[0013]根據(jù)本發(fā)明，能夠提供能夠抑制由貫通電流引起的異常顯示的產生的半導體裝置以及半導體裝置的控制方法。
【附圖說明】
[0014]圖1是表示本發(fā)明的實施方式所涉及的構成液晶驅動電路的半導體裝置的構成的圖。
[0015]圖2是表示由本發(fā)明的實施方式所涉及的半導體裝置驅動的液晶面板的構成的圖。
[0016]圖3A是表示本發(fā)明的實施方式所涉及的公用電源部的構成的圖。
[0017]圖3B是表示本發(fā)明的實施方式所涉及的段電源部的構成的圖。
[0018]圖4是表示本發(fā)明的實施方式所涉及的公用電壓輸出部的構成的圖。
[0019]圖5是表示本發(fā)明的實施方式所涉及的段電壓輸出部的構成的圖。
[0020]圖6是表示本發(fā)明的實施方式所涉及的半導體裝置的動作的時間圖。
[0021]圖7是表示本發(fā)明的實施方式所涉及的半導體裝置的幀反轉時以及幀切換時的動作的時間圖。
[0022]圖8是表不由貫通電流造成的影響的圖。
[0023]附圖標記說明:I…半導體裝置;10...控制部；11...第I信號生成部；12...第2信號生成部；21...公用電源部；22…段電源部；31…公用電壓輸出部；32…段電壓輸出部；203、233…時機調整電路;211?214."P-M0S晶體管;241、242、251、252…輸出端;310…公用電壓輸出端子；32(^.段電壓輸出端子；300?(:、301?(:、302?0子-]\105晶體管；300叱、301叱、302NC...N-M0S 晶體管；300PS、301PS、349PS...P-M0S 晶體管；300NS、301NS、349N(>.N-M0S 晶體管;pol_cr..公用反轉信號;pol_s…段反轉信號;Scqm[0]_1、Scqm[0]_2、Scqm[I]_KScom[I]_2、Scom[2]_1、Scom[2]_2...公用控制信號；Sseg[0]_1、Sseg[0]_2、Sseg[ I ]_1、Sseg[ I ]_2、Sseg
[49]_1、Sseg[49]_2...段控制信號。
【具體實施方式】
[0024]以下，參照附圖對本發(fā)明的實施方式的一個例子進行說明。其中，在各附圖中，對相同或者對應的構成要素以及部分賦予相同的參照標記。
[0025]圖1是表示本發(fā)明的實施方式所涉及的搭載液晶驅動電路的半導體裝置I的構成的框圖。圖2是表示由半導體裝置I驅動的液晶面板500的構成的一個例子的圖。
[0026]液晶面板500具有格子狀地配置的多個段電極501以及多個公用電極502，在段電極501與公用電極502的各交叉部設置有未圖示的液晶元件。在圖2中，作為一個例子，例示了具有50根段電極501和3根公用電極502的液晶面板500。本實施方式所涉及的半導體裝置I通過分別對3根公用電極502供給公用電壓Vccimq、Vccimi以及VcciM2，分別對50根段電極501供給段電壓VSEGO?VSEG49來進行液晶面板500的顯示控制。半導體裝置I例如通過公知的依次掃描方式進行液晶面板500中的圖像顯示。此外，能夠由半導體裝置I驅動的液晶面板的構成并不限定于圖2所示的構成，段電極以及公用電極的數(shù)量也可以與圖2所示的液晶面板500不同。
[0027]如圖1所示，半導體裝置I包括控制部10、電源部20以及輸出部30而構成。
[0028]輸出部30具有公用電壓輸出部31和段電壓輸出部32。公用電壓輸出部31具有與液晶面板500的公用電極502的各個對應的多個公用電壓輸出端子310，各公用電壓輸出端子310輸出公用電壓VcciMQ、VcciMl以及VCC)M2。公用電壓輸出部31基于從控制部10供給的公用控制信號Scqm[2:0]，將公用電壓Vcqmq、Vcqmi以及Vcc)M2的電壓電平設定成從電源部20供給的高電平電壓VPC或者低電平電壓VNC中的任一種電壓電平。公用電壓輸出部31具有接受公用控制信號Scom[ 2:0 ]的輸入的輸入端313、接受高電平電壓VPC的輸入的輸入端311以及接受低電平電壓VNC的輸入的輸入端312。
[0029]段電壓輸出部32具有與液晶面板500的段電極501的各個對應的多個段電壓輸出端子320，從各段電壓輸出端子320輸出段電壓Vsecq?Vsec49。段電壓輸出部32基于從控制部10供給的段控制信號Sseg[49:0]，將段電壓Vsegq?Vseg49的電壓電平設定成從電源部20供給的高電平電壓VPS或者低電平電壓VNS中的任一種電壓電平。段電壓輸出部32具有接受段控制信號SSEC[49:0]的輸入的輸入端323、接受高電平電壓VPS的輸入的輸入端321以及接受低電平電壓VNS的輸入的輸入端322。
[0030]電源部20具有公用電源部21以及段電源部22。公用電源部21輸出成為用于生成公用電壓VoM)、Vom以及Voim2的電源的高電平電壓VPC以及低電平電壓VNC。公用電源部21根據(jù)從控制部10供給的公用反轉信號pol_c的信號電平的切換，使高電平電壓VPC以及低電平電壓VNC的電壓電平分別變化。在本實施方式中，高電平電壓VPC的電壓電平以2階段變化，低電平電壓VNC的電壓電平以2階段變化。即，在本實施方式中，公用電源部21與1/3偏置驅動對應，輸出電壓電平相互不同的4個電壓(后述的vpcl、vpc2、vncl以及vnc2)。公用電源部21具有輸出高電平電壓VPC的輸出端241、輸出低電平電壓VNC的輸出端242。另外，公用電源部21具有接受公用反轉信號?01_(3的輸入的輸入端243。
[0031]段電源部22輸出成為用于生成段電壓Vsecq?Vsec49的電源的高電平電壓VPS以及低電平電壓VNS。段電源部22根據(jù)從控制部10供給的段反轉信號pol_s的信號電平的切換，使高電平電壓VPS以及低電平電壓VNS的電壓電平分別變化。在本實施方式中，高電平電壓VPS的電壓電平以2階段變化，低電平電壓VNS的電壓電平以2階段變化。即，在本實施方式中，段電源部22與1/3偏置驅動對應，輸出電壓電平相互不同的4個電壓(后述的￥口81、￥口82、￥1181以及vns2)。段電源部22具有輸出高電平電壓VPS的輸出端251、輸出低電平電壓VNS的輸出端252。另外，段電源部22具有接受段反轉信號?01_8的輸入的輸入端253。
[0032]控制部10具有第I信號生成部11以及第2信號生成部12。第I信號生成部11生成在進行幀切換以及幀反轉的時機信號電平變化的公用反轉信號pol_cW及段反轉信號pol_s。幀切換在每個與時鐘信號同步的規(guī)定的幀期間進行，幀反轉在幀的切換后，在I幀期間的半個期間經過后進行。此外，幀反轉是指在I幀期間的前半期間和后半期間，使施加于液晶面板500的公用電極502的公用電壓和施加于段電極501的段電壓的大小關系反轉，以使得在施加于液晶面板500的液晶元件的電場的方向上不產生偏差的處理?？刂撇?0與自身生成的時鐘信號同步地將公用反轉信號pol_c從輸出端111輸出，并且將段反轉信號pol_s從輸出端112輸出。
[0033]第2信號生成部12生成段控制信號SSEG[49:0]并將其從輸出端121輸出，并且生成公用控制信號SCQM[ 2: O ]并將其從輸出端122輸出。
[0034]公用控制信號S?)m[2:0]是為了依次選擇液晶面板500的公用電極502而獨立地控制各個公用電壓Vcqmq?Vcqm2的電壓電平的信號。公用電壓輸出部31根據(jù)公用控制信號Scom[2:0]，將各個公用電壓Vcqmq?Vcqm2的電壓電平分別設定成高電平電壓VPC以及低電平電壓VNC中的任一種。
[0035]段控制信號SSEG[49:0]是通過基于顯示圖像獨立地控制各個段電壓Vsegq?Vseg49的電壓電平，來控制液晶面板500中的各像素的點亮以及熄滅的信號。段電壓輸出部32根據(jù)段控制信號Sseg[49:0]，將各個段電壓Vsegq?Vseg49的電壓電平分別設定成高電平電壓VPS以及低電平VNS中的任一種。
[0036]圖3A是表示公用電源部21的詳細構成的圖。圖3B是表示段電源部22的詳細構成的圖。公用電源部21具有輸入端與接受公用反轉信號pol_c的輸入的輸入端243連接的反相器201 以及 202。
[0037]反相器201以及202的輸出端與時機調整電路203連接。時機調整電路203包括或非門204、與非門205、反相器206以及207而構成。反相器201的輸出端與或非門204的一個輸入端連接，反相器207的輸出端與或非門204的另一個輸入端連接。或非門204的輸出端與反相器206的輸入端連接。反相器202的輸出端與與非門205的一個輸入端連接，反相器206的輸出端與與非門205的另一個輸入端連接。與非門205的輸出端與反相器207的輸入端連接。
[0038]時機調整電路203在公用反轉信號pol_c的信號電平從低電平轉變?yōu)楦唠娖降那闆r下，在使反相器207的輸出信號S2c從高電平轉變?yōu)榈碗娖街?，使反相?06的輸出信號Slc從高電平轉變?yōu)榈碗娖?。另外，時機調整電路203在公用反轉信號?01_(3的信號電平從高電平轉變?yōu)榈碗娖降那闆r下，在使反相器206的輸出信號Scl從低電平轉變?yōu)楦唠娖街螅狗聪嗥?07的輸出信號S2c從低電平轉變?yōu)楦唠娖?。此外，時機調整電路203只要構成為以與公用反轉信號pol_c的信號電平對應的上述順序輸出從2個輸出端輸出的輸出信號Slc以及S2c即可，并不限定于上述的電路構成。
[0039]作為時機調整電路203的輸出端的反相器206以及207的輸出端分別與電平位移器208以及209的輸入端連接。電平位移器208以及209具有使從反相器206以及207輸出的信號的電平上升的功能。
[0040]由電平位移器208升壓后的信號被供給至P-MOS晶體管211以及213的柵極。由電平位移器209升壓后的信號在由反相器210將信號電平反轉后，被供給至P-MOS晶體管212以及214的柵極。
[0041]對于P-MOS晶體管211而言，源極與生成電壓vpcl的電源線連接，漏極與公用電源部21的輸出端241連接。對于P-MOS晶體管212而言，源極與生成電壓vpc2的電源線連接，漏極與公用電源部21的輸出端241連接。
[0042]對于P-MOS晶體管213而言，源極與生成電壓vncl的電源線連接，漏極與公用電源部21的輸出端242連接。對于P-MOS晶體管214而言，源極與生成電壓vnc2的電源線連接，漏極與公用電源部21的輸出端242連接。上述各電源線生成的電壓的大小關系是vpCl>vpC2>vncl>vnc20
[0043]在公用電源部21中，P-MOS晶體管211以及212互補性地接通斷開。在P-MOS晶體管211為接通狀態(tài)的情況下，電壓vpc I作為高電平電壓VPC從輸出端241輸出，在P-MOS晶體管212為接通狀態(tài)的情況下，電壓vpc2作為高電平電壓VPC從輸出端241輸出。
[0044]另一方面，在公用電源部21中，P-MOS晶體管213以及214互補性地接通斷開。在P-MOS晶體管213為接通狀態(tài)的情況下，電壓vncl作為低電平電壓VNC從輸出端242輸出，在P-MOS晶體管214為接通狀態(tài)的情況下，電壓vnc2作為低電平電壓VNC從輸出端242輸出。
[0045]公用電源部21根據(jù)公用反轉信號pol_c的信號電平，從電壓vpcl以及vpc2之中選擇作為高電平電壓VPC輸出的電壓，從電壓vncl以及vnc2之中選擇作為低電平電壓VNC輸出的電壓。此外，在本實施方式中，在被選擇為高電平電壓VPC的電壓是vpc I的情況下，被選擇為低電平電壓VNC的電壓是vncl，在被選擇為高電平電壓VPC的電壓是vpc2的情況下，被選擇為低電平電壓VNC的電壓是vnc2。
[0046]在本實施方式中，公用反轉信號？01_(3在1幀期間的前半期間呈高電平，由此，P-MOS晶體管211以及213成為接通狀態(tài)，P-MOS晶體管212以及214成為斷開狀態(tài)。由此，在I幀期間的前半期間，電壓vpcl作為高電平電壓VPC輸出，電壓vncl作為低電平電壓VNC輸出。另外，在本實施方式中，公用反轉信號pol_(^l幀期間的后半期間呈低電平，由此，P-MOS晶體管212以及214成為接通狀態(tài)，P-MOS晶體管211以及213成為斷開狀態(tài)。由此，在I幀期間的后半期間，電壓vpc2作為高電平電壓VPC輸出，電壓vnc2作為低電平電壓VNC輸出。像這樣，公用電源部21根據(jù)從控制部10輸出的公用反轉信號pol_c，使高電平電壓VPC以及低電平電壓VNC的電壓電平變化。
[0047]在根據(jù)時機調整電路203的時機調整功能，P-MOS晶體管212以及214從斷開狀態(tài)轉移至接通狀態(tài)的情況下，在P-MOS晶體管211以及213從接通狀態(tài)轉移至斷開狀態(tài)之后，P-MOS晶體管212以及214從斷開狀態(tài)轉移至接通狀態(tài)。另外，在P-MOS晶體管211以及213從斷開狀態(tài)轉移至接通狀態(tài)的情況下，在P-MOS晶體管212以及214從接通狀態(tài)轉移至斷開狀態(tài)之后，P-MOS晶體管211以及213從斷開狀態(tài)轉移至接通狀態(tài)。
[0048]像這樣，在使接通狀態(tài)的晶體管成為斷開狀態(tài)之后，使斷開狀態(tài)的晶體管成為接通狀態(tài)，由此，抑制因P-MOS晶體管211以及212同時成為接通狀態(tài)而造成的貫通電流的產生，并且抑制因P-MOS晶體管213以及214同時成為接通狀態(tài)而造成的貫通電流的產生。
[0049]像這樣，公用電源部21具有抑制在電源間生成的貫通電流的產生的時機調整電路203，但伴隨著近年來的對半導體裝置的低電壓化的要求，通過時機調整電路203的時機調整功能來完全防止貫通電流的產生變得困難。即，在供給至半導體裝置I的電源電壓為低電壓(例如IV以下)的情況下，將會產生由形成于半導體裝置I的電路的轉換速率、布線長度以及電容負載等引起的延遲時間變顯著、時機調整電路203不能適當?shù)匕l(fā)揮作用、或者因在時機調整電路203的后段的電平位移器208、209以及反相器210產生的延遲時間的影響而電路在所意圖的時機不動作等現(xiàn)象。其結果是，有產生上述的貫通電流之虞。
[0050]段電源部22具有與公用電源部21相同的構成。段電源部22具有輸入端與接受段反轉信號pol_s的輸入的輸入端253連接的反相器221以及222。
[0051]反相器221以及222的輸出端與時機調整電路223連接。時機調整電路223包括或非門224、與非門225、反相器226以及227而構成。反相器221的輸出端與或非門224的一個輸入端連接，反相器227的輸出端與或非門224的另一個輸入端連接?；蚍情T224的輸出端與反相器226的輸入端連接。反相器222的輸出端與與非門225的一個輸入端連接，反相器226的輸出端與與非門225的另一個輸入端連接。與非門225的輸出端與反相器227的輸入端連接。
[0052]時機調整電路223在段反轉信號pol_s的信號電平從低電平轉變?yōu)楦唠娖降那闆r下，在使反相器227的輸出信號S2s從高電平轉變?yōu)榈碗娖街螅狗聪嗥?26的輸出信號Sls從高電平轉變?yōu)榈碗娖?。另外，時機調整電路223在段反轉信號pol_s的信號電平從高電平轉變?yōu)榈碗娖降那闆r下，在使反相器226的輸出信號Sls從低電平轉變?yōu)楦唠娖街?，使反相?27的輸出信號S2s從低電平轉變?yōu)楦唠娖健?br>[0053]作為時機調整電路223的輸出端的反相器226以及227的輸出端分別與電平位移器228以及229的輸入端連接。電平位移器228以及229具有使從反相器226以及227輸出的信號的電平上升的功能。
[0054]由電平位移器228升壓后的信號被供給至P-MOS晶體管231以及233的柵極。由電平位移器229升壓后的信號在由反相器230將信號電平反轉后，被供給至P-MOS晶體管232以及234的柵極。
[0055]對于P-MOS晶體管231而言，源極與生成電壓vpsl的電源線連接，漏極與段電源部22的輸出端251連接。對于P-MOS晶體管232而言，源極與生成電壓vps2的電源線連接，漏極與段電源部22的輸出端251連接。
[0056]對于P-MOS晶體管233而言，源極與生成電壓vnsl的電源線連接，漏極與段電源部22的輸出端252連接。對于P-MOS晶體管234而言，源極與生成電壓vns2的電源線連接，漏極與段電源部22的輸出端252連接。上述各電源線生成電壓的大小關系是vpsl >vps2> vnsl>vns2。此外，關于與公用電源部21中的輸出電壓的關系，例如也可以是vpsl = vpcl、vps2= vpc2、vnsl =vncl、vns2 = vnc2。
[0057]在段電源部22中，P-MOS晶體管231以及232互補性地接通斷開。在P-MOS晶體管231為接通狀態(tài)的情況下，電壓vpsl作為高電平電壓VPS從輸出端251輸出，在P-MOS晶體管232為接通狀態(tài)的情況下，電壓vps2作為高電平電壓VPS從輸出端251輸出。
[0058]另一方面，在段電源部22中，P-M0S晶體管233以及234互補性地接通斷開。在P-MOS晶體管233為接通狀態(tài)的情況下，電壓vnsl作為低電平電壓VNS從輸出端252輸出，在P-MOS晶體管234為接通狀態(tài)的情況下，電壓vns2作為低電平電壓VNS從輸出端252輸出。
[0059]段電源部22根據(jù)段反轉信號pol_s的信號電平，從電壓vpsl以及vps2之中選擇作為高電平電壓VPS輸出的電壓，從電壓vnsl以及vns2之中選擇作為低電平電壓VNS輸出的電壓。此外，在本實施方式中，在被選擇為高電平電壓VPS的電壓是vpsl的情況下，被選擇為低電平電壓VNS的電壓是vnsl，在被選擇為高電平電壓VPS的電壓是vps2的情況下，被選擇為低電平電壓VNS的電壓是vns2。
[0060]在本實施方式中，段反轉信號？01_8在1幀期間的前半期間呈低電平，由此，P-MOS晶體管232以及234成為接通狀態(tài)，P-MOS晶體管231以及233成為斷開狀態(tài)。由此，在I幀期間的前半期間，電壓vps2作為高電平電壓VPS輸出，電壓vns2作為低電平電壓VNS輸出。另外，在本實施方式中，段反轉信號pol_s在I幀期間的后半期間呈高電平，由此，P-MOS晶體管231以及233成為接通狀態(tài)，P-MOS晶體管232以及234成為斷開狀態(tài)。由此，在I幀期間的后半期間，電壓vpsl作為高電平電壓VPS輸出，電壓vnsl作為低電平電壓VNS輸出。像這樣，段電源部22根據(jù)從控制部10輸出的段反轉信號pol_s，使高電平電壓VPS以及低電平電壓VNS的電壓電平變化。
[0061 ]在根據(jù)時機調整電路223的時機調整功能，P_M0S晶體管232以及234從斷開狀態(tài)轉移至接通狀態(tài)的情況下，在P-MOS晶體管231以及233從接通狀態(tài)轉移至斷開狀態(tài)之后，P-MOS晶體管232以及234從斷開狀態(tài)轉移至接通狀態(tài)。另外，在P-MOS晶體管231以及233從斷開狀態(tài)轉移至接通狀態(tài)的情況下，在P-MOS晶體管232以及234從接通狀態(tài)轉移至斷開狀態(tài)之后，P-MOS晶體管231以及233從斷開狀態(tài)轉移至接通狀態(tài)。
[0062]像這樣，在使接通狀態(tài)的晶體管成為斷開狀態(tài)之后，使斷開狀態(tài)的晶體管成為接通狀態(tài)，由此，抑制因P-MOS晶體管231以及232同時成為接通狀態(tài)而造成的貫通電流的產生，并且抑制因P-MOS晶體管233以及234同時成為接通狀態(tài)而造成的貫通電流的產生。
[0063]像這樣，段電源部22與公用電源部21同樣具有抑制在電源間生成的貫通電流的產生的時機調整電路223，但伴隨著近年來的對半導體裝置的低電壓化的要求，通過時機調整電路223的時機調整來防止上述的貫通電流的產生變得困難。即，在供給至半導體裝置I的電源電壓是低電壓(例如IV以下)的情況下，將會產生由形成于半導體裝置I的電路的轉換速率、布線長度以及電容負載等引起的延遲時間變顯著、時機調整電路223不能適當?shù)匕l(fā)揮作用、或者因在時機調整電路223的后段的電平位移器228、229以及反相器230產生的延遲時間的影響而電路在所意圖的時機不動作等現(xiàn)象。其結果是，有產生上述的貫通電流之虞。
[0064]圖4是表示公用電壓輸出部31的詳細構成的圖。公用電壓輸出部31具有:與輸出公用電壓Voimq的公用電壓輸出端子310連接的P-MOS晶體管300PC以及N-MOS晶體管300NC、與輸出公用電壓Vcomi的公用電壓輸出端子310連接的P-M0S晶體管30IPC以及N-M0S晶體管30 INC、與輸出公用電壓Vcom2的公用電壓輸出端子310連接的P-MOS晶體管302PC以及N-MOS晶體管302NC。
[0065]對于P-MOS晶體管300PC、301PC以及302PC而言，分別源極與輸入從公用電源部21輸出的高電平電壓VPC的輸入端311連接，漏極與對應的公用電壓輸出端子310連接。對于N-MOS晶體管300NC、301NC以及302NC而言，分別源極與輸入從公用電源部21輸出的低電平電壓VNC的輸入端312連接，漏極與對應的公用電壓輸出端子310連接。
[0066 ]接受公用控制信號Scom [ 2:0 ]的輸入的輸入端313由各晶體管的柵極G0_ IC、G0_2C、G1_1C、G1_2C、G2_1C以及G2_2C構成。另外，公用控制信號&ομ[2:0]包括供給至上述各柵極的公用控制信號 Scqm[0]_1、Scqm[0]_2、Scqm[ I ]_1、Scqm[ I ]_2、Scqm[2]_1 以及 Scqm[2]_2。
[0067]公用控制信號SCQm[0]_1、SCQm[0]_2是通過獨立地控制P-MOS晶體管300PC以及N-MOS晶體管300NC的接通斷開來控制公用電壓Vcqmq的電壓電平的信號。通過根據(jù)控制信號Scom[0]_1以及Soim[0]_2例如P-MOS晶體管300PC成為接通狀態(tài)、N-MOS晶體管300NC成為斷開狀態(tài)，公用電壓Voimq的電壓電平成為高電平電壓VPC。另一方面，通過根據(jù)控制信號Soim[0]_I以及So)m[0]_2而N-MOS晶體管300NC成為接通狀態(tài)、P-MOS晶體管300PC成為斷開狀態(tài)，公用電壓Vccimq的電壓電平成為低電平電壓VNC。
[0068]同樣地，公用控制信號Soim[ I ]_1、Scom[ I ]_2是通過獨立地控制P-M0S晶體管301PC以及N-MOS晶體管301NC的接通斷開來控制公用電壓Vom的電壓電平的信號。公用控制信號SC0M[2]_l、SaiM[2]_2是通過獨立地控制P-MOS晶體管302PC以及N-MOS晶體管302NC的接通斷開來控制公用電壓V(X)M2的電壓電平的信號。
[0069]此外，在本實施方式中，作為選擇公用電壓VcciMQ、VcciMl以及VCC)M2的電壓電平的開關，使用P-MOS晶體管以及N-MOS晶體管，但也可以僅用P-MOS晶體管、或者僅用N-MOS晶體管來構成所涉及的開關。另外，也可以使用雙極型晶體管。
[0070]圖5是表不段電壓輸出部32的詳細構成的圖。段電壓輸出部32具有與公用電壓輸出部31同樣的構成。段電壓輸出部32具有:與輸出段電壓Vsem的段電壓輸出端子320連接的P-MOS晶體管300PS以及N-MOS晶體管300NS、與輸出段電壓Vsegi的段電壓輸出端子320連接的P-MOS晶體管301PS以及N-MOS晶體管301NS、……與輸出段電壓Vseg49的段電壓輸出端子320連接的P-MOS晶體管349PS以及N-MOS晶體管349NS。此外，在圖5中，雖省略了圖示，但段輸出部32具有:與設置于液晶面板500的50根段電極501的各個對應的50個段電壓輸出端子320、與這些50個段電壓輸出端子320的各個連接的P-MOS晶體管以及N-MOS晶體管。
[0071]對于P-MOS晶體管300PS、301PS、……以及349PS而言，分別源極與輸入從段電源部22輸出的高電平電壓VPS的輸入端3 21連接，漏極與對應的段電壓輸出端子3 20連接。對于N-MOS晶體管300NS、301NS、……以及349NS而言，分別源極與輸入從段電源部22輸出的低電平電壓VNS的輸入端322連接，漏極與對應的段電壓輸出端子320連接。
[0072 ]接受段控制信號Ssec [ 49:0 ]的輸入的輸入端3 23由各晶體管的柵極G0_1 S、G0_2 S、G1_1S、G1_2S、……G49_1S以及G49_2C構成。另外，段控制信號Sseg[49:0]包括供給至上述各極極的段控制信號35￡。[0]_1、35￡。[0]_2、35￡。[1 ]_1、Sseg[ I ]_2、......Sseg[49]_1 以及 Sseg[49]_2。
[0073]段控制信號Sseg[0]_1、Sseg[0]_2是通過獨立地控制P-MOS晶體管300PS以及N-MOS晶體管300NS的接通斷開來控制段電壓Vsegq的電壓電平的信號。通過根據(jù)控制信號SSEG[0]_I以及SSEG[0]_2例如P-MOS晶體管300PS成為接通狀態(tài)、N-MOS晶體管300NS成為斷開狀態(tài)，段電壓Vsem的電壓電平成為高電平電壓VPSc3S—方面，通過根據(jù)控制信號SsEC[0]j以及Ssec[0]_2而N-MOS晶體管300NS成為接通狀態(tài)、P-MOS晶體管300PS成為斷開狀態(tài)，段電壓Vsego的電壓電平成為低電平電壓VNS。
[0074]同樣地，控制信號35￡(;[1]_1、3^[1]_2是通過獨立地控制？-103晶體管301?3以及N-MOS晶體管301 NS的接通斷開來控制段電壓Vsegi的電壓電平的信號?？刂菩盘朣seg [ 49 ] _1、Sseg[49]_2是通過獨立地控制P-MOS晶體管349PS以及N-MOS晶體管349NS的接通斷開來控制段電壓VSEC49的電壓電平的信號。
[0075]此外，在本實施方式中，作為選擇段電壓Vsegq、Vseg1、......以及Vseg49的電壓電平的開關，使用P-MOS晶體管以及N-MOS晶體管，但也可以僅用P-MOS晶體管、或者僅用N-MOS晶體管來構成所涉及的開關。另外，也可以使用雙極型晶體管。
[0076]以下，對本實施方式所涉及的半導體裝置I的動作進行說明。圖6是表示半導體裝置I的動作的一個例子的時間圖。半導體裝置I與在控制部10的內部生成的時鐘信號Clk同步地動作。另外，半導體裝置I進行在I幀期間Tf的前半期間和后半期間，使施加于液晶面板500的公用電極502的公用電壓和施加于段電極的段電壓的大小關系反轉的幀反轉。
[0077]控制部10使用時鐘信號elk對I幀期間Tf進行計數(shù)，生成在每個與半個I幀期間Tf相當?shù)钠陂g信號電平變化的幀反轉信號pol?？刂撇?0根據(jù)幀反轉信號pol的信號電平的變化生成信號電平變化的公用反轉信號pol_cW及段反轉信號pol_s，并分別供給至公用電源部21以及段電源部22。
[0078]在I幀期間Tf的前半期間，公用反轉信號?01_(3呈高電平。由此，公用電源部21的P-MOS晶體管211以及213成為接通狀態(tài)，P-MOS晶體管212以及214成為斷開狀態(tài)。因此，公用電源部21在I幀期間Tf的前半期間，將電壓vpcl作為高電平電壓VPC輸出，將電壓vncl作為低電平電壓VNC輸出。公用電壓輸出部31根據(jù)從控制部10供給的公用控制信號SCQM[2:0]，將公用電壓VcciMQ、Vcqmi以及VcciM2的電壓電平設定為高電平電壓VPC( vpcl)或者低電平電壓VNC(vncl)并輸出。
[0079]在本實施方式中，I幀期間Tf的前半期間被分成3部分。在被分成3部分后的最初的期間，公用電壓V.。的電壓電平被設定為高電平電壓(vpcl)，在下一個期間，公用電壓Vcomi的電壓電平被設定為高電平電壓(vpcl)，在被分成3部分后的最后的期間，公用電壓1(*2的電壓電平被設定為高電平電壓(vpcl)。在I幀期間Tf的前半期間，與被施加高電平電壓(vpc I)的公用電極502連接的像素被選擇為點亮對象。
[0080]另一方面，在I幀期間Tf的前半期間，段反轉信號?01_8呈低電平。由此，段電源部22的P-MOS晶體管232以及234成為接通狀態(tài)，P-MOS晶體管231以及233成為斷開狀態(tài)。因此，段電源部22在I幀期間Tf的前半期間，將電壓vps2作為高電平電壓VPS輸出，將電壓vns2作為低電平電壓VNS輸出。段電壓輸出部32根據(jù)從控制部1供給的段控制信號Ssec [ 49:0 ]，將段電壓Vsegq、Vseg1、......以及Vseg49的電壓電平設定為高電平電壓VPS(vps2)或者低電平電壓
VNS(vns2)并輸出。
[0081]在I幀期間Tf的前半期間，配置在被施加低電平電壓VNS(vns2)的段電極501與被施加高電平電壓(vpcl)的公用電極502的交叉部的像素點亮，配置在被施加高電平電壓VPS(vps2)的段電極501與被施加低電平電壓VNC(vncl)的公用電極502的交叉部的像素熄滅。即，配置在段電極501與公用電極502的電位差最大的部位的像素點亮，這以外的像素熄滅。
[0082]另一方面，在I幀期間Tf的后半期間，公用反轉信號？01_(3呈低電平。由此，公用電源部21的P-MOS晶體管212以及214成為接通狀態(tài)，P-MOS晶體管211以及213成為斷開狀態(tài)。因此，公用電源部21在I幀期間Tf的后半期間，將電壓vpc2作為高電平電壓VPC輸出，將電壓vnc2作為低電平電壓VNC輸出。公用電壓輸出部31根據(jù)從控制部10供給的公用控制信號Scom[2:0]，將公用電壓Voimo Joim1以及Voim2的電壓電平設定為高電平電壓VPC(vpc2)或者低電平電壓VNC(vnc2)并輸出。
[0083]在本實施方式中，I幀期間Tf的后半期間被分成3部分。在被分成3部分后的最初的期間，公用電壓的電壓電平被設定為低電平電壓(vnc2)，在下一個期間，公用電壓Vcomi的電壓電平被設定為低電平電壓(vnc2)，在被分成3部分后的最后的期間，公用電壓VcciM2的電壓電平被設定為低電平電壓(vnc2)。在I幀期間Tf的后半期間，與被施加低電平電壓(vnc2)的公用電極502連接的像素被選擇為點亮對象。
[0084]另一方面，在I幀期間Tf的后半期間，段反轉信號?01_8呈高電平。由此，段電源部22的P-MOS晶體管231以及233成為接通狀態(tài)，P-MOS晶體管232以及234成為斷開狀態(tài)。因此，段電源部22在I幀期間Tf的后半期間，將電壓vpsl作為高電平電壓VPS輸出，將電壓vnsl作為低電平電壓VNS輸出。段電壓輸出部32根據(jù)從控制部1供給的段控制信號Ssec [ 49:0 ]，將段電壓Vsegq、Vseg1、......以及Vseg49的電壓電平設定為高電平電壓VPS (vpsl)或者低電平電壓
VNS(vnsl)并輸出。
[0085]在I幀期間Tf的后半期間，配置在被施加高電平電壓VPS(vpsl)的段電極501與被施加低電平電壓(vnc2)的公用電極502的交叉部的像素點亮，配置在被施加低電平電壓VNS(vnsl)的段電極501與被施加高電平電壓VPC(vpc2)的公用電極502的交叉部的像素熄滅。即，配置在段電極501與公用電極502的電位差最大的部位的像素點亮，這以外的像素熄滅。像這樣，在I幀期間Tf的前半期間和后半期間，高電平電壓VPC、VPS以及低電平電壓VNC、VNS的電壓電平分別變化，并且被施加于公用電極的電壓和被施加于段電極的電壓的大小關系反轉。
[0086]在以下，對幀反轉時以及幀切換時的動作的詳細進行說明。
[0087]若I幀期間Tf的前半期間結束，則公用反轉信號pol_c的信號電平從高電平轉變?yōu)榈碗娖?，并且段反轉信號?01_8的信號電平從低電平轉變?yōu)楦唠娖健?br>[0088]通過公用反轉信號pol_c的信號電平從高電平轉變?yōu)榈碗娖?，公用電源?1的時機調整電路203的輸出信號Slc的信號電平從低電平轉變?yōu)楦唠娖?。而且，通過時機調整電路203的時機調整功能，在輸出信號Slc的信號電平從低電平轉變?yōu)楦唠娖街?，輸出信號S2c的信號電平從低電平轉變?yōu)楦唠娖健?br>[0089]時機調整電路203的輸出信號Slc被輸入至電平位移器208。電平位移器208使時機調整電路203的輸出信號Slc的信號電平增大，并作為輸出信號S3c輸出。電平位移器208的輸出信號S3c的信號電平從低電平轉變?yōu)楦唠娖降臅r機相對于時機調整電路203的輸出信號Slc的信號電平從低電平轉變?yōu)楦唠娖降臅r機延遲。
[0090]時機調整電路203的輸出信號S2c被輸入至電平位移器209，在信號電平被增大后，輸入至反相器210。反相器210輸出使電平位移器209的輸出信號反轉后的輸出信號S4c。反相器210的輸出信號S4c的信號電平從高電平轉變?yōu)榈碗娖降臅r機相對于時機調整電路203的輸出信號S2c的信號電平從低電平轉變?yōu)楦唠娖降臅r機延遲。
[0091]在圖6所示的例子中，伴隨著公用反轉信號pol_c的從高電平向低電平的轉變，電平位移器208的輸出信號S3c的信號電平從低電平轉變?yōu)楦唠娖降臅r機比反相器210的輸出信號S4c的信號電平從高電平轉變?yōu)榈碗娖降臅r機靠前，由時機調整電路203調整后的時機被維持。因此，在公用電源部21中，在P-MOS晶體管211以及213從接通狀態(tài)轉移至斷開狀態(tài)之后，P-MOS晶體管212以及214從斷開狀態(tài)轉移至接通狀態(tài)。在公用電源部21中，通過各晶體管以上述順序進行接通斷開，防止因P-MOS晶體管211以及212同時成為接通狀態(tài)而造成的貫通電流的產生，防止因P-MOS晶體管213以及214同時成為接通狀態(tài)而造成的貫通電流的產生。
[0092]另一方面，通過段反轉信號pol_s的信號電平從低電平轉變?yōu)楦唠娖?，段電源?2的時機調整電路223的輸出信號S2s的信號電平從高電平轉變?yōu)榈碗娖?。而且，通過時機調整電路223的時機調整功能，在輸出信號S2s的信號電平從高電平轉變?yōu)榈碗娖街?，輸出信號Sls的信號電平從高電平轉變?yōu)榈碗娖健?br>[0093]時機調整電路223的輸出信號Sls被輸入至電平位移器228。電平位移器228使時機調整電路223的輸出信號Sls的信號電平增大，并作為輸出信號S3s輸出。電平位移器228的輸出信號S3s的信號電平從高電平轉變?yōu)榈碗娖降臅r機相對于時機調整電路223的輸出信號Sls的信號電平從高電平轉變?yōu)榈碗娖降臅r機延遲。
[0094]時機調整電路223的輸出信號S2s被輸入至電平位移器229，在信號電平被增大后，輸入至反相器230。反相器230輸出使電平位移器229的輸出信號反轉后的輸出信號S4s。反相器230的輸出信號S4s的信號電平從低電平轉變?yōu)楦唠娖降臅r機相對于時機調整電路223的輸出信號S2s的信號電平從高電平轉變而低電平的時機延遲。
[0095]在圖6所示的例子中，伴隨著段反轉信號pol_s的從低電平向高電平的轉變，電平位移器228的輸出信號S3c的信號電平從高電平向低電平轉變的時機比反相器230的輸出信號S4s的信號電平從低電平轉變?yōu)楦唠娖降臅r機靠前。即，對于輸出信號S3s以及S4s而言，按照與由時機調整電路223設定的順序相反的順序，信號電平轉變。由此，在段電源部22中，在P-MOS晶體管231以及233從斷開狀態(tài)轉移至接通狀態(tài)之后，P-MOS晶體管232以及234從接通狀態(tài)轉移至斷開狀態(tài)。在段電源部22中，通過各晶體管按上述順序進行接通斷開，產生P-MOS晶體管231以及232同時成為接通狀態(tài)的期間，產生貫通電流。并且，產生P-MOS晶體管233以及234同時成為接通狀態(tài)的期間，產生貫通電流。
[0096]另一方面，若I幀期間Tf結束，則公用反轉信號pol_c的信號電平從低電平轉變?yōu)楦唠娖?，并且段反轉信號?01_8的信號電平從高電平轉變?yōu)榈碗娖健?br>[0097]在圖6所示的例子中，伴隨著公用反轉信號pol_c的從低電平向高電平的轉變，電平位移器208的輸出信號S3c的信號電平從高電平轉變?yōu)榈碗娖降臅r機比反相器210的輸出信號S4c的信號電平從低電平轉變?yōu)楦唠娖降臅r機靠前。即，對于輸出信號S3c以及S4c而言，按照與由時機調整電路203設定的順序相反的順序，信號電平轉變。由此，在公用電源部21中，在P-MOS晶體管211以及213從斷開狀態(tài)轉移至接通狀態(tài)之后，P-MOS晶體管212以及214從接通狀態(tài)轉移至斷開狀態(tài)。在公用電源部21中，通過各晶體管按上述的順序進行接通斷開，產生P-MOS晶體管211以及212同時成為接通狀態(tài)的期間，產生貫通電流。并且，產生P-MOS晶體管213以及214同時成為接通狀態(tài)的期間，產生貫通電流。
[0098]引起上述的貫通電流的各晶體管的接通斷開的時機的偏差在供給至半導體裝置I的電源電壓為低電壓(例如IV以下)的情況下變顯著。在要求低電壓化的現(xiàn)狀下，完全防止上述的貫通電流的產生較困難。
[0099]圖8是表示由上述的貫通電流造成的影響的圖。如圖8所示，若I幀期間Tf的前半期間結束，在進行幀反轉的時機在段電源部22中產生上述的貫通電流，則對段電壓Vseco?Vseg49的電壓電平產生擾動，由此，有在液晶面板500中產生閃爍等異常顯示之虞。另外，若I幀期間Tf結束，在進行幀切換的時機在公用電源部21中產生上述的貫通電流，則對公用電壓Vcqmq?Vcqm2的電壓電平產生擾動，由此，有在液晶面板500中產生閃爍等異常顯不之虞。
[0100]因此，本實施方式所涉及的半導體裝置I在會產生貫通電流的幀反轉以及幀切換的時機，將公用電壓輸出部31的各公用電壓輸出端子310浮置(高阻抗)，并且將段電壓輸出部32的各段電壓輸出端子320浮置(高阻抗)。
[0101]S卩，在幀反轉以及幀切換的時機，公用電壓輸出部31的各公用電壓輸出端子310相對于輸入端311以及312這雙方為非連接，成為浮置(高阻抗)狀態(tài)，由此，高電平電壓VPC以及低電平電壓VNC的輸出停止。同樣地，在幀反轉的時機以及幀切換的時機，段電壓輸出部32的各段電壓輸出端子320相對于輸入端321以及322這雙方為非連接，成為浮置(高阻抗)狀態(tài)，由此，高電平電壓VPS以及低電平電壓VNS的輸出停止。
[0102]圖7是表示幀反轉以及幀切換的時機中的公用控制信號Som[2:0](SC0M[0]_1、SC0m[0]_1、Scqm[1]_1、Scqm[1]_1、Scqm[2]_1、Scqm[2]_1)的狀態(tài)的時間圖，與圖6所示的時間圖對應。
[0103]控制部10在公用反轉信號?01_(3的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，使供給至公用電壓輸出部31的P-MOS晶體管300PC、301PC以及302PC的柵極的公用控制信號3。(11[0]_1、5。(11[1]_1以及3。(》1[2]」的信號電平為高電平，使供給至公用電壓輸出部31的N-MOS晶體管300NC、301NC以及302NC的柵極的公用控制信號SCQm[0]_2、SCQm[1]_2以及Scom[2]_2的信號電平為低電平。由此，P-MOS晶體管300PC、301PC以及302PC和N-MOS晶體管300NC、301NC以及302NC—起為斷開狀態(tài)。由此，公用電壓輸出部31的各公用電壓輸出端子310從輸入端311以及312這雙方分開，成為浮置(高阻抗)狀態(tài)。即，在公用反轉信號pol_c的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，公用電壓VcciMQ、VcciMI以及VcciM2的輸出停止。此外，液晶面板的各像素將緊接之前所施加的電壓的電平保持一定期間，所以即使暫時使公用電壓輸出端子310成為浮置(高阻抗)狀態(tài)，也對畫質幾乎沒有影響。
[0104]像這樣，通過在幀反轉以及幀切換的時機，將公用電壓輸出部31的各公用電壓輸出端子310從輸入端311以及312這雙方分開，能夠防止在公用電源部21中產生的貫通電流的影響波及至公用電壓V0M)、VCC)M1以及VCQM2。即，根據(jù)本實施方式所涉及的半導體裝置1，能夠不伴隨為了防止貫通電流的產生自身而進行的時機調整所需要的龐大的作業(yè)工時以及成本，就抑制液晶面板500中的異常顯示的產生。
[0105]另外，通過使幀反轉以及幀切換的時機和使公用電壓輸出端子310成為浮置(高阻抗)狀態(tài)的時機與共通的時鐘信號elk同步，容易結合幀反轉以及幀切換的時機來使公用電壓輸出端子310成為浮置(高阻抗)狀態(tài)。
[0106]此外，在本實施方式中，在公用反轉信號？01_(:的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，使公用電壓輸出端子310為浮置(高阻抗)狀態(tài)，但并不限定于該方式。將使公用電壓輸出端子310成為浮置(高阻抗)狀態(tài)的期間設定成包括公用電源部21中的各晶體管的接通斷開的切換的從開始至結束為止的期間即可。如本實施方式那樣，通過在公用反轉信號pol_c的信號電平轉變的前后期間使公用電壓輸出端子310為浮置(高阻抗)狀態(tài)，能夠可靠地防止貫通電流的影響波及至公用電壓Vomk Vccimi以及Vcom2。
[0107]同樣地，控制部10在段反轉信號pol_s的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，使供給至段電壓輸出部32的P-MOS晶體管300PS、301PS、……以及349PS的柵極的段控制信號SSEG[0]_1、SSEG[1]_1、……以及SSEG[49]_1的信號電平為高電平，使供給至段電壓輸出部32的N-MOS晶體管300NS、301NS、……以及349NS的柵極的段控制信號Sseg[0]_2、Sseg[1]_2,……以及Sseg[49]_2的信號電平為低電平(未圖示)。由此，P-MOS晶體管300PS、301PS、……以及349PS和N-MOS晶體管300NS、301NS、……以及349NS—起為斷開狀態(tài)。由此，段電壓輸出部32的各段電壓輸出端子320從輸入端321以及322這雙方分開，成為浮置(高阻抗)狀態(tài)。即，在段反轉信號?01_8的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，段電壓Vsegq、Vseg1、......以及Vseg49的輸出停止。此外，液晶面板的各像素將緊接之前所施加的電壓的電平保持一定期間，所以即使暫時使段電壓輸出端子320為浮置(高阻抗)狀態(tài)，也對畫質幾乎沒有影響。。
[0108]像這樣，通過在幀反轉以及幀切換的時機，將段電壓輸出部32的各段電壓輸出端子320從輸入端321以及322這雙方分開，能夠抑制在段電源部22中產生的貫通電流的影響波及至段電壓Vsegq、Vseg1、......以及Vseg49。能夠抑制液晶面板500中的異常顯不的產生。即，
根據(jù)本實施方式所涉及的半導體裝置I，能夠不伴隨為了防止貫通電流的產生自身而進行的時機調整所需要的龐大的作業(yè)工時以及成本，就抑制液晶面板500中的異常顯示的產生。
[0109]另外，通過使幀反轉以及幀切換的時機和使段電壓輸出端子320成為浮置(高阻抗)狀態(tài)的時機與共通的時鐘信號elk同步，容易結合幀反轉以及幀切換的時機來使段電壓輸出端子320成為浮置(高阻抗)狀態(tài)。
[0110]此外，在本實施方式中，在段反轉信號pol_s的信號電平轉變的前后1/2時鐘期間(合計I時鐘期間)，使段電壓輸出端子320成為浮置(高阻抗)狀態(tài)，但并不限定于該方式。將使段電壓輸出端子320成為浮置(高阻抗)狀態(tài)的期間設定成包括段電源部22中的各晶體管的接通斷開的切換的從開始至結束為止的期間即可。如本實施方式那樣，通過在段反轉信號pol_s的信號電平轉變的前后期間使段電壓輸出端子320為浮置(高阻抗)狀態(tài)，能夠可靠地防止貫通電流的影響波及至段電壓Vsecq、Vsec1、......以及Vsec49。
[0111]綜上所述，根據(jù)本實施方式所涉及的半導體裝置I，完全防止貫通電流的產生自身較困難，但能夠抑制因貫通電流引起的異常顯示的產生。
[0112]此外，在本實施方式中，例示了半導體裝置I包括包含公用電源部21以及公用電壓輸出部31的單元和包含段電源部22以及段電壓輸出部32的單元這雙方的構成，但也可以是包括任一方單元的構成。
[0113]另外，在本實施方式中，例示了公用電壓輸出部31以及段電壓輸出部32具有多個電壓輸出端子的構成，但公用電壓輸出部31以及段電壓輸出部32具有至少I個電壓輸出端子即可。
[0114]此外，公用電源部21是本發(fā)明的第I電源部的一個例子。公用電壓輸出部31是本發(fā)明的第I輸出部的一個例子?？刂撇?0是本發(fā)明的控制部的一個例子。公用反轉信號pol_c以及段反轉信號pol_s是本發(fā)明的第I信號的一個例子。公用電源部21的輸出端241是本發(fā)明的第I電源輸出端的一個例子。公用電源部21的輸出端242是本發(fā)明的第2電源輸出端的一個例子。公用電壓輸出端子310是本發(fā)明的第I電壓輸出端子的一個例子。公用控制信號Scom[0]_1、Scqm[ 1]_1以及Scqm[2]_1是本發(fā)明的第2信號的一個例子。公用控制信號Scqm[0]_
2、50*[1]_2以及50*[2]_2是本發(fā)明的第3信號的一個例子^03晶體管30(^、301?(:以及302PC是本發(fā)明的第I輸出級開關的一個例子。N-MOS晶體管300NC、301NC以及302NC是本發(fā)明的第2輸出級開關的一個例子。
[0115]P-MOS晶體管211是本發(fā)明的第I電源開關的一個例子。P-MOS晶體管212是本發(fā)明的第2電源開關的一個例子。P-MOS晶體管213是本發(fā)明的第3電源開關的一個例子。P-MOS晶體管214是本發(fā)明的第4電源開關的一個例子。時機調整電路203、反相器201、202、210以及電平位移器208、209是本發(fā)明的切換控制部的一個例子。時機調整電路203是本發(fā)明的時機調整電路的一個例子。第I信號生成部11是本發(fā)明的第I信號生成部的一個例子。第2信號生成部12是本發(fā)明的第2信號生成部的一個例子。
[0116]段電源部22是本發(fā)明的第2電源部的一個例子。段電壓輸出部32是本發(fā)明的第2輸出部的一個例子。段電源部22的輸出端251是本發(fā)明的第3電源輸出端的一個例子。段電源部22的輸出端252是本發(fā)明的第4電源輸出端的一個例子。段電壓輸出端子320是本發(fā)明的第2電壓輸出端子的一個例子。段控制信號55￡(；[0]_1、55￡(；[1]_1、......以及Sseg[49]_1是本發(fā)明的第4信號的一個例子。段控制信號Ssec[0]_2、Ssec[1]_2、……以及SSEC[49]_2是本發(fā)明的第5的信號的一個例子。P-MOS晶體管300PS、301PS、……以及349PS是本發(fā)明的第3輸出級開關的一個例子。N-MOS晶體管300NS、301NS、……以及349NS是本發(fā)明的第4輸出級開關的一個例子。
【主權項】
1.一種半導體裝置，其中，包括:第1電源部，其具有輸出相互不同的電壓電平的電壓的第1電源輸出端以及第2電源輸 出端，根據(jù)第1信號的信號電平的切換使從所述第1電源輸出端以及所述第2電源輸出端的 各個輸出的電壓的電平分別變化；第1輸出部，其具有設置于所述第1電源輸出端與第1電壓輸出端子之間的第1輸出級開 關、以及設置于所述第2電源輸出端與所述第1電壓輸出端子之間的第2輸出級開關；以及控制部，其進行所述第1輸出級開關以及所述第2輸出級開關的接通斷開控制，以使得 所述第1輸出級開關以及所述第2輸出級開關這雙方在包括所述第1信號的信號電平的切換 時間的規(guī)定期間為斷開狀態(tài)。2.根據(jù)權利要求1所述的半導體裝置，其中，所述第1電源部包括:第1電源開關，其設置于產生第1電壓的第1電源線與所述第1電源輸出端之間；第2電源開關，其設置于產生比所述第1電壓小的第2電壓的第2電源線與所述第1電源 輸出端之間；第3電源開關，其設置于產生比所述第2電壓小的第3電壓的第3電源線與所述第2電源 輸出端之間；第4電源開關，其設置于產生比所述第3電壓小的第4電壓的第4電源線與所述第2電源 輸出端之間；以及切換控制部，其根據(jù)所述第1信號的信號電平的切換，將第1電源開關以及所述第2電源 開關中的一方切換成斷開狀態(tài)，將另一方切換成接通狀態(tài)，并且將所述第3電源開關以及所 述第4電源開關中的一方切換成斷開狀態(tài)，將另一方切換成接通狀態(tài)。3.根據(jù)權利要求2所述的半導體裝置，其中，所述切換控制部包括在不同的時機進行第1電源開關的接通斷開的切換和所述第2電 源開關的接通斷開的切換、在不同的時機進行第3電源開關的接通斷開的切換和所述第4電 源開關的接通斷開的切換的時機調整電路。4.根據(jù)權利要求2或3所述的半導體裝置，其中，所述第1輸出級開關以及所述第2輸出級開關這雙方為斷開狀態(tài)的所述規(guī)定期間包括 所述第1至第4電源開關的接通斷開的切換的從開始至結束的期間。5.根據(jù)權利要求1至4中任意一項所述的半導體裝置，其中，所述第1輸出級開關以及所述第2輸出級開關這雙方為斷開狀態(tài)的所述規(guī)定期間包括 所述第1信號的信號電平的切換時間的前后期間。6.根據(jù)權利要求1至5中任意一項所述的半導體裝置，其中，所述第1信號是與時鐘信號同步的信號，所述第1輸出級開關以及所述第2輸出級開關這雙方與所述時鐘信號同步地成為斷開 狀態(tài)，所述第1輸出級開關以及所述第2輸出級開關這雙方為斷開狀態(tài)的所述規(guī)定期間是與 所述時鐘信號的周期對應的期間。7.根據(jù)權利要求1至6中任意一項所述的半導體裝置，其中，所述控制部具有:第1信號生成部，其生成所述第1信號；以及第2信號生成部，其生成控制所述第1輸出級開關的接通斷開的第2信號以及控制所述 第2輸出級開關的接通斷開的第3信號。8.根據(jù)權利要求1至7中任意一項所述的半導體裝置，其中，所述第1輸出部具有:設置于所述第1電源輸出端與多個第1電壓輸出端子的各個之間 的多個第1輸出級開關、以及設置于所述第2電源輸出端與所述多個第1電壓輸出端子的各 個之間的多個第2輸出級開關，所述控制部進行所述多個第1輸出級開關的各個以及所述多個第2輸出級開關的各個 的接通斷開控制，以使得所述多個第1輸出級開關的各個以及所述多個第2輸出級開關的各 個在包括所述第1信號的信號電平的切換時間的規(guī)定期間為斷開狀態(tài)。9.根據(jù)權利要求1至8中任意一項所述的半導體裝置，其中，所述半導體裝置還包括:第2電源部，其具有輸出相互不同的電壓電平的電壓的第3電源輸出端以及第4電源輸 出端，根據(jù)所述第1信號的信號電平的切換使從所述第3電源輸出端以及所述第4電源輸出 端的各個輸出的電壓的電平分別變化;以及第2輸出部，其具有設置于所述第3電源輸出端與第2電壓輸出端子之間的第3輸出級開 關、以及設置于所述第4電源輸出端與所述第2電壓輸出端子之間的第4輸出級開關，所述控制部進行所述第3輸出級開關以及所述第4輸出級開關的接通斷開控制，以使得 所述第3輸出級開關以及所述第4輸出級開關這雙方在包括所述第1信號的信號電平的切換 時間的規(guī)定期間為斷開狀態(tài)。10.根據(jù)權利要求9所述的半導體裝置，其中，所述第2輸出部具有:設置于所述第3電源輸出端與多個第2電壓輸出端子的各個之間 的多個第3輸出級開關、以及設置于所述第4電源輸出端與所述多個第2電壓輸出端子的各 個之間的多個第4輸出級開關，所述控制部進行所述多個第3輸出級開關的各個以及所述多個第4輸出級開關的各個 的接通斷開控制，以使得所述多個第3輸出級開關的各個以及所述多個第4輸出級開關的各 個在包括所述第1信號的信號電平的切換時間的規(guī)定期間為斷開狀態(tài)。11.一種控制方法，是半導體裝置的控制方法，所述半導體裝置包括:電源部，其具有輸出相互不同的電壓電平的電壓的第1電源輸出端以及第2電源輸出 端，根據(jù)第1信號的信號電平的切換使從所述第1電源輸出端以及所述第2電源輸出端輸出 的電壓的電平分別變化;以及輸出部，其具有設置于所述第1電源輸出端與電壓輸出端子之間的第1輸出級開關、以 及設置于所述第2電源輸出端與所述電壓輸出端子之間的第2輸出級開關，在所述半導體裝置的控制方法中，進行所述第1輸出級開關以及所述第2輸出級開關的接通斷開控制，以使得所述第1輸 出級開關以及所述第2輸出級開關這雙方在包括所述第1信號的信號電平的切換時間的規(guī) 定期間為斷開狀態(tài)。
【文檔編號】G09G3/36GK106023911SQ201610169091
【公開日】2016年10月12日
【申請日】2016年3月23日
【發(fā)明人】山下崇
【申請人】拉碧斯半導體株式會社