移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置的制造方法
【專利摘要】本發(fā)明的實(shí)施例公開了一種移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。移位寄存器單元包括：第一輸入模塊、第一輸出模塊、第一復(fù)位模塊、第一存儲(chǔ)模塊和第二復(fù)位模塊。第一輸入模塊被配置為根據(jù)第一輸入信號(hào)向第一輸出模塊輸出第一上拉信號(hào)。第一輸出模塊被配置為根據(jù)第一上拉信號(hào)和第一時(shí)鐘信號(hào)輸出輸出信號(hào)。第一存儲(chǔ)模塊被配置為存儲(chǔ)第一上拉信號(hào)。第一復(fù)位模塊被配置為根據(jù)第一復(fù)位信號(hào)對于第一存儲(chǔ)模塊進(jìn)行復(fù)位。第二復(fù)位模塊被配置為根據(jù)第二復(fù)位信號(hào)對于第一輸出模塊的輸出進(jìn)行復(fù)位，第二復(fù)位信號(hào)被設(shè)置為在第一上拉信號(hào)和第一時(shí)鐘信號(hào)有效時(shí)有效，并且第二復(fù)位信號(hào)有效的持續(xù)時(shí)間小于第一時(shí)鐘信號(hào)有效的持續(xù)時(shí)間。
【專利說明】
移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)，尤其涉及移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示
目.0
【背景技術(shù)】
[0002]低功耗，低成本，高分辨率的液晶面板是顯示技術(shù)的熱點(diǎn)之一。采用陣列基板上柵極驅(qū)動(dòng)(Gate Driver On Array，G0A)技術(shù)可以將柵極驅(qū)動(dòng)電路集成于陣列基板，從而取代柵極驅(qū)動(dòng)芯片以降低功耗和成本。此外，在GOA電路中，可以應(yīng)用預(yù)充電技術(shù)以進(jìn)一步降低功耗，并縮短刷新時(shí)間，有利于實(shí)現(xiàn)高分辨率。然而，當(dāng)預(yù)充電技術(shù)不能與液晶面板使用的反轉(zhuǎn)方式適配時(shí)，會(huì)增大功耗并降低像素電路充電效率。
[0003]預(yù)充電技術(shù)存在改進(jìn)空間。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的實(shí)施例提供了移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。
[0005]根據(jù)本發(fā)明的第一個(gè)方面，提供了一種移位寄存器單元，包括:第一輸入模塊，第一輸入模塊與第一輸入信號(hào)端以及第一輸出模塊連接，并且被配置為根據(jù)第一輸入信號(hào)向第一輸出模塊輸出第一上拉信號(hào)。第一輸出模塊，第一輸出模塊與第一時(shí)鐘信號(hào)端連接，并且被配置為根據(jù)第一上拉信號(hào)和第一時(shí)鐘信號(hào)輸出輸出信號(hào)。第一存儲(chǔ)模塊，第一存儲(chǔ)模塊與第一輸入模塊和第一輸出模塊連接，并且被配置為存儲(chǔ)第一上拉信號(hào)。第一復(fù)位模塊，第一復(fù)位模塊與第一復(fù)位信號(hào)端以及第一存儲(chǔ)模塊連接，并且被配置為根據(jù)第一復(fù)位信號(hào)對于第一存儲(chǔ)模塊進(jìn)行復(fù)位。和第二復(fù)位模塊，第二復(fù)位模塊與第二復(fù)位信號(hào)端以及第一輸出模塊連接，并且被配置為根據(jù)第二復(fù)位信號(hào)對于第一輸出模塊的輸出進(jìn)行復(fù)位。第二復(fù)位信號(hào)被設(shè)置為在第一上拉信號(hào)和第一時(shí)鐘信號(hào)有效時(shí)有效，并且第二復(fù)位信號(hào)有效的持續(xù)時(shí)間小于第一時(shí)鐘信號(hào)有效的持續(xù)時(shí)間。
[0006]在本發(fā)明的實(shí)施例中，第二復(fù)位模塊包括第五晶體管，第五晶體管的第一極與復(fù)位電壓端連接，第五晶體管的第二極與第一輸出模塊的輸出端連接。第五晶體管的控制極與第二復(fù)位信號(hào)端連接。
[0007]在本發(fā)明的實(shí)施例中，移位寄存器單元，還包括:第二復(fù)位信號(hào)生成模塊。第二復(fù)位信號(hào)端與第二復(fù)位信號(hào)生成模塊連接。第二復(fù)位信號(hào)生成模塊包括:第二輸入模塊，第二輸入模塊與第二輸入信號(hào)端以及第二輸出模塊連接，并且被配置根據(jù)第二輸入信號(hào)向第二輸出模塊輸出第二上拉信號(hào)。第二輸出模塊，第二輸出模塊與第二時(shí)鐘信號(hào)端以及第二復(fù)位信號(hào)端連接，并且被配置為根據(jù)第二上拉信號(hào)和第二時(shí)鐘信號(hào)輸出第二復(fù)位信號(hào)。第二存儲(chǔ)模塊，第二存儲(chǔ)模塊與第二輸入模塊和第二輸出模塊連接，并且被配置為存儲(chǔ)第二上拉信號(hào)。第三復(fù)位模塊，第三復(fù)位模塊與第三復(fù)位信號(hào)端以及第二存儲(chǔ)模塊連接，并且被配置為根據(jù)第三復(fù)位信號(hào)對于第二存儲(chǔ)模塊進(jìn)行復(fù)位。和第四復(fù)位模塊，第四復(fù)位模塊與第四復(fù)位信號(hào)端以及第二輸出模塊連接，并且被配置為根據(jù)第四復(fù)位信號(hào)對于第二輸出模塊的輸出進(jìn)行復(fù)位。
[0008]在本發(fā)明的實(shí)施例中，第三復(fù)位信號(hào)端與第四復(fù)位信號(hào)端連接。
[0009]在本發(fā)明的實(shí)施例中，第二復(fù)位模塊還包括第四晶體管。第四晶體管的第一極與復(fù)位電壓端連接，第四晶體管的第二極與第一輸出模塊的輸出端連接。第四晶體管的控制極與第一復(fù)位信號(hào)端連接。
[0010]在本發(fā)明的實(shí)施例中，第一輸入模塊包括第一晶體管，第一晶體管的控制極和第一極與第一輸入信號(hào)端連接，第一晶體管的第二極與第一輸出模塊連接。第一輸出模塊包括第二晶體管，第二晶體管的控制極與第一輸入模塊連接，第二晶體管的第一極與第一時(shí)鐘信號(hào)端連接，第二晶體管的第二極是第一輸出模塊的輸出端。第一存儲(chǔ)模塊包括第一電容，第一電容的第一端與第二晶體管的控制極連接，第一電容的第二端與第二晶體管的第二極連接。第一復(fù)位模塊包括第三晶體管，第三晶體管的控制極與第一復(fù)位信號(hào)端連接，第三晶體管的第一極與復(fù)位電壓端連接，第三晶體管的第二極與第一電容的第一端連接。
[0011]在本發(fā)明的實(shí)施例中，第二輸入模塊包括第六晶體管，第六晶體管的控制極和第一極與第二輸入信號(hào)端連接，第六晶體管的第二極與第二輸出模塊連接。第二輸出模塊包括第七晶體管，第七晶體管的控制極與第二輸入模塊連接，第七晶體管的第一極與第二時(shí)鐘信號(hào)端連接，第七晶體管的第二極與第二復(fù)位信號(hào)端連接。第二存儲(chǔ)模塊包括第二電容，第二電容的第一端與第七晶體管的控制極連接，第二電容的第二端與第七晶體管的第二極連接。第三復(fù)位模塊包括第八晶體管，第八晶體管的控制極與第三復(fù)位信號(hào)端連接，第八晶體管的第一極與復(fù)位電壓端連接，第八晶體管的第二極與第二電容的第一端連接。第四復(fù)位模塊包括第九晶體管，第九晶體管的控制極與第四復(fù)位信號(hào)端連接，第九晶體管的第一極與復(fù)位電壓端連接，第九晶體管的第二極與第二電容的第二端連接。
[0012]根據(jù)本發(fā)明的第二個(gè)方面，提供了一種柵極驅(qū)動(dòng)電路，包括多個(gè)級聯(lián)的根據(jù)權(quán)利要求I的移位寄存器單元，其中，柵極驅(qū)動(dòng)電路包括M根第一時(shí)鐘信號(hào)線，依次級聯(lián)的M個(gè)移位寄存器單元為一組，M根第一時(shí)鐘信號(hào)線分別與一組移位寄存器單元中的每個(gè)的第一時(shí)鐘信號(hào)端連接。M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)相同，并且依次相差1/M個(gè)周期。第N級的移位寄存器單元的第一輸入信號(hào)端與N-X級的移位寄存器單元的第一輸出模塊的輸出端連接。第N級的移位寄存器單元的第一復(fù)位信號(hào)端與第N+Y級的移位寄存器單元的第一輸出模塊的輸出端連接，其中X = Y=M/2。
[0013]在本發(fā)明的實(shí)施例中，第二復(fù)位模塊包括第五晶體管，第五晶體管的第一極與復(fù)位電壓端連接，第五晶體管的第二極與第一輸出模塊的輸出端連接。第五晶體管的控制極與第二復(fù)位信號(hào)端連接。
[0014]在本發(fā)明的實(shí)施例中，第N級的移位寄存器單元的第二復(fù)位信號(hào)端與第N+Z級的移位寄存器單元的第一輸出模塊的輸出端連接。
[0015]在本發(fā)明的實(shí)施例中，m = 6，X = 3，Y = 3，Z = 1。
[0016]在本發(fā)明的實(shí)施例中，移位寄存器單元還包括:第二復(fù)位信號(hào)生成模塊。第二復(fù)位信號(hào)生成模塊包括:第二輸入模塊，第二輸入模塊與第二輸入信號(hào)端以及第二輸出模塊連接，并且被配置根據(jù)第二輸入信號(hào)向第二輸出模塊輸出第二上拉信號(hào)。第二輸出模塊，第二輸出模塊與第二時(shí)鐘信號(hào)端以及第二復(fù)位信號(hào)端連接，并且被配置為根據(jù)第二上拉信號(hào)和第二時(shí)鐘信號(hào)輸出第二復(fù)位信號(hào)。第二存儲(chǔ)模塊，第二存儲(chǔ)模塊與第二輸入模塊和第二輸出模塊連接，并且被配置為存儲(chǔ)第二上拉信號(hào)。第三復(fù)位模塊，第三復(fù)位模塊與第三復(fù)位信號(hào)端以及第二存儲(chǔ)模塊連接，并且被配置為根據(jù)第三復(fù)位信號(hào)對于第二存儲(chǔ)模塊進(jìn)行復(fù)位。和第四復(fù)位模塊，第四復(fù)位模塊與第四復(fù)位信號(hào)端以及第二輸出模塊連接，并且被配置為根據(jù)第四復(fù)位信號(hào)對于第二輸出模塊的輸出進(jìn)行復(fù)位。其中，柵極驅(qū)動(dòng)電路還包括M’根第二時(shí)鐘信號(hào)線，依次級聯(lián)的M’個(gè)第二復(fù)位信號(hào)生成模塊為一組，M’根第二時(shí)鐘信號(hào)線分別與一組第二復(fù)位信號(hào)生成模塊的每個(gè)的第二時(shí)鐘信號(hào)端連接。M’根第二時(shí)鐘信號(hào)線上的第二時(shí)鐘信號(hào)相同，并且依次相差1/M’個(gè)周期。第N級的第二復(fù)位信號(hào)生成模塊的第二輸入信號(hào)端與N-X’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。第N級的第二復(fù)位信號(hào)生成模塊的第三復(fù)位信號(hào)端與第N+Y’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。第N級的第二復(fù)位信號(hào)生成模塊的第四復(fù)位信號(hào)端與第N+Z’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。
[0017]在本發(fā)明的實(shí)施例中，厘=6，父=33 = 3，^=2，父’ =1，￥’=1，2’=1。1’根第二時(shí)鐘信號(hào)線上的第二時(shí)鐘信號(hào)的頻率是M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)的頻率的3倍。
[0018]根據(jù)本發(fā)明的第三個(gè)方面，提供了一種移位寄存器單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)根據(jù)權(quán)利要求1的移位寄存器單元，包括:輸入階段，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)有效，第一復(fù)位信號(hào)無效，使得第一輸入信號(hào)被存儲(chǔ)在第一存儲(chǔ)模塊。輸出階段，在該階段中第一時(shí)鐘信號(hào)有效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)無效，第二復(fù)位信號(hào)有效，并且第二復(fù)位信號(hào)有效的持續(xù)時(shí)間小于第一時(shí)鐘信號(hào)有效的持續(xù)時(shí)間。復(fù)位階段，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)有效，使得輸出信號(hào)無效。
[0019]根據(jù)本發(fā)明的第四個(gè)方面，提供了一種陣列基板，包括上述的柵極驅(qū)動(dòng)電路。
[0020]根據(jù)本發(fā)明的第五個(gè)方面，提供了一種顯示裝置，包括上述的陣列基板。
[0021]根據(jù)本發(fā)明的實(shí)施例提供的移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置，第二復(fù)位模塊被配置為根據(jù)第二復(fù)位信號(hào)對于第一輸出模塊的輸出進(jìn)行復(fù)位，使得在輸出階段中輸出信號(hào)在有效和無效之間切換，能夠使得像素電路的預(yù)充電過程與液晶面板使用的反轉(zhuǎn)方式適配，提高充電效率。
【附圖說明】
[0022]為了更清楚地說明本發(fā)明的實(shí)施例的技術(shù)方案，下面將對實(shí)施例的附圖進(jìn)行簡要說明，應(yīng)當(dāng)知道，以下描述的附圖僅僅涉及本發(fā)明的一些實(shí)施例，而非對本發(fā)明的限制，其中:
[0023]圖1是顯示裝置中的以點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)各個(gè)像素的示意圖；
[0024]圖2是圖1中所示的一根數(shù)據(jù)線上的電壓變化過程的示意圖；
[0025]圖3是本發(fā)明的實(shí)施例提供的移位寄存器單元的示意性框圖；
[0026]圖4是本發(fā)明的實(shí)施例提供的一種移位寄存器單元的電路示意圖；
[0027]圖5是圖4所示的移位寄存器輸出信號(hào)波形示意圖；
[0028]圖6是本發(fā)明的實(shí)施例提供的另一種移位寄存器單元的電路示意圖；
[0029]圖7是包括圖4所示的移位寄存器單元的柵極驅(qū)動(dòng)電路的示意圖；
[0030]圖8是圖7所示的柵極驅(qū)動(dòng)電路的各級移位寄存器單元的輸出波形的示意圖；
[0031 ]圖9是圖7的柵極驅(qū)動(dòng)電路中的時(shí)鐘信號(hào)的示意圖；
[0032]圖10是圖7的柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法的流程示意圖；
[0033]圖11是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元相關(guān)的信號(hào)的示意圖；
[0034]圖12是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的一個(gè)仿真圖形；
[0035]圖13是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的另一個(gè)仿真圖形；
[0036]圖14是包括圖6所示的移位寄存器單元的柵極驅(qū)動(dòng)電路的示意圖；
[0037]圖15是時(shí)鐘信號(hào)線和第二時(shí)鐘信號(hào)線上的時(shí)鐘信號(hào)的示意圖；
[0038]圖16是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元相關(guān)的信號(hào)的示意圖圖；
[0039]圖17是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的示意圖；
[0040]圖18是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的一個(gè)仿真圖形。
【具體實(shí)施方式】
[0041]為了使本發(fā)明的技術(shù)方案更加清楚，下面將結(jié)合附圖，對本發(fā)明的實(shí)施例的技術(shù)方案進(jìn)行清楚、完整的描述。顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；谒枋龅谋景l(fā)明的實(shí)施例，本領(lǐng)域技術(shù)人員在無需創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，也都屬于本發(fā)明保護(hù)的范圍。
[0042]圖1是顯示裝置中的以點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)各個(gè)像素的示意圖。如圖1所示，顯示裝置中包括以m*n陣列分布的多個(gè)像素單元。像素單元設(shè)置在m條柵極掃描線G1、G2……Gm和η條數(shù)據(jù)線D1、D2……Dn的各個(gè)交叉點(diǎn)。在點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)方式中，即使是在顯示一幀圖像的期間，通過數(shù)據(jù)線施加到相鄰的像素單元的數(shù)據(jù)電壓的極性也會(huì)發(fā)生改變。
[0043]圖2是圖1中所示的一根數(shù)據(jù)線上的電壓變化過程的示意圖。如圖2所示，在顯示一幀圖像的期間，同一根數(shù)據(jù)線依次對于多行像素單元傳輸數(shù)據(jù)電壓，不同行的像素單元的數(shù)據(jù)電壓的極性不同，數(shù)據(jù)線上的電壓隨著時(shí)間不斷交替變換。
[0044]如圖2所示的示例，在其中使用了預(yù)充電技術(shù)，使得在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第N-2行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素對應(yīng)的柵極掃描線GN上就被施加了有效電平。此時(shí)，像素單元中的控制晶體管被打開，數(shù)據(jù)線上的數(shù)據(jù)電壓也能夠?qū)τ诘贜行像素預(yù)充電，對于第N行像素的預(yù)充電的數(shù)據(jù)電壓與第N行像素所需的實(shí)際充電的數(shù)據(jù)電壓極性相同，能夠提高充電效率。然而，在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第N-1行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素對應(yīng)的柵極掃描線GN上仍然被施加了有效電平。對于第N行像素的預(yù)充電的數(shù)據(jù)電壓與第N行像素所需的實(shí)際充電的數(shù)據(jù)電壓極性相反，這會(huì)對實(shí)際充電產(chǎn)生負(fù)面影響，降低了充電效率。
[0045]圖3是本發(fā)明的實(shí)施例提供的移位寄存器單元的示意性框圖。移位寄存器單元I用于驅(qū)動(dòng)圖1中所述的像素單元。移位寄存器單元I包括:第一輸入模塊2，第一輸入模塊2與第一輸入信號(hào)端以及第一輸出模塊3連接，并且被配置為根據(jù)第一輸入信號(hào)向第一輸出模塊3輸出第一上拉信號(hào)。第一輸出模塊3，第一輸出模塊3與第一時(shí)鐘信號(hào)端以及相對應(yīng)的像素單元的柵極掃描線(G1、G2……Gm中的一條)連接，并且被配置為根據(jù)第一上拉信號(hào)和第一時(shí)鐘信號(hào)，通過輸出端OUT向像素單元輸出輸出信號(hào)。第一存儲(chǔ)模塊4，第一存儲(chǔ)模塊4與第一輸入模塊2和第一輸出模塊3連接，并且被配置為存儲(chǔ)第一上拉信號(hào)。第一復(fù)位模塊5，第一復(fù)位模塊5與第一復(fù)位信號(hào)端以及第一存儲(chǔ)模塊4連接，并且被配置為根據(jù)第一復(fù)位信號(hào)對于第一存儲(chǔ)模塊4進(jìn)行復(fù)位。第二復(fù)位模塊6，第二復(fù)位模塊6與第二復(fù)位信號(hào)端以及第一輸出模塊3連接，并且被配置為根據(jù)第二復(fù)位信號(hào)對于第一輸出模塊3的輸出進(jìn)行復(fù)位，使得在輸出階段輸出信號(hào)在有效和無效之間切換。
[0046]圖4是本發(fā)明的實(shí)施例提供的一種移位寄存器單元的電路示意圖。如圖4所示，第一輸入模塊2包括第一晶體管Ml，第一晶體管Ml的控制極以及第一極與第一輸入信號(hào)端INPUT連接，第一晶體管Ml的第二極與第一輸出模塊3連接。第一晶體管Ml的第二極與第一輸出模塊3的連接點(diǎn)是第一上拉點(diǎn)PU。第一輸出模塊3包括第二晶體管M2，第二晶體管M2的控制極與第一輸入模塊2的第一晶體管Ml的第二極連接，第二晶體管M2的第一極與第一時(shí)鐘信號(hào)端CLK連接，第二晶體管M2的第二極是輸出端0UT，與像素單元連接。第一存儲(chǔ)模塊4包括第一電容C，第一電容C的第一端與第二晶體管M2的控制極連接，第一電容C的第二端與第二晶體管M2的第二極連接。第一復(fù)位模塊5包括第三晶體管Ml R，第三晶體管MlR的控制極與第一復(fù)位信號(hào)端RST_PU連接，第三晶體管MlR的第一極與復(fù)位電壓端VSS連接，第三晶體管MlR的第二極與第一電容C的第一端連接。第二復(fù)位模塊6包括第五晶體管M3R，第五晶體管M3R的第一極與復(fù)位電壓端VSS連接，第五晶體管M3R的第二極與第一輸出模塊2的輸出端OUT連接。第五晶體管M3R的控制極與第二復(fù)位信號(hào)端RST_0UT連接。
[0047]圖5是圖4所示的移位寄存器輸出信號(hào)波形示意圖。如圖5所示，在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第N-2行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素對應(yīng)的柵極掃描線GN上就被施加了有效電平。此時(shí)，像素單元中的控制晶體管被打開，數(shù)據(jù)線上的數(shù)據(jù)電壓也能夠?qū)τ诘贜行像素預(yù)充電，對于第N行像素的預(yù)充電的數(shù)據(jù)電壓與第N行像素所需的實(shí)際充電的數(shù)據(jù)電壓極性相同，能夠提高充電效率。并且，在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第N-1行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素單元對應(yīng)的移位寄存器單元的第二復(fù)位信號(hào)端RST_0UT N上的第二復(fù)位信號(hào)有效，使得第N行像素對應(yīng)的柵極掃描線GN上被施加無效電平。此時(shí)，與實(shí)際充電的數(shù)據(jù)電壓極性相反的電壓不會(huì)進(jìn)入像素單元，因此，預(yù)充電的效率得到了保證。
[0048]圖6是本發(fā)明的實(shí)施例提供的另一種移位寄存器單元的電路示意圖。如圖6所示，第二復(fù)位信號(hào)端RST_0UT與第二復(fù)位信號(hào)生成模塊連接。第二復(fù)位信號(hào)生成模塊包括:第二輸入模塊，第二輸入模塊與第二輸入信號(hào)端INPUT’以及第二輸出模塊連接，并且被配置根據(jù)第二輸入信號(hào)向第二輸出模塊輸出第二上拉信號(hào)。第二輸出模塊，第二輸出模塊與第二時(shí)鐘信號(hào)端CLK’以及第二復(fù)位信號(hào)端RST_0UT連接，并且被配置為根據(jù)第二上拉信號(hào)和第二時(shí)鐘信號(hào)輸出第二復(fù)位信號(hào)。第二存儲(chǔ)模塊，第二存儲(chǔ)模塊與第二輸入模塊和第二輸出模塊連接，并且被配置為存儲(chǔ)第二上拉信號(hào)。第三復(fù)位模塊，第三復(fù)位模塊與第三復(fù)位信號(hào)端RST_PU’以及第二存儲(chǔ)模塊連接，并且被配置為根據(jù)第三復(fù)位信號(hào)對于第二存儲(chǔ)模塊進(jìn)行復(fù)位。和第四復(fù)位模塊，第四復(fù)位模塊與第四復(fù)位信號(hào)端RST_0UT’以及第二輸出模塊連接，并且被配置為根據(jù)第四復(fù)位信號(hào)對于第二輸出模塊的輸出進(jìn)行復(fù)位。第三復(fù)位信號(hào)端可以與第四復(fù)位信號(hào)端連接。
[0049]第二輸入模塊包括第六晶體管Ml，，第六晶體管Ml，的控制極和第一極與第二輸入信號(hào)端INPUT’連接，第六晶體管Ml’的第二極與第二輸出模塊連接。第六晶體管Ml’的第二極與第二輸出模塊的連接點(diǎn)是第二上拉點(diǎn)PU’。第二輸出模塊包括第七晶體管M2’，第七晶體管M2’的控制極與第二輸入模塊連接，第七晶體管M2’的第一極與第二時(shí)鐘信號(hào)端CLK’連接，第七晶體管M2’的第二極與第二復(fù)位信號(hào)端RST_0UT連接。第二存儲(chǔ)模塊包括第二電容C’，第二電容C’的第一端與第七晶體管M2’的控制極連接，第二電容C’的第二端與第七晶體管M2’的第二極連接。第三復(fù)位模塊包括第八晶體管M4R，第八晶體管M4R的控制極與第三復(fù)位信號(hào)端RST_PU’連接，第八晶體管M4R的第一極與復(fù)位電壓端VSS連接，第八晶體管M4R的第二極與第二電容C’的第一端連接。第四復(fù)位模塊包括第九晶體管M5R，第九晶體管M5R的控制極與第四復(fù)位信號(hào)端RST_OUT’連接，第九晶體管M5R的第一極與復(fù)位電壓端VSS連接，第九晶體管M5R的第二極與第二電容C’的第二端連接。
[0050]如圖6所示，第二復(fù)位信號(hào)端RST_0UT與第二復(fù)位信號(hào)生成模塊連接，使得本級的移位寄存器單元的第二復(fù)位信號(hào)由第二復(fù)位信號(hào)生成模塊提供。
[0051]第二復(fù)位模塊還可以包括第四晶體管M2R。第四晶體管M2R的第一極與復(fù)位電壓端VSS連接，第四晶體管M2R的第二極與第一輸出模塊3的輸出端OUT連接。第四晶體管M2R的控制極與第一復(fù)位信號(hào)端RST_PU連接。如此，第一晶體管Ml、第二晶體管M2、電容C、第三晶體管M1R、第四晶體管M2R形成的電路結(jié)構(gòu)與第六晶體管Ml’、第七晶體管M2’、第二電容C’、第八晶體管M4R、第九晶體管M5R形成的第二復(fù)位信號(hào)生成模塊結(jié)構(gòu)完全相同。這樣的電路結(jié)構(gòu)易于制作及布局，并有利于信號(hào)時(shí)序的一致性。
[0052]圖7是包括圖4所示的移位寄存器單元的柵極驅(qū)動(dòng)電路的示意圖。如圖7所示，本發(fā)明的實(shí)施例還提供了柵極驅(qū)動(dòng)電路。柵極驅(qū)動(dòng)電路可以包括多個(gè)級聯(lián)的如圖4所示的移位寄存器單元I，其中，柵極驅(qū)動(dòng)電路包括M根第一時(shí)鐘信號(hào)線(CL 1、CL2、CL3、CL4、CL5、CL6)，依次級聯(lián)的 M 個(gè)移位寄存器單元 I (G0A_N-2、G0A_N-1、G0A_N、G0A_N+1、G0A_N+2、G0A_N+3)為一組，M根第一時(shí)鐘信號(hào)線分別與一組移位寄存器單元中的每個(gè)的第一時(shí)鐘信號(hào)端連接。M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)相同，并且依次相差1/M個(gè)周期。第N級的移位寄存器單元I的第一輸入信號(hào)端INPUT與N-X級的移位寄存器單元的第一輸出模塊的輸出端OUT連接。第N級的移位寄存器單元的第一復(fù)位信號(hào)端RST_PU與第N+Y級的移位寄存器單元的第一輸出模塊的輸出端OUT連接。第N級的移位寄存器單元的第二復(fù)位信號(hào)端RST_0UT與第N+Z級的移位寄存器單元的第一輸出模塊的輸出端OUT連接。其中，M，X，Y，Z的值可以根據(jù)具體需要的信號(hào)時(shí)序而調(diào)整。一般而言，為了便于控制時(shí)序，可以選擇X = Y=M/2，例如，M = 6，X =3，Y = 3，Z = 10
[0053]圖8是圖7所示的柵極驅(qū)動(dòng)電路的各級移位寄存器單元的輸出波形的示意圖。如圖8所示，在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第Ν-2行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素對應(yīng)的柵極掃描線GN上就被施加了有效電平。此時(shí)，像素單元中的控制晶體管被打開，數(shù)據(jù)線上的數(shù)據(jù)電壓也能夠?qū)τ诘贜行像素預(yù)充電，對于第N行像素的預(yù)充電的數(shù)據(jù)電壓與第N行像素所需的實(shí)際充電的數(shù)據(jù)電壓極性相同，能夠提高充電效率。并且，在數(shù)據(jù)線Dl上的數(shù)據(jù)電壓對于第N-1行的像素單元進(jìn)行實(shí)際充電時(shí)，第N行像素單元對應(yīng)的移位寄存器單元的第二復(fù)位信號(hào)端RST_0UT N上的第二復(fù)位信號(hào)有效，使得第N行像素對應(yīng)的柵極掃描線GN上被施加無效電平。此時(shí)，與實(shí)際充電的數(shù)據(jù)電壓極性相反的電壓不會(huì)進(jìn)入像素單元，因此，預(yù)充電的效率得到了保證。
[0054]圖9是圖7的柵極驅(qū)動(dòng)電路中的時(shí)鐘信號(hào)的示意圖。6根時(shí)鐘信號(hào)線上的時(shí)鐘信號(hào)相同，并且依次相差1/6個(gè)周期。每1/6個(gè)周期被稱為1H。
[0055]圖10是圖7的柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法的流程示意圖。圖11是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元相關(guān)的信號(hào)的示意圖。圖11中以第N級移位寄存器單元為例進(jìn)行了說明。
[0056]柵極驅(qū)動(dòng)方法包括:輸入階段SI，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)有效，第一復(fù)位信號(hào)無效，使得第一輸入信號(hào)被存儲(chǔ)在第一存儲(chǔ)模塊。以晶體管均為N型為例進(jìn)行說明，即時(shí)鐘信號(hào)端CLK_r^]電壓為低電平，第N-3級的移位寄存器單元的輸出0UT_N-3作為輸入信號(hào)，為在高電平和低電平之間切換的信號(hào)，第一存儲(chǔ)模塊4開始存儲(chǔ)第一上拉信號(hào)，使得第一上拉點(diǎn)PU的電壓上升。
[0057]輸出階段S2，在該階段中第一時(shí)鐘信號(hào)有效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)無效，第二復(fù)位信號(hào)在有效和無效之間切換，使得輸出信號(hào)在有效和無效之間切換。即第一時(shí)鐘信號(hào)端CLK__^電壓為高電平，第N+3級的移位寄存器單元的輸出0UT_N+3的信號(hào)作為低電平第一復(fù)位信號(hào)，第N+1級的移位寄存器單元的輸出0UT_N+1作為第二復(fù)位信號(hào)，第二復(fù)位信號(hào)的有效時(shí)間小于輸出階段持續(xù)時(shí)間的信號(hào)，這使得輸出信號(hào)在高電平和低電平之間切換。
[0058]復(fù)位階段S3，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)有效，使得輸出信號(hào)無效。即第一時(shí)鐘信號(hào)端CLK_r^]電壓為低電平，第N+3級的移位寄存器單元的輸出0UT_N+3的信號(hào)作為高電平第一復(fù)位信號(hào)，第N+1級的移位寄存器單元的輸出0UT_N+1仍然可以提供高電平的第二復(fù)位信號(hào)，這使得第一上拉信號(hào)以及輸出信號(hào)均為低電平。
[0059]圖12是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的一個(gè)仿真圖形。圖13是圖7的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的另一個(gè)仿真圖形。
[0060]如圖12和圖13所示的仿真圖形可知，柵極驅(qū)動(dòng)電路能夠很好的工作并滿足要求。在輸出階段S2，第二復(fù)位信號(hào)的有效時(shí)間小于輸出階段持續(xù)時(shí)間的信號(hào)，這使得輸出信號(hào)在高電平和低電平之間切換。第二復(fù)位信號(hào)有效時(shí)，第五晶體管M3R導(dǎo)通，此時(shí)，由于第一上拉點(diǎn)PU的電壓仍然有效，所以第二晶體管M2也導(dǎo)通。第二晶體管M2仍然對于移位寄存器單元的輸出進(jìn)行上拉，同時(shí)，第五晶體管M3R對于移位寄存器單元的輸出進(jìn)行下拉。為了盡可能的使得移位寄存器單元的輸出更接近復(fù)位電壓，可以使得第五晶體管M3R的尺寸大于第二晶體管M2，以增強(qiáng)下拉效果，第五晶體管M3R的尺寸可以是第二晶體管M2的2倍或以上。圖13中的第五晶體管M3R的尺寸大于圖12中的第五晶體管M3R的尺寸。
[0061]圖14是包括圖6所示的移位寄存器單元的柵極驅(qū)動(dòng)電路的示意圖。如圖14所示，柵極驅(qū)動(dòng)電路包括M根第一時(shí)鐘信號(hào)線(CLl、CL2、CL3、CL4、CL5、CL6)，依次級聯(lián)的M個(gè)移位寄存器單元 I (G0A_N-2、G0A_N-1、G0A_N、G0A_N+1、G0A_N+2、G0A_N+3)為一組，M根第一時(shí)鐘信號(hào)線分別與一組移位寄存器單元中的每個(gè)的第一時(shí)鐘信號(hào)端連接。M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)相同，并且依次相差1/M個(gè)周期。第N級的移位寄存器單元I的第一輸入信號(hào)端INPUT與N-X級的移位寄存器單元的第一輸出模塊的輸出端OUT連接。第N級的移位寄存器單元的第一復(fù)位信號(hào)端RST_PU與第N+Y級的移位寄存器單元的第一輸出模塊的輸出端OUT連接。
[0062]第N級的移位寄存器單元的第二復(fù)位信號(hào)端RST_0UT與第N級的第二復(fù)位信號(hào)生成模塊連接。第二復(fù)位信號(hào)生成模塊的第二輸出模塊與第二復(fù)位信號(hào)端RST_0UT連接。柵極驅(qū)動(dòng)電路還包括M’根第二時(shí)鐘信號(hào)線(clka、clkb)，依次級聯(lián)的M’個(gè)第二復(fù)位信號(hào)生成模塊(例如，36(^_~-2、36(^_~-1)為一組，1’根第二時(shí)鐘信號(hào)線((311?1、(311^)分別與一組第二復(fù)位信號(hào)生成模塊的每個(gè)的第二時(shí)鐘信號(hào)端連接。M’根第二時(shí)鐘信號(hào)線上的時(shí)鐘信號(hào)相同，并且依次相差1/M’個(gè)周期。第N級的第二復(fù)位信號(hào)生成模塊的輸入信號(hào)端與N-X’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。第N級的第二復(fù)位信號(hào)生成模塊的第三復(fù)位信號(hào)端與第N+Y’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。第N級的第二復(fù)位信號(hào)生成模塊的第四復(fù)位信號(hào)端與第N+Z’級的第二復(fù)位信號(hào)生成模塊的第二輸出模塊的輸出端連接。M’ X、V、和Z’的值可以根據(jù)具體需要的信號(hào)時(shí)序而調(diào)整。為了便于控制時(shí)序，也可以選擇乂’=￥’=1’/2。圖14中以1?1'’表示相互連接的第三復(fù)位信號(hào)端和第四復(fù)位信號(hào)端，此時(shí)Y’=Z’。
[0063]與圖7中所示的柵極驅(qū)動(dòng)電路不同，相關(guān)參數(shù)的值如下:M=6，X= 3，Y = 3，并且，Μ’= 2，X，=1，Y，=1，Z，=10
[0064]圖15是時(shí)鐘信號(hào)線和第二時(shí)鐘信號(hào)線上的時(shí)鐘信號(hào)的示意圖。Μ’根第二時(shí)鐘信號(hào)線上的第二時(shí)鐘信號(hào)的頻率是M根第一時(shí)鐘信號(hào)線上的時(shí)鐘信號(hào)的頻率的3倍。
[0065]圖16是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元相關(guān)的信號(hào)的示意圖。圖17是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的示意圖。
[0066]如圖16和17所示，在輸入階段SI，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)有效，第一復(fù)位信號(hào)無效，使得輸入信號(hào)被存儲(chǔ)在存儲(chǔ)模塊。即時(shí)鐘信號(hào)端CLK_N的電壓為低電平，第N-3級的移位寄存器單元的輸出0UT_N-3作為輸入信號(hào)，為在高電平和低電平之間切換的信號(hào)，第一存儲(chǔ)模塊4開始存儲(chǔ)上拉信號(hào)，使得上拉點(diǎn)HJ的電壓上升。
[0067]輸出階段S2，在該階段中第一時(shí)鐘信號(hào)有效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)無效，第二復(fù)位信號(hào)在有效和無效之間切換，使得輸出信號(hào)在有效和無效之間切換。即第一時(shí)鐘信號(hào)端CLK__^電壓為高電平，第N+3級的移位寄存器單元的輸出0UT_N+3的信號(hào)作為低電平的第一復(fù)位信號(hào)。
[0068]來自第二復(fù)位信號(hào)生成模塊的輸出0UT’_N的信號(hào)作為第二復(fù)位信號(hào)，其有效時(shí)間小于輸出階段持續(xù)時(shí)間的信號(hào)，這使得輸出信號(hào)在高電平和低電平之間切換。
[0069]復(fù)位階段S3，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)有效，使得輸出信號(hào)無效。即時(shí)鐘信號(hào)端CLK_r^]電壓為低電平，第N+3級的移位寄存器單元的輸出0UT_N+3的信號(hào)作為高電平第一復(fù)位信號(hào)，這使得上拉信號(hào)以及輸出信號(hào)均為低電平。
[0070]圖18是圖14的柵極驅(qū)動(dòng)電路中的移位寄存器單元的輸出信號(hào)的一個(gè)仿真圖形。如圖18所示的仿真圖形可知，柵極驅(qū)動(dòng)電路能夠很好的工作并滿足要求。
[0071]在圖14提供的柵極驅(qū)動(dòng)電路中，第二復(fù)位信號(hào)生成模塊的輸出可以被關(guān)閉或者根據(jù)不同的第二時(shí)鐘信號(hào)而調(diào)整，這可以使得該柵極驅(qū)動(dòng)電路應(yīng)用更廣泛。例如，在不使用反轉(zhuǎn)方式驅(qū)動(dòng)時(shí)，可以對第二時(shí)鐘信號(hào)線clka、clkb施加恒定的低電平，第二復(fù)位信號(hào)生成模塊的輸出將一直是低電平。
[0072]因此，該柵極驅(qū)動(dòng)電路還可以應(yīng)用于驅(qū)動(dòng)模式可變的顯示裝置，可以根據(jù)顯示裝置當(dāng)前的驅(qū)動(dòng)模式而實(shí)時(shí)改變第二復(fù)位信號(hào)的特征。此外，還可以在一級移位寄存器中包括更多個(gè)的第二復(fù)位信號(hào)生成模塊或者具有相同功能的模塊對于第二復(fù)位信號(hào)進(jìn)行更精確的控制。
[0073]本發(fā)明的實(shí)施例還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路。所述顯示裝置可以為:手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0074]需要說明的是，在上述描述中，高電平、低電平僅僅用于區(qū)分電壓是否能夠使得晶體管導(dǎo)通，并沒有限制電壓的值。例如，低電平可以是指接地的電平，也可以是負(fù)電平。此夕卜，所選擇的N型晶體管為示意性的說明，并不是對于晶體管類型的具體限制。根據(jù)本發(fā)明的原理，本領(lǐng)域技術(shù)人員能夠在不付出創(chuàng)造性勞動(dòng)的情況下，對于晶體管的類型做出適當(dāng)?shù)倪x擇和調(diào)整，這些選擇和調(diào)整也視為本發(fā)明的保護(hù)范圍。
[0075]可以理解的是，以上實(shí)施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種移位寄存器單元，包括: 第一輸入模塊，所述第一輸入模塊與第一輸入信號(hào)端以及第一輸出模塊連接，并且被配置為根據(jù)第一輸入信號(hào)向第一輸出模塊輸出第一上拉信號(hào)； 第一輸出模塊，所述第一輸出模塊與第一時(shí)鐘信號(hào)端連接，并且被配置為根據(jù)所述第一上拉信號(hào)和第一時(shí)鐘信號(hào)輸出輸出信號(hào)； 第一存儲(chǔ)模塊，所述第一存儲(chǔ)模塊與所述第一輸入模塊和所述第一輸出模塊連接，并且被配置為存儲(chǔ)所述第一上拉信號(hào)； 第一復(fù)位模塊，所述第一復(fù)位模塊與第一復(fù)位信號(hào)端以及所述第一存儲(chǔ)模塊連接，并且被配置為根據(jù)第一復(fù)位信號(hào)對于所述第一存儲(chǔ)模塊進(jìn)行復(fù)位;和 第二復(fù)位模塊，所述第二復(fù)位模塊與第二復(fù)位信號(hào)端以及所述第一輸出模塊連接，并且被配置為根據(jù)第二復(fù)位信號(hào)對于所述第一輸出模塊的輸出進(jìn)行復(fù)位； 第二復(fù)位信號(hào)被設(shè)置為在第一上拉信號(hào)和第一時(shí)鐘信號(hào)有效時(shí)有效，并且第二復(fù)位信號(hào)有效的持續(xù)時(shí)間小于第一時(shí)鐘信號(hào)有效的持續(xù)時(shí)間。2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其中， 所述第二復(fù)位模塊包括第五晶體管，所述第五晶體管的第一極與復(fù)位電壓端連接，所述第五晶體管的第二極與所述第一輸出模塊的輸出端連接;所述第五晶體管的控制極與所述第二復(fù)位信號(hào)端連接。3.根據(jù)權(quán)利要求2所述的移位寄存器單元，還包括:第二復(fù)位信號(hào)生成模塊； 所述第二復(fù)位信號(hào)端與所述第二復(fù)位信號(hào)生成模塊連接； 所述第二復(fù)位信號(hào)生成模塊包括:第二輸入模塊，所述第二輸入模塊與第二輸入信號(hào)端以及第二輸出模塊連接，并且被配置根據(jù)第二輸入信號(hào)向第二輸出模塊輸出第二上拉信號(hào)； 第二輸出模塊，所述第二輸出模塊與第二時(shí)鐘信號(hào)端以及所述第二復(fù)位信號(hào)端連接，并且被配置為根據(jù)所述第二上拉信號(hào)和第二時(shí)鐘信號(hào)輸出所述第二復(fù)位信號(hào)； 第二存儲(chǔ)模塊，所述第二存儲(chǔ)模塊與所述第二輸入模塊和所述第二輸出模塊連接，并且被配置為存儲(chǔ)所述第二上拉信號(hào)； 第三復(fù)位模塊，所述第三復(fù)位模塊與第三復(fù)位信號(hào)端以及所述第二存儲(chǔ)模塊連接，并且被配置為根據(jù)第三復(fù)位信號(hào)對于所述第二存儲(chǔ)模塊進(jìn)行復(fù)位;和 第四復(fù)位模塊，所述第四復(fù)位模塊與第四復(fù)位信號(hào)端以及所述第二輸出模塊連接，并且被配置為根據(jù)第四復(fù)位信號(hào)對于所述第二輸出模塊的輸出進(jìn)行復(fù)位。4.根據(jù)權(quán)利要求3所述的移位寄存器單元，其中， 所述第三復(fù)位信號(hào)端與所述第四復(fù)位信號(hào)端連接。5.根據(jù)權(quán)利要求2所述的移位寄存器單元，其中，所述第二復(fù)位模塊還包括第四晶體管;所述第四晶體管的第一極與復(fù)位電壓端連接，所述第四晶體管的第二極與所述第一輸出模塊的輸出端連接;所述第四晶體管的控制極與所述第一復(fù)位信號(hào)端連接。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的移位寄存器單元，其中， 所述第一輸入模塊包括第一晶體管，所述第一晶體管的控制極和第一極與第一輸入信號(hào)端連接，所述第一晶體管的第二極與所述第一輸出模塊連接； 所述第一輸出模塊包括第二晶體管，所述第二晶體管的控制極與所述第一輸入模塊連接，所述第二晶體管的第一極與第一時(shí)鐘信號(hào)端連接，所述第二晶體管的第二極是所述第一輸出模塊的輸出端； 所述第一存儲(chǔ)模塊包括第一電容，所述第一電容的第一端與所述第二晶體管的控制極連接，所述第一電容的第二端與所述第二晶體管的第二極連接； 所述第一復(fù)位模塊包括第三晶體管，所述第三晶體管的控制極與第一復(fù)位信號(hào)端連接，所述第三晶體管的第一極與復(fù)位電壓端連接，所述第三晶體管的第二極與所述第一電容的第一端連接。7.根據(jù)權(quán)利要求3至4中任一項(xiàng)所述的移位寄存器單元，其中， 所述第二輸入模塊包括第六晶體管，所述第六晶體管的控制極和第一極與第二輸入信號(hào)端連接，所述第六晶體管的第二極與所述第二輸出模塊連接； 所述第二輸出模塊包括第七晶體管，所述第七晶體管的控制極與所述第二輸入模塊連接，所述第七晶體管的第一極與第二時(shí)鐘信號(hào)端連接，所述第七晶體管的第二極與所述第二復(fù)位信號(hào)端連接； 所述第二存儲(chǔ)模塊包括第二電容，所述第二電容的第一端與所述第七晶體管的控制極連接，所述第二電容的第二端與所述第七晶體管的第二極連接； 所述第三復(fù)位模塊包括第八晶體管，所述第八晶體管的控制極與第三復(fù)位信號(hào)端連接，所述第八晶體管的第一極與復(fù)位電壓端連接，所述第八晶體管的第二極與所述第二電容的第一端連接； 所述第四復(fù)位模塊包括第九晶體管，所述第九晶體管的控制極與第四復(fù)位信號(hào)端連接，所述第九晶體管的第一極與復(fù)位電壓端連接，所述第九晶體管的第二極與所述第二電容的第二端連接。8.—種柵極驅(qū)動(dòng)電路，包括多個(gè)級聯(lián)的根據(jù)權(quán)利要求1所述的移位寄存器單元，其中，所述柵極驅(qū)動(dòng)電路包括M根第一時(shí)鐘信號(hào)線，依次級聯(lián)的M個(gè)移位寄存器單元為一組，M根第一時(shí)鐘信號(hào)線分別與一組移位寄存器單元中的每個(gè)的第一時(shí)鐘信號(hào)端連接;M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)相同，并且依次相差1/M個(gè)周期;第N級的移位寄存器單元的第一輸入信號(hào)端與N-X級的移位寄存器單元的所述第一輸出模塊的輸出端連接;第N級的移位寄存器單元的第一復(fù)位信號(hào)端與第N+Y級的移位寄存器單元的所述第一輸出模塊的輸出端連接，其中X=Y=M/2。9.根據(jù)權(quán)利要求8所述的柵極驅(qū)動(dòng)電路，其中， 所述第二復(fù)位模塊包括第五晶體管，所述第五晶體管的第一極與復(fù)位電壓端連接，所述第五晶體管的第二極與所述第一輸出模塊的輸出端連接;所述第五晶體管的控制極與第二復(fù)位信號(hào)端連接。10.根據(jù)權(quán)利要求9所述的柵極驅(qū)動(dòng)電路，其中，第N級的移位寄存器單元的第二復(fù)位信號(hào)端與第N+Z級的移位寄存器單元的所述第一輸出模塊的輸出端連接。11.根據(jù)權(quán)利要求1O所述的柵極驅(qū)動(dòng)電路，其中，]?=64 = 3，￥ = 3，2=1。12.根據(jù)權(quán)利要求9所述的柵極驅(qū)動(dòng)電路，其中， 所述移位寄存器單元還包括:第二復(fù)位信號(hào)生成模塊； 所述第二復(fù)位信號(hào)生成模塊包括:第二輸入模塊，所述第二輸入模塊與第二輸入信號(hào)端以及第二輸出模塊連接，并且被配置根據(jù)第二輸入信號(hào)向第二輸出模塊輸出第二上拉信號(hào)； 第二輸出模塊，所述第二輸出模塊與第二時(shí)鐘信號(hào)端以及所述第二復(fù)位信號(hào)端連接，并且被配置為根據(jù)所述第二上拉信號(hào)和第二時(shí)鐘信號(hào)輸出所述第二復(fù)位信號(hào)； 第二存儲(chǔ)模塊，所述第二存儲(chǔ)模塊與所述第二輸入模塊和所述第二輸出模塊連接，并且被配置為存儲(chǔ)所述第二上拉信號(hào)； 第三復(fù)位模塊，所述第三復(fù)位模塊與第三復(fù)位信號(hào)端以及所述第二存儲(chǔ)模塊連接，并且被配置為根據(jù)第三復(fù)位信號(hào)對于所述第二存儲(chǔ)模塊進(jìn)行復(fù)位;和 第四復(fù)位模塊，所述第四復(fù)位模塊與第四復(fù)位信號(hào)端以及所述第二輸出模塊連接，并且被配置為根據(jù)第四復(fù)位信號(hào)對于所述第二輸出模塊的輸出進(jìn)行復(fù)位； 其中，所述柵極驅(qū)動(dòng)電路還包括Μ’根第二時(shí)鐘信號(hào)線，依次級聯(lián)的Μ’個(gè)第二復(fù)位信號(hào)生成模塊為一組，Μ’根第二時(shí)鐘信號(hào)線分別與一組第二復(fù)位信號(hào)生成模塊的每個(gè)的第二時(shí)鐘信號(hào)端連接;Μ’根第二時(shí)鐘信號(hào)線上的第二時(shí)鐘信號(hào)相同，并且依次相差1/Μ’個(gè)周期;第N級的第二復(fù)位信號(hào)生成模塊的第二輸入信號(hào)端與Ν-Χ’級的第二復(fù)位信號(hào)生成模塊的所述第二輸出模塊的輸出端連接;第N級的第二復(fù)位信號(hào)生成模塊的第三復(fù)位信號(hào)端與第Ν+Υ’級的第二復(fù)位信號(hào)生成模塊的所述第二輸出模塊的輸出端連接;第N級的第二復(fù)位信號(hào)生成模塊的第四復(fù)位信號(hào)端與第Ν+Ζ’級的第二復(fù)位信號(hào)生成模塊的所述第二輸出模塊的輸出端連接。13.根據(jù)權(quán)利要求12所述的柵極驅(qū)動(dòng)電路，其中，Μ= 6，Χ = 3，Υ = 3，Μ’=2，Χ’ = 1，Υ’ =I，Ζ’=1;Μ’根第二時(shí)鐘信號(hào)線上的第二時(shí)鐘信號(hào)的頻率是M根第一時(shí)鐘信號(hào)線上的第一時(shí)鐘信號(hào)的頻率的3倍。14.一種移位寄存器單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)根據(jù)權(quán)利要求1所述的移位寄存器單元，包括: 輸入階段，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)有效，第一復(fù)位信號(hào)無效，使得第一輸入信號(hào)被存儲(chǔ)在所述第一存儲(chǔ)模塊； 輸出階段，在該階段中第一時(shí)鐘信號(hào)有效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)無效，第二復(fù)位信號(hào)有效，并且第二復(fù)位信號(hào)有效的持續(xù)時(shí)間小于第一時(shí)鐘信號(hào)有效的持續(xù)時(shí)間；復(fù)位階段，在該階段中第一時(shí)鐘信號(hào)無效，第一輸入信號(hào)無效，第一復(fù)位信號(hào)有效，使得輸出信號(hào)無效。15.—種陣列基板，包括根據(jù)權(quán)利要求8-13所述的柵極驅(qū)動(dòng)電路。16.—種顯示裝置，包括根據(jù)權(quán)利要求15所述的陣列基板。
【文檔編號(hào)】G11C19/28GK106023947SQ201610644850
【公開日】2016年10月12日
【申請日】2016年8月9日
【發(fā)明人】蘇秋杰
【申請人】京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司