專利名稱：驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電學領(lǐng)域用于輸出驅(qū)動電壓的驅(qū)動電路，特別是涉及一種在交變驅(qū)動電壓范圍內(nèi)輸出電壓的驅(qū)動電路。
現(xiàn)有傳統(tǒng)的液晶顯示器(LCD)包括有排列成行與列的像素(pixel)數(shù)組。各像素上顯示的影像信息，如灰色或彩色陰影，是由施加于像素之上的驅(qū)動電壓的振幅所控制。一般而言，我們是藉由致能顯示器的一行像素，并且施加驅(qū)動電壓于對應(yīng)的像素列(column)來驅(qū)動LCD。對顯示器的各行(row)像素重復(fù)此過程可以產(chǎn)生一完整的顯示影像。整個過程被定時地重復(fù)以更新所顯示的影像。
根據(jù)液晶顯示器LCD的電流設(shè)計，較好的是將一相對較大的電壓范圍內(nèi)(如0-12V)的驅(qū)動電壓施加于各像素上。理論上，為了令金氧半導(dǎo)體場效晶體管(MOSFET)構(gòu)成的驅(qū)動電路可以輸出涵蓋該范圍的驅(qū)動電壓，單獨的晶體管需被設(shè)計成可以容許最大輸出電壓，如12V。此舉將使各個晶體管為了因應(yīng)工作中突發(fā)的輸出電提供大的容許度，而導(dǎo)致晶體管實體變大。其次不利的是，這些大尺寸的晶體管將使其整合而成的電路系統(tǒng)占據(jù)更大的實體空間。如此額外的空間一般意味著LCD驅(qū)動電路成本與尺寸增大。
一種解決之道，是通過限制驅(qū)動電路中各單個晶體管所遭遇的電壓范圍，而設(shè)計成容許全范圍驅(qū)動電壓的MOSFET。此方法的一種實現(xiàn)方式是將驅(qū)動晶體管的閘極氧化物上的施加電壓限制在閘極氧化物崩潰電壓以下。更為甚者，令各個驅(qū)動晶體管藉由選擇固定電壓施加于其閘極上以達成令閘極電壓小于閘極氧化物崩潰電壓的效果。然而，為了在具有大電壓范圍的驅(qū)動電路中實現(xiàn)此設(shè)計，必須將所需的驅(qū)動電壓范圍分成至少兩個部分，并且至少需要有兩個MOSFET對應(yīng)地與此兩部分連接。
在某些LCD應(yīng)用中，較好的方法是將振幅大小為在電壓范圍內(nèi)的交變驅(qū)動電壓施加于各別像素上。實施電壓振幅的交變?yōu)橛靡蕴嵘@示影像的品質(zhì)。該交變的電壓振幅是將高、低電壓范圍內(nèi)的電壓分別施加于各顯示周期中同一行的兩個相鄰像素上。同時，該高、低電壓范圍的交變電壓亦可分別被施加于各顯示周期中行與列方向任意的兩個像素上。
在現(xiàn)有傳統(tǒng)的實施方式中，必須通過多任務(wù)電路系統(tǒng)使所需的驅(qū)動電壓與各像素耦合。該多任務(wù)電路系統(tǒng)將增加電路的復(fù)雜程度并且減慢LCD的工作速度。再者，現(xiàn)有傳統(tǒng)實施方式中，通過一多任務(wù)以交替地在一對數(shù)字-模擬轉(zhuǎn)換器(DAC)的輸出高低范圍電壓的輸出端間進行選擇切換，以達到供應(yīng)至一對LCD列(column)的效果，此更將導(dǎo)致DAC與LCD列之間形成不等信號路徑長度，將進一步限制LCD驅(qū)動電路的工作速度。
由此可見，上述現(xiàn)有的驅(qū)動電路仍存在有諸多缺陷，而丞待加以改進。有鑒于上述現(xiàn)有驅(qū)動電路存在的缺陷，本發(fā)明人基于豐富的實務(wù)經(jīng)驗及專業(yè)知識，積極加以研究創(chuàng)新，經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出本發(fā)明。
因此，本發(fā)明驅(qū)動電路所指的是一種可消除由先前現(xiàn)有技術(shù)的限制與缺點所引起的一項或多項問題的驅(qū)動電路。
以下的描述指出了本發(fā)明的其它特性與優(yōu)點，其中一部分可從描述中清楚地理解，或者可通過本發(fā)明的實施例來認知。本發(fā)明的目的與其它優(yōu)點可以通過書面描述與申請專利范圍以及附圖中特別指出的方法與裝置來實現(xiàn)。
本發(fā)明的主要目的在于，為了達成上述這些以及其它的優(yōu)點，并且根據(jù)所實施與詳細描述的本發(fā)明的用途，而提供一種用于從數(shù)字-模擬轉(zhuǎn)換器的數(shù)組中輸出驅(qū)動信號至一輸出端數(shù)組的驅(qū)動電路，使該驅(qū)動電路包括第一與第二輸出端；一用于輸出第一電壓范圍內(nèi)的模擬電壓的第一數(shù)字-模擬轉(zhuǎn)換器(DAC)；一用于輸出一第二電壓范圍內(nèi)的模擬電壓的第二DAC；以及一用于輸出該第二電壓范圍內(nèi)的一第三電壓的第三DAC。該第一與第二輸出端為耦合，以在一第一時間周期內(nèi)分別接收來自該第一DAC的一第一模擬電壓與來自該第二DAC的一第二模擬電壓，并且該第一與第二輸出端為耦合，以在一第二時間周期內(nèi)分別接收來自該第三DAC的一第三模擬電壓與來自該第一DAC的一第四模擬電壓。
本發(fā)明的次一目的在于，依據(jù)本發(fā)明，提供一種用于從一數(shù)字-模擬轉(zhuǎn)換器(DAC)數(shù)組輸出一在高電壓范圍與低電壓范圍交替變化的驅(qū)動信號數(shù)組至一輸出端數(shù)組的方法，使該輸出端數(shù)組至少包括第一與第二輸出端。該方法包括界定連續(xù)交替變化的第一與第二時間周期；在該第一時間周期內(nèi)從該DAC數(shù)組的一第一DAC輸出一第一電壓范圍內(nèi)的一第一模擬電壓至該第一輸出端；在該第一時間周期內(nèi)從該DAC數(shù)組的一第二DAC中輸出一第二電壓范圍內(nèi)的一第二模擬電壓至該第二輸出端；在該第二時間周期內(nèi)從該DAC數(shù)組的一第三DAC中輸出該第二電壓范圍內(nèi)的一第三模擬電壓至該第一輸出端；以及在該第二時間周期內(nèi)從該第一DAC輸出該第一電壓范圍內(nèi)的一第四模擬電壓至該第二輸出端。
本發(fā)明的另一目的在于，依據(jù)本發(fā)明，提供一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，使其包括一用于接收該數(shù)字輸入值及提供譯碼位的譯碼器；第一與第二組邏輯閘，為相互連接以接收一第一輸入端上的譯碼位；一第一組輸出晶體管，各晶體管具有受控于該第一組邏輯閘其一輸出的導(dǎo)通狀態(tài)；一第二組輸出晶體管，各晶體管具有受控于該第二組邏輯閘其一輸出的導(dǎo)通狀態(tài)；一反相器，用以在其輸入端上接收一外部施加的二進制信號并且在其輸出端上提供二進制信號的反相；該第一組邏輯閘為在一第二輸入端接收該反相器的輸出；該第二組邏輯閘為在一第二輸入端上接收該二進制信號；一模擬電壓節(jié)點數(shù)組；一第一輸出端；一第二輸出端；該第一組輸出晶體管的各個晶體管是連接在該第一輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；該第二組輸出晶體管的各個晶體管是連接在該第二輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；一第一分流晶體管，是連接在一用于接收一第一電源供應(yīng)電壓的第一節(jié)點與該第一輸出端之間，并且具有一受控于反相器輸出的導(dǎo)通狀態(tài)；及一第二分流晶體管，是連接在該第一節(jié)點與該第二輸出端之間，并且具有一受控于二進制信號的導(dǎo)通狀態(tài)。
本發(fā)明的再一目的在于，依據(jù)本發(fā)明，提供一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，使其包括一用于接收該數(shù)字輸入值并且提供譯碼位的譯碼器；一組輸出晶體管，各晶體管具有受譯碼位中不同位所控制的一導(dǎo)通狀態(tài)；一模擬電壓節(jié)點數(shù)組；一選擇電路，具有第一與第二輸入端以及第一與第二輸出端，該選擇電路為接收一數(shù)字控制信號，該選擇器電路根據(jù)數(shù)字信號是否具有一第一或第二值而分別在該第一與第二輸出端上提供該第一與第二輸入端或該第二與第一輸入端上的電壓；該組輸出晶體管的各晶體管是連接在該第一輸入端與該模擬電壓節(jié)點數(shù)組之間；及該第二輸入端是耦合到代表一止通電壓的另一節(jié)點上。
本發(fā)明的還一目的在于，依據(jù)本發(fā)明，提供一種由一數(shù)字-模擬轉(zhuǎn)換器(DAC)數(shù)組輸出一交變高、低范圍驅(qū)動信號數(shù)組至一輸出端數(shù)組的方法。
本發(fā)明的還一目的在于，依據(jù)本發(fā)明，提供一種用于輸出在高、低電壓范圍的交變型驅(qū)動信號的方法。
本發(fā)明的還一目的在于，依據(jù)本發(fā)明，提供一種用于交替地輸出第一與第二驅(qū)動電壓的方法。
本發(fā)明的還一目的在于，依據(jù)本發(fā)明，提供一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器。
本發(fā)明的目的是由以下技術(shù)方案實現(xiàn)的。依據(jù)本發(fā)明提出的一種由一數(shù)字-模擬轉(zhuǎn)換器數(shù)組輸出驅(qū)動信號至一輸出端數(shù)組的驅(qū)動電路，其特征在于其包括第一與第二輸出端；一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第一電壓范圍的模擬電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第二電壓范圍的模擬電壓；一第三數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一處于該第二電壓范圍的模擬電壓；其中該第一與第二輸出端，分別在一第一時間周期內(nèi)接收來自該第一DAC的一第一模擬電壓以及一來自該第二DAC的一第二模擬電壓，及該第一與第二輸出端，分別在一第二時間周期內(nèi)接收來自該第三DAC的一第三模擬電壓以及一來自該第一DAC的一第四模擬電壓。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的驅(qū)動電路，其更包括一第一閘門電路，為耦合在該第一DAC與該第一輸出端之間，該第一閘門電路通過一第一傳導(dǎo)信道而連接到該第一DAC；及一第二閘門電路，為耦合在該第一DAC與該第二輸出端之間，該第二閘門電路是通過一第二傳導(dǎo)信道連接到該第一DAC。
前述的驅(qū)動電路，其中所述的第一傳導(dǎo)信道與第二傳導(dǎo)信道具有大致相同的路徑長度。
前述的驅(qū)動電路，其中該第一DAC在該第一時間周期內(nèi)，通過該第一閘門電路在該第一傳導(dǎo)信道上輸出該第一模擬電壓；及該第一DAC在該第二時間周期內(nèi)，通過該第二閘門電路在該第二傳導(dǎo)信道上輸出該第四模擬電壓。
前述的驅(qū)動電路，其中所述的第一DAC在該第一時間周期內(nèi)，在該第二傳導(dǎo)信道上輸出一止通模擬電壓，并且在該第二時間周期內(nèi)，在該第一傳導(dǎo)信道上輸出一止通模擬電壓。
前述的驅(qū)動電路，其中所述的第一DAC在一時間周期內(nèi)依據(jù)變換信號，在該第一傳導(dǎo)信道上輸出一通行模擬電壓及在該第二傳導(dǎo)信道處輸出一止通電壓，在另一時間周期內(nèi)，在該第一傳導(dǎo)信道上輸出一止通模擬電壓及在該第二傳導(dǎo)信道上輸出一通行電壓。
前述的驅(qū)動電路，其中所述的第一閘門電路包括一第一MOS晶體管；所述的第二閘門電路包括一第二MOS晶體管。
前述的驅(qū)動電路，其中所述的第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當?shù)谝籇AC輸出一止通電壓時，該第一MOS晶體管為截止。
前述的驅(qū)動電路，其中所述的第一與第二MOS晶體管皆為PMOS晶體管；所述的第一電壓范圍為高于該第二電壓范圍。
前述的驅(qū)動電路，其中所述的第一MOS晶體管與第二MOS晶體管皆為NMOS晶體管；所述的第一電壓范圍為低于該第二電壓范圍。
前述的驅(qū)動電路，其中所述的輸出端適于連接及驅(qū)動一液晶顯示像素數(shù)組。
前述的驅(qū)動電路，其中所述的輸出端適于連接及驅(qū)動一液晶顯示列(column)的數(shù)組。
前述的驅(qū)動電路，其中所述的第一時間周期與該第二時間周期為在驅(qū)動電路工作期間為呈交替變化。
前述的驅(qū)動電路，其中所述的第一時間周期與該第二時間周期，為根據(jù)施加至該DAC數(shù)組的變換信號而連續(xù)交替變化。
本發(fā)明的目的還由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種回應(yīng)一變換信號而由一數(shù)字-模擬轉(zhuǎn)換器數(shù)組輸出信號至一輸出端數(shù)組的驅(qū)動電路，其特征在于其包括一第一輸出端；一第二輸出端；一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第一電壓范圍內(nèi)的模擬電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第二電壓范圍的模擬電壓；一第三數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一處于該第二電壓范圍的模擬電壓；一第一閘門電路，耦合在該第一DAC與該第一輸出端之間；及一第二閘門電路，耦合在該第一DAC與該第二輸出端之間；其中該第一閘門電路是經(jīng)由一第一傳導(dǎo)信道連接至該第一DAC，該第二閘門電路是經(jīng)由一第二傳導(dǎo)信道連接至該第一DAC；回應(yīng)于處于第一狀態(tài)下的該變換信號，該第一DAC輸出一第一模擬電壓至該第一輸出端，而該第二DAC輸出一第二模擬電壓至該第二輸出端，及回應(yīng)于處于第二狀態(tài)下的該變換信號，該第一DAC輸出一第三模擬電壓至該第一輸出端，而該第一DAC輸出一第四模擬電壓至該第二輸出端。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的驅(qū)動電路，其中所述的第一傳導(dǎo)信道與第二傳導(dǎo)信道對該第一閘門電路至該第一DAC之間的距離以及該第二閘門電路至該第二DAC之間的距離為約呈相同的路徑長度。
前述的驅(qū)動電路，其中回應(yīng)于一處于第一狀態(tài)的變換信號，該第一DAC通過該第一閘門電路，在該第一傳導(dǎo)信道上輸出該第一模擬電壓，及在該第二傳導(dǎo)信道上輸出一止通模擬電壓；及回應(yīng)于一處于第二狀態(tài)的變換信號，該第一DAC通過該第二閘門電路，在該第二傳導(dǎo)信道上輸出該第四模擬電壓，及在該第一傳導(dǎo)信道上輸出一止通模擬電壓。
本發(fā)明的目的又由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種由一數(shù)字-模擬轉(zhuǎn)換器(DAC)數(shù)組輸出一交變高、低范圍驅(qū)動信號數(shù)組至一輸出端數(shù)組的方法，其特征在于該輸出端數(shù)組包括至少第一與第二輸出端，該方法包括界定連續(xù)交變的第一與第二時間周期；在該第一時間周期，自該DAC數(shù)組的一第一DAC輸出一第一電壓范圍的一第一模擬電壓至第一輸出端；在該第一時間周期，自該DAC數(shù)組的一第二DAC輸出一第二電壓范圍的一第二模擬電壓至該第二輸出端；在該第二時間周期，自該DAC數(shù)組的一第三DAC輸出一第二電壓范圍的一第三模擬電壓至該第一輸出端；及在該第二時間周期，自該第一DAC輸出第一電壓范圍的一第四模擬電壓至該第二輸出端。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的方法，該方法更包括在該第二時間周期，自該第二DAC輸出第二電壓范圍內(nèi)的一第五模擬電壓至一第三輸出端。
前述的方法，該方法更包括在該第一時間周期內(nèi)，由該第一DAC的一第一信道輸出該第一模擬電壓至該第一輸出端，及由該第二DAC的一第一信道輸出該第二模擬電壓至該第二輸出端；及在該第二時間周期內(nèi)，由該第三DAC的一第二信道輸出該第三模擬電壓至該第一輸出端，及由該第一DAC的一第二信道輸出該第四模擬電壓至該第二輸出端。
前述的方法，該方法更包括在該DAC數(shù)組與該輸出端數(shù)組之間設(shè)置一閘門電路數(shù)組；在該第一時間周期內(nèi)，自該第一DAC輸出一止通模擬電壓至該第二輸出端；及在該第二時間周期內(nèi)，自該第一DAC輸出一止通模擬電壓至該第一輸出端。
本發(fā)明的目的再由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種用于輸出在高、低電壓范圍的交變型驅(qū)動信號的驅(qū)動電路，其特征在于其包括一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收代表低電壓范圍的一第一數(shù)字輸入值或代表一止通電壓的一第一數(shù)字止通值；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收代表高電壓范圍的一第二數(shù)字輸入值或代表一止通電壓的一第二數(shù)字止通值；一輸出端；一第一MOS晶體管，耦合在該第一DAC的一模擬輸出端與該輸出端之間，該第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當該第一DAC輸出止通電壓時，該第一MOS晶體管為截止；及一第二MOS晶體管，耦合在該第二DAC的一模擬輸出端與該輸出端之間，該第二MOS晶體管的閘極為耦合及接收一第二預(yù)定電壓，當該第二DAC輸出止通電壓時，該第二MOS晶體管為截止；其中在一第一工作周期，該第一DAC接收該第一數(shù)字輸入值且該第二DAC接收該數(shù)字止通電壓，在一第二工作周期內(nèi)，該第一DAC接收該數(shù)字止通電壓且該第二DAC接收該第二數(shù)字值，因此驅(qū)動電路在第一工作周期與第二工作周期內(nèi)，在輸出端上分別輸出一低電壓范圍的模擬電壓與一高電壓范圍內(nèi)的模擬電壓。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的驅(qū)動電路，其中所述的低電壓范圍是從一高電壓V1至一低電壓V2，及該高電壓范圍是從一高電壓V3至一低電壓V4。
前述的驅(qū)動電路，其中第一MOS晶體管具有一第一臨界電壓VT1，當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出具有V1-VT1的振幅或更高時，該第一MOS晶體管概為截止；及該第二MOS晶體管具有一第二臨界電壓VT2，當?shù)诙?shù)字一模擬轉(zhuǎn)換器輸出具有V4+|VT2|的振幅或更低時，該第二MOS晶體管概為截止。
前述的驅(qū)動電路，其中當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出約為V1-VT1時，該第一MOS晶體管概為截止；及當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出約為V4+|VT2|時，該第二MOS晶體管概為截止。
前述的驅(qū)動電路，其中所述的第一MOS晶體管為一NMOS晶體管，且該第二MOS晶體管為一PMOS晶體管。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓為V1，且該第二預(yù)定電壓為V4。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓概為等于該第二預(yù)定電壓。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1-VT1至V1+VT1的范圍內(nèi)，該第二預(yù)定電壓是在V4-|VT2|至V4+|VT2|的范圍內(nèi)，其中VT1與VT2分別為該第一與第二MOS晶體管的臨界電壓。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1±0.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±0.5V的范圍內(nèi)。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1±1.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±1.5V的范圍內(nèi)。
本發(fā)明的目的還由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種交變地輸出第一與第二驅(qū)動電壓的驅(qū)動電路，其特征在于其包括一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，供接收對應(yīng)于一低電壓范圍的一第一數(shù)字值并且可回應(yīng)于一變換信號以及具有一第一輸出端，此第一DAC根據(jù)變換信號為一第一值或第二值，而分別在該第一輸出端上輸出一對應(yīng)該第一數(shù)位值的第一模擬電壓或一第一止通電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收對應(yīng)于一高電壓范圍的一第二數(shù)字值并且可回應(yīng)于一變換信號以及具有一第二輸出端，此第二DAC根據(jù)該變換信號為該第二值或該第一值，而分別在該第二輸出端上輸出一對應(yīng)該第二數(shù)位值的第二模擬電壓或一第二止通電壓；一輸出電路，包括一輸出端；一第一MOS晶體管，具有一第一輸入端及一連接至輸出端點的輸出端，該第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當該第一止通電壓施加于該第一輸入端時，該第一MOS晶體管為截止；及一第二MOS晶體管，具有一第二輸入端及連接至輸出端點的輸出端，該第二MOS晶體管的閘極為耦合及接收一第二預(yù)定電壓，當該第二止通電壓施加于該第二輸入端時，該第二MOS晶體管為截止；及該第一輸入端是連接到該第一DAC的第一輸出端，該第二輸入端是連接到該第二DAC的第二輸出端；其中當該第一DAC接收該第一數(shù)字值以及該第二DAC接收該第二數(shù)字值時，該第一MOS晶體管著該變換信號分別在第一值與第二值之間切換，而交替地導(dǎo)通該第一模擬電壓，或回應(yīng)于該第一止通電壓而截止；且該第二MOS晶體管著該變換信號分別在第二值與第一值之間切換，而交替地導(dǎo)通該第二模擬電壓，或回應(yīng)于該第二止通電壓而截止，因此輸出電路交替地在該輸出端上提供第一模擬電壓與第二模擬電壓。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的驅(qū)動電路，其中所述的低電壓范圍是從一高電壓V1至一低電壓V2，該高電壓范圍是從一高電壓V3至一低電壓V4。
前述的驅(qū)動電路，其中第一MOS晶體管具有一第一臨界電壓VT1，當該第一數(shù)字-模擬轉(zhuǎn)換器輸出具有V1-VT1的振幅或更高時，該第一MOS晶體管概為截止；及第二MOS晶體管具有一第二臨界電壓VT2，當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出具有V4+|VT2|的振幅或更低時，該第二MOS晶體管概為截止。
前述的驅(qū)動電路，其中當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出具有近似等于V1-VT1的振幅時，該第一MOS晶體管概為截止；及當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出具有近似等于V4+|VT2|的振幅時，該第二MOS晶體管概為截止。
前述的驅(qū)動電路，其中所述的第一MOS晶體管為一NMOS晶體管，且該第二MOS晶體管為一PMOS晶體管。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓為V1，且該第二預(yù)定電壓為V4。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓概為等于該第二預(yù)定電壓。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1-VT1至V1+VT1的范圍內(nèi)，該第二預(yù)定電壓是在V4-|VT2|至V4+|VT2|的范圍內(nèi)，其中VT1與VT2分別為該第一與第二MOS晶體管的臨界電壓。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1±0.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±0.5V的范圍內(nèi)。
前述的驅(qū)動電路，其中所述的第一預(yù)定電壓是在V1±1.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±1.5V的范圍內(nèi)。
本發(fā)明的目的還由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種用于輸出在高、低電壓范圍的交變型驅(qū)動信號的方法，其特征在于其包括在一第一工作周期中，在一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一第一數(shù)字輸入值并且回應(yīng)地輸出一低電壓范圍的模擬電壓，在一第二工作周期中，在該第一DAC處接收一第一數(shù)字止通值并且回應(yīng)地輸出一第一模擬止通電壓；在該第二工作周期中，在一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一第二數(shù)字輸入值并且回應(yīng)地輸出一高電壓范圍內(nèi)的模擬電壓，在該第一工作周期中，在該第二DAC處接收一第二數(shù)字止通值并且回應(yīng)地輸出一第二模擬止通電壓；施加一第一預(yù)定電壓至一第一MOS晶體管的閘極，當該第一DAC輸出該第一止通電壓時，該第一MOS晶體管為截止，當該第一DAC輸出該低電壓范圍的模擬電壓時，該第一MOS晶體管導(dǎo)通而傳遞該低電壓范圍的該類比電壓；施加一第二預(yù)定電壓至該第二MOS晶體管的閘極，當該第二DAC輸出該第二止通電壓時，該第二MOS晶體管為截止，當該第二DAC輸出該高電壓范圍的模擬電壓時，該第二MOS晶體管導(dǎo)通而傳遞該高電壓范圍的該類比電壓；在輪替的該第一工作周期與第二工作周期中，在該第一與第二MOS晶體管所連接的一輸出端上，分提供低電壓范圍與高電壓范圍的模擬電壓。
依據(jù)本發(fā)明提出的一種用于交替地輸出第一與第二驅(qū)動電壓的方法，其特征在于其包括在第一與第二值之間交替方式輸出一變換信號；在一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一對應(yīng)于一低電壓范圍的一第一數(shù)字值；根據(jù)該變換信號為第一或第二值的狀態(tài)，分別在該第一DAC的第一與第二輸出端上或該第二與第一輸出端上輸出一對應(yīng)于該第一數(shù)位值的第一模擬電壓與一第一止通電壓，在一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收對應(yīng)于一高電壓范圍的一第二數(shù)字值；根據(jù)該變換信號為第一或第二值的狀態(tài)，分別在該第二DAC的第一與第二輸出端上或該第二與第一輸出端上輸出一對應(yīng)于該第二數(shù)位值的第二模擬電壓與一第二止通電壓；當該變換信號分別在第二與第一值之間切換時，通過一第一MOS晶體管交替地導(dǎo)通該第一模擬電壓，及令該第一MOS晶體管回應(yīng)于該第一止通電壓而截止；當該變換信號分別在第一與第二值之間切換時，通過一第二MOS晶體管交替地導(dǎo)通該第二模擬電壓，及令該第二MOS晶體管回應(yīng)于該第二止通電壓而截止；及交替地在一輸出端上提供該第一與該第二模擬電壓。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的方法，該方法更包括施加一第一預(yù)定電壓至該第一MOS晶體管的閘極，當該第一DAC輸出該第一止通電壓時，該第一MOS晶體管為截止；及施加一第二預(yù)定電壓至該第二MOS晶體管的閘極，當該第二DAC輸出該第二止通電壓時，該第二MOS晶體管為截止。
本發(fā)明的目的還由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其包括一譯碼器，用于接收該數(shù)字輸入值及提供譯碼位；第一與第二組邏輯閘，分別連接及接收一第一輸入端上的譯碼位；一第一組輸出晶體管，各晶體管具有由該第一組邏輯閘的其一輸出所控制的導(dǎo)通狀態(tài)；一第二組輸出晶體管，各晶體管具有由該第二組邏輯閘的其一輸出所控制的導(dǎo)通狀態(tài)；一反相器，在其輸入端連接及接收一外來的二進制信號，及在其輸出端上提供反相的二進制信號；該第一組邏輯閘是連接及接收該反相器的輸出；該第二組邏輯閘是在一第二輸入端上連接及接收該二進制信號；一模擬電壓節(jié)點數(shù)組；一第一輸出端；一第二輸出端；該第一組輸出晶體管的各個晶體管是連接在該第一輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；該第二組輸出晶體管的各個晶體管是連接在該第二輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；一第一分流晶體管，是連接在一用于接收一第一電源電源的第一節(jié)點與該第一輸出端之間，并且具有一受反相器輸出所控制的導(dǎo)通狀態(tài)；及一第二分流晶體管，是連接在該第一節(jié)點與該第二輸出端之間，并且具有一受二進制信號所控制的導(dǎo)通狀態(tài)。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的數(shù)字-模擬轉(zhuǎn)換器，其更包括復(fù)數(shù)個電阻，是串聯(lián)連接在分別用于接收第一電源電壓與第二電源電壓的第一節(jié)點與第二節(jié)點之間，因此該復(fù)數(shù)個電阻形成一包括該模擬電壓節(jié)點數(shù)組的分壓器。
前述的數(shù)字-模擬轉(zhuǎn)換器，其中所述的等邏輯閘為NOR閘。
本發(fā)明的目的還由以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其包括一譯碼器，用于接收該數(shù)字輸入值并且提供譯碼位；一組輸出晶體管，各晶體管具有受譯碼位中不同位所控制的一導(dǎo)通狀態(tài)；一模擬電壓節(jié)點數(shù)組；一選擇電路，具有第一與第二輸入端以及第一與第二輸出端，該選擇電路是連接及接收一數(shù)字控制信號，該選擇器電路根據(jù)數(shù)字信號是一第一或第二值而分別在該第一與第二輸出端上提供該第一與第二輸入端或該第二與第一輸入端上的電壓；該組輸出晶體管的各晶體管是連接在該第一輸入端與該模擬電壓節(jié)點數(shù)組之間；及該第二輸入端是耦合到對應(yīng)于一止通電壓的另一節(jié)點。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。前述的數(shù)字-模擬轉(zhuǎn)換器，其更包括復(fù)數(shù)個電阻，是串聯(lián)連接在分別用于接收第一與第二電源電壓的第一與第二節(jié)點之間，因此該復(fù)數(shù)個電阻形成一包括該模擬電壓節(jié)點數(shù)組的分壓器。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和積極效果。由以上技術(shù)方案可知，本發(fā)明提供了一種用于從數(shù)字-模擬轉(zhuǎn)換器的數(shù)組中輸出驅(qū)動信號至一輸出端數(shù)組的驅(qū)動電路，該驅(qū)動電路包括第一與第二輸出端；一用于輸出第一電壓范圍內(nèi)的模擬電壓的第一數(shù)字-模擬轉(zhuǎn)換器(DAC)；一用于輸出一第二電壓范圍內(nèi)的模擬電壓的第二DAC；以及一用于輸出該第二電壓范圍內(nèi)的一第三電壓的第三DAC。該第一與第二輸出端為耦合，以在一第一時間周期內(nèi)分別接收來自該第一DAC的一第一模擬電壓與來自該第二DAC的一第二模擬電壓，并且該第一與第二輸出端為耦合，以在一第二時間周期內(nèi)分別接收來自該第三DAC的一第三模擬電壓與來自該第一DAC的一第四模擬電壓。
本發(fā)明還提供了一種用于從一數(shù)字-模擬轉(zhuǎn)換器(DAC)數(shù)組輸出一在高電壓范圍與低電壓范圍交替變化的驅(qū)動信號數(shù)組至一輸出端數(shù)組的方法，該輸出端數(shù)組至少包括第一與第二輸出端。該方法包括界定連續(xù)交替變化的第一與第二時間周期；在該第一時間周期內(nèi)從該DAC數(shù)組的一第一DAC輸出一第一電壓范圍內(nèi)的一第一模擬電壓至該第一輸出端；在該第一時間周期內(nèi)從該DAC數(shù)組的一第二DAC中輸出一第二電壓范圍內(nèi)的一第二模擬電壓至該第二輸出端；在該第二時間周期內(nèi)從該DAC數(shù)組的一第三DAC中輸出該第二電壓范圍內(nèi)的一第三模擬電壓至該第一輸出端；以及在該第二時間周期內(nèi)從該第一DAC輸出該第一電壓范圍內(nèi)的一第四模擬電壓至該第二輸出端。
本發(fā)明另提供了一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其包括一用于接收該數(shù)字輸入值及提供譯碼位的譯碼器；第一與第二組邏輯閘，為相互連接以接收一第一輸入端上的譯碼位；一第一組輸出晶體管，各晶體管具有受控于該第一組邏輯閘其一輸出的導(dǎo)通狀態(tài)；一第二組輸出晶體管，各晶體管具有受控于該第二組邏輯閘其一輸出的導(dǎo)通狀態(tài)；一反相器，用以在其輸入端上接收一外部施加的二進制信號并且在其輸出端上提供二進制信號的反相；該第一組邏輯閘為在一第二輸入端接收該反相器的輸出；該第二組邏輯閘為在一第二輸入端上接收該二進制信號；一模擬電壓節(jié)點數(shù)組；一第一輸出端；一第二輸出端；該第一組輸出晶體管的各個晶體管是連接在該第一輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；該第二組輸出晶體管的各個晶體管是連接在該第二輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；一第一分流晶體管，是連接在一用于接收一第一電源供應(yīng)電壓的第一節(jié)點與該第一輸出端之間，并且具有一受控于反相器輸出的導(dǎo)通狀態(tài)；及一第二分流晶體管，是連接在該第一節(jié)點與該第二輸出端之間，并且具有一受控于二進制信號的導(dǎo)通狀態(tài)。
本發(fā)明還提供了一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其包括一用于接收該數(shù)字輸入值并且提供譯碼位的譯碼器；一組輸出晶體管，各晶體管具有受譯碼位中不同位所控制的一導(dǎo)通狀態(tài)；一模擬電壓節(jié)點數(shù)組；一選擇電路，具有第一與第二輸入端以及第一與第二輸出端，該選擇電路為接收一數(shù)字控制信號，該選擇器電路根據(jù)數(shù)字信號是否具有一第一或第二值而分別在該第一與第二輸出端上提供該第一與第二輸入端或該第二與第一輸入端上的電壓；該組輸出晶體管的各晶體管是連接在該第一輸入端與該模擬電壓節(jié)點數(shù)組之間；及該第二輸入端是耦合到代表一止通電壓的另一節(jié)點上。
綜上所述，本發(fā)明主要是一種驅(qū)動LCD數(shù)組中的像素的驅(qū)動電路，包括雙信道數(shù)字-模擬轉(zhuǎn)換器(DAC)。各雙信道DAC在信道A與信道B輸出端上分別輸出模擬形式的數(shù)字信號與一止通電壓，及隨著一變換信號而相互切換。DAC輸出端是施加到成對的輸出晶體管，以在各顯示周期，使各晶體管對中的一個晶體管呈導(dǎo)通，而另一晶體管呈截止。藉由設(shè)定交變的DAC以分別接收高、低電壓范圍的驅(qū)動電壓，各像素可以交替地由高、低電壓范圍內(nèi)的電壓所驅(qū)動，及在一顯示周期內(nèi)，施加到各像素的驅(qū)動電壓范圍與在顯示周期內(nèi)施加至相鄰像素的電壓范圍為相反。其不論在結(jié)構(gòu)上、方法上或功能上皆有較大的改進，且在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，而確實具有增進的功效，從而更加適于實用，誠為一新穎、進步、實用的新設(shè)計。
由以上所述可以理解，本發(fā)明前述的總體描述及以下的詳細描述皆為示范性與說明性的描述，在申請專利范圍中提出了本發(fā)明進一步的解釋。本發(fā)明的具體結(jié)構(gòu)、方法由以下實施例及其附圖詳細給出。
附圖的提出是為了便于理解本發(fā)明，并且附圖構(gòu)成本說明書的一部分，以舉例說明本發(fā)明的實施例，附圖與描述結(jié)合在一起用于解釋本發(fā)明的原理。
圖1舉例說明了根據(jù)本發(fā)明第一實施例所構(gòu)成的驅(qū)動電路。
圖2舉例說明了根據(jù)本發(fā)明第二實施例所構(gòu)成的驅(qū)動電路。
圖3舉例說明了適合在圖2的驅(qū)動電路中使用的一雙信道數(shù)字-模擬轉(zhuǎn)換器(DAC)。
圖4舉例說明了適合在圖2的驅(qū)動電路中使用的一雙信道數(shù)字-模擬轉(zhuǎn)換器的另一實施例。
以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的驅(qū)動電路其具體結(jié)構(gòu)、方法、特征及其功效，詳細說明如后。
請參閱圖1所示，舉例說明了根據(jù)本發(fā)明的第一實施例所構(gòu)成的驅(qū)動電路。本發(fā)明驅(qū)動電路，其電路100是與一代表所需范圍內(nèi)的所需輸出驅(qū)動電壓的接收信號值(例如0-12V)耦合。驅(qū)動電路100為輸出用以驅(qū)動LCD像素的驅(qū)動電壓。輸出驅(qū)動電壓的范圍被分成高、低兩個電壓范圍，盡管該范圍不需要被平均分割，較宜分為電壓范圍高、低各一半。因此，在本實施例中，低電壓范圍為0-6V，此處分別以VSS1-VDD1表示，高電壓范圍為6-12V，此處分別以VSS2-VDD2表示。電路100是為耦合及接收輸入端102上的表示低電壓范圍的驅(qū)動電壓的一第一數(shù)字輸入值。類似地，電路100是耦合及接收輸入端104上的表示高電壓范圍的驅(qū)動電壓的一第二數(shù)字輸入值。如圖1所示，各數(shù)字輸入值由6位資料組成。
輸入端102上的數(shù)字數(shù)值被施加于一數(shù)字-模擬轉(zhuǎn)換器(DAC)106，以將低電壓范圍的數(shù)字輸入值轉(zhuǎn)換為模擬值。類似地，輸入端104上的數(shù)字值被施加于一DAC108，以將高電壓范圍內(nèi)的一數(shù)字輸入值轉(zhuǎn)換為模擬值。DAC的模擬輸出106、108分別被施加于驅(qū)動晶體管110與晶體管112。晶體管110、112的輸出是耦合至一輸出端114。
電路100可選擇性地包括一耦合在輸入端102與數(shù)字-模擬轉(zhuǎn)換器DAC106之間的一位準偏移電路116，以及耦合在輸入端104與數(shù)字-模擬轉(zhuǎn)換器DAC108之間的一位準偏移電路118。位準偏移電路116與位準偏移電路118可涵括在驅(qū)動電路中，令數(shù)字輸入值偏移至不同的電壓范圍。例如，可以使用位準偏移電路令數(shù)字值偏移至一相連數(shù)字-模擬轉(zhuǎn)換器DAC所適合的電壓范圍。
電路100還可選擇性地包括一耦合在數(shù)字-模擬轉(zhuǎn)換器DAC106與晶體管110之間的取樣與保持電路120，以及一耦合在數(shù)字-模擬轉(zhuǎn)換器DAC108與晶體管112之間的取樣與保持電路122。取樣與保持電路120、122可涵括在驅(qū)動電路中，當驅(qū)動輸出負載時，需要提高驅(qū)動強度，或者分別穩(wěn)定地保持數(shù)字-模擬轉(zhuǎn)換器DAC106、108的模擬輸出值。
晶體管110與112最好是為MOSFET，并且晶體管110、112最好分別是為一N信道MOSFET(NMOS)與一P信道MOSFET(PMOS)，以組成一CMOS對。晶體管110與112的閘極是分別耦合及接收預(yù)定電壓VDD1與VSS2。在本實施例中，VDD1=VSS2=6V。然而，這些電壓并不需要相等，因此在實施例的變化例中，這兩個電壓可以為不同者，如為6.2V與5.8V，或5.8V與6.2V。
更為典型的是，施加于晶體管110、112的閘極與輸入端上的電壓可選定在使各晶體管閘極氧化物的電壓不超過其抗壓能力(在本實施例中為6V)，因此晶體管110、112可以下述方式呈選擇性導(dǎo)通，該方式將在下文中詳細描述。更特別地是，晶體管110為耦合以接收由數(shù)字-模擬轉(zhuǎn)換器DAC106送出的模擬輸出值，從而導(dǎo)通至輸出端114，該模擬輸出值在0-6V低電壓范圍內(nèi)。晶體管112是為耦合以接收由數(shù)字-模擬轉(zhuǎn)換器DAC108送出的模擬輸出值，從而導(dǎo)通至輸出端114，該模擬輸出值在6V-12V高電壓范圍內(nèi)。進一步地，當晶體管110與112之一接收到一電壓以導(dǎo)通至輸出端114時，另一晶體管接收從其相連數(shù)字-模擬轉(zhuǎn)換器DAC送出的一呈截止的止通電壓。由于輸出端114上的電壓范圍可在0-12V內(nèi)，晶體管110與112的6V抗壓能力并未超出。因此施加于驅(qū)動電路100的數(shù)字值可以適用，因而在一顯示周期內(nèi)，施加于數(shù)字-模擬轉(zhuǎn)換器DAC106、108之一上的數(shù)字值表示一止通電壓，而施加于另一數(shù)字-模擬轉(zhuǎn)換器DAC上的數(shù)字值則被轉(zhuǎn)換為模擬形式并且導(dǎo)通至輸出端114?；蛘撸缫韵滤?，各數(shù)字-模擬轉(zhuǎn)換器DAC可被建構(gòu)成對一控制信號反應(yīng)，而無論施加于其上的數(shù)字數(shù)值如何，可選擇性地產(chǎn)生一止通電壓。
在工作時，施加于電路100的輸入端102、104的第一與第二數(shù)字輸入值被選定在使其一晶體管110、112受相同的模擬電壓導(dǎo)通，而另一晶體管110、112則呈截止。例如，若需要輸出一高電壓范圍9.5V的電壓，則需相同于該所需輸入電壓的數(shù)字數(shù)值施加至輸入端104。數(shù)字-模擬轉(zhuǎn)換器DAC108輸出模擬形式的預(yù)定輸出電壓至晶體管112。晶體管112輸出預(yù)定的電壓至輸出端114。同時，代表一不被晶體管110導(dǎo)通的模擬電壓(如一止通電壓)的數(shù)字值施加至輸入端102。數(shù)字-模擬轉(zhuǎn)換器DAC106則輸出一模擬形式的止通電壓。當晶體管110的臨界電壓設(shè)為VT1的情形下，只要止通電壓至少在VDD1-VT1至VDD1+VT1的范圍內(nèi)，概為VDD1-VT1或以上時，并且若輸出端114上的輸出電壓大于或等于VDD1-VT1時，晶體管110將不導(dǎo)通。因此，在本實施例中，大于若晶體管110具有0.8V的臨界電壓，只要是止通壓為在5.2～6.8V，概為在大于或等于5.2V，且輸出端114上的電壓大于或5.2V時，晶體管110為不導(dǎo)通，更特別是，由于NMOS晶體管110的源極與汲極電位均高于VDD1-VT1，晶體管自然關(guān)閉而無任何模擬切換。
在另一實施例中，如果需輸出在低電壓范圍2.5V的驅(qū)動電壓時，對應(yīng)于該預(yù)期電壓的數(shù)字值即被施加于輸入端102。數(shù)字-模擬轉(zhuǎn)換器DAC106輸出模擬形式的預(yù)期輸出電壓至晶體管110，及晶體管110輸出預(yù)期的電壓至輸出端114。在此同時，對應(yīng)于不致令晶體管112導(dǎo)通的止通電壓的數(shù)字值被施加于輸入端104。數(shù)字-模擬轉(zhuǎn)換器DAC108輸出模擬形式的止通電壓。當晶體管112的臨界電壓為VT2的情形下，只要止通電壓至少在VSS2-|VT2|至VSS2+|VT2|的范圍內(nèi)，特別是VSS2+|VT1|或以下時，并且若是輸出端114上的輸出電壓小于或等于VSS2+|VT2|時，晶體管112為不導(dǎo)通。因此，在本實施例中，若晶體管112具有-0.9V的臨界電壓，且VSS2=6V時，則只要止通電壓在5.1至6.9V的范圍內(nèi)或概為小于等于6.9V的范圍內(nèi)，輸出端114上的電壓小于或等于6.9V時，晶體管112為不導(dǎo)通。更特別地，由于PMOS晶體管112的源極與汲極電位均低于VSS2+|VT2|，晶體管自然關(guān)閉而沒有任何模擬切換。在本實施例的情形下，晶體管110大致在1V～5V范圍內(nèi)的電壓下導(dǎo)通，晶體管112大致在7V～12V范圍內(nèi)的電壓下導(dǎo)通。這些電壓范圍代表用于驅(qū)動一LCD的適宜電壓值。
至于數(shù)字-模擬轉(zhuǎn)換器DAC116與118產(chǎn)生的止通電壓，可令各個數(shù)字-模擬轉(zhuǎn)換器DAC提供模擬止通電壓以回應(yīng)于一預(yù)定數(shù)字輸入值。例如，對于一6位的數(shù)字資料，可以使數(shù)字-模擬轉(zhuǎn)換器DAC106與108建構(gòu)成輸出一止通電壓以回應(yīng)于十進制數(shù)字值64的數(shù)字輸入值“111111”。
進一步地，藉由在連續(xù)操作周期中(如LCD的連續(xù)顯示周期)交替地施加高低電壓范圍的數(shù)字輸入電壓值，可在驅(qū)動電路100輸出端上提供一在連續(xù)周期中呈高、低電壓范圍交替變化的模擬驅(qū)動電壓。
在前述驅(qū)動電路100的工作中，各晶體管110、112的閘極氧化物接受不超過6V的閘極-源極電壓或門極-汲極電壓。因此，各晶體管110、112在承受6V電壓的狀況下，即可在驅(qū)動電路中實現(xiàn)0～12V的輸出電壓。進一步地，由于電路100不包括任何可在晶體管110、112的各模擬輸出間進行選擇的輸出控制電路或多任務(wù)器，故而預(yù)期的模擬輸出將毫無延遲地傳導(dǎo)至輸出端114。所以，電路100的工作速度比現(xiàn)有傳統(tǒng)的驅(qū)動電路快許多。更者，由于較低的耐壓以及省略了輸出控制電路或多任務(wù)電路，所以驅(qū)動電路所需的空間大為減少，因此促進了電路的小型化以及降低成本。
盡管本發(fā)明舉例說明了0～6V與6～12V的電壓范圍，本發(fā)明的驅(qū)動電路100還可建構(gòu)成供不同的電壓范圍使用。例如，電路100可構(gòu)成0～10V的輸出電壓范圍。在此例中，低電壓與高電壓范圍可設(shè)為如0～5V與5～10V。再者，施加于NMOS晶體管110的閘極的電壓VDD1將為6V，施加于晶體管110的止通電壓為6V。施加于PMOS晶體管112的閘極的電壓VSS2為4V，且施加于晶體管112的止通電壓為4V。臨界電壓VT1與|VT2|約為1V。簡言之，關(guān)于建構(gòu)出電路100的晶體管的構(gòu)造上，各晶體管的臨界電壓選定在晶體管導(dǎo)通時的源極電壓即可。
請參閱圖2所示，其描述了依據(jù)本發(fā)明的第二實施例而構(gòu)成供驅(qū)動LCD202的一像素數(shù)組的驅(qū)動電路200。為了便于說明，此處用圖式描述LCD202包括有四個像素204、206、208、210，這些像素分別由驅(qū)動電路200的輸出端212、214、216、218上的驅(qū)動電壓所驅(qū)動，以控制像素的灰度或者色彩。像素204-210為相鄰的像素，如LCD200之一行像素數(shù)組上的相鄰像素。因此，依據(jù)本發(fā)明的一觀點，驅(qū)動電路200適于在各輸出端212-218上提供高低電壓范圍內(nèi)呈交替變化的驅(qū)動電壓，以使當施加于一個像素上的電壓在高電壓或低電壓范圍內(nèi)時，施加到相鄰于該像素的各個像素上的電壓分別位于高電壓或低電壓的范圍內(nèi)。
該驅(qū)動電路200，包括成對的輸出驅(qū)動晶體管對220、222、224、226；晶體管對220由NMOS晶體管228與PMOS晶體管230構(gòu)成，晶體管對222由PMOS晶體管232與NMOS晶體管234構(gòu)成，晶體管對224由NMOS晶體管236與PMOS晶體管238構(gòu)成，晶體管對226由PMOS晶體管240與NMOS晶體管242所構(gòu)成。各NMOS晶體管的閘極為相連，以接收電壓VDD1，在本實施例中，電壓VDD1為6V。各PMOS晶體管的閘極為相連，以接收電壓VSS2，在本實施例中，電壓VSS2為6V。晶體管228與晶體管230的輸出端共同耦合至輸出端212。晶體管232與晶體管234的輸出端共同耦合至輸出端214。晶體管236與晶體管238的輸出端共同耦合至輸出端216。晶體管240與晶體管242的輸出端共同耦合至輸出端218。
驅(qū)動電路200更包括雙信道DAC250、252、254、256、258，各雙信道DAC分別耦合以接收數(shù)字輸入值DATA-0、DATA-1、DATA-2、DATA-3、DATA-4。各雙信道數(shù)字-模擬轉(zhuǎn)換器DAC250、254、258較宜建構(gòu)為接收低電壓范圍內(nèi)的數(shù)字輸入值并將其轉(zhuǎn)換為模擬形式。因此，各資料輸入值DATA-0、DATA-2與DATA-4對應(yīng)于低電壓范圍內(nèi)的電壓。各雙信道數(shù)字-模擬轉(zhuǎn)換器DAC252、256較宜建構(gòu)為接收高電壓范圍內(nèi)的數(shù)字輸入值并將其轉(zhuǎn)換為模擬形式。因此，各數(shù)據(jù)輸入值DATA-1與DATA-3表示高電壓范圍內(nèi)的電壓。
各數(shù)字-模擬轉(zhuǎn)換器DAC250-258為一雙信道DAC，其中各數(shù)字-模擬轉(zhuǎn)換器DAC包括數(shù)字-模擬轉(zhuǎn)換電路，用于在兩個模擬輸出端上對所施加的數(shù)字值轉(zhuǎn)換為相應(yīng)的模擬電壓輸出。為了便于說明，假定各數(shù)字-模擬轉(zhuǎn)換器DAC具有一“A”信道輸出與一“B”信道輸出，各DAC的雙信道輸出在圖2中以參考數(shù)字表示所施加數(shù)位輸入值。例如，DAC254的雙信道輸出，其接收的數(shù)字輸入值DAC-2為CH-2A與CH-2B。
由于數(shù)字-模擬轉(zhuǎn)換器DAC250僅用于驅(qū)動第一個相鄰像素，即像素204，因此DAC250僅需使用一單信道DAC。但是，為了方便之故，DAC250亦可使用一雙信道DAC，而僅描述其輸出CH-0B。類似地，DAC258僅用于驅(qū)動最后一個相鄰像素，即像素210，因此DAC258僅使用一單信道DAC。然而，為了方便之故，DAC258亦可使用一雙信道DAC，而僅描述其輸出CH-4A。
具有雙信道輸出的各別數(shù)字-模擬轉(zhuǎn)換器DAC具有分別連接到不同輸出驅(qū)動晶體管對的個別晶體管的對應(yīng)雙輸出。因此，數(shù)字-模擬轉(zhuǎn)換器DAC252的信道1B與1B是分別連接到分別代表晶體管對220與晶體管對222的晶體管230與晶體管232的輸入端。數(shù)字-模擬轉(zhuǎn)換器DAC254的信道2A與2B是分別連接到分別對應(yīng)于晶體管對222與晶體管對224的晶體管234與晶體管236的輸入端。數(shù)字-模擬轉(zhuǎn)換器DAC256的信道3A與3B是分別連接到分別對應(yīng)于晶體管對224與晶體管對226的晶體管238與晶體管240的輸入端。如前述，各數(shù)字-模擬轉(zhuǎn)換器DAC250與258僅提供單一模擬輸出。因此，DAC250的CH-0B的輸出是連接到晶體管228的輸入端，且DAC258的信道4A的輸出是連接到晶體管242的輸入端。各數(shù)字-模擬轉(zhuǎn)換器DAC輸出至不同輸出晶體管對，以及因此所產(chǎn)生的不同驅(qū)動電路輸出的配置方式，實現(xiàn)了一種令各像素的高低電壓范圍的驅(qū)動電壓的信號路徑長度概為相等的實體配置結(jié)構(gòu)型態(tài)。
各雙信道數(shù)字-模擬轉(zhuǎn)換器DAC是相互耦合，以接收一信道A/信道B(A/B)信道變換信號。各數(shù)字-模擬轉(zhuǎn)換器DAC是設(shè)計為可對其上所施加的數(shù)字輸入值與A/變換信號回應(yīng)，以交替地在其A、B信道輸出端上提供模擬形式的數(shù)字輸入值與止通電壓。A、B信道輸出提供的模擬形式電壓及止通電壓均同為由A/B變換信號所決定。因此，當A/變換信號在“0”與“1”值之間變換時，令DAC輸出的模擬電壓與止通電壓，隨著變換信號變換而在A、B信道上交替地輸出。
請參閱圖3所示，其描述了一適合作為數(shù)字-模擬轉(zhuǎn)換器DAC250-258中任何一個的一雙信道DAC300。該DAC300是描述在其一低電壓DAC250、DAC254或DAC258的電壓范圍，亦可配合DAC252或DAC256而改變。數(shù)字-模擬轉(zhuǎn)換器DAC300包括一耦合的譯碼器302，以接收一數(shù)字輸入信號，如DATA-0、DATA-2，或DATA-4。簡言之，數(shù)字-模擬轉(zhuǎn)換器DAC300為一處理雙位的數(shù)字輸入值。譯碼器302將輸入值譯碼為四位值。該四位的譯碼值是分別連接到DAC300的信道A位置的NOR閘304、306、308、310，以及連接到DAC300的信道B位置的NOR閘312、314、316、318。各NOR閘304-310的第二輸入端是耦合到一節(jié)點320。各NOR閘312-318的第二輸入端是耦合到一節(jié)點322。DAC300為耦合至節(jié)點322處以接收A/B變換信號。如圖3所示，A/B變換信號又可作為一個位，如輸入數(shù)字值的最高位，該位是作為變換信號而不連接到譯碼器302。
一反相器324，連接在節(jié)點320與節(jié)點322之間，用于在節(jié)點322處接收輸入端的邏輯值，因此在節(jié)點322處可以獲得A/B變換信號的互補值。一“A”信道分流晶體管326連接在節(jié)點328處的電源電壓VDD1與A信道輸出之間。晶體管326的閘極連接到節(jié)點320。一“B”信道分流晶體管330連接在節(jié)點328與B信道輸出之間。晶體管330的閘極是連接到節(jié)點322。
NOR閘304-310的輸出是分別連接到NMOS晶體管334、336、338與340的閘極。NOR閘312-318的輸出是分別連接到NMOS晶體管342、344、346與348的閘極。
電阻R1-R4，是串聯(lián)連接在有電源電壓VSS1的節(jié)點328與節(jié)點332之間。各晶體管334-340是耦合在A信道輸出端與串聯(lián)連接電阻的相異接點之間。各晶體管342-348是耦合在B信道輸出端與串聯(lián)連接電阻的相異接點之間。電阻間的各相異接點因此視為一模擬電壓節(jié)點數(shù)組。
在數(shù)字-模擬轉(zhuǎn)換器DAC300工作時，如A/B變換信號具有“1”值，則各NOR閘312-318具有邏輯“0”值輸出，各晶體管342-348因此截止。然而，分流晶體管330由于施加到其閘極上的邏輯“1”而導(dǎo)通，因此DAC300在信道B輸出端上輸出一止通電壓VDD1。由于反相器324的邏輯操作，各NOR閘304-310接收連接在節(jié)點320上的邏輯“0”。因此，NOR閘的輸出是由四個譯碼位所決定，四個譯碼位可選擇地其一NOR閘輸出邏輯“1”，以導(dǎo)通與其相連的晶體管，并且令電壓沿著串聯(lián)電阻導(dǎo)送到信道A的輸出端。電阻R1-R4的阻值可選定在當連接在電壓VDD1與VSS1之間時，沿著串聯(lián)連接電阻至DAC輸出端上的輸出值為相等于數(shù)字輸入值。
類似地，當A/B變換信號為邏輯“0”時，各NOR閘304-310接收由反相器324輸出的邏輯“1”，并輸出一邏輯“0”，因此晶體管334-340截止。分流晶體管326受閘極上的邏輯“1”而導(dǎo)通，以使DAC300在信道A輸出端上輸出一止通電壓VDD1。送至NOR閘312-318上的邏輯“0”變換信號，使得這些NOR閘的輸出由四個譯碼位所決定。結(jié)果，其一晶體管342-348導(dǎo)通，及經(jīng)串聯(lián)連接電阻而將相應(yīng)于數(shù)字輸入值的電壓導(dǎo)送至信道B輸出端上。
所以，當A/B變換信號在邏輯“0”與邏輯“1”之間變換時，數(shù)字-模擬轉(zhuǎn)換器DAC300交替地在信道A與信道B輸出端上輸出止通電壓與相應(yīng)于數(shù)字輸入值的模擬值。
請參閱圖4所示，其揭露了一亦為適于其一DAC250-258的雙信道DAC400。類似于數(shù)字-模擬轉(zhuǎn)換器DAC300，該數(shù)字-模擬轉(zhuǎn)換器DAC400是在低電壓的范圍內(nèi)使用，然而，同樣的結(jié)構(gòu)只要具有適當?shù)男盘栁粶势?，亦可適用于高電壓范圍。該數(shù)字-模擬轉(zhuǎn)換器DAC400，其包括一相同于譯碼器302的譯碼器402，并且是耦合及接收代表低電壓范圍的驅(qū)動電壓振幅的數(shù)字輸入值，如DATA-0、DATA-2，或DATA-4。數(shù)字-模擬轉(zhuǎn)換器DAC402的四個譯碼位是分別連接到NMOS晶體管404、406、408、410的閘極端。
電阻R1-R5，串聯(lián)連接在電壓VDD1節(jié)點412與電壓VSS1節(jié)點414之間。各個電阻之間的接點是視為一模擬電壓節(jié)點數(shù)組。數(shù)字-模擬轉(zhuǎn)換器DAC400更包括一選擇電路416，該選擇電路416具有兩個輸入端418、420以及兩個作為DAC400的信道A與信道B的輸出端。該選擇電路416是為耦合及接收A/B變換信號，并且分別根據(jù)變換信號為邏輯“0”或邏輯“1”，而分別在信道A與信道B輸出端上輸出輸入端418與輸入端420或輸入端420與輸入端418的信號。該電路416可為一多任務(wù)器。
各晶體管404-410，是連接在選擇電路416的輸入端420與串聯(lián)電阻相異接點之間。輸入端418可以選擇地連接到電阻R4與R5之間(提供止通電壓VDD1X的接點上)。同時，在數(shù)字-模擬轉(zhuǎn)換器DAC300中，電壓VDD1視為止通電壓，數(shù)字-模擬轉(zhuǎn)換器DAC400中電阻R5的設(shè)置可以提供一較低于VDD1的VDD1X電壓值。因此，電阻R5的數(shù)值可選定在一適當值，如VDD1設(shè)在VDD1-0.5V，或者省略電阻R5，即R5=0Ω，因此VDD1X=VDD1。
數(shù)字-模擬轉(zhuǎn)換器DAC400工作時，輸入端420上的模擬電壓值是由其一譯碼晶體管404-410中因譯碼器402的輸出而導(dǎo)通一電壓經(jīng)串聯(lián)電阻至輸入端420所提供。因此，相應(yīng)于數(shù)字輸入值的模擬輸出電壓為形成在輸入端420，而由信道A或信道B輸出，則為根據(jù)A/B變換信號為邏輯“1”或邏輯“0”而定。此外，根據(jù)A/B變換信號為邏輯“0”或邏輯“1”，而使止通電壓VDD1X呈現(xiàn)在信道A或信道B的輸出端上。
可選擇性地以取樣與維持電路430(圖中以“S&H-A”表示)及取樣與維持電路432(圖中以“S&H-B”表示)連接在選擇電路416與信道A與信道B輸出端之間，以穩(wěn)定及增加輸出端的驅(qū)動強度。
請再參閱圖2所示，當驅(qū)動電路200工作時，被施加至像素204-210的代表驅(qū)動電壓振幅的數(shù)字輸入值DATA-1～DATA-4為在LCD202的每個工作顯示周期供應(yīng)至數(shù)字-模擬轉(zhuǎn)換器DAC250-258。A/B變換信號亦為施加至數(shù)字-模擬轉(zhuǎn)換器DAC250-258，并且隨著LCD202的顯示周期同步地在邏輯“0”與邏輯“1”之間切換。所以，當A/B變換信號為邏輯“0”時，各DAC250-258電壓在信道A輸出端上輸出一止通電壓，以及在信道B上輸出對應(yīng)于數(shù)字輸入值的模擬輸出。在此情形下，DAC250及DAC254的模擬低驅(qū)動電壓信道B的各輸出分別受晶體管228及晶體管236導(dǎo)送，以驅(qū)動像素204與像素208。并且，DAC252與DAC256的模擬高驅(qū)動電壓信道B的各輸出端分別受晶體管232與晶體管240導(dǎo)送，以驅(qū)動像素206與像素210。同時，晶體管230、234、238、242受信道A各輸出端上呈現(xiàn)的止通電壓而截止。
當A/B變換信號為邏輯“1”時，各DAC250-258在信道B輸出端上輸出一止通電壓，以及在信道A上輸出對應(yīng)于數(shù)字輸入值的模擬輸出。在此情形下，DAC254及DAC258的模擬低驅(qū)動電壓信道A的輸出端分別受晶體管234與晶體管242導(dǎo)送，以驅(qū)動像素206與像素210。并且，DAC252及DAC256的模擬高驅(qū)動電壓信道A的輸出端分別受晶體管230與晶體管238輸出端上呈現(xiàn)的止通電壓而呈截止。
總之，當A/B變換信號為“0”時，像素204與像素208是在低電壓范圍內(nèi)被驅(qū)動，像素206與像素210是在高電壓范圍內(nèi)被驅(qū)動，當A/B變換信號為“1”時，像素204與像素208是在高電壓范圍內(nèi)驅(qū)動，像素206與像素210是在低電壓范圍內(nèi)驅(qū)動。因此，各像素或為在高低電壓范圍內(nèi)交替地被驅(qū)動。并且當一個像素上所施加的電壓為在高或低電壓范圍內(nèi)時，相鄰于該像素的其它各像素上所施加的電壓即分別為在低或高電壓范圍。
該驅(qū)動電路200可以提供優(yōu)于現(xiàn)有傳統(tǒng)的驅(qū)動電路關(guān)于電壓容許度的優(yōu)點。例如，輸出晶體管對的各晶體管可以設(shè)置為耐壓6V，此為低于電路200的輸出電壓范圍的最大電壓12V。一方面，電路200不需要任何形式的輸出控制電路以選擇切換輸出的模擬電壓，因此比現(xiàn)有傳統(tǒng)的驅(qū)動電路工作得更快。此外，當使用DAC300時，電路200不需要多任務(wù)器，因此更比現(xiàn)有傳統(tǒng)電路工作得更快。另一方面，使用相鄰輸出晶體管對之間共享的各雙信道DAC可以實現(xiàn)一種組件配置，即可提供相等信號路徑長度下，在高、低電壓范圍內(nèi)交替地驅(qū)動各像素。因此LCD的工作速度不受現(xiàn)有傳統(tǒng)電路中不等長信號路徑長度限制所影響。
雖然所述的驅(qū)動電路是在設(shè)置為0-6V的電壓范圍值VSS1-VDD1以及設(shè)置為6-12V的電壓范圍VSS2-VDD2下工作，但本發(fā)明并不局限于此電壓范圍。本發(fā)明使用其它電壓范圍亦可達成相同的效果。例如，VSS1至VDD1可設(shè)置在-6至0V，VSS2至VDD2可設(shè)置在0至6V。又，VDD1與VSS2不需要相等。
雖然本發(fā)明描述說明了包括雙信道DAC的驅(qū)動電路的實施例，但是本發(fā)明并不局限于此。雙信道DAC300與DAC400的結(jié)構(gòu)可以變化，以提供一具有兩個以上信道的多信道DAC。此包括建構(gòu)出具有多于二個輸出端的多信道DAC?；蛘撸鱾€雙信道或多信道DAC可由多個單信道DAC構(gòu)成。更者，驅(qū)動電路可以用于驅(qū)動異于LCD像素或一LCD像素數(shù)組的不同類型的負載。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，凡是依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種由一數(shù)字-模擬轉(zhuǎn)換器數(shù)組輸出驅(qū)動信號至一輸出端數(shù)組的驅(qū)動電路，其特征在于其包括第一與第二輸出端；一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第一電壓范圍的模擬電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第二電壓范圍的模擬電壓；一第三數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一處于該第二電壓范圍的模擬電壓；其中該第一與第二輸出端，分別在一第一時間周期內(nèi)接收來自該第一DAC的一第一模擬電壓以及一來自該第二DAC的一第二模擬電壓，及該第一與第二輸出端，分別在一第二時間周期內(nèi)接收來自該第三DAC的一第三模擬電壓以及一來自該第一DAC的一第四模擬電壓。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于其更包括一第一閘門電路，為耦合在該第一DAC與該第一輸出端之間，該第一閘門電路通過一第一傳導(dǎo)信道而連接到該第一DAC；及一第二閘門電路，為耦合在該第一DAC與該第二輸出端之間，該第二閘門電路是通過一第二傳導(dǎo)信道連接到該第一DAC。
3.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其特征在于所述的第一傳導(dǎo)信道與第二傳導(dǎo)信道具有大致相同的路徑長度。
4.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其特征在于該第一DAC在該第一時間周期內(nèi)，通過該第一閘門電路在該第一傳導(dǎo)信道上輸出該第一模擬電壓；及該第一DAC在該第二時間周期內(nèi)，通過該第二閘門電路在該第二傳導(dǎo)信道上輸出該第四模擬電壓。
5.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其特征在于所述的第一DAC在該第一時間周期內(nèi)，在該第二傳導(dǎo)信道上輸出一止通模擬電壓，并且在該第二時間周期內(nèi)，在該第一傳導(dǎo)信道上輸出一止通模擬電壓。
6.根據(jù)權(quán)利要求5所述的驅(qū)動電路，其特征在于所述的第一DAC在一時間周期內(nèi)依據(jù)變換信號，在該第一傳導(dǎo)信道上輸出一通行模擬電壓及在該第二傳導(dǎo)信道處輸出一止通電壓，在另一時間周期內(nèi)，在該第一傳導(dǎo)信道上輸出一止通模擬電壓及在該第二傳導(dǎo)信道上輸出一通行電壓。
7.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其特征在于所述的第一閘門電路包括一第一MOS晶體管；所述的第二閘門電路包括一第二MOS晶體管。
8.根據(jù)權(quán)利要求7所述的驅(qū)動電路，其特征在于所述的第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當?shù)谝籇AC輸出一止通電壓時，該第一MOS晶體管為截止。
9.根據(jù)權(quán)利要求7所述的驅(qū)動電路，其特征在于所述的第一與第二MOS晶體管皆為PMOS晶體管；所述的第一電壓范圍為高于該第二電壓范圍。
10.根據(jù)權(quán)利要求7所述的驅(qū)動電路，其特征在于所述的第一MOS晶體管與第二MOS晶體管皆為NMOS晶體管；所述的第一電壓范圍為低于該第二電壓范圍。
11.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于所述的輸出端適于連接及驅(qū)動一液晶顯示像素數(shù)組。
12.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于所述的輸出端適于連接及驅(qū)動一液晶顯示列(column)的數(shù)組。
13.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于所述的第一時間周期與該第二時間周期為在驅(qū)動電路工作期間為呈交替變化。
14.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征在于所述的第一時間周期與該第二時間周期，為根據(jù)施加至該DAC數(shù)組的變換信號而連續(xù)交替變化。
15.一種回應(yīng)一變換信號而由一數(shù)字-模擬轉(zhuǎn)換器數(shù)組輸出信號至一輸出端數(shù)組的驅(qū)動電路，其特征在于其包括一第一輸出端；一第二輸出端；一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第一電壓范圍內(nèi)的模擬電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一第二電壓范圍的模擬電壓；一第三數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于輸出一處于該第二電壓范圍的模擬電壓；一第一閘門電路，耦合在該第一DAC與該第一輸出端之間；及一第二閘門電路，耦合在該第一DAC與該第二輸出端之間；其中該第一閘門電路是經(jīng)由一第一傳導(dǎo)信道連接至該第一DAC，該第二閘門電路是經(jīng)由一第二傳導(dǎo)信道連接至該第一DAC；回應(yīng)于處于第一狀態(tài)下的變換信號，該第一DAC輸出一第一模擬電壓至該第一輸出端，而該第二DAC輸出一第二模擬電壓至該第二輸出端，及回應(yīng)于處于第二狀態(tài)下的變換信號，該第一DAC輸出一第三模擬電壓至該第一輸出端，而該第一DAC輸出一第四模擬電壓至該第二輸出端。
16.根據(jù)權(quán)利要求15所述的驅(qū)動電路，其特征在于所述的第一傳導(dǎo)信道與第二傳導(dǎo)信道對該第一閘門電路至該第一DAC之間的距離以及該第二閘門電路至該第二DAC之間的距離為約呈相同的路徑長度。
17.根據(jù)權(quán)利要求15所述的驅(qū)動電路，其特征在于其中回應(yīng)于一處于第一狀態(tài)的變換信號，該第一DAC通過該第一閘門電路，在該第一傳導(dǎo)信道上輸出該第一模擬電壓，及在該第二傳導(dǎo)信道上輸出一止通模擬電壓；及回應(yīng)于一處于第二狀態(tài)的變換信號，該第一DAC通過該第二閘門電路，在該第二傳導(dǎo)信道上輸出該第四模擬電壓，及在該第一傳導(dǎo)信道上輸出一止通模擬電壓。
18.一種由一數(shù)字-模擬轉(zhuǎn)換器(DAC)數(shù)組輸出一交變高、低范圍驅(qū)動信號數(shù)組至一輸出端數(shù)組的方法，其特征在于該輸出端數(shù)組包括至少第一與第二輸出端，該方法包括界定連續(xù)交變的第一與第二時間周期；在該第一時間周期，自該DAC數(shù)組的一第一DAC輸出一第一電壓范圍的一第一模擬電壓至該第一輸出端；在該第一時間周期，自該DAC數(shù)組的一第二DAC輸出一第二電壓范圍的一第二模擬電壓至該第二輸出端；在該第二時間周期，自該DAC數(shù)組的一第三DAC輸出一第二電壓范圍的一第三模擬電壓至該第一輸出端；及在該第二時間周期，自該第一DAC輸出第一電壓范圍的一第四模擬電壓至該第二輸出端。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于該方法更包括在該第二時間周期，自該第二DAC輸出第二電壓范圍內(nèi)的一第五模擬電壓至一第三輸出端。
20.根據(jù)權(quán)利要求18所述的方法，其特征在于該方法更包括在該第一時間周期內(nèi)，由該第一DAC的一第一信道輸出該第一模擬電壓至該第一輸出端，及由該第二DAC的一第一信道輸出該第二模擬電壓至該第二輸出端；及在該第二時間周期內(nèi)，由該第三DAC的一第二信道輸出該第三模擬電壓至該第一輸出端，及由該第一DAC的一第二信道輸出該第四模擬電壓至該第二輸出端。
21.根據(jù)權(quán)利要求18所述的方法，其特征在于該方法更包括在該DAC數(shù)組與該輸出端數(shù)組之間設(shè)置一閘門電路數(shù)組；在該第一時間周期內(nèi)，自該第一DAC輸出一止通模擬電壓至該第二輸出端；及在該第二時間周期內(nèi)，自該第一DAC輸出一止通模擬電壓至該第一輸出端。
22.一種用于輸出在高、低電壓范圍的交變型驅(qū)動信號的驅(qū)動電路，其特征在于其包括一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收代表低電壓范圍的一第一數(shù)字輸入值或代表一止通電壓的一第一數(shù)字止通值；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收代表高電壓范圍的一第二數(shù)字輸入值或代表一止通電壓的一第二數(shù)字止通值；一輸出端；一第一MOS晶體管，耦合在該第一DAC的一模擬輸出端與該輸出端之間，該第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當該第一DAC輸出止通電壓時，該第一MOS晶體管為截止；及一第二MOS晶體管，耦合在該第二DAC的一模擬輸出端與該輸出端之間，該第二MOS晶體管的閘極為耦合及接收一第二預(yù)定電壓，當該第二DAC輸出止通電壓時，該第二MOS晶體管為截止；其中在一第一工作周期，該第一DAC接收該第一數(shù)字輸入值且該第二DAC接收該數(shù)字止通電壓，在一第二工作周期內(nèi)，該第一DAC接收該數(shù)字止通電壓且該第二DAC接收該第二數(shù)字值，因此驅(qū)動電路在第一工作周期與第二工作周期內(nèi)，在輸出端上分別輸出一低電壓范圍的模擬電壓與一高電壓范圍內(nèi)的模擬電壓。
23.根據(jù)權(quán)利要求22所述的驅(qū)動電路，其特征在于所述的低電壓范圍是從一高電壓V1至一低電壓V2，及該高電壓范圍是從一高電壓V3至一低電壓V4。
24.根據(jù)權(quán)利要求23所述的驅(qū)動電路，其特征在于其中第一MOS晶體管具有一第一臨界電壓VT1，當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出具有V1-VT1的振幅或更高時，該第一MOS晶體管概為截止；及該第二MOS晶體管具有一第二臨界電壓VT2，當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出具有V4+|VT2|的振幅或更低時，該第二MOS晶體管概為截止。
25.根據(jù)權(quán)利要求24所述的驅(qū)動電路，其特征在于當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出約為V1-VT1時，該第一MOS晶體管概為截止；及當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出約為V4+|VT2|時，該第二MOS晶體管概為截止。
26.根據(jù)權(quán)利要求22所述的驅(qū)動電路，其特征在于所述的第一MOS晶體管為一NMOS晶體管，且該第二MOS晶體管為一PMOS晶體管。
27.根據(jù)權(quán)利要求23所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓為V1，且該第二預(yù)定電壓為V4。
28.根據(jù)權(quán)利要求22所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓概為等于該第二預(yù)定電壓。
29.根據(jù)權(quán)利要求23所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1-VT1至V1+VT1的范圍內(nèi)，該第二預(yù)定電壓是在V4-|VT2|至V4+|VT2|的范圍內(nèi)，其中VT1與VT2分別為該第一與第二MOS晶體管的臨界電壓。
30.根據(jù)權(quán)利要求23所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1±0.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±0.5V的范圍內(nèi)。
31.根據(jù)權(quán)利要求23所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1±1.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±1.5V的范圍內(nèi)。
32.一種交變地輸出第一與第二驅(qū)動電壓的驅(qū)動電路，其特征在于其包括一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)，供接收對應(yīng)于一低電壓范圍的一第一數(shù)字值并且可回應(yīng)于一變換信號以及具有一第一輸出端，此第一DAC根據(jù)變換信號為一第一值或第二值，而分別在該第一輸出端上輸出一對應(yīng)該第一數(shù)位值的第一模擬電壓或一第一止通電壓；一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)，用于接收對應(yīng)于一高電壓范圍的一第二數(shù)字值并且可回應(yīng)于一變換信號以及具有一第二輸出端，此第二DAC根據(jù)該變換信號楦玫詼禱蚋玫諞恢擔直鷦詬玫詼涑齠松鮮涑鲆歡雜Ω茫第二數(shù)位值的第二模擬電壓或一第二止通電壓；一輸出電路，包括一輸出端；一第一MOS晶體管，具有一第一輸入端及一連接至輸出端點的輸出端，該第一MOS晶體管的閘極為耦合及接收一第一預(yù)定電壓，當該第一止通電壓施加于該第一輸入端時，該第一MOS晶體管為截止；及一第二MOS晶體管，具有一第二輸入端及連接至輸出端點的輸出端，該第二MOS晶體管的閘極為耦合及接收一第二預(yù)定電壓，當該第二止通電壓施加于該第二輸入端時，該第二MOS晶體管為截止；及該第一輸入端是連接到該第一DAC的第一輸出端，該第二輸入端是連接到該第二DAC的第二輸出端；其中當該第一DAC接收該第一數(shù)字值以及該第二DAC接收該第二數(shù)字值時，該第一MOS晶體管隨著該變換信號分別在第一值與第二值之間切換，而交替地導(dǎo)通該第一模擬電壓，或回應(yīng)于該第一止通電壓而截止；且該第二MOS晶體管隨著該變換信號分別在第二值與第一值之間切換，而交替地導(dǎo)通該第二模擬電壓，或回應(yīng)于該第二止通電壓而截止，因此輸出電路交替地在該輸出端上提供第一模擬電壓與第二模擬電壓。
33.根據(jù)權(quán)利要求32所述的驅(qū)動電路，其特征在于所述的低電壓范圍是從一高電壓V1至一低電壓V2，該高電壓范圍是從一高電壓V3至一低電壓V4。
34.根據(jù)權(quán)利要求32所述的驅(qū)動電路，其特征在于其中第一MOS晶體管具有一第一臨界電壓VT1，當該第一數(shù)字-模擬轉(zhuǎn)換器輸出具有V1-VT1的振幅或更高時，該第一MOS晶體管概為截止；及第二MOS晶體管具有一第二臨界電壓VT2，當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出具有V4+|VT2|的振幅或更低時，該第二MOS晶體管概為截止。
35.根據(jù)權(quán)利要求34所述的驅(qū)動電路，其特征在于當?shù)谝粩?shù)字-模擬轉(zhuǎn)換器輸出具有近似等于V1-VT1的振幅時，該第一MOS晶體管概為截止；及當?shù)诙?shù)字-模擬轉(zhuǎn)換器輸出具有近似等于V4+|VT2|的振幅時，該第二MOS晶體管概為截止。
36.根據(jù)權(quán)利要求32所述的驅(qū)動電路，其特征在于所述的第一MOS晶體管為一NMOS晶體管，且該第二MOS晶體管為一PMOS晶體管。
37.根據(jù)權(quán)利要求33所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓為V1，且該第二預(yù)定電壓為V4。
38.根據(jù)權(quán)利要求32所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓概為等于該第二預(yù)定電壓。
39.根據(jù)權(quán)利要求33所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1-VT1至V1+VT1的范圍內(nèi)，該第二預(yù)定電壓是在V4-|VT2|至V4+|VT2|的范圍內(nèi)，其中VT1與VT2分別為該第一與第二MOS晶體管的臨界電壓。
40.根據(jù)權(quán)利要求33所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1±0.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±0.5V的范圍內(nèi)。
41.根據(jù)權(quán)利要求33所述的驅(qū)動電路，其特征在于所述的第一預(yù)定電壓是在V1±1.5V的范圍內(nèi)，該第二預(yù)定電壓是在V4±1.5V的范圍內(nèi)。
42.一種用于輸出在高、低電壓范圍的交變型驅(qū)動信號的方法，其特征在于其包括在一第一工作周期中，在一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一第一數(shù)字輸入值并且回應(yīng)地輸出一低電壓范圍的模擬電壓，在一第二工作周期中，在該第一DAC處接收一第一數(shù)字止通值并且回應(yīng)地輸出一第一模擬止通電壓；在該第二工作周期中，在一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一第二數(shù)字輸入值并且回應(yīng)地輸出一高電壓范圍內(nèi)的模擬電壓，在該第一工作周期中，在該第二DAC處接收一第二數(shù)字止通值并且回應(yīng)地輸出一第二模擬止通電壓；施加一第一預(yù)定電壓至一第一MOS晶體管的閘極，當該第一DAC輸出該第一止通電壓時，該第一MOS晶體管為截止，當該第一DAC輸出該低電壓范圍的模擬電壓時，該第一MOS晶體管導(dǎo)通而傳遞該低電壓范圍的該類比電壓；施加一第二預(yù)定電壓至該第二MOS晶體管的閘極，當該第二DAC輸出該第二止通電壓時，該第二MOS晶體管為截止，當該第二DAC輸出該高電壓范圍的模擬電壓時，該第二MOS晶體管導(dǎo)通而傳遞該高電壓范圍的該類比電壓；在輪替的該第一工作周期與第二工作周期中，在該第一與第二MOS晶體管所連接的一輸出端上，分別提供低電壓范圍與高電壓范圍的模擬電壓。
43.一種用于交替地輸出第一與第二驅(qū)動電壓的方法，其特征在于其包括在第一與第二值之間交替方式輸出一變換信號；在一第一數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收一對應(yīng)于一低電壓范圍的一第一數(shù)字值；根據(jù)該變換信號為第一或第二值的狀態(tài)，分別在該第一DAC的第一與第二輸出端上或該第二與第一輸出端上輸出一對應(yīng)于該第一數(shù)位值的第一模擬電壓與一第一止通電壓，在一第二數(shù)字-模擬轉(zhuǎn)換器(DAC)處接收對應(yīng)于一高電壓范圍的一第二數(shù)字值；根據(jù)該變換信號為第一或第二值的狀態(tài)，分別在該第二DAC的第一與第二輸出端上或該第二與第一輸出端上輸出一對應(yīng)于該第二數(shù)位值的第二模擬電壓與一第二止通電壓；當該變換信號分別在第二與第一值之間切換時，通過一第一MOS晶體管交替地導(dǎo)通該第一模擬電壓，及令該第一MOS晶體管回應(yīng)于該第一止通電壓而截止；當該變換信號分別在第一與第二值之間切換時，通過一第二MOS晶體管交替地導(dǎo)通該第二模擬電壓，及令該第二MOS晶體管回應(yīng)于該第二止通電壓而截止；及交替地在一輸出端上提供該第一與該第二模擬電壓。
44.根據(jù)權(quán)利要求43所述的方法，其特征在于該方法更包括施加一第一預(yù)定電壓至該第一MOS晶體管的閘極，當該第一DAC輸出該第一止通電壓時，該第一MOS晶體管為截止；及施加一第二預(yù)定電壓至該第二MOS晶體管的閘極，當該第二DAC輸出該第二止通電壓時，該第二MOS晶體管為截止。
45.一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其包括一譯碼器，用于接收該數(shù)字輸入值及提供譯碼位；第一與第二組邏輯閘，分別連接及接收一第一輸入端上的譯碼位；一第一組輸出晶體管，各晶體管具有由該第一組邏輯閘的其一輸出所控制的導(dǎo)通狀態(tài)；一第二組輸出晶體管，各晶體管具有由該第二組邏輯閘的其一輸出所控制的導(dǎo)通狀態(tài)；一反相器，在其輸入端連接及接收一外來的二進制信號，及在其輸出端上提供反相的二進制信號；該第一組邏輯閘是連接及接收該反相器的輸出；該第二組邏輯閘是在一第二輸入端上連接及接收該二進制信號；一模擬電壓節(jié)點數(shù)組；一第一輸出端；一第二輸出端；該第一組輸出晶體管的各個晶體管是連接在該第一輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；該第二組輸出晶體管的各個晶體管是連接在該第二輸出端與該模擬電壓節(jié)點數(shù)組的各預(yù)定點之間；一第一分流晶體管，是連接在一用于接收一第一電源電源的第一節(jié)點與該第一輸出端之間，并且具有一受反相器輸出所控制的導(dǎo)通狀態(tài)；及一第二分流晶體管，是連接在該第一節(jié)點與該第二輸出端之間，并且具有一受二進制信號所控制的導(dǎo)通狀態(tài)。
46.根據(jù)權(quán)利要求45所述的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其更包括復(fù)數(shù)個電阻，是串聯(lián)連接在分別用于接收第一電源電壓與第二電源電壓的第一節(jié)點與第二節(jié)點之間，因此該復(fù)數(shù)個電阻形成一包括該模擬電壓節(jié)點數(shù)組的分壓器。
47.根據(jù)權(quán)利要求46所述的數(shù)字-模擬轉(zhuǎn)換器，其特征在于所述的等邏輯閘為NOR閘。
48.一種將一數(shù)字輸入值轉(zhuǎn)換為一模擬輸出的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其包括一譯碼器，用于接收該數(shù)字輸入值并且提供譯碼位；一組輸出晶體管，各晶體管具有受譯碼位中不同位所控制的一導(dǎo)通狀態(tài)；一模擬電壓節(jié)點數(shù)組；一選擇電路，具有第一與第二輸入端以及第一與第二輸出端，該選擇電路是連接及接收一數(shù)字控制信號，該選擇器電路根據(jù)數(shù)字信號是一第一或第二值而分別在該第一與第二輸出端上提供該第一與第二輸入端或該第二與第一輸入端上的電壓；該組輸出晶體管的各晶體管是連接在該第一輸入端與該模擬電壓節(jié)點數(shù)組之間；及該第二輸入端是耦合到對應(yīng)于一止通電壓的另一節(jié)點。
49.根據(jù)權(quán)利要求48所述的數(shù)字-模擬轉(zhuǎn)換器，其特征在于其更包括復(fù)數(shù)個電阻，是串聯(lián)連接在分別用于接收第一與第二電源電壓的第一與第二節(jié)點之間，因此該復(fù)數(shù)個電阻形成一包括該模擬電壓節(jié)點數(shù)組的分壓器。
全文摘要
一種驅(qū)動LCD數(shù)組中的像素的驅(qū)動電路,包括雙信道數(shù)字－模擬轉(zhuǎn)換器(DAC)。各雙信道DAC在信道A與信道B輸出端上分別輸出模擬形式數(shù)字信號與一止通電壓,及隨著一變換信號而相互切換。DAC輸出端是施加到成對的輸出晶體管,以在各顯示周期使各晶體管對中的一個晶體管呈導(dǎo)通,另一晶體管呈截止。藉由設(shè)定交變的DAC分別接收高、低電壓范圍的驅(qū)動電壓,各像素可交替地由高、低電壓范圍內(nèi)的電壓驅(qū)動,及在一顯示周期內(nèi),施加到各像素的驅(qū)動電壓范圍與在顯示周期內(nèi)施加至相鄰像素的電壓范圍為相反。
文檔編號G02F1/133GK1300046SQ00123868
公開日2001年6月20日 申請日期2000年8月23日 優(yōu)先權(quán)日1999年12月10日
發(fā)明者林錫聰, 黃云朋 申請人:華邦電子股份有限公司