專利名稱：并行光纖陣列耦合組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于光通訊、并行處理計(jì)算機(jī)等領(lǐng)域中的光電子器件，特別涉及到光通訊、并行處理計(jì)算機(jī)等領(lǐng)域中，有源和無源光電子芯片輸入、輸出并行通道耦合接口的光纖陣列組件。
背景技術(shù)：
近年來，由于光通信和計(jì)算機(jī)領(lǐng)域中機(jī)群、網(wǎng)絡(luò)運(yùn)算系統(tǒng)的迅猛發(fā)展，用于信息領(lǐng)域中各種新型被動(dòng)器件和主動(dòng)器件大量涌現(xiàn)。用于寬帶高速領(lǐng)域的面發(fā)射激光陣列VCSEL芯片、光接收PIN芯片、各種用途的復(fù)用、解復(fù)用、分束器等平面波導(dǎo)芯片、微光機(jī)電開關(guān)MEMS芯片等相繼研制成功。上述芯片要封裝制作成實(shí)用器件時(shí)，必須要有極高精度的光纖陣列組件作為芯片的輸入和輸出耦合接口，將上述芯片中的每一條光通路，和光纖陣列組件中相應(yīng)的每一條光纖嚴(yán)格準(zhǔn)確的對(duì)準(zhǔn)，才能將光信號(hào)輸入、輸出，制作成長期穩(wěn)定實(shí)用器件。上述器件的封裝技術(shù)是確保器件的優(yōu)良光學(xué)特性的關(guān)鍵技術(shù)，同時(shí)，也是最耗費(fèi)人力的工序，它是器件成本中最高部分之一。由于以上芯片都是采用光電子工藝研制成的，所以，器件的封裝技術(shù)對(duì)光纖陣列組件中每一條光纖位置的精度要求，必須與光刻線條的位置精度相匹配。不但如此，同時(shí)還需要對(duì)光纖頭加工成各種需要的形狀，如對(duì)光纖頭嚴(yán)格加工成8°、45°、57°、球形、非球面等，特別是用于面發(fā)射激光陣列VCSEL/PIN并行收發(fā)模塊中的光纖陣列組件，其封裝技術(shù)需要極高精度的光纖陣列，才能保證直接耦合的高效率。所以，提供各種形狀的極高精度的光纖陣列組件的是保證光電子器件高質(zhì)量的光學(xué)特性，提高封裝工藝效率，降低器件成本的最為關(guān)鍵的技術(shù)之一。
目前光纖陣列都是采用在特定晶向硅片上，腐蝕一些平行的V形槽，將光纖嵌入V形槽內(nèi)，用V形槽內(nèi)表面作為定位每一條光纖的表面，制作成光纖陣列組件，見美國專利5,656.120，中國專利00101007.7。也有的在基片上刻成凹形槽，將光纖嵌入凹形槽內(nèi)，用凹形槽內(nèi)表面作為定位每一條光纖表面，制作成光纖陣列組件，見美國專利6,706371。以上光纖定位方法中，光纖的定位精度與腐蝕成形的V形槽或凹形槽的深度和內(nèi)表面成形的過程精度有關(guān)。
本發(fā)明一維光纖陣列中每一條光纖精確定位是基于專利申請(qǐng)?zhí)?1133513.0“光纖陣列定位組件”提出的基片表面刻蝕槽兩側(cè)線定位光纖的結(jié)構(gòu)，如圖1所示，圖1中(A)(B)(C)是用基片表面凹形槽兩側(cè)線定位每一條光纖的情況，其中一片是表面帶有一條一條刻蝕成凹形槽的基片，槽面的寬度應(yīng)小于光纖芯徑的直徑，刻蝕深度與槽的寬度的確定，以光纖放置在表面槽兩側(cè)線上，光纖下表面不能接觸槽的內(nèi)表面為宜。

發(fā)明內(nèi)容
本發(fā)明所提出的一種并行光纖陣列耦合組件，是在專利申請(qǐng)?zhí)?1133513.0提出的“光纖陣列定位組件”基礎(chǔ)上，進(jìn)一步提出一種帶45°裸光纖頭的高精度光纖陣列與并行發(fā)射激光陣列VCSEL芯片或者陣列探測(cè)器PIN芯片直接耦合的結(jié)構(gòu)。
本發(fā)明的一種并行光纖陣列耦合組件，包括刻槽基片、襯底基片以及位于它們之間的光纖纖芯，刻槽基片表面有平行排列的凹形槽，每條光纖纖芯排放于凹形槽表面兩側(cè)線上，凹形槽的槽寬小于光纖纖芯的直徑，凹形槽深度大于光纖纖芯位于凹形槽內(nèi)部分的圓弧段高度，構(gòu)成一維光纖陣列，其特征在于(1)所述并行光纖陣列耦合組件還包括并行發(fā)射激光陣列VCSEL芯片或者陣列探測(cè)器PIN或GaAs芯片，(2)所述一維光纖陣列端部裸露纖芯加工成45°光學(xué)平面，一維光纖陣列的每一條纖芯與并行發(fā)射激光陣列VCSEL芯片每一象元或者陣列探測(cè)器PIN或GaAs芯片每一象元一對(duì)一對(duì)準(zhǔn)。
所述的并行光纖陣列耦合組件，其進(jìn)一步的特征在于與45°光學(xué)平面相對(duì)應(yīng)的裸露纖芯的圓柱面和對(duì)應(yīng)并行發(fā)射激光陣列VCSEL芯片象元或者并行陣列探測(cè)器PIN或GaAs芯片象元距離20-400μm；裸露纖芯的45°光學(xué)平面與相應(yīng)并行發(fā)射激光陣列VCSEL芯片的表面或發(fā)射的激光束或者陣列探測(cè)器PIN芯片接收表面成45°角。
新型的面發(fā)射激光陣列VCSEL芯片近兩年開始大量實(shí)用化，該激光芯片中每一個(gè)象元發(fā)光面積僅1-2μm，腔長約3μm，它是一種閾值低、調(diào)制速率快、發(fā)散角小、園型光斑、可與多模光纖直接耦合、無需嚴(yán)格溫控、可研制成一維和二維陣列芯片、成本低等許多優(yōu)點(diǎn)的通訊光源。目前850波長VCSEL/PIN并行收發(fā)模塊已廣泛應(yīng)用于寬帶、高速數(shù)據(jù)通訊和并行處理計(jì)算機(jī)領(lǐng)域。由大規(guī)模集成光電子工藝研制而成的并行發(fā)射激光陣列VCSEL芯片，象元之間的標(biāo)準(zhǔn)間距為250μm，位置精度誤差約0.2μm。需要極高精度的一維光纖陣列，采用特殊的耦合結(jié)構(gòu)，才能將一維并行發(fā)射激光陣列VCSEL芯片中每一個(gè)象元發(fā)射的激光束，一對(duì)一均勻地耦合到一維光纖陣列中每一條光纖輸出。本發(fā)明提出的端頭帶45°裸光纖芯的高精度光纖陣列，每一條光纖的定位精度可達(dá)到0.2-0.4μm，其精度完全與VCSEL陣列芯片中每一個(gè)象元的位置精度完全匹配，所以，可以完全用于與發(fā)射激光陣列VCSEL芯片的直接耦合。同樣，并行陣列探測(cè)器PIN或GaAs芯片象元之間標(biāo)準(zhǔn)間距亦為250μm，可以與端頭帶45°光學(xué)平面的一維光纖陣列直接耦合或接收，它是一種極為簡單而緊湊的耦合結(jié)構(gòu)。從而，可以大大提高耦合效率，降低成本，提高光電子器件的光學(xué)性能。


圖1為專利申請(qǐng)?zhí)?1133513.0“光纖陣列定位組件”示意圖；圖2為本發(fā)明中一維光纖陣列示意圖；圖3表示一維光纖陣列中光纖陣列中光纖排放過程；圖4為帶45°光學(xué)平面的一維光纖陣列側(cè)視圖；圖5為帶8°角度的一維光纖陣列示意圖；圖6為帶8°角度一維光纖陣列側(cè)視圖；圖7為本發(fā)明的一種實(shí)施方式；圖8為由本發(fā)明構(gòu)成的面發(fā)射激光VCSEL并行發(fā)射模塊示意圖；圖9為由本發(fā)明構(gòu)成的并行PIN接收模塊示意圖。
具體實(shí)施例方式
本發(fā)明并行光纖陣列耦合組件中一種端頭帶45°裸光纖的高精度光纖陣列如圖2所示，它是由帶45°裸光纖頭的光纖(100)、刻槽基片(120)和襯底基片(130)組成。其制造工藝如下，若要研制1×n帶45°裸光纖頭的光纖陣列，首先，按照發(fā)明專利申請(qǐng)01133513.0刻蝕凹形槽基片，用半導(dǎo)體芯片分割機(jī)并行于刻蝕凹分割成所需要的尺寸，選擇刻蝕有大于n+2條凹形槽的刻槽基片(120)。襯底基片(130)寬度與刻槽基片相同，長度比刻槽基片短3-5mm，將基片清洗干凈備用，將需要排放的光纖的前端長度為L-2mm的部分將包層(110)去掉，裸露光纖直徑為125μm的芯徑，清洗干凈備用。排放光纖時(shí)，首先，將刻槽基片(120)置于一個(gè)水平的平面基板上，帶凹形槽表面朝上放置，并且在排放光纖的過程中固定不動(dòng)。排放光纖過程見圖3所示，在刻槽基片上等于或大于n條凹形槽的兩側(cè)的凹形槽上，分別各排放一條長度約小于L，芯徑直徑為125μm清洗干凈的裸露光纖芯(100)，在其上放置一片襯底基片(130)，該基片的左、右寬度與下面刻槽基片(120)對(duì)整齊，而下面刻槽基片的前端露出1-2mm，后端露出約2-3mm。在襯底基片(130)表面上加一個(gè)合適的壓力，使上下基片位置穩(wěn)定不動(dòng)，這時(shí)，可將備用的前端長度為L-2mm、芯徑直徑為125μm清洗好裸光纖芯，從上下基片之間的后端，逐條插入每一條凹形槽上并用凹形槽的兩側(cè)定位，一條一條并行地排放n條光纖。而后，用流動(dòng)性較好的紫外膠(140)，很少一點(diǎn)地從尾端滴在光纖芯徑表面，依靠光纖在上基片和凹形槽基片之間縫隙的表面張力，將紫外膠(140)流入并填滿上下基片之間的縫隙，以及裸露光纖下表面和凹形槽縫隙，再用紫外光照射固化，使光纖正確定位并牢固地固定于兩基片之間，而裸露光纖頭的下表面牢固地與凹形槽固化在一起，特別注意裸露光纖芯沒有與凹形槽相接觸的上圓柱表面不能有任何膠層污染。最后，裸露光纖芯和刻槽基片一起相對(duì)于刻槽基片表面嚴(yán)格加工成45°表面，端頭帶45°光學(xué)平面裸露光纖芯一維光纖陣列側(cè)視圖見圖4。
按照上面所述的工藝方法，可以研制端口楔角為8°或任何角度的一維光纖陣列，用于分束波導(dǎo)芯片、陣列波導(dǎo)光柵AWG芯片等輸入、輸出耦合接口。端口楔角為8°的一維光纖陣列組件，如圖5所示。組件中上、下基片的長度和寬度都相同，按照上述工藝排放好光纖、注膠、紫外光照射固化后，最后，在光纖端面加工拋光成8°角，其組件的側(cè)視圖見圖6。
并行發(fā)射激光陣列VCSEL芯片與端頭帶45°裸光纖芯的高精度一維光纖陣列直接耦合結(jié)構(gòu)如圖7所示。因?yàn)椴⑿邪l(fā)射激光陣列VCSEL芯片每一個(gè)象元發(fā)出的激光束的發(fā)散角小、園型光斑、其全發(fā)散角約15°，如果采用芯徑為62.5μm的多模光纖耦合輸出，可采用如圖8所示。結(jié)構(gòu)簡單的直接耦合的方式，獲得較高的耦合效率。首先，將VCSEL陣列芯片(150)貼片在熱沉基片(160)上，熱沉(160)基片和端頭帶45°裸光纖芯的一維多模光纖陣列的襯底基片(130)，并共同置于散熱片(190)平面上，讓與45°裸光纖芯徑相對(duì)應(yīng)的光纖圓柱表面，直接與VCSEL芯片發(fā)光面相對(duì)，VCSEL芯片每一個(gè)象元發(fā)射的激光束直接穿過與45°斜面相對(duì)的光纖芯圓柱表面，入射在端頭裸光纖芯的45°斜面上，經(jīng)過45°斜面的反射直接耦合到光纖芯徑中去。為了獲得較高的耦合效率，較高的均勻性和穩(wěn)定性，一個(gè)重要的參數(shù)是端頭與帶45°裸光纖芯相對(duì)應(yīng)的光纖芯圓柱表面和VCSEL芯片發(fā)光表面距離，設(shè)為Δ，熱沉(160)的厚度為s，VCSEL芯片(150)的厚度為h，則一維光纖陣列襯底基片(130)的厚度為d，它們之間的關(guān)系為d＝Δ+s+h并行發(fā)射激光VCSEL陣列與端頭帶45°裸光纖芯的一維多模光纖陣列組件直接耦合的結(jié)構(gòu)必須保證以下幾點(diǎn)1)端頭帶45°裸光纖芯徑的一維多模光纖陣列與并行發(fā)射激光陣列VCSEL芯片的位置安排，必須讓與45°斜面相對(duì)應(yīng)的裸光纖芯圓柱表面與VCSEL芯片的發(fā)光表面距離Δ，約20-400μm左右，以便使得激光束約85％或更高的功率直接穿過裸光纖芯圓柱表面，入射在裸光纖頭多模光纖芯45°拋光面上，通過45°拋光面的反射直接耦合到多模光纖芯徑中去。2)調(diào)整一維多模光纖陣列組件，使得裸光纖頭的45°拋光面嚴(yán)格與VCSEL芯片表面或與其發(fā)射出的激光束嚴(yán)格成45°。3)調(diào)整一維多模光纖陣列組件，使得每一條纖芯與VCSEL陣列每一個(gè)象元嚴(yán)格一對(duì)一地對(duì)準(zhǔn)，誤差約0.2-0.4μm。通過以上簡單結(jié)構(gòu)和正確調(diào)整，可以獲得較高的耦合效率，較高的均勻性和穩(wěn)定性。
由本發(fā)明所構(gòu)成的面發(fā)射激光VCSEL并行發(fā)射模塊如圖8所示，主要元器件有端頭帶45°裸光纖芯的一維光纖陣列，VCSEL陣列芯片(150)，熱沉(160)，驅(qū)動(dòng)電路陣列芯片(170)，電路板(180)，散熱片(190)。首先將面發(fā)射激光VCSEL芯片(150)貼在熱沉(160)上，讓電路板(180)、VCSEL的驅(qū)動(dòng)電路芯片(170)、帶VCSEL芯片的熱沉(160)、端頭帶45°裸光纖芯的一維多模光纖陣列組件的襯底基片(130)，一起并行放置在同一個(gè)散熱器平面上，采用一套調(diào)試設(shè)備嚴(yán)格按照以上的耦合結(jié)構(gòu)進(jìn)行調(diào)試，在進(jìn)行調(diào)試過程中，嚴(yán)格監(jiān)測(cè)各種參數(shù)，達(dá)到最佳位置時(shí)，用膠固定。
由本發(fā)明構(gòu)成的并行PIN接收模塊的功能是將來自一維多模光纖陣列組件中每一條光纖的光，入射在PIN陣列芯片的每一個(gè)象元上，PIN或GaAs象元將光信號(hào)轉(zhuǎn)換成電信號(hào)，電信號(hào)再經(jīng)過接收放大電路的放大，將電平放大到系統(tǒng)所需要的電平。PIN或GaAs并行接收模塊的結(jié)構(gòu)與VCSEL發(fā)射模塊的結(jié)構(gòu)完全相同，僅需要將VCSEL芯片(150)置換成PIN或GaAs芯片(200)，而驅(qū)動(dòng)芯片(170)置換成接收放大電路陣列芯片(210)，如圖9所示。
權(quán)利要求
1.一種并行光纖陣列耦合組件，包括刻槽基片、襯底基片以及位于它們之間的光纖纖芯，刻槽基片表面有平行排列的凹形槽，每條光纖纖芯排放于凹形槽表面兩側(cè)線上，凹形槽的槽寬小于光纖纖芯的直徑，凹形槽深度大于光纖纖芯位于凹形槽內(nèi)部分的圓弧段高度，構(gòu)成一維光纖陣列，其特征在于(1)所述并行光纖陣列耦合組件還包括并行發(fā)射激光陣列VCSEL芯片或者陣列探測(cè)器PIN或GaAs芯片，(2)所述一維光纖陣列端部裸露纖芯加工成45°光學(xué)平面，一維光纖陣列的每一條纖芯與并行發(fā)射激光陣列VCSEL芯片每一象元或者陣列探測(cè)器PIN或GaAs芯片每一象元一對(duì)一對(duì)準(zhǔn)。
2.如權(quán)利要求1所述的并行光纖陣列耦合組件，其特征在于與45°光學(xué)平面相對(duì)應(yīng)的裸露纖芯的圓柱面和對(duì)應(yīng)并行發(fā)射激光陣列VCSEL芯片象元或者并行陣列探測(cè)器PIN或GaAs芯片象元距離20-400μm；裸露纖芯的45°光學(xué)平面與相應(yīng)并行發(fā)射激光陣列VCSEL芯片的表面或發(fā)射的激光束或者陣列探測(cè)器PIN芯片接收表面成45°角。
全文摘要
并行光纖陣列耦合組件，屬于光通訊、并行處理計(jì)算機(jī)領(lǐng)域中的光電子器件，在“光纖陣列定位組件”專利申請(qǐng)基礎(chǔ)上，進(jìn)一步提出帶45°裸光纖頭的一維光纖陣列與并行發(fā)射激光陣列VCSEL芯片或者并行陣列探測(cè)器PIN芯片直接耦合的結(jié)構(gòu)。本發(fā)明由刻槽基片、襯底基片和光纖纖芯構(gòu)成一維光纖陣列、其端部裸露纖芯加工成45°光學(xué)平面，每一條纖芯與并行發(fā)射激光陣列VCSEL芯片或者陣列探測(cè)器PIN(或GaAs)芯片每一象元一對(duì)一對(duì)準(zhǔn)，與45°平面相對(duì)的裸露纖芯圓柱面和象元距離為20－400μm，本發(fā)明的組件實(shí)現(xiàn)了與陣列VCSEL芯片和PIN芯片直接耦合，耦合效率高，降低成本，結(jié)構(gòu)簡單緊湊，提高光電子器件的光學(xué)性能。
文檔編號(hào)G02B6/26GK1514261SQ03128028
公開日2004年7月21日 申請(qǐng)日期2003年5月23日 優(yōu)先權(quán)日2003年5月23日
發(fā)明者曹明翠, 羅風(fēng)光 申請(qǐng)人:華中科技大學(xué)