專利名稱：將三維函數(shù)用于掩模規(guī)格制定的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造工藝中的掩模制作過(guò)程，尤其設(shè)計(jì)掩模制作規(guī)格的制定方法。

背景技術(shù)：
目前對(duì)光刻用的掩模制定其生產(chǎn)規(guī)格時(shí)，通常只定義兩個(gè)值，均值與目標(biāo)值差(MTT，Mean To Target)以及關(guān)鍵尺寸均勻性(CDU，CriticalDimension Uniformidty)，隨著集成電路制造工藝的不斷進(jìn)步，掩模設(shè)計(jì)規(guī)則也隨之進(jìn)一步縮減，半導(dǎo)體器件圖案特征的關(guān)鍵尺寸(CD，CriticalDimention)逐漸接近光學(xué)分辨率的極限。因此在實(shí)際應(yīng)用中，越來(lái)越多出現(xiàn)這樣的情況，某些掩模雖然符合預(yù)定的規(guī)格，即其MTT值和CDU值均在規(guī)格之內(nèi)，但是將掩模用于光刻，使圖案復(fù)制到硅晶片上后，呈現(xiàn)于晶片上的圖案特征的關(guān)鍵尺寸卻超出預(yù)定的規(guī)格。這直接對(duì)生產(chǎn)過(guò)程中產(chǎn)品良率產(chǎn)生負(fù)面影響。
如圖1所示，傳統(tǒng)的掩模規(guī)格是基于固定容許量的MTT值以及CDU值，圖中的橫坐標(biāo)為CDU值，縱坐標(biāo)為MTT值，例如其固定容許量分別為(-7.5，7.5)，(-6，6)，掩模數(shù)據(jù)只要在圖中以這四個(gè)值確定的矩形范圍內(nèi)即認(rèn)為其符合規(guī)格，可以用于晶片制造。但是實(shí)際使用中，有很多情況下上述的判斷并不準(zhǔn)確，在所述矩形的左上角以及左下角用斜線表示的三角形區(qū)域中(此兩個(gè)三角形區(qū)域僅為具體應(yīng)用的舉例，并非泛指)，雖然掩模的MTT值以及CDU值仍然符合上述的固定容許量(-7.5，7.5)，(-6，6)，但是數(shù)值符合此區(qū)域的掩模應(yīng)用于實(shí)際生產(chǎn)晶片時(shí)，將由于掩模誤差導(dǎo)致晶片上圖案特征的表現(xiàn)超出光刻制程的容許度。為了避免此種問(wèn)題出現(xiàn)，實(shí)際使用中通常只有縮小掩模的MTT值以及CDU值規(guī)格，這種方式實(shí)質(zhì)上提高了掩模等級(jí)，但是無(wú)疑將導(dǎo)致掩模生產(chǎn)的良率降低，并且成本升高。


發(fā)明內(nèi)容
為了在掩模設(shè)計(jì)規(guī)則越來(lái)越趨向收縮的時(shí)候，掩模的生產(chǎn)制造仍能保證較高的良率和較低成本，并且不影響掩模用于光刻后的產(chǎn)品質(zhì)量，提出本發(fā)明。
本發(fā)明的一個(gè)目的在于，提供一種將三維函數(shù)用于掩模規(guī)格制定的方法。
本發(fā)明的另一個(gè)目的在于，提供一種將三維函數(shù)用于掩模規(guī)格制定的方法，并且以此為基礎(chǔ)，將三維函數(shù)簡(jiǎn)化為二維函數(shù)，用于限定掩模規(guī)格。
本發(fā)明提出的以三維函數(shù)限定掩模規(guī)格的方法，或者將所述的三維函數(shù)簡(jiǎn)化為二維函數(shù)來(lái)限定掩模規(guī)格的方法，可以用于確保掩模質(zhì)量符合生產(chǎn)應(yīng)用的要求，并且還可以提高掩模制作的良率。
掩模的規(guī)格應(yīng)當(dāng)基于可影響晶片上關(guān)鍵尺寸偏差的最關(guān)鍵因子而考慮，在本發(fā)明中，將這些因子歸結(jié)為三個(gè)方面MTT值，CDU值以及標(biāo)稱規(guī)則實(shí)行光學(xué)近似效應(yīng)(nominal on-rule proximity)。
所謂的光學(xué)近似效應(yīng)，主要是指成像系統(tǒng)在像平面上產(chǎn)生的像相對(duì)于被成像物的一種失真效應(yīng)。在光罩掩膜的制備過(guò)程中，這種失真效應(yīng)的大小，主要與特定的光罩制程、被成像物體本身的線寬大小以及被成像物體的周圍環(huán)境有關(guān)系。換句話說(shuō)，對(duì)于同樣線寬的被成像物體，如果該物體的周圍環(huán)境不同，最后反映在光罩掩膜上的失真的大小也不相同。
通常，在掩模設(shè)計(jì)以及制造時(shí)，會(huì)比較關(guān)心設(shè)計(jì)規(guī)則(Design rule)所允許的最小線寬的圖形(on-rule feature)在不同的周圍環(huán)境(主要指疏密情況不同)下的失真大小(在最佳的光罩掩膜制程條件下)，并把這樣的失真稱為標(biāo)稱規(guī)則實(shí)行光學(xué)近似效應(yīng)(nominal on-rule proximity)。
測(cè)量標(biāo)稱規(guī)則實(shí)行光學(xué)近似效應(yīng)(nominal on-rule proximity)具體值的大小主要通過(guò)以下方法設(shè)計(jì)一組實(shí)驗(yàn)圖形，該組同行中的每一個(gè)分批都有同樣大小的圖形線寬，所不同的只是圖形的疏密。把這一組圖形都寫(xiě)到光罩掩膜上，然后測(cè)量在光罩掩膜上這些圖形的實(shí)際線寬。實(shí)際線寬和設(shè)計(jì)線寬之差，就是這種近似效應(yīng)失真具體值的大小。
基于以上考慮，本發(fā)明方法施行的第一步驟是收集大量的由于掩模誤差而引起的晶片關(guān)鍵尺寸偏差數(shù)據(jù)，所述的誤差包括掩模主圖案特征的MTT值偏移，橫向掩模CDU值(cross mask CDU)以及不同掩模的光學(xué)近似效應(yīng)表現(xiàn)值，所使用的掩模圖案如圖2所示； 對(duì)所收集的晶片數(shù)據(jù)庫(kù)進(jìn)行分析，其目的是找出掩模制程的關(guān)鍵因子如何影響晶片級(jí)制程窗(process window)范圍，以及關(guān)鍵尺寸控制的關(guān)系。
數(shù)據(jù)應(yīng)當(dāng)進(jìn)行詳細(xì)并且大量的收集，在完成收集這些數(shù)據(jù)的基礎(chǔ)上，可以根據(jù)所述的三方面數(shù)據(jù)在三維坐標(biāo)系中繪制出掩模規(guī)格的函數(shù)曲面，如圖3所示(圖中僅示出部分曲面)，函數(shù)的表達(dá)式為 晶片關(guān)鍵尺寸容忍度＝F(MTT，CDU，光學(xué)近似效應(yīng)值)。
上述三維坐標(biāo)系的三個(gè)坐標(biāo)軸分別表示MTT值，CDU值以及光學(xué)近似效應(yīng)值，在圖3所示的曲面包覆范圍之內(nèi)的掩模檢測(cè)數(shù)據(jù)可以認(rèn)為是符合規(guī)格的，即檢測(cè)數(shù)據(jù)在此范圍內(nèi)的掩模可以用于實(shí)際的光刻制程而不至于出現(xiàn)超出制程規(guī)格的誤差。
對(duì)于一個(gè)真實(shí)的成熟并且控制良好的掩模制程而言，上述的掩模規(guī)格三維函數(shù)可以簡(jiǎn)化至二維的數(shù)值范圍，如圖4所示，仍然是在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中，將上述三維函數(shù)在此二維平面中的輪廓繪制出來(lái)(MTT值與CDU值的坐標(biāo)軸實(shí)質(zhì)上與三維坐標(biāo)系中的相同)，可以這樣操作的原因是掩模的光學(xué)近似效應(yīng)性能表現(xiàn)基本都可以根據(jù)現(xiàn)有技術(shù)對(duì)光學(xué)近似效應(yīng)的研究結(jié)果加以確定。
經(jīng)過(guò)上述的掩模規(guī)格三維函數(shù)二維化的過(guò)程后，本發(fā)明方法所規(guī)定的掩模規(guī)格函數(shù)即可以呈現(xiàn)在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中，此時(shí)將背景技術(shù)中所介紹的用于控制掩模規(guī)格的圖案整合進(jìn)此二維坐標(biāo)系中可以很明顯地發(fā)現(xiàn)，按照本發(fā)明方法所規(guī)定的掩模規(guī)格范圍明顯大于背景技術(shù)中所采用的掩模規(guī)格范圍，如圖5所示。并且，如背景技術(shù)所介紹，目前采用的掩模規(guī)格控制方法，其在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中用于控制掩模規(guī)格的為一個(gè)矩形圖案，但并不是符合此范圍的所有掩模均能適應(yīng)實(shí)際生產(chǎn)需要的規(guī)格。所述矩形圖案與按照本發(fā)明方法規(guī)定的規(guī)格范圍互相不重合的部分即為不符合實(shí)際生產(chǎn)需要的部分，也就是在背景技術(shù)中所介紹的矩形左上角以及左下角的三角形區(qū)域，在圖5中以斜線將此兩個(gè)區(qū)域作了標(biāo)示。
至此已不難明白本發(fā)明所提供方法的優(yōu)點(diǎn) 首先，按照本發(fā)明方法所制定出的掩模規(guī)格，其容許范圍大于目前方法所制定掩模規(guī)格的容許范圍，這樣將使掩模生產(chǎn)過(guò)程的良率得到提高，降低生產(chǎn)成本； 其次，按照本發(fā)明方法來(lái)制定掩模規(guī)格，其對(duì)掩模性能的控制更為精確，掩模雖然符合規(guī)格，但是不能適用于實(shí)際應(yīng)用的情況將大為減少甚至完全可避免(采集數(shù)據(jù)量足夠多的情況)。這樣可以間接地提高集成電路制造工藝中產(chǎn)品的良率。



本申請(qǐng)中包括的附圖是說(shuō)明書(shū)的一個(gè)構(gòu)成部分，附圖與說(shuō)明書(shū)和權(quán)利要求書(shū)一起用于說(shuō)明本發(fā)明的實(shí)質(zhì)內(nèi)容，用于更好地理解本發(fā)明。
圖1為傳統(tǒng)方法用MTT值以及CDU值控制掩模規(guī)格的坐標(biāo)示意圖，圖中的橫坐標(biāo)為CDU值，縱坐標(biāo)為MTT值； 圖2為本發(fā)明方法中用于采集數(shù)據(jù)的掩模圖案示意圖； 圖3為按照本發(fā)明方法得到的三維函數(shù)曲面示意圖； 圖4為按照本發(fā)明的方法將三維函數(shù)在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中二維化后的函數(shù)輪廓示意圖； 圖5為現(xiàn)有技術(shù)用于控制掩模規(guī)格的矩形圖案整合進(jìn)圖4所示二維化函數(shù)圖案的示意圖。

具體實(shí)施例方式 為了更好地理解本發(fā)明的工藝，下面結(jié)合本發(fā)明的具體實(shí)施例作進(jìn)一步說(shuō)明，但其不限制本發(fā)明。
實(shí)施例1 用三維函數(shù)制定掩模規(guī)格 在集成電路制造工藝中，光刻制程使用的掩模規(guī)格在制定時(shí)應(yīng)當(dāng)基于可影響晶片上關(guān)鍵尺寸偏差的最關(guān)鍵因子而考慮，本發(fā)明的實(shí)施例中將這些因子歸結(jié)為三個(gè)方面MTT值，CDU值以及標(biāo)稱規(guī)則實(shí)行的光學(xué)近似效應(yīng)數(shù)值(nominal on-rule proximity)。
本發(fā)明方法施行的第一步驟是收集大量的由于掩模誤差而引起的晶片關(guān)鍵尺寸偏差數(shù)據(jù)，所述的誤差包括掩模主圖案特征的MTT值偏移，橫向掩模CDU值(cross mask CDU)以及不同掩模的光學(xué)近似效應(yīng)表現(xiàn)，所使用的掩模圖案如圖2所示； 整理上述步驟所收集的晶片數(shù)據(jù)庫(kù)，如下表1所示，對(duì)其進(jìn)行分析，以找出掩模制程的關(guān)鍵因子如何影響晶片級(jí)制程窗(process window)范圍，以及關(guān)鍵尺寸控制的關(guān)系。
表1 應(yīng)當(dāng)注意的是，上表僅為說(shuō)明本發(fā)明的方法過(guò)程而舉例，在實(shí)際應(yīng)用時(shí)，類似表1的數(shù)據(jù)必須進(jìn)行更加細(xì)化并且大量的收集，在完成收集這些數(shù)據(jù)的基礎(chǔ)上，可以根據(jù)這些數(shù)據(jù)在三維坐標(biāo)系中繪制出掩模規(guī)格的函數(shù)曲面，如圖2所示，函數(shù)的表達(dá)式為晶片關(guān)鍵尺寸容忍度＝F(MTT，CDU，光學(xué)近似效應(yīng)值)。
三維坐標(biāo)系的三個(gè)坐標(biāo)軸分別表示MTT值，CDU值以及光學(xué)近似效應(yīng)值，在圖3所示的曲面包覆范圍之內(nèi)的掩模檢測(cè)數(shù)據(jù)可以認(rèn)為是符合規(guī)格的，即可以認(rèn)為檢測(cè)數(shù)據(jù)在此范圍內(nèi)的掩?？梢杂糜趯?shí)際的光刻制程而不至于出現(xiàn)超出制程規(guī)格的誤差。
此方法實(shí)際應(yīng)用后反饋的情況顯示，晶片的關(guān)鍵尺寸控制以及光刻的制程窗(process window)均在晶片級(jí)的規(guī)格之內(nèi)。
實(shí)施例2 以三維函數(shù)制定掩模制作的規(guī)格，并且以此為基礎(chǔ)簡(jiǎn)化得到二維函數(shù)限定的掩模規(guī)格 對(duì)于一個(gè)真實(shí)的成熟并且控制良好的掩模制程而言，實(shí)施例1中的掩模規(guī)格三維函數(shù)可以簡(jiǎn)化至二維的數(shù)值范圍，如圖3所示，仍然是在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中，將三維函數(shù)在此二維平面中的輪廓繪制出來(lái)，本實(shí)施例中，定義MTT軸為x軸，CDU軸為y軸，光學(xué)近似效應(yīng)軸為z軸。
MTT值與CDU值代表的x、y軸實(shí)質(zhì)上與實(shí)施例1的三維坐標(biāo)系相同，所以上述三維函數(shù)曲面以z軸方向在x與y坐標(biāo)軸決定的二維平面上的投影，即為所述三維函數(shù)在xy平面二維化后的輪廓。
可以這樣簡(jiǎn)化三維函數(shù)的原因是掩模的光學(xué)近似效應(yīng)性能表現(xiàn)基本都是可以確定的。
對(duì)于實(shí)際操作而言，這樣的簡(jiǎn)化無(wú)疑可以帶來(lái)便利，因?yàn)榇_定掩模是否符合規(guī)格時(shí)，仍然只需要判斷MTT以及CDU兩個(gè)數(shù)值是否落在所述二維函數(shù)規(guī)定的范圍內(nèi)。這樣在操作過(guò)程上已與現(xiàn)有技術(shù)采用的方法沒(méi)有不同。
經(jīng)過(guò)上述的掩模規(guī)格三維函數(shù)二維化的過(guò)程后，本發(fā)明方法所規(guī)定的掩模規(guī)格函數(shù)即可以呈現(xiàn)在x、y所構(gòu)成的二維坐標(biāo)系中，此時(shí)將背景技術(shù)中所介紹的用于控制掩模規(guī)格的圖案整合進(jìn)此二維坐標(biāo)系中可以很明顯地發(fā)現(xiàn)，按照本發(fā)明方法所規(guī)定的掩模規(guī)格范圍明顯大于背景技術(shù)中所采用的掩模規(guī)格范圍。并且，如背景技術(shù)所介紹，目前采用的掩模規(guī)格控制方法，其在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中用于控制掩模規(guī)格的為一個(gè)矩形圖案，但并不是符合此范圍的所有掩模均能適應(yīng)實(shí)際生產(chǎn)需要的規(guī)格。所述矩形圖案與按照本發(fā)明方法規(guī)定的規(guī)格范圍互相不重合的部分即為不符合實(shí)際生產(chǎn)需要的部分，也就是在背景技術(shù)中所介紹的矩形左上角以及左下角的三角形區(qū)域，在圖3中以斜線將此兩個(gè)區(qū)域作了標(biāo)示。
權(quán)利要求
1.一種將三維函數(shù)用于掩模規(guī)格制定的方法，用于在集成電路制造工藝中對(duì)掩模制作的規(guī)格加以限定，其特征在于采用三種參數(shù)控制掩模規(guī)格MTT值，CDU值以及光學(xué)近似效應(yīng)值，所述的方法包括下列步驟
1)采集由于掩模誤差而引起的晶片關(guān)鍵尺寸偏差數(shù)據(jù)，所述的誤差包括掩模主圖案特征的MTT值偏移，橫向掩模CDU值以及不同掩模的光學(xué)近似效應(yīng)表現(xiàn)值；
2)根據(jù)所采集的三方面數(shù)據(jù)在三維坐標(biāo)系中繪制出掩模規(guī)格的函數(shù)曲面圖，函數(shù)的表達(dá)式為
晶片關(guān)鍵尺寸容忍度＝F(MTT，CDU，光學(xué)近似效應(yīng)值)
3)根據(jù)步驟2)中得到的曲面函數(shù)判斷掩模是否符合規(guī)格，測(cè)試數(shù)據(jù)在函數(shù)曲面包覆范圍內(nèi)的掩模為符合規(guī)格，反之則不符合規(guī)格。
2.如權(quán)利要求1所述的方法，其特征在于，還包括下列步驟
在MTT值與CDU值構(gòu)成的二維坐標(biāo)系中，以所述三維函數(shù)與此二維平面相交的輪廓使三維函數(shù)二維化，成為MTT值與CDU值構(gòu)成的二維坐標(biāo)系中的二維函數(shù)；
以所述的二維函數(shù)作為掩模制作規(guī)則的制定標(biāo)準(zhǔn)，當(dāng)掩模測(cè)試得到的MTT值與CDU值在所述二維函數(shù)規(guī)定的范圍中時(shí)，掩模符合規(guī)格，反之則不符合規(guī)格。
全文摘要
一種將三維函數(shù)用于掩模規(guī)格制定的方法，此種方法采用三種參數(shù)控制掩模的規(guī)格MTT值，CDU值以及光學(xué)近似效應(yīng)值。在集成電路制造工藝發(fā)展至圖案特征的關(guān)鍵尺寸逐漸接近光學(xué)分辨率的極限時(shí)，光學(xué)近似效應(yīng)對(duì)于掩模制造的影響越來(lái)越明顯。本發(fā)明的方法正是基于此而設(shè)計(jì)，實(shí)際使用中可以提升掩模制作的良率，使生產(chǎn)成本下降。并且，也可以間接得使集成電路制造中的產(chǎn)品良率上升。
文檔編號(hào)G03F1/36GK101211101SQ200610148018
公開(kāi)日2008年7月2日 申請(qǐng)日期2006年12月26日 優(yōu)先權(quán)日2006年12月26日
發(fā)明者洪齊元, 高根生, 劉慶煒 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司