專利名稱：薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閾值數(shù)模轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閼值數(shù)模轉(zhuǎn)換器。
背景技術(shù)：
參照圖4，文獻"Jin-Ho Kim, Byong-Deok Choi, Oh陽Kyong Kwon. 1-Billion-Color TFT國LCD TV w他Full HD Format. Consumer Electronics, 2005, pp: 1042 -1050"公開了 一種全部采用NMOS管的數(shù)模 轉(zhuǎn)換器，其中所有nmos管的襯底都接電源地vss。選中的y電壓要經(jīng)過n個串聯(lián)的nmos 管才能到達模擬驅(qū)動Buffer,這N個串聯(lián)的CMOS管的導(dǎo)通電阻與輸出結(jié)點的等效寄生電容 CpAR形成等效延時電路，導(dǎo)致數(shù)模轉(zhuǎn)換器的動作速度降低。由于每個NMOS管的源極電壓 Vs都大于0，且越接近VH端的NMOS管，其源極電壓Vs越大，而襯底電壓VB都等于O， 這樣源極與襯底之間的電壓VsbX)，且越接近VH端的NMOS管，其源極與襯底之間的電壓 Vsb越大，根據(jù)(1)式，這將導(dǎo)致NMOS管的閾值電壓VTH增加，即體效應(yīng)增強。另外，對 于選通的NMOS管，其柵極電壓為VDD，這樣越接近VH端的NMOS管其柵極與源極之間 的電壓Vgs越小。
^ = r訓(xùn)+ ^(#^7^1 _ (1)
根據(jù)(2)式，對于接近VH端的NMOS管，由于閾值電壓VTH增加和柵源電壓Vgs減 小的雙重效應(yīng)，NMOS管的導(dǎo)通電阻Ron就會變得很大。隨著色彩度的進一步提高，串聯(lián)譯 碼開關(guān)的數(shù)目增加，使得總導(dǎo)通電阻增大，從而引起數(shù)模轉(zhuǎn)換器的動作速度進一步降低。另 一方面，隨著薄膜晶體管型液晶顯示屏(TFT-LCD)的尺寸增大和分辨率的提高，行掃描的 時間越來越短，為了保證高質(zhì)量畫面顯示，必須在行掃描時間內(nèi)將液晶單元充/放電到相應(yīng)的 Y電壓值。因此，現(xiàn)有的數(shù)模轉(zhuǎn)換器的延時己經(jīng)成為制約數(shù)模轉(zhuǎn)換器動作速度的瓶頸，對于 高分辨率和深色彩度的TFT-LCD顯示驅(qū)動，必須提高現(xiàn)有數(shù)模轉(zhuǎn)換器的速度。
發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)動作速度慢的不足，本發(fā)明提供一種薄膜晶體管型液晶顯示屏源驅(qū)動 芯片的多閾值數(shù)模轉(zhuǎn)換器，在不增加電路復(fù)雜度和芯片面積的前提下，可以減小數(shù)模轉(zhuǎn)換器 的延時，提高數(shù)模轉(zhuǎn)換器的動作速度。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案:一種薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多
閾值數(shù)模轉(zhuǎn)換器，其特點是，通過給數(shù)模轉(zhuǎn)換器中的CMOS管分別設(shè)置不同的襯底電壓VB以 減小體效應(yīng)，進而減小CMOS管譯碼開關(guān)的導(dǎo)通電阻和時延，提高數(shù)模轉(zhuǎn)換器的動作速度。
所述襯底電壓VB，對于NMOS管應(yīng)小于或等于該NMOS管其余3個端子的電壓，使每 個NMOS管的襯底被反向偏置。
所述襯底電壓VB，對于PMOS管應(yīng)大于或等于該PMOS管其余3個端子的電壓，使每 個PMOS管的襯底被反向偏置。
本發(fā)明的有益效果是由于減小了CMOS管子的襯底與源極之間的電壓，減少了CMOS 管子的體效應(yīng)影響，在不增加電路復(fù)雜度和芯片面積的前提下，減小了數(shù)模轉(zhuǎn)換器的延時， 提高了數(shù)模轉(zhuǎn)換器的動作速度。
下面結(jié)合附圖和實施例對本發(fā)明作詳細說明。
圖1是本發(fā)明的2-閾值N-bitNMOS管數(shù)模轉(zhuǎn)換器。
圖2是圖1中2-,值N-bitNMOS管數(shù)模轉(zhuǎn)換器的工藝實現(xiàn)原理圖。
圖3是本發(fā)明的4-閾值3-bitNMOS管數(shù)模轉(zhuǎn)換器。
圖4是現(xiàn)有技術(shù)的N-bitNMOS管數(shù)模轉(zhuǎn)換器。
圖5是現(xiàn)有技術(shù)與本發(fā)明的2-閾值10-bitNMOS管數(shù)模轉(zhuǎn)換器的信號延時仿真結(jié)果對比 曲線。
具體實施例方式
參照圖1 3，本發(fā)明通過給數(shù)模轉(zhuǎn)換器中的CMOS管子分別設(shè)置不同的襯底電壓VB以 減小體效應(yīng)，進而減小CMOS管譯碼開關(guān)的導(dǎo)通電阻和時延，提高數(shù)模轉(zhuǎn)換器的動作速度。
以圖1的2-閾值N-bitNMOS管數(shù)模轉(zhuǎn)換器為例說明。對于N-bit顯示數(shù)據(jù)，電阻網(wǎng)絡(luò)需 要產(chǎn)生2M個電壓(V0 v2N-l),我們以V2^電壓為界，NMOS管的源極連接到大于或等于 V2N"電壓的所有NMOS管開關(guān)的襯底都接到V2N"，而NMOS管的源極連接到小于V2N"電 壓的所有NMOS管開關(guān)的襯底都接地VSS。這樣如果譯碼通道在虛線以上，即傳統(tǒng)結(jié)構(gòu)中體 效應(yīng)最嚴重的部分，所有NMOS管源極與襯底之間的電壓VsB都減小了 V2N"，閾值電壓相 應(yīng)下降，從而減小了導(dǎo)通電阻。稱這種電路為"2-閾值"開關(guān)譯碼電路。依次類推，可以將圖1 中虛線分開的上下兩部分分別作為一組譯碼電路，在組內(nèi)繼續(xù)設(shè)置不同的襯底電壓，可得到 "4-閾值"、"8-閾值"等多閾值開關(guān)譯碼電路，可以進一步減小虛線以上部分NMOS管的體效 應(yīng)。襯底電壓的接法，必須保證每個NMOS管的襯底電壓VB小于或等于該管其余3個端子 的電壓。即若兩個上下相鄰的NMOS管的襯底電壓VB不一致，那么與之相連的后一級NMOS 管的襯底必須和二者中襯底電壓較低的一個襯底相連，以保證每個NMOS管的襯底被反向偏
置。下面以3-bitNMOS管數(shù)模轉(zhuǎn)換器為例說明。
圖3所示的4-閾值3-bitNMOS管數(shù)模轉(zhuǎn)換器中，譯碼開關(guān)的襯底分別接到4種不同的電 壓即V0， V2， V4， V6，稱為"4-閾值"數(shù)模轉(zhuǎn)換器。Ml管和M2管的襯底電壓分別為V6 和V4，其后一級NMOS管M3的襯底必須接V4，而不能接V6。同樣M6管的襯底只能接 VSS，而不能接V2。這樣做的目的是防止NMOS管的襯底被正向偏置，否則將會導(dǎo)致NMOS 管工作不正?；蛘呋迓╇娏骷眲≡龃?。
對于由PMOS管組成的多閾值數(shù)模轉(zhuǎn)換器,其襯底的分組與連接方法與上述NMOS管數(shù) 模轉(zhuǎn)換器對稱，即襯底電壓VB的接法必須保證每個PMOS管的襯底電壓大于或等于該管其 余3個端子的電壓，這里不再贅述。
參照圖2，在"2-閾值"情況下，在工藝實現(xiàn)上需要增加兩個工藝阱，阱電壓為V2W"(NMOS) 的P-well內(nèi)可制作襯底電壓為V2N"的NMOS開關(guān)，阱電壓為V2W"(PMOS)的n-wdl內(nèi)可制 作襯底電壓為V2^的PMOS開關(guān)。隨著所設(shè)置的閾值電壓的數(shù)目增加，相應(yīng)需要增加的工 藝阱數(shù)目也增加，工藝變得更為復(fù)雜。這就要求在數(shù)模轉(zhuǎn)換器的速度和工藝復(fù)雜度之間進行 折中考慮。 一般"2-閾值"或"4-閾值"數(shù)模轉(zhuǎn)換器就可以大大減小開關(guān)延時，且不會顯著增加工 藝復(fù)雜度。
從圖5所示的現(xiàn)有技術(shù)與本發(fā)明的2-閾值10-bitNMOS管數(shù)模轉(zhuǎn)換器的信號延時仿真結(jié) 果對比曲線中可以看到，設(shè)VLK)V， VH=6V， 10-bit顯示數(shù)據(jù)，采用NMOS開關(guān)譯碼電路， 當輸入電壓由VL跳變到VH時，即延時最嚴重情況，對于現(xiàn)有技術(shù)的數(shù)模轉(zhuǎn)換器，其所有 管子的襯底電壓V^0V，信號上升到90%的延遲時間約為36ns;而對于本發(fā)明的"2-閾值"數(shù) 模轉(zhuǎn)換器，即上半部分管子的襯底電壓VB:3V，下半部分管子的襯底電壓VB:OV，該延遲時 間約為18.6ns，與現(xiàn)有技術(shù)相比"2-閾值"數(shù)模轉(zhuǎn)換器的信號延時減小了接近50%。
權(quán)利要求
1、一種薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閾值數(shù)模轉(zhuǎn)換器，其特征在于通過給數(shù)模轉(zhuǎn)換器中的CMOS管分別設(shè)置不同的襯底電壓VB以減小體效應(yīng)，進而減小CMOS管譯碼開關(guān)的導(dǎo)通電阻和時延，提高數(shù)模轉(zhuǎn)換器的動作速度。
2、 根據(jù)權(quán)利要求l所述的薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閾值數(shù)模轉(zhuǎn)換器，其 特征在于對于NMOS管，所述襯底電壓VB應(yīng)小于或等于該NMOS管其余3個端子的電壓， 使每個NMOS管的襯底被反向偏置。
3、 根據(jù)權(quán)利要求l所述的薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閾值數(shù)模轉(zhuǎn)換器，其 特征在于對于PMOS管，所述襯底電壓VB應(yīng)大于或等于該PMOS管其余3個端子的電壓， 使每個PMOS管的襯底被反向偏置。 .
全文摘要
本發(fā)明公開了一種薄膜晶體管型液晶顯示屏源驅(qū)動芯片的多閾值數(shù)模轉(zhuǎn)換器，其特點是，通過給數(shù)模轉(zhuǎn)換器中的CMOS管分別設(shè)置不同的襯底電壓V<sub>B</sub>以減小體效應(yīng)，進而減小CMOS管譯碼開關(guān)的導(dǎo)通電阻和時延，提高數(shù)模轉(zhuǎn)換器的動作速度。所述襯底電壓V<sub>B</sub>，對于NMOS管應(yīng)小于或等于該NMOS管其余3個端子的電壓，對于PMOS管應(yīng)大于或等于該PMOS管其余3個端子的電壓，使每個NMOS管或者PMOS管的襯底被反向偏置。由于減小了CMOS管子的襯底與源極之間的電壓，減少了CMOS管子的體效應(yīng)影響，在不增加電路復(fù)雜度和芯片面積的前提下，減小了數(shù)模轉(zhuǎn)換器的延時，提高了數(shù)模轉(zhuǎn)換器的動作速度。
文檔編號G02F1/13GK101102113SQ20071001847
公開日2008年1月9日 申請日期2007年8月15日 優(yōu)先權(quán)日2007年8月15日
發(fā)明者丁行波, 偉 吳, 魏廷存 申請人:西安龍騰微電子科技發(fā)展有限公司