專利名稱：掩模及制造該掩模的方法
技術領域：
本發(fā)明整體涉及一種制造半導體器件的方法，更具體地說，涉及這樣一種方法即，通過增加輔助圖案以分割除了掩模圖案以外的
區(qū)域來執(zhí)行分割(fracturing)工序的方法。
背景技術：
在諸如DRAM等半導體器件的情況下，需要一種技術來在有限的區(qū)域中增加附加晶體管從而提高集成度。因此，已經(jīng)提出這樣一種縱向晶體管該晶體管用作通常具有4FZ面積的高集成度存儲單元中所包含的元件?？v向晶體管提供圍繞豎直溝道的環(huán)繞柵極結構。
為了在面積為4FZ的區(qū)域中形成環(huán)繞柵極，對溝道區(qū)域選擇性地進行等向性蝕刻而使溝道區(qū)域形成為比源極/漏極區(qū)域薄，從而獲得良好的器件特性。因此，縱向晶體管可以更有效地利用有限的空間。縱向晶體管已經(jīng)作為在優(yōu)選地制造較小晶體管的各種應用(諸如
DRAM等)中使用的晶體管而備受關注。
因為即使在較小的器件面積中也可以維持預定溝道長度，因此縱向晶體管是改善短溝道效應的有效裝置。具體地說，環(huán)繞柵極可以使柵極的可控性最大，從而改善短溝道效應并且提供良好的操作電流特性，這是因為電流流動區(qū)域較寬的緣故。因此，為了提高集成度，縱向晶體管需要較薄且較長的結構。
在臨界尺寸(CD)小于50nm的存儲單元中，縱向晶體管的柱的CD的寬度較小，因此難以制造對柱的CD進行限定的掩模。圖1是示出常規(guī)掩模的俯視圖。
參照圖1，在包括透明基板15的掩模10上形成柱圖案20。在透明基板15上形成鉻層之后，通過利用電子束(E-Beam)照射鉻層的除了柱圖案期望(pillar-pattern-expected)區(qū)域以外的區(qū)域而移除鉻層的一部分，從而獲得柱圖案20。該工序被稱為分割工序。然而，由于半導體器件具有高集成度，導致柱圖案20的CD —致性顯著地降低。
圖2是示出制造掩模的常規(guī)方法的俯視圖。
參照圖2，按照分割工序的順序?qū)Ψ指顓^(qū)域進行編號。分割區(qū)域"1"、分割區(qū)域"2"、分割區(qū)域"3"和分割區(qū)域"4"都具有不同的形狀，這使得各個分割區(qū)域的E-Beam照射程度不同。因此，柱圖案20的一致性降低。
具體地說，E-Beam對鉻圖案元件A的分割區(qū)域"2"的左側和右側照射一次。然而，E-Beam對鉻圖案元件B的分割區(qū)域"2"的左側和右側分別照射兩次。因此，鉻圖案元件A與鉻圖案元件B的周圍分割區(qū)域的光刻次數(shù)不同。
因此，分割區(qū)域的尺寸差異產(chǎn)生圖案的不一致性。
圖3和圖4是示出使用常規(guī)掩模形成的半導體器件的缺陷的顯微圖。
參照圖3和圖4，利用如圖2所示的一致性較差的掩模而形成的光阻圖案表現(xiàn)出在多處產(chǎn)生缺陷，即，光阻圖案之間的橋接(bridge)現(xiàn)象。
圖5是示出利用常規(guī)掩模形成的半導體器件的CD不一致性的模擬圖。
參照圖5，該模擬圖示出就在掩模上形成的柱圖案的各CD而言顏色是有差異的。柱圖案的CD根據(jù)露出的區(qū)域而改變。圖6是常規(guī)掩模的CD不一致性的視圖。
參照圖6，該視圖示出圖5的模擬結果，并且根據(jù)在掩模上形成的柱圖案20的位置來比較柱圖案20的CD的變化。
如上所述，當在形成用于制造半導體器件的掩模的過程中對分割工序的分割區(qū)域進行有差別地限定時，限定半導體器件的掩模圖案的一致性會降低。因此，在利用具有不一致性的掩模制造半導體器件時，會產(chǎn)生有缺陷的圖案，從而降低半導體器件的良品率和可靠性。

發(fā)明內(nèi)容
本發(fā)明涉及一種掩模及制造該掩模的方法。當利用E-Beam形成掩模圖案時，由分割工序獲得的分割區(qū)域的尺寸不能均等地形成。因此，掩模圖案的一致性降低。為了使分割區(qū)域形成為具有相等的尺寸，所述方法包括通過增加輔助圖案以分割除了掩模圖案以外的區(qū)域來執(zhí)行分割工序，從而獲得具有良好一致性的掩模圖案并減少半導體器件的缺陷。
根據(jù)本發(fā)明的一個實施例， 一種制造掩模的方法包括在基底層上形成掩模層；通過用電子束照射所述掩模層以移除所述掩模層的位于掩模圖案各個元件周圍的區(qū)域，來對所述掩模層進行圖案化以形成掩模圖案和輔助圖案；以及移除所述輔助圖案。
優(yōu)選的是，被移除的區(qū)域包括兩類分割區(qū)域，每類分割區(qū)域具有矩形形狀。
優(yōu)選的是， 一類分割區(qū)域限定為沿著X軸方向位于所述掩模圖案的相鄰元件之間并且沿著Y軸方向位于所述輔助圖案的相鄰元件之間的區(qū)域，而另一類分割區(qū)域限定為沿著X軸方向位于所述輔助圖案的相鄰元件之間并且沿著Y軸方向位于所述掩模圖案的相鄰元件之間的區(qū)域。
優(yōu)選的是，所述掩模層由鉻制成。
優(yōu)選的是，所述基底層是透明基板。
優(yōu)選的是，所述輔助圖案的臨界尺寸是lnm或更大，所述輔助圖案的臨界尺寸小于最小CD的1/2。
優(yōu)選的是，所述掩模圖案限定縱向晶體管的柱的位置。
根據(jù)本發(fā)明的另一個實施例， 一種制造掩模的方法包括在基底層上形成掩模層；通過用電子束照射所述掩模層以移除所述掩模層的位于掩模圖案各個元件周圍的區(qū)域，來將所述掩模層圖案化以形成所述掩模圖案和輔助圖案，其中，對每個區(qū)域照射的次數(shù)相同；以及移除所述輔助圖案。
根據(jù)本發(fā)明的一個實施例， 一種掩模是利用上述制造掩模的方法來制造的。根據(jù)本發(fā)明的另一個實施例， 一種掩模包括基底層上的圖案化的掩模層，所述圖案化的掩模層具有主掩模圖案元件以及設置在四個主掩模圖案元件之間的中心處的輔助掩模圖案元件。


圖1是示出常規(guī)掩模的俯視圖。
圖2是示出制造掩模的常規(guī)方法的俯視圖。
圖3和圖4是示出利用常規(guī)掩模形成的半導體器件的缺陷的顯微圖。
圖5是示出利用常規(guī)掩模形成的半導體器件的CD不一致性的模擬圖。
圖6是示出常規(guī)掩模的CD不一致性的視圖。
圖7是示出根據(jù)本發(fā)明實施例的掩模的俯視圖。
圖8是示出制造根據(jù)本發(fā)明實施例的掩模的方法的俯視圖。
具體實施例方式
下面將參照附圖詳細描述本發(fā)明。
根據(jù)本發(fā)明的一個實施例，制造掩模100的方法可以通過控制用于形成掩模圖案120的分割工序來改善掩模圖案120的CD —致性。掩模圖案120可以是例如，鉻圖案。
圖7是示出根據(jù)本發(fā)明實施例的掩模100的俯視圖。
參照圖7，在基底層IIO上形成對縱向晶體管的柱的位置進行限定的掩模圖案期望區(qū)域(未示出)，基底層110是掩模100的基體。基底層110可以是例如，透明基板。
在四個掩模圖案期望區(qū)域的中心形成輔助圖案130元件。輔助圖案130的臨界尺寸(CD)小于掩模圖案的最小CD的1/2。掩模圖案的最小CD可以是例如，lnm或更大。
當在掩模圖案期望區(qū)域之間形成輔助圖案130時，分割區(qū)域的尺寸可以形成為彼此大致相同，從而改善了掩模圖案期望區(qū)域的一致性。圖8是示出制造根據(jù)本發(fā)明實施例的掩模100的方法的俯視圖。 參照圖7和圖8，在基底層110上限定用于執(zhí)行分割工序的掩模
圖案期望區(qū)域，以形成掩模100的掩模圖案120。通過分割工序形成
掩模圖案120。
在基底層110上形成掩模層(未示出)之后，將掩模層圖案化 以形成掩模圖案120和輔助圖案130。例如，可以通過利用E-Beam 照射掩模層的分割區(qū)域而移除分割區(qū)域來將掩模層圖案化。如圖8 所示，可以將E-Beam依次地照射到分割區(qū)域"1"和分割區(qū)域"2" 中以移除分割區(qū)域。分割區(qū)域"l"限定為如下區(qū)域即，沿著Y軸 方向位于相鄰掩模圖案120元件之間并且沿著X軸方向位于相鄰輔 助圖案130元件之間的區(qū)域。分割區(qū)域"2"限定為如下區(qū)域艮P， 沿著Y軸方向位于相鄰輔助圖案130元件之間并且沿著X軸方向位 于相鄰掩模圖案120元件之間的區(qū)域。輔助圖案130限定為使得分割 區(qū)域"1"的形狀可以形成為是相同的并且使得分割區(qū)域"2"的形狀 可以形成為是相同的。在該實施例中，可以在移除分割區(qū)域之后移除 輔助圖案130。
具體地說，E-Beam對掩模圖案120的元件A和B的分割區(qū)域 "2"的左側和右側照射一次。因此，掩模圖案120的元件A和B的 周圍分割區(qū)域的光刻次數(shù)相同，從而防止由分割區(qū)域的尺寸差異產(chǎn)生 圖案的不一致性。
如上所述，在制造限定半導體器件的掩模時，利用E-Beam在掩 模上進行圖案化而形成掩模圖案120。在對除了掩模圖案120以外的 區(qū)域執(zhí)行分割工序的過程中，當分割區(qū)域的尺寸不一致時，掩模圖案 120的一致性降低。為了保持分割區(qū)域的尺寸一致，增加輔助圖案130 來均等地分割除掩模圖案120以外的區(qū)域。因此，可以獲得具有良好 一致性的掩模圖案120，并且可以利用掩模IOO制造半導體器件，從 而防止產(chǎn)生缺陷并且改善半導體器件的良品率和可靠性。
本發(fā)明的上述實施例是示例性的而非限制性的。各種替代及等 同的方式都是可行的。除非另外指明，否則在說明書的全文中，方法 和組合物描述為包括多個步驟或多種材料之處可以理解為該方法和組合物還可以主要包括或包括所述步驟或材料的任意組合。本發(fā)明并 不限于本文所述的沉積、蝕刻、拋光和圖案化步驟的類型。本發(fā)明也
不限于任何特定類型的半導體器件。舉例來說，本發(fā)明可以用于動態(tài) 隨機存取存儲(DRAM)器件或非易失性存儲器件。對本發(fā)明內(nèi)容所 作的其它增加、刪減或修改是顯而易見的并且落入所附權利要求書的
范圍內(nèi)。
本申請要求2007年12月31日提交的韓國專利申請No. 10-2007-0141513的優(yōu)先權，該韓國專利申請的全部內(nèi)容通過引用并
入本文。
權利要求
1. 一種制造掩模的方法，所述方法包括在基底層上形成掩模層；通過用電子束照射所述掩模層以移除所述掩模層的位于掩模圖案各個元件周圍的區(qū)域，來對所述掩模層進行圖案化以形成掩模圖案和輔助圖案；以及移除所述輔助圖案。
2. 根據(jù)權利要求1所述的方法，包括通過將電子束照射到兩類分割區(qū)域上而使所述掩模層圖案化， 每類所述分割區(qū)域均具有矩形形狀。
3. 根據(jù)權利要求2所述的方法，其中，將一類分割區(qū)域限定為如下區(qū)域即，沿著X軸方向位于所述掩模圖案的相鄰元件之間并且沿著Y軸方向位于所述輔助圖案的相鄰元件之間的區(qū)域；而將另一類分割區(qū)域限定為如下區(qū)域即，沿著X軸方向位于所述輔助圖案的相鄰元件之間并且沿著Y軸方向位于 所述掩模圖案的相鄰元件之間的區(qū)域。
4. 根據(jù)權利要求1所述的方法，包括由鉻形成所述掩模層。
5. 根據(jù)權利要求1所述的方法，其中，所述基底層是透明基板。
6. 根據(jù)權利要求1所述的方法，包括將所述掩模層圖案化以形成所述輔助圖案，所述輔助圖案具有約lnm或更大的臨界尺寸，并且所述輔助圖案的臨界尺寸小于所述 掩模圖案的最小臨界尺寸的1/2。
7. 根據(jù)權利要求1所述的方法，其中， 所述掩模圖案限定縱向晶體管的柱的位置。
8. —種利用根據(jù)權利要求l所述的制造掩模的方法制造的掩模。
9. 一種制造掩模的方法，所述方法包括 在基底層上形成掩模層；通過用電子束照射所述掩模層以移除所述掩模層的位于掩模圖 案各個元件周圍的區(qū)域，來對所述掩模層進行圖案化以形成掩模圖案和輔助圖案，其中，對所述區(qū)域照射的次數(shù)相同；以及 移除所述輔助圖案。
10. —種掩模，包括基底層上的圖案化的掩模層，所述圖案化的掩模層包括主掩模 圖案元件以及設置在四個主掩模圖案元件之間的中心處的輔助掩模 圖案元件。
11. 根據(jù)權利要求io所述的掩模，其中，所述基底層包括透明基板。
12. 根據(jù)權利要求IO所述的掩模，其中， 所述圖案化的掩模層包括鉻。
13. 根據(jù)權利要求IO所述的掩模，其中，所述輔助掩模圖案元件具有約lnm或更大的臨界尺寸，并且所 述輔助掩模圖案元件的臨界尺寸小于所述主掩模圖案元件的最小臨 界尺寸的1/2。
14. 根據(jù)權利要求IO所述的掩模，其中，所述主掩模圖案元件限定縱向晶體管的柱的位置。
全文摘要
本發(fā)明公開一種掩模及制造該掩模的方法。當用E-Beam形成掩模圖案時，利用分割工序獲得的分割區(qū)域的尺寸不能均等地形成。因此，掩模圖案的一致性降低。為了形成具有相等尺寸的分割區(qū)域，所述方法包括通過增加輔助圖案以分割除了掩模圖案以外的區(qū)域來執(zhí)行分割工序，從而獲得具有良好一致性的掩模圖案并且減少了半導體器件的缺陷。
文檔編號G03F1/00GK101477303SQ200810189278
公開日2009年7月8日 申請日期2008年12月30日 優(yōu)先權日2007年12月31日
發(fā)明者金炯秀 申請人:海力士半導體有限公司