畫素結(jié)構(gòu)及液晶顯示裝置制造方法
【專利摘要】本發(fā)明涉及一種畫素結(jié)構(gòu)及液晶顯示裝置，所述畫素結(jié)構(gòu)形成于一基板上。所述基板上形成有至少兩條掃描線以及至少一條數(shù)據(jù)線。所述畫素結(jié)構(gòu)包括一主畫素、一第一次畫素以及一第二次畫素。所述主畫素電性耦接至所述兩條掃描線之其中一條及所述數(shù)據(jù)線。所述第一次畫素電性耦接至所述兩條掃描線及所述數(shù)據(jù)線。所述第二次畫素電性耦接至所述兩條掃描線及所述第一次畫素。本發(fā)明能以不需要高頻率驅(qū)動且不需要增加數(shù)據(jù)線數(shù)量的方式解決色偏問題。
【專利說明】畫素結(jié)構(gòu)及液晶顯示裝置【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及畫素結(jié)構(gòu)，特別是涉及一種畫素結(jié)構(gòu)及具有所述畫素結(jié)構(gòu)的液晶顯示 裝直。
【背景技術(shù)】
[0002]于一液晶顯示裝置中，由于液晶特性，在不同視角觀看到的影像會存在差異，也就是說，在正視角觀看該影像時(shí)為正常，而在大視角時(shí)觀看該影像為不正常，此即為大視角色偏問題。
[0003]請參閱圖1，圖1為現(xiàn)有技術(shù)中改善上述色偏問題所提出的一種液晶顯示裝置1，于一基板上10形成多個(gè)畫素結(jié)構(gòu)12，每個(gè)畫素結(jié)構(gòu)12包括三個(gè)子畫素120、122、124，子畫素120、122、124分別以不同的電壓驅(qū)動。掃描驅(qū)動單元14用于導(dǎo)通或不導(dǎo)通與子畫素120、122、124電性耦接的薄膜晶體管(Thin Film Transistor ;TFT) 16。數(shù)據(jù)驅(qū)動單元18用于提供不同的電壓(即不同的信號)給子畫素120、122、124。當(dāng)影像以60赫茲(Hertz ；Hz)的頻率進(jìn)行更新時(shí)，數(shù)據(jù)驅(qū)動單元18需要以240赫茲的頻率驅(qū)動子畫素120、122、124，包括驅(qū)動三個(gè)子畫素的時(shí)間以及差黑的時(shí)間。此外，由于每個(gè)畫素結(jié)構(gòu)12需要三條數(shù)據(jù)線來提供電壓，也增加了液晶顯示裝置的成本。
[0004]因此需要對現(xiàn)有技術(shù)中解決色偏問題時(shí)需要以高頻率驅(qū)動子畫素且需要大量數(shù)據(jù)線的問題提出解決方法。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種畫素結(jié)構(gòu)及液晶顯示裝置，其能以不需要高頻率驅(qū)動且不需要增加數(shù)據(jù)線數(shù)量的方式解決色偏問題。
[0006]為解決上述問題，本發(fā)明提供的一種畫素結(jié)構(gòu)形成于一基板上。所述基板上形成有至少兩條掃描線以及至少一條數(shù)據(jù)線。所述畫素結(jié)構(gòu)包括一主畫素、一第一次畫素以及一第二次畫素。所述主畫素電性耦接至所述兩條掃描線之其中一條及所述數(shù)據(jù)線。所述第一次畫素電性耦接至所述兩條掃描線及所述數(shù)據(jù)線。所述第二次畫素電性耦接至所述兩條掃描線及所述第一次畫素。
[0007]在本發(fā)明的畫素結(jié)構(gòu)中，所述主畫素包括一第一薄膜晶體管、一第一儲存電容以及一第一液晶電容。所述第一薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第一薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線。所述第一薄膜晶體管的漏極電性耦接至所述第一儲存電容的一第一端以及所述第一液晶電容的一第一端。所述第一儲存電容的一第二端電性耦接至一共同電極。所述第一液晶電容的一第二端電性耦接至一接地端。
[0008]在本發(fā)明的畫素結(jié)構(gòu)中，所述第一次畫素包括一第二薄膜晶體管、一第三薄膜晶體管、一第二液晶電容、一第二儲存電容以及一第三儲存電容。所述第二薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第二薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線。所述第二薄膜晶體管的漏極電性耦接至所述第二液晶電容的一第一端、所述第二儲存電容的一第一端以及所述第三薄膜晶體管的源極。所述第二液晶電容的一第二端電性耦接至所述接地端。所述第二儲存電容的一第二端電性耦接至所述共同電極。所述第三薄膜晶體管的柵極電性耦接至所述兩條掃描線之另外一條。所述第三薄膜晶體管的漏極電性耦接至所述第三儲存電容的一第一端。所述第三儲存電容的一第二端電性耦接至所述共同電極。
[0009]在本發(fā)明的畫素結(jié)構(gòu)中，所述第二次畫素包括一第四薄膜晶體管、一第五薄膜晶體管、一第四儲存電容以及一第三液晶電容。所述第四薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第四薄膜晶體管的源極電性耦接至所述第二薄膜晶體管的所述源極。所述第四薄膜晶體管的漏極電性耦接至所述第四儲存電容的一第一端以及所述第五薄膜晶體管的源極。所述第四儲存電容的一第二端電性耦接至所述共同電極。所述第五薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述另外一條。所述第五薄膜晶體管的漏極電性耦接至所述第三液晶電容的一第一端。所述第三液晶電容的一第二端電性耦接至所述接地端。
[0010]在本發(fā)明的畫素結(jié)構(gòu)中，施加于所述主畫素的電壓Va、施加于所述第一次畫素的電壓Vb及施加于所述第二次畫素的電壓V。的關(guān)系為:VA>VB>VC。
[0011]為解決上述問題，本發(fā)明提供的一種液晶顯示裝置包括一基板、多條掃描線、多條數(shù)據(jù)線以及多個(gè)畫素結(jié)構(gòu)。這些掃描線及這些數(shù)據(jù)線彼此交錯(cuò)形成于所述基板上。各畫素結(jié)構(gòu)電性耦接至這些掃描線之其中兩條及這些數(shù)據(jù)線之其中一條。各畫素結(jié)構(gòu)包括一主畫素、一第一次畫素以及一第二次畫素。所述主畫素電性耦接至所述兩條掃描線之其中一條及所述數(shù)據(jù)線。所述第一次畫素電性耦接至所述兩條掃描線及所述數(shù)據(jù)線。所述第二次畫素電性耦接至所述兩條掃描線及所述第一次畫素。
[0012]在本發(fā)明的液晶顯示裝置中，所述主畫素包括一第一薄膜晶體管、一第一儲存電容以及一第一液晶電容。所述第一薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第一薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線。所述第一薄膜晶體管的漏極電性耦接至所述第一儲存電容的一第一端以及所述第一液晶電容的一第一端。所述第一儲存電容的一第二端電性耦接至一共同電極。所述第一液晶電容的一第二端電性耦接至一接地端。
[0013]在本發(fā)明的液晶顯示裝置中，所述第一次畫素包括一第二薄膜晶體管、一第三薄膜晶體管、一第二液晶電容、一第二儲存電容以及一第三儲存電容。所述第二薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第二薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線。所述第二薄膜晶體管的漏極電性耦接至所述第二液晶電容的一第一端、所述第二儲存電容的一第一端以及所述第三薄膜晶體管的源極。所述第二液晶電容的一第二端電性耦接至所述接地端。所述第二儲存電容的一第二端電性耦接至所述共同電極。所述第三薄膜晶體管的柵極電性耦接至所述兩條掃描線之另外一條。所述第三薄膜晶體管的漏極電性耦接至所述第三儲存電容的一第一端。所述第三儲存電容的一第二端電性耦接至所述共同電極。
[0014]在本發(fā)明的液晶顯示裝置中，所述第二次畫素包括一第四薄膜晶體管、一第五薄膜晶體管、一第四儲存電容以及一第三液晶電容。所述第四薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條。所述第四薄膜晶體管的源極電性耦接至所述第二薄膜晶體管的所述源極。所述第四薄膜晶體管的漏極電性耦接至所述第四儲存電容的一第一端以及所述第五薄膜晶體管的源極。所述第四儲存電容的一第二端電性耦接至所述共同電極。所述第五薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述另外一條。所述第五薄膜晶體管的漏極電性耦接至所述第三液晶電容的一第一端。所述第三液晶電容的一第二端電性耦接至所述接地端。
[0015]在本發(fā)明的液晶顯示裝置中，施加于所述主畫素的電壓Va、施加于所述第一次畫素的電壓Vb及施加于所述第二次畫素的電壓\的關(guān)系為:VA>VB>VC。
[0016]相較于現(xiàn)有技術(shù)，本發(fā)明的畫素結(jié)構(gòu)及液晶顯示裝置能以不需要高頻率驅(qū)動且不需要增加數(shù)據(jù)線數(shù)量的方式解決色偏問題。
[0017]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【專利附圖】

【附圖說明】
[0018]圖1為現(xiàn)有技術(shù)中改善上述色偏問題所提出的一種液晶顯示裝置；
[0019]圖2為根據(jù)本發(fā)明一實(shí)施例的液晶顯示裝置；以及
[0020]圖3為圖2中一個(gè)畫素結(jié)構(gòu)的放大示意圖。
【具體實(shí)施方式】
[0021]以下各實(shí)施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。
[0022]請參閱圖2，圖2為根據(jù)本發(fā)明一實(shí)施例的液晶顯示裝置2。所述液晶顯示裝置2包括一基板20、多條掃描線SL1-SL8、多條數(shù)據(jù)線DL1-DL2、多個(gè)畫素結(jié)構(gòu)22、至少一掃描驅(qū)動單元24以及至少一數(shù)據(jù)驅(qū)動單元26。
[0023]所述基板20為一薄膜晶體管陣列基板。掃描線SL1-SL8及數(shù)據(jù)線DL1-DL2彼此交錯(cuò)且垂直地形成于基板20上。掃描線及數(shù)據(jù)線定義出畫素結(jié)構(gòu)22。各畫素結(jié)構(gòu)22電性耦接至掃描線SL1-SL8之其中兩條以及數(shù)據(jù)線DL1-DL2之其中一條。
[0024]請同時(shí)參閱圖2及圖3，圖3為圖2中一個(gè)畫素結(jié)構(gòu)22的放大示意圖。
[0025]畫素結(jié)構(gòu)22包括一主畫素220、一第一次畫素222以及一第二次畫素224。
[0026]主畫素220包括一第一薄膜晶體管Tl、一第一儲存電容Csti以及一第一液晶電容Clcio第一薄膜晶體管Tl的柵極Gl電性耦接至掃描線SL1。第一薄膜晶體管Tl的源極SI電性耦接至數(shù)據(jù)線DL1。第一薄膜晶體管Tl的漏極Dl電性耦接至第一儲存電容Csn的一第一端以及第一液晶電容Cixi的一第一端。第一儲存電容Csti的一第二端電性稱接至一共同電極CE。第一液晶電容Cra的一第二端電性耦接至一接地端GND。
[0027]第一次畫素222包括一第二薄膜晶體管T2、一第三薄膜晶體管T3、一第二液晶電容(；。2、一第二儲存電容Cst2以及一第三儲存電容Csn。第二薄膜晶體管T2的柵極G2電性耦接至掃描線SL1。第二薄膜晶體管T2的源極S2電性耦接至數(shù)據(jù)線DL1。第二薄膜晶體管T2的漏極D2電性稱接至第二液晶電容Cix2的一第一端、第二儲存電容Cst2的一第一端以及第三薄膜晶體管T3的源極S3。第二液晶電容Cm的一第二端電性耦接至接地端GND。第二儲存電容Cst2的一第二端電性耦接至共同電極CE。第三薄膜晶體管T3的柵極G3電性耦接至掃描線SL2。第三薄膜晶體管T3的漏極D3電性耦接至第三儲存電容Cst3的一第一端。第三儲存電容Cst3的一第二端電性耦接至共同電極CE。
[0028]第三次畫素224包括一第四薄膜晶體管T4、一第五薄膜晶體管T5、一第四儲存電容Cst4以及一第三液晶電容Cm。第四薄膜晶體管T4的柵極G4電性耦接至掃描線SL1。第四薄膜晶體管T4的源極S4電性耦接至第二薄膜晶體管T2的源極S2。第四薄膜晶體管T4的漏極D4電性耦接至第四儲存電容Cst4的一第一端以及第五薄膜晶體管T5的源極S5。第四儲存電容Cst4的一第二端電性耦接至共同電極CE。第五薄膜晶體管T5的柵極G5電性耦接至掃描線SL2。第五薄膜晶體管T5的漏極D5電性耦接至第三液晶電容Cst3的一第一端。第三液晶電容Cst3的一第二端電性耦接至接地端GND。
[0029]由圖2中可知，掃描線SLl用于導(dǎo)通或不導(dǎo)通第一薄膜晶體管Tl、第二薄膜晶體管T2及第四薄膜晶體管T4，掃描線SL2用于導(dǎo)通或不導(dǎo)通第三薄膜晶體管T3及第五薄膜晶體管T5。
[0030]當(dāng)掃描驅(qū)動單元24掃描到掃描線SLl時(shí)，第一薄膜晶體管Tl、第二薄膜晶體管T2及第四薄膜晶體管T4導(dǎo)通，第一儲存電容Csn、第一液晶電容Qa、第二液晶電容Cm、第二儲存電容Cst2及第四儲存電容Cst4開始充電。
[0031]當(dāng)掃描驅(qū)動單元24掃描到掃描線SL2時(shí)，第三薄膜晶體管T3及第五薄膜晶體管T5導(dǎo)通，第二液晶電容Cm及第二儲存電容Cst2對第三儲存電容Cst3充電，第四儲存電容Cst4對第三液晶電容Cct3充電。
[0032]本發(fā)明之液晶顯示裝置2通過電容的分壓來提供不同的電壓給主畫素220、第一次畫素222及第二次畫素224，使對應(yīng)至主畫素220、第一次畫素222及第二次畫素224的液晶的轉(zhuǎn)向角度不同，解決大視角時(shí)的色偏問題。
[0033]更明確地說，本發(fā)明之液晶顯示裝置2通過第一薄膜晶體管Tl至第五薄膜晶體管T5及第一儲存電容Csn至第四儲存電容Csn來提供不同的電壓給主畫素220、第一次畫素222及第二次畫素224，經(jīng)過實(shí)驗(yàn)驗(yàn)證，上述電容的電容值較佳為使施加于主畫素220的電壓Va、施加于第一次畫素222的電壓Vb及施加于第二次畫素224的電壓V。的關(guān)系如下:vA>vB>vc,也就是說，解決色偏問題的效果最佳。
[0034]此外，本發(fā)明之液晶顯示裝置的畫素結(jié)構(gòu)可以通過現(xiàn)有的五道制程形成:第一道制程中，形成柵極、掃描線及共同電極；第二道制程中，形成半導(dǎo)體層；第三道制程中，形成源極、漏極及數(shù)據(jù)線；第四道制程中，形成通孔(via hole);第五道制程中，形成畫素結(jié)構(gòu)，亦即形成主畫素、第一次畫素及第二次畫素。由于上述五道制程為本領(lǐng)域的普通技術(shù)人員所熟知，此不多加贅述。
[0035]本發(fā)明之液晶顯示裝置通過主畫素、第一次畫素及第二次畫素的特殊設(shè)計(jì)，使對應(yīng)至主畫素、第一次畫素及第二次畫素的液晶的轉(zhuǎn)向角度不同，解決大視角時(shí)的色偏問題。更明確地說，本發(fā)明能以不需要高頻率驅(qū)動且不需要增加數(shù)據(jù)線數(shù)量的方式解決色偏問題。
[0036]綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，但上述優(yōu)選實(shí)施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種畫素結(jié)構(gòu)，形成于一基板上，所述基板上形成有至少兩條掃描線以及至少一條數(shù)據(jù)線，其特征在于，所述畫素結(jié)構(gòu)包括: 一主畫素，電性耦接至所述兩條掃描線之其中一條及所述數(shù)據(jù)線； 一第一次畫素，電性耦接至所述兩條掃描線及所述數(shù)據(jù)線；以及 一第二次畫素，電性耦接至所述兩條掃描線及所述第一次畫素。
2.根據(jù)權(quán)利要求1所述的畫素結(jié)構(gòu)，其特征在于，所述主畫素包括: 一第一薄膜晶體管； 一第一儲存電容；以及 一第一液晶電容， 所述第一薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第一薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線，所述第一薄膜晶體管的漏極電性耦接至所述第一儲存電容的一第一端以及所述第一液晶電容的一第一端，所述第一儲存電容的一第二端電性耦接至一共同電極，所述第一液晶電容的一第二端電性耦接至一接地端。
3.根據(jù)權(quán)利要求2所述的畫素結(jié)構(gòu)，其特征在于，所述第一次畫素包括: 一第二薄膜晶體管； 一第三薄膜晶體管； 一第二液晶電容； 一第二儲存電容；以及 一第三儲存電容， 所述第二薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第二薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線，所述第二薄膜晶體管的漏極電性耦接至所述第二液晶電容的一第一端、所述第二儲存電容的一第一端以及所述第三薄膜晶體管的源極，所述第二液晶電容的一第二端電性耦接至所述接地端，所述第二儲存電容的一第二端電性耦接至所述共同電極，所述第三薄膜晶體管的柵極電性耦接至所述兩條掃描線之另外一條，所述第三薄膜晶體管的漏極電性耦接至所述第三儲存電容的一第一端，所述第三儲存電容的一第二端電性耦接至所述共同電極。
4.根據(jù)權(quán)利要求3所述的畫素結(jié)構(gòu)，其特征在于，所述第二次畫素包括: 一第四薄膜晶體管； 一第五薄膜晶體管； 一第四儲存電容；以及 一第三液晶電容， 所述第四薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第四薄膜晶體管的源極電性耦接至所述第二薄膜晶體管的所述源極，所述第四薄膜晶體管的漏極電性耦接至所述第四儲存電容的一第一端以及所述第五薄膜晶體管的源極，所述第四儲存電容的一第二端電性耦接至所述共同電極，所述第五薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述另外一條，所述第五薄膜晶體管的漏極電性耦接至所述第三液晶電容的一第一端，所述第三液晶電容的一第二端電性耦接至所述接地端。
5. 根據(jù)權(quán)利要求1所述的畫素結(jié)構(gòu)，其特征在于，施加于所述主畫素的電壓Va、施加于所述第一次畫素的電壓Vb及施加于所述第二次畫素的電壓V。的關(guān)系為:VA>VB>VC。
6.一種液晶顯示裝置，其特征在于，包括: 一基板； 多條掃描線； 多條數(shù)據(jù)線，這些掃描線及這些數(shù)據(jù)線彼此交錯(cuò)形成于所述基板上；以及 多個(gè)畫素結(jié)構(gòu)，各畫素結(jié)構(gòu)電性耦接至這些掃描線之其中兩條及這些數(shù)據(jù)線之其中一條， 各畫素結(jié)構(gòu)包括: 一主畫素，電性耦接至所述兩條掃描線之其中一條及所述數(shù)據(jù)線； 一第一次畫素，電性耦接至所述兩條掃描線及所述數(shù)據(jù)線；以及 一第二次畫素，電性耦接至所述兩條掃描線及所述第一次畫素。
7.根據(jù)權(quán)利要求6所述的液晶顯示裝置，其特征在于，所述主畫素包括: 一第一薄膜晶體管； 一第一儲存電容；以及 一第一液晶電容， 所述第一薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第一薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線，所述第一薄膜晶體管的漏極電性耦接至所述第一儲存電容的一第一端以及所述第一液晶電容的一第一端，所述第一儲存電容的一第二端電性耦接至一共同電極，所述第一液晶電容的一第二端電性耦接至一接地端。
8.根據(jù)權(quán)利要求7所述的液晶顯示裝置，其特征在于，所述第一次畫素包括: 一第二薄膜晶體管； 一第三薄膜晶體管； 一第二液晶電容； 一第二儲存電容；以及 一第三儲存電容， 所述第二薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第二薄膜晶體管的源極電性耦接至所述數(shù)據(jù)線，所述第二薄膜晶體管的漏極電性耦接至所述第二液晶電容的一第一端、所述第二儲存電容的一第一端以及所述第三薄膜晶體管的源極，所述第二液晶電容的一第二端電性耦接至所述接地端，所述第二儲存電容的一第二端電性耦接至所述共同電極，所述第三薄膜晶體管的柵極電性耦接至所述兩條掃描線之另外一條，所述第三薄膜晶體管的漏極電性耦接至所述第三儲存電容的一第一端，所述第三儲存電容的一第二端電性耦接至所述共同電極。
9.根據(jù)權(quán)利要求8所述的液晶顯示裝置，其特征在于，所述第二次畫素包括: 一第四薄膜晶體管； 一第五薄膜晶體管； 一第四儲存電容；以及 一第三液晶電容， 所述第四薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述其中一條，所述第四薄膜晶體管的源極電性耦接至所述第二薄膜晶體管的所述源極，所述第四薄膜晶體管的漏極電性耦接至所述第四儲存電容的一第一端以及所述第五薄膜晶體管的源極，所述第四儲存電容的一第二端電性耦接至所述共同電極，所述第五薄膜晶體管的柵極電性耦接至所述兩條掃描線之所述另外一條，所述第五薄膜晶體管的漏極電性耦接至所述第三液晶電容的一第一端，所述第三液晶電容的一第二端電性耦接至所述接地端。
10.根據(jù)權(quán)利要求6所述的液晶顯示裝置，其特征在于，施加于所述主畫素的電壓VA、施加于所述第一次畫素的電壓Vb及施加于所述第二次畫素的電壓\的關(guān)系為:VA>VB>VC。
【文檔編號】G02F1/1368GK103744241SQ201310739990
【公開日】2014年4月23日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】韓丙, 王金杰 申請人:深圳市華星光電技術(shù)有限公司