一種陣列基板及其制備方法、顯示面板及顯示裝置制造方法
【專利摘要】本發(fā)明涉及一種陣列基板及其制備方法、顯示面板及顯示裝置，所述陣列基板包括基底，以及設(shè)置在基底上的數(shù)據(jù)線、開關(guān)器件和電壓補(bǔ)償模塊，所述開關(guān)器件連接在所述數(shù)據(jù)線與電壓補(bǔ)償模塊之間，用以在所述數(shù)據(jù)線上的電壓低于預(yù)設(shè)低電壓或高于預(yù)設(shè)高電壓時，將所述數(shù)據(jù)線與電壓補(bǔ)償模塊導(dǎo)通；所述開關(guān)器件為PN結(jié)。所述陣列基板采用PN結(jié)作為數(shù)據(jù)線與電壓補(bǔ)償模塊之間的開關(guān)器件，由于PN結(jié)的P端和N端之間的漏電流較小，從而可以降低陣列基板的功耗。
【專利說明】一種陣列基板及其制備方法、顯示面板及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，具體地，涉及一種陣列基板及其制備方法、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]在薄膜晶體管液晶顯示器(TFT LCD)中，低溫多晶硅(LTPS)技術(shù)可以實現(xiàn)高分辨率、反應(yīng)速度快、高亮度和高開口率等；基于以上優(yōu)點，LTPS技術(shù)成為TFT LCD的發(fā)展方向之一。LTPS技術(shù)較為復(fù)雜，使得采用LTPS技術(shù)的TFT IXD的產(chǎn)品良率較低。特別地，在采用LTPS技術(shù)的TFT IXD的生產(chǎn)和使用過程中，更容易產(chǎn)生靜電，因此，采用LTPS技術(shù)的TFTLCD中一般設(shè)置ESD回路，用于提高抗靜電釋放(Electro-Static Discharge，以下簡稱為ESD)能力，以避免TFT LCD因ESD而損壞。
[0003]圖1為現(xiàn)有采用LTPS技術(shù)的TFT IXD中的ESD回路的示意圖。如圖1所示，所述ESD回路包括第一、第二晶體管，第一晶體管的柵極G、漏極D與數(shù)據(jù)線DATA連接，源極S與陣列基板上的高電壓端VDD連接，所述高電壓端VDD上的電壓為TFT IXD的顯示面板正常工作的最高正電壓VGH ;第二晶體管的源極S與數(shù)據(jù)線DATA連接，柵極G、漏極D與低電壓端VSS連接，所述低電壓端VSS上的電壓為TFT IXD的顯示面板正常工作的最低負(fù)電壓VGL。圖2為圖1所示TFT IXD的結(jié)構(gòu)圖。如圖2所示，第一、第二晶體管的源極S、漏極D通過設(shè)置在陣列基板上的多晶硅連接，且該多晶硅的與源極S、漏極D連接的一端均進(jìn)行N型高濃度摻雜，且該兩端之間進(jìn)行P型低濃度摻雜。
[0004]在上述TFT IXD中，由于第一晶體管的柵極G、漏極D和第二晶體管的柵極G、漏極D相連，其二者等效為單向?qū)ǖ亩O管。在靜電產(chǎn)生，使數(shù)據(jù)線DATA上的電壓高于VGH時，第一晶體管開啟，使數(shù)據(jù)線DATA與高電壓端VDD連接，從而使數(shù)據(jù)線DATA上的電壓不高于VGH ;在靜電產(chǎn)生，使數(shù)據(jù)線DATA上的電壓低于VGL時，第二晶體管開啟，使數(shù)據(jù)線DATA與低電壓端VSS連接，從而使數(shù)據(jù)線DATA上的電壓不低于VGL。在數(shù)據(jù)線DATA上的電壓處在VGH和VGL之間時，第一、第二晶體管關(guān)閉，從而使高電壓端VDD、低電壓端VSS不會影響數(shù)據(jù)線DATA上的電壓。
[0005]在上述TFT IXD中，采用柵極G、漏極D連接的第一晶體管、第二晶體管等效單向?qū)ǖ亩O管，連接在數(shù)據(jù)線DATA與高電壓端VDD、低電壓端VSS之間，可以不增加陣列基板的制備工藝(第一晶體管、第二晶體管與每個像素單元內(nèi)的薄膜晶體管同時制備)。但由于在多晶硅的兩端均進(jìn)行N型高濃度摻雜，會使第一、第二晶體管的源極S、漏極D之間具有較大的漏電流，這樣會導(dǎo)致TFT LCD工作時的功耗較高。
【發(fā)明內(nèi)容】
[0006]本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種陣列基板及其制備方法、顯示面板及顯示裝置，所述陣列基板、顯示面板及顯示裝置的功耗較低。
[0007]為實現(xiàn)本發(fā)明的目的而提供一種陣列基板，所述陣列基板包括基底，以及設(shè)置在基底上的數(shù)據(jù)線、開關(guān)器件和電壓補(bǔ)償模塊，所述開關(guān)器件連接在所述數(shù)據(jù)線與電壓補(bǔ)償模塊之間，用以在所述數(shù)據(jù)線上的電壓低于預(yù)設(shè)低電壓或高于預(yù)設(shè)高電壓時，將所述數(shù)據(jù)線與電壓補(bǔ)償模塊導(dǎo)通；所述開關(guān)器件為PN結(jié)。
[0008]其中，所述電壓補(bǔ)償模塊包括高電壓端和低電壓端，所述高電壓端的電壓為所述預(yù)設(shè)高電壓，所述低電壓端的電壓為所述預(yù)設(shè)低電壓。
[0009]其中，所述開關(guān)器件包括第一 PN結(jié)和第二 PN結(jié)，所述第一 PN結(jié)的P端與數(shù)據(jù)線連接，N端與高電壓端連接，所述第二 PN結(jié)的P端與低電壓端連接，N端與數(shù)據(jù)線連接。當(dāng)數(shù)據(jù)線上的電壓高于預(yù)設(shè)高電壓時，第一 PN結(jié)將數(shù)據(jù)線與高電壓端導(dǎo)通；當(dāng)數(shù)據(jù)線上的電壓低于預(yù)設(shè)低電壓時，第二 PN結(jié)將數(shù)據(jù)線與低電壓端導(dǎo)通。
[0010]其中，所述電壓補(bǔ)償模塊至少包括高電壓端，所述高電壓端的電壓為所述預(yù)設(shè)高電壓；所述PN結(jié)的數(shù)量為一個，所述PN結(jié)的P端與數(shù)據(jù)線連接，N端與高電壓端連接。當(dāng)數(shù)據(jù)線上的電壓高于預(yù)設(shè)高電壓時，所述PN結(jié)將數(shù)據(jù)線與高電壓端導(dǎo)通。
[0011 ] 其中，所述電壓補(bǔ)償模塊至少包括低電壓端，所述低電壓端的電壓為所述預(yù)設(shè)低電壓；所述PN結(jié)的數(shù)量為一個，所述PN結(jié)的P端與低電壓端連接，N端與數(shù)據(jù)線連接。當(dāng)數(shù)據(jù)線上的電壓低于預(yù)設(shè)低電壓時，所述PN結(jié)將數(shù)據(jù)線與低電壓端導(dǎo)通。
[0012]其中，所述PN結(jié)的P端和N端通過在多晶硅或單晶硅的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜制備。
[0013]其中，所述PN結(jié)的P端和N端之間具有間隔，所述間隔區(qū)域進(jìn)行P型低濃度摻雜。
[0014]其中，所述陣列基板還包括制備在基底上的光阻擋層，所述光阻擋層設(shè)置在所述PN結(jié)的正下方。
[0015]其中，所述陣列基板包括有效顯示區(qū)和環(huán)繞所述有效顯示區(qū)的邊框區(qū)，所述PN結(jié)和電壓補(bǔ)償模塊設(shè)置在所述邊框區(qū)。
[0016]其中，所述陣列基板上的每個像素單元內(nèi)還設(shè)置有薄膜晶體管，所述PN結(jié)在制備所述薄膜晶體管的工藝過程中制備。
[0017]作為另一個技術(shù)方案，本發(fā)明還提供一種陣列基板的制備方法，用于制備本發(fā)明提供的上述陣列基板，所述陣列基板的制備方法包括:
[0018]在基底上制備數(shù)據(jù)線的步驟；
[0019]在基底上制備與數(shù)據(jù)線和電壓補(bǔ)償模塊連接的PN結(jié)的步驟。
[0020]其中，制備所述PN結(jié)的步驟包括:
[0021]在基底上制備多晶娃或單晶娃層；
[0022]在多晶硅或單晶硅層的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜。
[0023]其中，所述陣列基板的制備方法還包括在基底上制備薄膜晶體管的步驟；
[0024]所述PN結(jié)在制備所述薄膜晶體管的工藝過程中制備。
[0025]其中，還包括在制備所述PN結(jié)之前，在基底上制備光阻擋層的步驟。
[0026]作為另一個技術(shù)方案，本發(fā)明還提供一種顯示面板，包括陣列基板和對盒基板，所述陣列基板采用本發(fā)明提供的上述陣列基板。
[0027]作為另一個技術(shù)方案，本發(fā)明還提供一種顯示裝置，包括顯示面板，所述顯示面板采用本發(fā)明提供的上述顯示面板。
[0028]本發(fā)明具有以下有益效果:
[0029]本發(fā)明提供的陣列基板，其采用PN結(jié)作為連接在數(shù)據(jù)線與電壓補(bǔ)償模塊之間的開關(guān)器件，與現(xiàn)有技術(shù)中柵極、漏極連接的薄膜晶體管結(jié)構(gòu)相比，PN結(jié)的P端和N端之間的漏電流更小，從而使本發(fā)明提供的陣列基板的功耗更小。
[0030]本發(fā)明提供的陣列基板的制備方法，其在基底上制備與數(shù)據(jù)線和電壓補(bǔ)償模塊連接的PN結(jié)作為開關(guān)器件，使開關(guān)器件中的漏電流更小，從而使本發(fā)明提供的陣列基板的制備方法所制備出的陣列基板的功耗更小。
[0031]本發(fā)明提供的顯示面板，其采用本發(fā)明上述提供的上述陣列基板，可以降低功耗。
[0032]本發(fā)明提供的顯示裝置，其采用本發(fā)明提供的上述顯示面板，可以降低功耗。
【專利附圖】
【附圖說明】
[0033]附圖是用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0034]圖1為現(xiàn)有采用LTPS技術(shù)的TFT IXD中的ESD回路的示意圖；
[0035]圖2為圖1所示TFT IXD的結(jié)構(gòu)圖；
[0036]圖3為本發(fā)明提供的陣列基板的實施方式的結(jié)構(gòu)示意圖；
[0037]圖4為圖3所不陣列基板的ESD回路的電路圖；
[0038]圖5為圖4所示ESD回路的第一種替代方式的電路圖；
[0039]圖6為圖4所示ESD回路的第二種替代方式的電路圖。
[0040]其中，附圖標(biāo)記:
[0041]1:陣列基板；10:基底；11:PN結(jié)；12:電壓補(bǔ)償模塊；110:第一 PN結(jié)；111:第二PN結(jié)；13:光阻擋層。
【具體實施方式】
[0042]以下結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0043]請參看圖3和圖4，圖3為本發(fā)明提供的陣列基板的實施方式的結(jié)構(gòu)示意圖，圖4為圖3所示陣列基板的ESD回路的電路圖。在本實施方式中，陣列基板I包括基底10，以及設(shè)置在基底10上的數(shù)據(jù)線DATA、開關(guān)器件和電壓補(bǔ)償模塊12，所述開關(guān)器件連接在數(shù)據(jù)線DATA與電壓補(bǔ)償模塊12之間，用以在數(shù)據(jù)線DATA上的電壓低于預(yù)設(shè)低電壓或高于預(yù)設(shè)高電壓時將數(shù)據(jù)線DATA與電壓補(bǔ)償模塊12導(dǎo)通；所述開關(guān)器件為PN結(jié)11。具體地，所述預(yù)設(shè)高電壓可以為陣列基板I最高工作正電壓VGH，即陣列基板I正常工作所允許的最高正電壓，所述預(yù)設(shè)低電壓可以為陣列基板I最低工作負(fù)電壓VGL，即陣列基板I正常工作所允許的最低負(fù)電壓；當(dāng)然，所述預(yù)設(shè)高電壓也可以設(shè)置為一個小于最高工作正電壓VGH的電壓值，所述預(yù)設(shè)低電壓也可以設(shè)置為一個大于最低工作負(fù)電壓VGL的電壓值。
[0044]在本實施方式中，當(dāng)陣列基板I上產(chǎn)生靜電，導(dǎo)致數(shù)據(jù)線DATA上的電壓高于預(yù)設(shè)高電壓或低于預(yù)設(shè)低電壓時，電壓補(bǔ)償模塊12通過導(dǎo)通的PN結(jié)與數(shù)據(jù)線DATA電連接，可以使數(shù)據(jù)線DATA上的電壓不高于預(yù)設(shè)高電壓，或不低于預(yù)設(shè)低電壓，或者使數(shù)據(jù)線DATA上的電壓既不高于預(yù)設(shè)高電壓，也不低于預(yù)設(shè)低電壓，從而使數(shù)據(jù)線DATA上的電壓處在或盡可能處在正常的工作范圍之內(nèi)，避免由于靜電釋放導(dǎo)致陣列基板I及應(yīng)用所述陣列基板I的顯示面板和顯示裝置損壞。同時，與現(xiàn)有技術(shù)中的兩個N型高濃度摻雜的端部相比，PN結(jié)的P端和N端之間的漏電流更小，這樣可以使陣列基板1，以及采用陣列基板I的顯示面板和顯示裝置的功耗較低。
[0045]具體地，如圖3和圖4所示，所述電壓補(bǔ)償模塊12包括高電壓端VDD和低電壓端VSS，所述高電壓端VDD上的電壓等于所述預(yù)設(shè)高電壓，所述低電壓端VSS上的電壓等于所述預(yù)設(shè)低電壓。所述PN結(jié)11包括第一 PN結(jié)110和第二 PN結(jié)111，所述第一 PN結(jié)110的P端與數(shù)據(jù)線DATA連接，N端與高電壓端VDD連接，從而使數(shù)據(jù)線DATA上的電壓高于預(yù)設(shè)高電壓時，第一 PN結(jié)110可以導(dǎo)通，將數(shù)據(jù)線DATA與高電壓端VDD電連接；所述第二 PN結(jié)111的P端與低電壓端VSS連接，N端與數(shù)據(jù)線DATA連接，從而使數(shù)據(jù)線DATA上的電壓低于預(yù)設(shè)低電壓時，第二 PN結(jié)111可以導(dǎo)通，將數(shù)據(jù)線DATA與低電壓端VSS電連接。
[0046]作為一種替代實施例，如圖5所示，所述電壓補(bǔ)償模塊12可以至少包括高電壓端VDD (可以包括低電壓端VSS，也可以不包括低電壓端VSS);與上述實施例相同，高電壓端VDD的電壓同樣為所述預(yù)設(shè)高電壓；在此情況下，PN結(jié)11的數(shù)量為一個，所述PN結(jié)11的P端與數(shù)據(jù)線DATA連接，N端與高電壓端VDD連接。在本實施例中，當(dāng)數(shù)據(jù)線DATA上的電壓高于預(yù)設(shè)高電壓時，PN結(jié)11可以導(dǎo)通，將數(shù)據(jù)線DATA與高電壓端VDD電連接。
[0047]作為另一種替代實施例，如圖6所示，所述電壓補(bǔ)償模塊12可以至少包括低電壓端VSS (可以包括高電壓端VDD，也可以不包括高電壓端VDD);與上述實施例相同，低電壓端VSS的電壓同樣為所述預(yù)設(shè)低電壓；在此情況下，PN結(jié)11的數(shù)量為一個，所述PN結(jié)11的P端與低電壓端VSS連接，N端與數(shù)據(jù)線DATA連接。在本實施例中，當(dāng)數(shù)據(jù)線DATA上的電壓低于預(yù)設(shè)低電壓時，PN結(jié)11可以導(dǎo)通，將數(shù)據(jù)線DATA與低電壓端VSS電連接。
[0048]具體地，所述PN結(jié)11的P端(圖3中的P+區(qū)域)和N端(圖3中的N+區(qū)域)通過在多晶硅或單晶硅的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜制備。進(jìn)一步地，所述PN結(jié)11的P端和N端之間具有間隔(圖3中的P —區(qū)域)，所述間隔區(qū)域進(jìn)行P型低濃度摻雜。
[0049]優(yōu)選地，所述陣列基板I還包括制備在基底10上的光阻擋層13，所述光阻擋層13設(shè)置在所述PN結(jié)11的正下方。這樣設(shè)置可以避免背光源發(fā)出的光線照射至PN結(jié)11上，在PN結(jié)11的P端和N端產(chǎn)生光生漏電流。
[0050]陣列基板I包括有效顯示區(qū)和環(huán)繞所述有效顯示區(qū)的邊框區(qū)，一般地，所述靜電產(chǎn)生在所述邊框區(qū)，因此，在本實施方式中，所述PN結(jié)11和電壓補(bǔ)償模塊12設(shè)置在所述邊框區(qū)。
[0051]陣列基板I上的每個像素單元內(nèi)還設(shè)置有薄膜晶體管，所述PN結(jié)11在制備所述薄膜晶體管的工藝過程中制備；這樣設(shè)置可以不增加制備陣列基板I的工藝流程，從而不增加陣列基板I的生產(chǎn)時間和生產(chǎn)成本。
[0052]綜上所述，本發(fā)明實施方式提供的陣列基板1，其采用PN結(jié)11作為連接在數(shù)據(jù)線DATA與電壓補(bǔ)償模塊12之間的開關(guān)器件，與現(xiàn)有技術(shù)中柵極、漏極連接的薄膜晶體管結(jié)構(gòu)相比，PN結(jié)11的P端和N端之間的漏電流更小，從而使本實施方式提供的陣列基板I的功耗更小。
[0053]作為另一個技術(shù)方案，本發(fā)明實施方式還提供一種陣列基板的制備方法，用于制備本發(fā)明上述實施方式所提供的陣列基板，所述陣列基板的制備方法包括:
[0054]在基底上制備數(shù)據(jù)線的步驟；
[0055]在基底上制備與數(shù)據(jù)線和電壓補(bǔ)償模塊連接的PN結(jié)的步驟。
[0056]制備所述PN結(jié)的步驟可以包括:
[0057]在基底上制備多晶硅或單晶硅層；
[0058]在多晶硅或單晶硅層的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜。具體地，所述多晶硅或單晶硅層的兩端之間的區(qū)域可以進(jìn)行P型低濃度摻雜。
[0059]在本實施方式中，所述陣列基板的制備方法還包括在基底上制備薄膜晶體管的步驟；所述PN結(jié)在制備所述薄膜晶體管的工藝過程中制備；這樣可以不增加陣列基板的制備工藝，從而不會增加陣列基板的生產(chǎn)成本和生產(chǎn)時間。
[0060]優(yōu)選地，所述陣列基板的制備方法還包括在制備所述PN結(jié)之前，在基底上制備光阻擋層的步驟；這樣設(shè)置可以避免背光源發(fā)出的光線照射至PN結(jié)上，在PN結(jié)的P端和N端廣生光生漏電流。
[0061]本發(fā)明實施方式提供的陣列基板的制備方法，其在基底上制備與數(shù)據(jù)線和電壓補(bǔ)償模塊連接的PN結(jié)作為開關(guān)器件，使開關(guān)器件中的漏電流更小，從而使本發(fā)明提供的陣列基板的制備方法所制備出的陣列基板的功耗更小。
[0062]作為另一個技術(shù)方案，本發(fā)明還提供一種顯示面板的實施方式，在本實施方式中，顯示面板包括陣列基板和對盒基板，所述陣列基板采用本發(fā)明上述實施方式提供的陣列基板。
[0063]本實施方式提供的顯示面板，其采用本發(fā)明上述實施方式提供的陣列基板，可以降低功耗。
[0064]作為另一個技術(shù)方案，本發(fā)明還提供一種顯示裝置的實施方式，在本實施方式中，顯示裝置包括顯示面板，且所述顯示面板采用本發(fā)明上述實施方式提供的顯示面板。
[0065]本實施方式提供的顯示裝置，其采用本發(fā)明上述實施方式提供的顯示面板，可以降低功耗。
[0066]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，包括基底，以及設(shè)置在基底上的數(shù)據(jù)線、開關(guān)器件和電壓補(bǔ)償模塊，所述開關(guān)器件連接在所述數(shù)據(jù)線與電壓補(bǔ)償模塊之間，用以在所述數(shù)據(jù)線上的電壓低于預(yù)設(shè)低電壓或高于預(yù)設(shè)高電壓時，將所述數(shù)據(jù)線與電壓補(bǔ)償模塊導(dǎo)通；其特征在于，所述開關(guān)器件為PN結(jié)。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述電壓補(bǔ)償模塊包括高電壓端和低電壓端，所述高電壓端的電壓為所述預(yù)設(shè)高電壓，所述低電壓端的電壓為所述預(yù)設(shè)低電壓。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述開關(guān)器件包括第一PN結(jié)和第二PN結(jié)，所述第一 PN結(jié)的P端與數(shù)據(jù)線連接，N端與高電壓端連接，所述第二 PN結(jié)的P端與低電壓端連接，N端與數(shù)據(jù)線連接。
4.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述電壓補(bǔ)償模塊至少包括高電壓端，所述高電壓端的電壓為所述預(yù)設(shè)高電壓； 所述PN結(jié)的數(shù)量為一個，所述PN結(jié)的P端與數(shù)據(jù)線連接，N端與高電壓端連接。
5.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述電壓補(bǔ)償模塊至少包括低電壓端，所述低電壓端的電壓為所述預(yù)設(shè)低電壓； 所述PN結(jié)的數(shù)量為一個，所述PN結(jié)的P端與低電壓端連接，N端與數(shù)據(jù)線連接。
6.根據(jù)權(quán)利要求1?5任意一項所述的陣列基板，其特征在于，所述PN結(jié)的P端和N端通過在多晶硅或單晶硅的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜制備。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述PN結(jié)的P端和N端之間具有間隔，所述間隔區(qū)域進(jìn)行P型低濃度摻雜。
8.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板還包括制備在基底上的光阻擋層，所述光阻擋層設(shè)置在所述PN結(jié)的正下方。
9.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板包括有效顯示區(qū)和環(huán)繞所述有效顯示區(qū)的邊框區(qū)，所述PN結(jié)和電壓補(bǔ)償模塊設(shè)置在所述邊框區(qū)。
10.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板上的每個像素單元內(nèi)還設(shè)置有薄膜晶體管，所述PN結(jié)在制備所述薄膜晶體管的過程中形成。
11.一種陣列基板的制備方法，用于制備權(quán)利要求1?10任意一項所述的陣列基板，其特征在于，所述陣列基板的制備方法包括: 在基底上制備數(shù)據(jù)線的步驟； 在基底上制備與數(shù)據(jù)線和電壓補(bǔ)償模塊連接的PN結(jié)的步驟。
12.根據(jù)權(quán)利要求11所述的陣列基板的制備方法，其特征在于，制備所述PN結(jié)的步驟包括: 在基底上制備多晶娃或單晶娃層； 在多晶硅或單晶硅層的兩端分別進(jìn)行P型高濃度摻雜和N型高濃度摻雜。
13.根據(jù)權(quán)利要求11所述的陣列基板的制備方法，其特征在于，所述陣列基板的制備方法還包括在基底上制備薄膜晶體管的步驟； 所述PN結(jié)在制備所述薄膜晶體管的工藝過程中制備。
14.根據(jù)權(quán)利要求11所述的陣列基板的制備方法，其特征在于，還包括在制備所述PN結(jié)之前，在基底上制備光阻擋層的步驟。
15.一種顯示面板，包括陣列基板和對盒基板，其特征在于，所述陣列基板采用權(quán)利要求I?10任意一項所述的陣列基板。
16.一種顯示裝置，包括顯示面板，其特征在于，所述顯示面板采用權(quán)利要求15所述的顯示面板。
【文檔編號】G02F1/133GK104483796SQ201510002273
【公開日】2015年4月1日 申請日期:2015年1月4日 優(yōu)先權(quán)日:2015年1月4日
【發(fā)明者】喬赟, 孫建, 李成, 安星俊 申請人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司