一種像素驅(qū)動(dòng)電路、陣列基板及液晶顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，特別是涉及了一種像素驅(qū)動(dòng)電路、陣列基板及液晶顯示裝置。
【背景技術(shù)】
[0002]隨著可穿戴產(chǎn)品的普及，用戶對(duì)產(chǎn)品的功耗要求越來(lái)越高，其中顯示模塊為影響功耗的一個(gè)因素。在現(xiàn)有技術(shù)中，因晶體管長(zhǎng)時(shí)間處于開(kāi)啟或關(guān)閉狀態(tài)會(huì)導(dǎo)致晶體管劣化，影響顯示模塊的正常顯示，而使用驅(qū)動(dòng)信號(hào)頻率越低，選通線的操作時(shí)間越長(zhǎng)，晶體管處于開(kāi)啟或關(guān)閉狀態(tài)越久，會(huì)導(dǎo)致晶體管劣化。

【發(fā)明內(nèi)容】

[0003]為了解決上述現(xiàn)有技術(shù)的不足，本發(fā)明提供了了一種新型的像素驅(qū)動(dòng)電路，其通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持；在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響；解決了現(xiàn)有顯示面板中當(dāng)降低顯示模塊的頻率時(shí)，晶體管關(guān)閉時(shí)間增加，持續(xù)加電后晶體管劣化，漏電流增大的問(wèn)題。本發(fā)明還提供了一種使用該顯示像素的陣列基板及液晶顯示裝置。
[0004]本發(fā)明所要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案予以實(shí)現(xiàn):
一種像素驅(qū)動(dòng)電路，其包括:第一選通線、第二選通線、數(shù)據(jù)線、第一晶體管、第二晶體管、第三晶體管和像素電極，其中，
所述第一晶體管，其具有連接第二選通線的柵極端、連接數(shù)據(jù)線的源極端；
所述第二晶體管，其具有連接第一選通線的柵極端、連接像素電極的漏極端、以及連接所述第一晶體管的漏極端的源極端；
所述第三晶體管，其具有連接發(fā)光元件的像素電極的漏極端、連接所述第一晶體管的漏極端和所述第二晶體管的源極端的源極端和柵極端。
[0005]進(jìn)一步地，所述第一晶體管和/或第二晶體管和/或第三晶體管為A-S1、LTPS、金屬氧化物、有機(jī)TFT。
[0006]—種陣列基板，其包括矩陣分布的數(shù)個(gè)像素單元，還包括上述的像素驅(qū)動(dòng)電路。
[0007]一種液晶顯示裝置，包括上述的陣列基板。
[0008]進(jìn)一步地，所述顯示面板的顯示模式為常正顯示模式、常黑顯示模式、透過(guò)模式、半透半反模式、全反模式中的任一種。
[0009]本發(fā)明具有如下有益效果:通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持；在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響；解決了現(xiàn)有顯示面板中當(dāng)降低顯示模塊的頻率時(shí)，晶體管關(guān)閉時(shí)間增加，持續(xù)加電后晶體管劣化，漏電流增大的問(wèn)題。在防劣化區(qū)使用正常驅(qū)動(dòng)頻率(如60Hz)單獨(dú)開(kāi)啟其中的一個(gè)晶體管，這樣可以防止晶體管劣化，同時(shí)晶體管還能起到關(guān)閉作用，防止像素漏電，不會(huì)影響顯示質(zhì)量。三個(gè)晶體管的溝道寬長(zhǎng)比例可根據(jù)像素尺寸進(jìn)行調(diào)整。本顯示像素的晶體管使用工藝包括但不限于A-Si (單晶硅)、LTPS (低溫多晶硅)、金屬氧化物、有機(jī)TFT。本顯示像素可適用但不限于常正顯示模式、常黑顯示模式、透過(guò)模式、半透半反模式、全反模式等顯示面板。
【附圖說(shuō)明】
[0010]圖1為本發(fā)明的像素驅(qū)動(dòng)電路的示意圖；
圖2為圖1像素驅(qū)動(dòng)電路的驅(qū)動(dòng)信號(hào)示意圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)的說(shuō)明。
[0012]實(shí)施例1
圖1示出了本發(fā)明一較佳實(shí)施例的像素驅(qū)動(dòng)電路，用于液晶顯示裝置，包括第一選通線 Gate Line 1 (GL1 )、第二選通線 Gate Line 2 (GL2)、數(shù)據(jù)線 Source Line (SL)、第一晶體管Ml、第二晶體管M2、第三晶體管M3和像素電極。
[0013]所述第一晶體管Ml響應(yīng)于來(lái)自第二選通線Gate Line 2 (GL2)的第二選通信號(hào)而受到控制，且所述第一晶體管Ml連接于數(shù)據(jù)線Source Line (SL)和第一節(jié)點(diǎn)nl之間，即，根據(jù)第二選通信號(hào)的邏輯狀態(tài)來(lái)接通或斷開(kāi)第一晶體管M1，并且當(dāng)?shù)谝痪w管Ml接通時(shí)使數(shù)據(jù)線SL和第一節(jié)點(diǎn)nl彼此電連接。所述第一晶體管Ml具有連接到第二選通線GL2的柵極端，連接到數(shù)據(jù)線SL的源極端和連接到第一節(jié)點(diǎn)nl的漏極端。
[0014]所述第二晶體管M2相響應(yīng)于來(lái)自第一選通線Gate Line 1 (GL1)的第一選通信號(hào)而受到控制，且所述第二晶體管M2連接于第一節(jié)點(diǎn)nl和第二節(jié)點(diǎn)n2之間，即，根據(jù)第一選通信號(hào)的邏輯狀態(tài)來(lái)接通或斷開(kāi)第二晶體管M2，并且當(dāng)?shù)诙w管M2接通時(shí)第一節(jié)點(diǎn)nl和第二節(jié)點(diǎn)n2彼此電連接。所述第二晶體管M2具有連接到第一選通線GL1的柵極端，連接到第一節(jié)點(diǎn)nl的源極端和連接到第二節(jié)點(diǎn)n2的漏極端。
[0015]所述第三晶體管M3響應(yīng)于施加到第一節(jié)點(diǎn)nl的信號(hào)而受到控制，并且第三晶體管M3連接于第一節(jié)點(diǎn)nl和第二節(jié)點(diǎn)n2之間，即，根據(jù)施加到第一節(jié)點(diǎn)nl的電壓的邏輯狀態(tài)來(lái)接通或斷開(kāi)第三晶體管M3，并且第三晶體管M3接通時(shí)使第一節(jié)點(diǎn)nl和第二節(jié)點(diǎn)n2彼此電連接。所述第三晶體管M3具有連接到第一節(jié)點(diǎn)nl的柵極端和源極端，連接到第二節(jié)點(diǎn)n2的漏極端。
[0016]所述像素電極與第二節(jié)點(diǎn)n2彼此電連接。
[0017]需要說(shuō)明的是，所有晶體管使用工藝包括但不限于A-Si (單晶硅)、LTPS (低溫多晶硅)、金屬氧化物、有機(jī)TFT。三個(gè)晶體管M1、M2和M3的溝道寬長(zhǎng)比例可根據(jù)像素尺寸進(jìn)行調(diào)整。
[0018]本發(fā)明像素驅(qū)動(dòng)電路的工作原理如下:當(dāng)?shù)谝贿x通線GL1和第二選通線GL2同時(shí)為0，即同時(shí)處于斷開(kāi)狀態(tài)，則關(guān)閉該像素，第二晶體管M2和第三晶體管M3幫助電容儲(chǔ)存信息；當(dāng)?shù)谝贿x通線GL1為0，第二選通線GL2為1時(shí)，可以單獨(dú)寫(xiě)入高電平，方便時(shí)序?qū)崿F(xiàn)；當(dāng)?shù)谝贿x通線GL1和第二選通線GL2同時(shí)為1時(shí)，可寫(xiě)入高電平或低電平，實(shí)現(xiàn)寫(xiě)入功能；當(dāng)?shù)诙x通線GL2為0時(shí)，則關(guān)閉該像素。如圖2所示，在每一圖框顯示周期內(nèi)，本發(fā)明像素驅(qū)動(dòng)電路的驅(qū)動(dòng)分為顯示用驅(qū)動(dòng)和防劣化驅(qū)動(dòng)，顯示用驅(qū)動(dòng)方式為當(dāng)?shù)谝贿x通線GL1和第二選通線GL2同時(shí)輸入高電壓信號(hào)，則波形有重疊時(shí)才能寫(xiě)入數(shù)據(jù)，即重疊部分作為有效開(kāi)啟區(qū)；而防劣化驅(qū)動(dòng)驅(qū)動(dòng)方式為當(dāng)?shù)谝贿x通線GL1和第二選通線GL2不同時(shí)輸入高電壓信號(hào)，則波形不出現(xiàn)重疊，即在防劣化區(qū)使用正常驅(qū)動(dòng)頻率(如60Hz)單獨(dú)開(kāi)啟其中的一個(gè)晶體管，這樣可以防止晶體管劣化，同時(shí)晶體管還能起到關(guān)閉作用，防止像素漏電，不會(huì)影響顯示質(zhì)量。
[0019]需要說(shuō)明的是，防劣化驅(qū)動(dòng)的開(kāi)啟電壓可以跟同顯示區(qū)的開(kāi)啟電壓或小于顯示區(qū)的開(kāi)啟電壓。
[0020]因像素驅(qū)動(dòng)頻率較低，晶體管為大部分時(shí)間處于低電壓關(guān)閉狀態(tài)，這樣會(huì)導(dǎo)致晶體管劣化?，F(xiàn)有顯示像素中當(dāng)降低顯示模塊的頻率時(shí)，晶體管關(guān)閉時(shí)間增加，持續(xù)加電后導(dǎo)致晶體管劣化，漏電流增大，而本發(fā)明通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持，在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響。在防劣化區(qū)使用正常驅(qū)動(dòng)頻率(如60Hz)單獨(dú)開(kāi)啟其中的一個(gè)晶體管，這樣可以防止晶體管劣化，同時(shí)晶體管還能起到關(guān)閉作用，防止像素漏電，不會(huì)影響顯示質(zhì)量。
[0021]實(shí)施例2
一種陣列基板，其包括矩陣分布的數(shù)個(gè)像素單元，還包括如實(shí)施例1中所述的像素驅(qū)動(dòng)電路。
[0022]本實(shí)施例的陣列基板，通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持，在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響。在防劣化區(qū)使用正常驅(qū)動(dòng)頻率(如60Hz)單獨(dú)開(kāi)啟其中的一個(gè)晶體管，這樣可以防止晶體管劣化，同時(shí)晶體管還能起到關(guān)閉作用，防止像素漏電，不會(huì)影響顯示質(zhì)量。
[0023]實(shí)施例3
一種液晶顯示裝置，包括如實(shí)施例2所述的陣列基板。該液晶顯示裝置具體可以為:液晶面板、手機(jī)、平板電腦、電視機(jī)、顯示區(qū)、筆記本電腦、數(shù)碼相框及導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。所述液晶顯示裝置的顯示模式為常正顯示模式、常黑顯示模式、透過(guò)模式、半透半反模式、全反模式中的任一種。
[0024]本實(shí)施例的液晶顯示裝置，通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持，在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響。在防劣化區(qū)使用正常驅(qū)動(dòng)頻率(如60Hz)單獨(dú)開(kāi)啟其中的一個(gè)晶體管，這樣可以防止晶體管劣化，同時(shí)晶體管還能起到關(guān)閉作用，防止像素漏電，不會(huì)影響顯示質(zhì)量。
[0025]以上所述實(shí)施例僅表達(dá)了本發(fā)明的實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本發(fā)明專利范圍的限制，但凡采用等同替換或等效變換的形式所獲得的技術(shù)方案，均應(yīng)落在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種像素驅(qū)動(dòng)電路，其包括:第一選通線、第二選通線、數(shù)據(jù)線、第一晶體管、第二晶體管、第三晶體管和像素電極，其中， 所述第一晶體管，其具有連接第二選通線的柵極端、連接數(shù)據(jù)線的源極端； 所述第二晶體管，其具有連接第一選通線的柵極端、連接像素電極的漏極端、以及連接所述第一晶體管的漏極端的源極端； 所述第三晶體管，其具有連接發(fā)光元件的像素電極的漏極端、連接所述第一晶體管的漏極端和所述第二晶體管的源極端的源極端和柵極端。2.根據(jù)權(quán)利要求1所述的像素驅(qū)動(dòng)電路，其特征在于，所述第一晶體管和/或第二晶體管和/或第三晶體管為A-S1、LTPS、金屬氧化物、有機(jī)TFT。3.一種陣列基板，其包括矩陣分布的數(shù)個(gè)像素單元，還包括如權(quán)利要求1所述的像素驅(qū)動(dòng)電路。4.一種液晶顯示裝置，包括如權(quán)利要求3所述的陣列基板。5.根據(jù)權(quán)利要求4所述的液晶顯示裝置，其特征在于，所述顯示面板的顯示模式為常正顯示模式、常黑顯示模式、透過(guò)模式、半透半反模式、全反模式中的任一種。
【專利摘要】本發(fā)明公開(kāi)了一種像素驅(qū)動(dòng)電路，其包括：一種像素驅(qū)動(dòng)電路，其包括：第一選通線、第二選通線、數(shù)據(jù)線、第一晶體管、第二晶體管、第三晶體管和像素電極。本發(fā)明還公開(kāi)一種使用該顯示像素的陣列基板及液晶顯示裝置。本發(fā)明通過(guò)三個(gè)晶體管結(jié)構(gòu)，可增加開(kāi)關(guān)電路電阻，減小漏電流，有利于顯示畫(huà)面的保持；在低頻率驅(qū)動(dòng)信號(hào)下，減少對(duì)晶體管的劣化影響；解決了現(xiàn)有顯示面板中當(dāng)降低顯示模塊的頻率時(shí)，晶體管關(guān)閉時(shí)間增加，持續(xù)加電后晶體管劣化，漏電流增大的問(wèn)題。
【IPC分類】G02F1/1362, G02F1/1368
【公開(kāi)號(hào)】CN105372893
【申請(qǐng)?zhí)枴緾N201510983531
【發(fā)明人】李林, 柳發(fā)霖, 何基強(qiáng), 黃柏青
【申請(qǐng)人】信利半導(dǎo)體有限公司
【公開(kāi)日】2016年3月2日
【申請(qǐng)日】2015年12月24日