陣列基板及其控制方法、制作方法、顯示裝置的制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其控制方法、制作方法、顯示裝置，該陣列基板包括基板、形成在所述基板上的像素開關(guān)陣列和數(shù)據(jù)線圖形，還包括：形成在所述基板上的補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端；所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接；所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接；所述補(bǔ)償開關(guān)陣列，適于在靜態(tài)顯示模式下同時(shí)由兩端向數(shù)據(jù)線輸出信號(hào)，在動(dòng)態(tài)顯示模式下通過第二補(bǔ)償信號(hào)或第三補(bǔ)償信號(hào)對(duì)遠(yuǎn)端源極電壓進(jìn)行補(bǔ)償，減少RC Delay時(shí)間。
【專利說明】
陣列基板及其控制方法、制作方法、顯示裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其控制方法、制作方法、顯示
目.0
【背景技術(shù)】
[0002]隨著顯示器制造技術(shù)的發(fā)展，液晶顯示器技術(shù)發(fā)展迅速，己經(jīng)取代了傳統(tǒng)的顯像管顯示器而成為未來(lái)平板顯示器的主流。在液晶顯示器技術(shù)領(lǐng)域中，薄膜晶體管液晶顯示器TFT_LCD(Thin Film Transistor Liquid Crystal Display)以其大尺寸、高度集成、功能強(qiáng)大、工藝靈活、低成本等優(yōu)勢(shì)而廣泛應(yīng)用于電視機(jī)、電腦等領(lǐng)域。
[0003]然而，大尺寸液晶顯示器產(chǎn)品的Source向走線較長(zhǎng)導(dǎo)致RC延遲(RC Delay)明顯，而Source RC Delay則進(jìn)一步導(dǎo)致了顯示器顯示效果差，顯示面板亮度不均等顯示不良。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種陣列基板及其控制方法、制作方法、顯示裝置，能夠解決現(xiàn)有技術(shù)中Source向走線較長(zhǎng)導(dǎo)致RC Delay明顯，而進(jìn)一步導(dǎo)致了顯示器顯示效果差及顯示面板亮度不均等顯示不良等問題。
[0005]第一方面，本發(fā)明提供了一種陣列基板，包括基板、形成在所述基板上的像素開關(guān)陣列和數(shù)據(jù)線圖形，還包括:形成在所述基板上的補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端；
[0006]所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接;所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接；
[0007]所述補(bǔ)償開關(guān)陣列，適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。
[0008]優(yōu)選地，所述第一控制信號(hào)為高電平信號(hào);所述第二控制信號(hào)在第一時(shí)間周期為高電平信號(hào)，在第二時(shí)間周期為低電平信號(hào)；
[0009]所述第一補(bǔ)償信號(hào)與所述源極近端信號(hào)相同；所述第二補(bǔ)償信號(hào)與所述第三補(bǔ)償信號(hào)反相，且所述第二補(bǔ)償信號(hào)為正極性最大電壓或負(fù)極性最大電壓的中間電壓值。
[0010]優(yōu)選地，所述第二控制信號(hào)在TP控制信號(hào)為高電平時(shí)輸出高電平，在TP控制信號(hào)為低電平時(shí)輸出低電平。
[0011]優(yōu)選地，所述補(bǔ)償開關(guān)陣列包括多個(gè)第一補(bǔ)償開關(guān)與多個(gè)第二補(bǔ)償開關(guān);每個(gè)所述第一補(bǔ)償開關(guān)連接于一條正極性的數(shù)據(jù)線與第一補(bǔ)償輸入端之間，每個(gè)所述第二補(bǔ)償開關(guān)連接于一條負(fù)極性的數(shù)據(jù)線與第二補(bǔ)償輸入端之間，所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)的控制端均與所述補(bǔ)償控制端連接；
[0012]所述第一控制信號(hào)適于開啟所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)；
[0013]所述第二控制信號(hào)適于在第一時(shí)間周期開啟所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)，在第二時(shí)間周期關(guān)斷所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)。
[0014]優(yōu)選地，所述補(bǔ)償開關(guān)陣列包括多個(gè)薄膜晶體管；
[0015]所述多個(gè)薄膜晶體管的柵極均與所述補(bǔ)償控制端連接，所述多個(gè)薄膜晶體管的漏極與所述多條數(shù)據(jù)線一一對(duì)應(yīng)連接，與正極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第一補(bǔ)償輸入端連接，與負(fù)極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第二補(bǔ)償輸入端連接。
[0016]優(yōu)選地，所述補(bǔ)償開關(guān)陣列形成在所述陣列基板上遠(yuǎn)離源極信號(hào)源的非顯示區(qū)域。
[0017]第二方面，本發(fā)明提供了一種上述任意一種陣列基板的控制方法，包括:
[0018]在靜態(tài)顯示模式下，在補(bǔ)償開關(guān)陣列的補(bǔ)償控制端輸入第一控制信號(hào)，將第一補(bǔ)償輸入端或第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入多條數(shù)據(jù)線；
[0019]在動(dòng)態(tài)顯示模式下，在所述補(bǔ)償控制端輸入第二控制信號(hào)，以在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。
[0020]第三方面，本發(fā)明提供了一種上述任意一種陣列基板的制作方法，包括:
[0021]在基板上形成像素開關(guān)陣列及數(shù)據(jù)線圖形；
[0022]在所述基板上形成補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端；
[0023]其中，所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接;所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接;所述補(bǔ)償開關(guān)陣列適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。
[0024]優(yōu)選地，所述像素開關(guān)陣列與所述補(bǔ)償開關(guān)陣列在同一工藝中形成。
[0025]第四方面，本發(fā)明提供了一種顯示裝置，包括:上述任意一種陣列基板。
[0026]由上述技術(shù)方案可知，本發(fā)明提供一種陣列基板及其控制方法、制作方法、顯示裝置，通過在陣列基板上形成補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端，以在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線；在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接，從而使得在靜態(tài)顯示模式下同時(shí)由兩端向數(shù)據(jù)線輸出信號(hào)，在動(dòng)態(tài)顯示模式下通過第二補(bǔ)償信號(hào)或第三補(bǔ)償信號(hào)對(duì)遠(yuǎn)端源極電壓進(jìn)行補(bǔ)償，減少RC Delay時(shí)間。如此，本發(fā)明通過在源極信號(hào)源遠(yuǎn)端增強(qiáng)信號(hào)的方法，實(shí)現(xiàn)增強(qiáng)驅(qū)動(dòng)效果，改善RC Delay引發(fā)的顯示效果差及顯示面板亮度不均等顯示不良等問題。
【附圖說明】
[0027]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些圖獲得其他的附圖。
[0028]圖1是本發(fā)明一實(shí)施例提供的一種陣列基板的結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明另一實(shí)施例提供的圖1所示陣列基板的靜態(tài)顯示模式的時(shí)序設(shè)計(jì)示意圖；
[0030]圖3是本發(fā)明另一實(shí)施例提供的圖1所示陣列基板的動(dòng)態(tài)顯示模式的時(shí)序設(shè)計(jì)示意圖；
[0031]圖4是本發(fā)明一實(shí)施例提供的一種陣列基板的控制方法的流程示意圖；
[0032]圖5是本發(fā)明一實(shí)施例提供的一種陣列基板的制作方法的流程示意圖。
【具體實(shí)施方式】
[0033]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0034]圖1是本發(fā)明一實(shí)施例中的一種陣列基板的結(jié)構(gòu)示意圖，本實(shí)施例中的陣列基板包括基板、形成在所述基板上的像素開關(guān)陣列和數(shù)據(jù)線圖形。如圖1所示，該陣列基板還包括:形成在所述基板上的補(bǔ)償開關(guān)陣列100、第一補(bǔ)償輸入端110、第二補(bǔ)償輸入端111及補(bǔ)償控制端120。
[0035]其中，所述補(bǔ)償開關(guān)陣列100分別與所述第一補(bǔ)償輸入端110、第二補(bǔ)償輸入端
111、補(bǔ)償控制端120以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接。所述第一補(bǔ)償輸入端110與所述第二補(bǔ)償輸入端111與所述源極信號(hào)源(Source)連接。
[0036]所述補(bǔ)償開關(guān)陣列100，適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端120接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端110或所述第二補(bǔ)償輸入端111接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端120接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端110接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端111接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端110或所述第二補(bǔ)償輸入端111與所述多條數(shù)據(jù)線的連接。
[0037]由此可見，本實(shí)施例通過在源極信號(hào)源(Source)的遠(yuǎn)端設(shè)置補(bǔ)償開關(guān)陣列100，使得在靜態(tài)顯示模式下，將第一補(bǔ)償輸入端或第二補(bǔ)償輸入端輸入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后從Source遠(yuǎn)端接入多條數(shù)據(jù)線，貝Ij同時(shí)由Source近端與Source遠(yuǎn)端兩端向數(shù)據(jù)線輸出信號(hào)；在動(dòng)態(tài)顯示模式下通過將第一補(bǔ)償輸入端110接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端111接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，以對(duì)遠(yuǎn)端源極電壓進(jìn)行補(bǔ)償，減少RC Delay時(shí)間。如此，本發(fā)明通過在源極信號(hào)源遠(yuǎn)端增強(qiáng)信號(hào)的方法，實(shí)現(xiàn)增強(qiáng)驅(qū)動(dòng)效果，改善RC Delay引發(fā)的顯示效果差及顯示面板亮度不均等顯示不良等問題。
[0038]具體地，圖2示出了一種靜態(tài)顯示模式對(duì)應(yīng)的時(shí)序設(shè)計(jì)示意圖。如圖2所示，所述第一控制信號(hào)(Gr輸出)為高電平信號(hào)，所述第一補(bǔ)償信號(hào)(S1/S2輸出)與所述源極近端信號(hào)(如圖2中Source近端輸出對(duì)應(yīng)的實(shí)線曲線)相同，且此時(shí)第一補(bǔ)償信號(hào)與源極近端信號(hào)相同。
[0039]如此，如圖2所示，例如正極性數(shù)據(jù)線對(duì)應(yīng)的灰階為L(zhǎng)127+，負(fù)極性數(shù)據(jù)線對(duì)應(yīng)的灰階為L(zhǎng)127-，即在靜態(tài)顯示模式下，將第一補(bǔ)償輸入端或第二補(bǔ)償輸入端輸入的第一補(bǔ)償信號(hào)(S1/S2輸出)與源極近端信號(hào)(Source近端輸出)疊加后從Source遠(yuǎn)端輸出至多條數(shù)據(jù)線的圖像如圖2的中的Source遠(yuǎn)端輸出對(duì)應(yīng)的實(shí)線曲線所示，該Source遠(yuǎn)端輸出曲線(實(shí)線)與現(xiàn)有技術(shù)中的Source遠(yuǎn)端輸出(虛線)對(duì)比可以看出，本實(shí)施例在靜態(tài)顯示模式下從兩端向數(shù)據(jù)線輸出信號(hào)，能夠有效改善RC Delay0
[0040]圖3示出了一種動(dòng)態(tài)顯示模式對(duì)應(yīng)的時(shí)序設(shè)計(jì)示意圖。如圖3所示，所述第二控制信號(hào)(Gr輸出)在第一時(shí)間周期為高電平信號(hào)，在第二時(shí)間周期為低電平信號(hào)。且所述第二補(bǔ)償信號(hào)(SI輸出)與所述第三補(bǔ)償信號(hào)(S2輸出)反相，且所述第二補(bǔ)償信號(hào)為正極性最大電壓或負(fù)極性最大電壓的中間電壓值(如L127+或L217-)。
[0041]進(jìn)一步地，所述第二控制信號(hào)在TP控制信號(hào)為高電平時(shí)輸出高電平，在TP控制信號(hào)為低電平時(shí)輸出低電平。
[0042]如此，如圖3所示，如畫面灰階按照L10+、L127-、L255+、L200-動(dòng)態(tài)變化，即在動(dòng)態(tài)顯示模式下，在第一時(shí)間周期(Gr輸出高電平)，將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)(SI輸出)與源極近端信號(hào)(如圖3中Source近端輸出對(duì)應(yīng)的實(shí)線曲線)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)(S2輸出)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，接入數(shù)據(jù)線的曲線如圖3中的Source遠(yuǎn)端輸出對(duì)應(yīng)的實(shí)線曲線所示，與現(xiàn)有技術(shù)中的Source遠(yuǎn)端輸出(圖3中的虛線曲線)對(duì)比可以看出，有效改善了RC Delay。如此，本實(shí)施例在動(dòng)態(tài)顯示模式下利用TP為高電平的時(shí)間，預(yù)先將遠(yuǎn)端的Source電壓拉至正極性或負(fù)極性的中間電壓(L127+或L217-)，能夠有效減小RC Delay時(shí)間。
[0043]在具體實(shí)施時(shí)，上述的陣列基板的具體結(jié)構(gòu)可以表現(xiàn)多種形式，下面結(jié)合附圖1對(duì)其中一種陣列基板的結(jié)構(gòu)及其控制方法進(jìn)行說明。
[0044]如圖1所示，陣列基板包括基板、形成在所述基板上的像素開關(guān)陣列和數(shù)據(jù)線圖形。如圖1所示，該陣列基板包括:基板、形成在基板上的像素開關(guān)、數(shù)據(jù)線圖形(圖1中未示出)、以及形成在所述基板上的補(bǔ)償開關(guān)陣列100、第一補(bǔ)償輸入端110、第二補(bǔ)償輸入端111及補(bǔ)償控制端120。
[0045]其中，所述補(bǔ)償開關(guān)陣列100包括多個(gè)第一補(bǔ)償開關(guān)101與多個(gè)第二補(bǔ)償開關(guān)102。每個(gè)所述第一補(bǔ)償開關(guān)101連接于一條正極性的數(shù)據(jù)線與第一補(bǔ)償輸入端110之間，每個(gè)所述第二補(bǔ)償開關(guān)102連接于一條負(fù)極性的數(shù)據(jù)線與第二補(bǔ)償輸入端111之間，所述第一補(bǔ)償開關(guān)101及所述第二補(bǔ)償開關(guān)102的控制端均與所述補(bǔ)償控制端120連接。
[0046]相應(yīng)地，所述第一控制信號(hào)適于開啟所述第一補(bǔ)償開關(guān)101及所述第二補(bǔ)償開關(guān)102;所述第二控制信號(hào)適于在第一時(shí)間周期開啟所述第一補(bǔ)償開關(guān)101及所述第二補(bǔ)償開關(guān)102，在第二時(shí)間周期關(guān)斷所述第一補(bǔ)償開關(guān)101及所述第二補(bǔ)償開關(guān)102。
[0047]具體來(lái)說，在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端120接入的第一控制信號(hào)，第一補(bǔ)償開關(guān)101閉合后將第一補(bǔ)償輸入端110接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后的信號(hào)從Source遠(yuǎn)端接入多條正極性的數(shù)據(jù)線，第二補(bǔ)償開關(guān)102閉合后將第二補(bǔ)償輸入端111接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后的信號(hào)從Source遠(yuǎn)端接入多條負(fù)極性的數(shù)據(jù)線;在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端120接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)第一補(bǔ)償開關(guān)101閉合以將所述第一補(bǔ)償輸入端110接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后從Source遠(yuǎn)端接入多條正極性的數(shù)據(jù)線，同時(shí)第二補(bǔ)償開關(guān)102閉合以將所述第二補(bǔ)償輸入端111接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后從Source遠(yuǎn)端接入多條負(fù)極性的數(shù)據(jù)線，以預(yù)先將遠(yuǎn)端的Source電壓來(lái)之正極性或負(fù)極性的中間電壓，從而減小RCDe lay時(shí)間。
[0048]在本發(fā)明的一個(gè)可選實(shí)施例中，如圖1所示，所述補(bǔ)償開關(guān)陣列100包括多個(gè)薄膜晶體管。
[0049]所述多個(gè)薄膜晶體管的柵極均與所述補(bǔ)償控制端120連接，所述多個(gè)薄膜晶體管的漏極與所述多條數(shù)據(jù)線一一對(duì)應(yīng)連接，與正極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第一補(bǔ)償輸入端110連接，與負(fù)極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第二補(bǔ)償輸入端111連接。
[0050]需要說明的是，如圖1所示，所述補(bǔ)償開關(guān)陣列100形成在所述陣列基板上遠(yuǎn)離源極信號(hào)源(Source)的非顯示區(qū)域。
[0051]圖4是本發(fā)明一實(shí)施例中的一種陣列基板的控制方法的流程示意圖，可用于控制驅(qū)動(dòng)上述任意一種陣列基板，如如圖4所示，該方法包括如下步驟:
[0052]S401:在靜態(tài)顯示模式下，在補(bǔ)償開關(guān)陣列的補(bǔ)償控制端輸入第一控制信號(hào)，將第一補(bǔ)償輸入端或第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入多條數(shù)據(jù)線；
[0053]S402:在動(dòng)態(tài)顯示模式下，在所述補(bǔ)償控制端輸入第二控制信號(hào)，以在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。
[0054]圖5是本發(fā)明另一實(shí)施例中的一種陣列基板的制作方法的流程示意圖，可用于制作上述任意一種陣列基板，如圖5所示，該方法包括如下步驟:
[0055]S501:在基板上形成像素開關(guān)陣列及數(shù)據(jù)線圖形；
[0056]S502:在所述基板上形成補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端；
[0057]其中，所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接;所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接;所述補(bǔ)償開關(guān)陣列適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。
[0058]具體地，該陣列基板的制作方法中，可以將所述像素開關(guān)陣列與所述補(bǔ)償開關(guān)陣列在同一工藝中形成，這樣能夠降低制作工藝的復(fù)雜程度。
[0059]基于同樣的發(fā)明構(gòu)思，本發(fā)明一實(shí)施例提供了一種顯示裝置，包括:上述任意一種陣列基板。該顯示裝置可以為:液晶顯示面板、手機(jī)、平板電腦、電視機(jī)、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。該顯示裝置由于為包括上述任意一種陣列基板的顯示裝置，因而可以解決同樣的技術(shù)問題，并取得相同的技術(shù)效果。
[0060]在本發(fā)明的描述中，需要說明的是，術(shù)語(yǔ)“上”、“下”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是機(jī)械連接，也可以是電連接;可以是直接相連，也可以通過中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。
[0061]還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0062]以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換;而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【主權(quán)項(xiàng)】
1.一種陣列基板，包括基板、形成在所述基板上的像素開關(guān)陣列和數(shù)據(jù)線圖形，其特征在于，還包括:形成在所述基板上的補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端； 所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接;所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接； 所述補(bǔ)償開關(guān)陣列，適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第一控制信號(hào)為高電平信號(hào)；所述第二控制信號(hào)在第一時(shí)間周期為高電平信號(hào)，在第二時(shí)間周期為低電平信號(hào)； 所述第一補(bǔ)償信號(hào)與所述源極近端信號(hào)相同；所述第二補(bǔ)償信號(hào)與所述第三補(bǔ)償信號(hào)反相，且所述第二補(bǔ)償信號(hào)為正極性最大電壓或負(fù)極性最大電壓的中間電壓值。3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述第二控制信號(hào)在TP控制信號(hào)為高電平時(shí)輸出高電平，在TP控制信號(hào)為低電平時(shí)輸出低電平。4.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述補(bǔ)償開關(guān)陣列包括多個(gè)第一補(bǔ)償開關(guān)與多個(gè)第二補(bǔ)償開關(guān);每個(gè)所述第一補(bǔ)償開關(guān)連接于一條正極性的數(shù)據(jù)線與第一補(bǔ)償輸入端之間，每個(gè)所述第二補(bǔ)償開關(guān)連接于一條負(fù)極性的數(shù)據(jù)線與第二補(bǔ)償輸入端之間，所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)的控制端均與所述補(bǔ)償控制端連接； 所述第一控制信號(hào)適于開啟所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)； 所述第二控制信號(hào)適于在第一時(shí)間周期開啟所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)，在第二時(shí)間周期關(guān)斷所述第一補(bǔ)償開關(guān)及所述第二補(bǔ)償開關(guān)。5.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述補(bǔ)償開關(guān)陣列包括多個(gè)薄膜晶體管； 所述多個(gè)薄膜晶體管的柵極均與所述補(bǔ)償控制端連接，所述多個(gè)薄膜晶體管的漏極與所述多條數(shù)據(jù)線一一對(duì)應(yīng)連接，與正極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第一補(bǔ)償輸入端連接，與負(fù)極性的數(shù)據(jù)線連接的薄膜晶體管的源極與所述第二補(bǔ)償輸入端連接。6.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述補(bǔ)償開關(guān)陣列形成在所述陣列基板上遠(yuǎn)離源極信號(hào)源的非顯示區(qū)域。7.—種如權(quán)利要求1?6中任一項(xiàng)所述的陣列基板的控制方法，其特征在于，包括: 在靜態(tài)顯示模式下，在補(bǔ)償開關(guān)陣列的補(bǔ)償控制端輸入第一控制信號(hào)，將第一補(bǔ)償輸入端或第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入多條數(shù)據(jù)線； 在動(dòng)態(tài)顯示模式下，在所述補(bǔ)償控制端輸入第二控制信號(hào)，以在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。8.—種如權(quán)利要求1?6中任一項(xiàng)所述的陣列基板的制作方法，其特征在于，包括: 在基板上形成像素開關(guān)陣列及數(shù)據(jù)線圖形； 在所述基板上形成補(bǔ)償開關(guān)陣列、第一補(bǔ)償輸入端、第二補(bǔ)償輸入端及補(bǔ)償控制端； 其中，所述補(bǔ)償開關(guān)陣列分別與所述第一補(bǔ)償輸入端、第二補(bǔ)償輸入端、補(bǔ)償控制端以及數(shù)據(jù)線圖形中的多條數(shù)據(jù)線遠(yuǎn)離源極信號(hào)源的一端連接;所述第一補(bǔ)償輸入端與所述第二補(bǔ)償輸入端與所述源極信號(hào)源連接;所述補(bǔ)償開關(guān)陣列適于在靜態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第一控制信號(hào)，將所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端接入的第一補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入所述多條數(shù)據(jù)線;還適于在動(dòng)態(tài)顯示模式下，響應(yīng)于補(bǔ)償控制端接入的第二控制信號(hào)，在第一時(shí)間周期內(nèi)將所述第一補(bǔ)償輸入端接入的第二補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，或者將所述第二補(bǔ)償輸入端接入的第三補(bǔ)償信號(hào)與源極近端信號(hào)疊加后接入數(shù)據(jù)線，在第二時(shí)間周期內(nèi)斷開所述第一補(bǔ)償輸入端或所述第二補(bǔ)償輸入端與所述多條數(shù)據(jù)線的連接。9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述像素開關(guān)陣列與所述補(bǔ)償開關(guān)陣列在同一工藝中形成。10.—種顯示裝置，其特征在于，包括:如權(quán)利要求1?6中任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】G09G3/36GK106054483SQ201610683166
【公開日】2016年10月26日
【申請(qǐng)日】2016年8月17日
【發(fā)明人】董殿正, 張斌, 張強(qiáng), 王光興, 解宇, 張衎, 陳鵬名
【申請(qǐng)人】京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司