陣列基板以及液晶顯示面板的制作方法
【專利摘要】本發(fā)明公開了一種陣列基板以及液晶顯示面板。陣列基板上矩陣排列有薄膜晶體管，第一鈍化層設(shè)置在薄膜晶體管的源/漏極上，有機(jī)透明層設(shè)置在第一鈍化層上，且位于除薄膜晶體管的區(qū)域以及兩相鄰薄膜晶體管之間的區(qū)域以外的區(qū)域，在陣列基板的表面設(shè)置有柱狀隔墊物，且位于任意兩個(gè)薄膜晶體管之間。通過以上方式，本發(fā)明能夠防止柱狀隔墊物滑入有機(jī)透明層孔洞中，增加柱狀隔墊物的穩(wěn)定性。
【專利說明】
陣列基板以及液晶顯不面板
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，特別是涉及一種陣列基板以及液晶顯示面板。
【背景技術(shù)】
[0002]隨著液晶面板市場需求，高開口率和高分辨率(PixelPer Inch，PPI)，成了面板(panel)設(shè)計(jì)的重要目標(biāo)。隨著PPI越高，像素尺寸(Pixel size)越來越小。柱狀隔墊物(Post Spacer，PS)由于高度的原因，不管是光配相和傳統(tǒng)摩擦(rubbing)配相，其高度使其配相存在一定盲區(qū)，故而PS下面需要用黑色矩陣(BM)擋住其配相不良造成液晶紊亂的暗線。這樣，如要不影響開口率，PS在Pixel中的位置就很關(guān)鍵。一般我們選擇將PS站在兩個(gè)薄膜晶體管(Thin FiIm Transistor，TFT)的中間，參見圖1，柱狀隔墊物11設(shè)置在兩個(gè)有機(jī)透明絕緣層(PLN)12挖孔之間。柱狀隔墊物11下面用黑色矩陣13擋住，數(shù)據(jù)線14下面也用黑色矩陣13擋住。通常的這種設(shè)計(jì)，TFT和CF對(duì)組后，由于pixel size很小，容許對(duì)組精度的范圍縮小，PS容易滑入左右兩側(cè)PLN孔中，造成PS rat1過小，支撐力不足的相關(guān)不良。而圖2中，柱狀隔墊物11上移雖然能避開PLN 12孔洞，但是虛線框15中柱狀隔墊物11的下面也用黑色矩陣13擋住，損失了開口率。

【發(fā)明內(nèi)容】

[0003]本發(fā)明實(shí)施例提供了一種陣列基板以及液晶顯示面板，能夠防止柱狀隔墊物滑入有機(jī)透明層孔洞中，能夠增加柱狀隔墊物的穩(wěn)定性。
[0004]本發(fā)明提供一種陣列基板，該陣列基板上矩陣排列有薄膜晶體管，第一鈍化層設(shè)置在薄膜晶體管的源/漏極上，有機(jī)透明層設(shè)置在第一鈍化層上，且位于除薄膜晶體管的區(qū)域以及兩相鄰薄膜晶體管之間的區(qū)域以外的區(qū)域，在陣列基板的表面設(shè)置有柱狀隔墊物，且位于任意兩個(gè)薄膜晶體管之間。
[0005]其中，陣列基板還包括第一ITO層，設(shè)置在有機(jī)透明層上，第一 ITO層、第一鈍化層以及第二金屬層形成存儲(chǔ)電容，其中第二金屬層與薄膜晶體管的源/漏極同層設(shè)置，第一金屬層形成陣列基板的掃描線。
[0006]其中，陣列基板還包括第二鈍化層，設(shè)置在第一ITO層上。
[0007]其中，柱狀隔墊物設(shè)置在第二鈍化層上。
[0008]其中，陣列基板還包括第二ITO層，設(shè)置在第二鈍化層上，第二ITO層形成像素電極。
[0009]其中，像素電極通過一通孔與薄膜晶體管的源/漏極連接。
[0010]其中，柱狀隔墊物設(shè)置在兩個(gè)相鄰的位于薄膜晶體管的源/漏上的通孔之間。
[0011]其中，在有機(jī)透明層和第一ITO層之間依次設(shè)置觸控金屬層和觸控絕緣層。
[0012]其中，陣列基板可以是非觸控式的，也可以是盒內(nèi)觸控的陣列基板。
[0013]本發(fā)明提供一種液晶顯示面板，包括:彩膜基板、前述的陣列基板、夾持于彩膜基板與陣列基板之間的液晶和柱狀隔墊物。
[0014]通過上述方案，本發(fā)明的有益效果是:本發(fā)明的陣列基板上矩陣排列有薄膜晶體管，第一鈍化層設(shè)置在薄膜晶體管的源/漏極上，有機(jī)透明層設(shè)置在第一鈍化層上，且位于除薄膜晶體管的區(qū)域以及兩相鄰薄膜晶體管之間的區(qū)域以外的區(qū)域，在陣列基板的表面設(shè)置有柱狀隔墊物，且位于任意兩個(gè)薄膜晶體管之間，能夠防止柱狀隔墊物滑入有機(jī)透明層孔洞中，增加柱狀隔墊物的穩(wěn)定性。
【附圖說明】
[0015]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中:
[0016]圖1是現(xiàn)有技術(shù)的液晶顯示面板的結(jié)構(gòu)示意圖；
[0017]圖2是現(xiàn)有技術(shù)的又一液晶顯不面板的結(jié)構(gòu)不意圖；
[0018]圖3是本發(fā)明實(shí)施例的液晶顯不面板的結(jié)構(gòu)不意圖；
[0019]圖4是本發(fā)明實(shí)施例的液晶顯示面板的截面示意圖。
【具體實(shí)施方式】
[0020]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性的勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0021 ] 參見圖3和圖4，圖3是本發(fā)明實(shí)施例的液晶顯不面板的結(jié)構(gòu)不意圖。圖4是對(duì)應(yīng)的截面示意圖。本發(fā)明實(shí)施例的液晶顯示面板包括:彩膜基板21、陣列基板22、夾持于彩膜基板21與陣列基板22之間的液晶(圖未示)和柱狀隔墊物23。
[0022]參見圖3和圖4，本發(fā)明實(shí)施例的陣列基板22上矩陣排列有薄膜晶體管221，第一鈍化層222設(shè)置在薄膜晶體管221的源/漏極223上，有機(jī)透明層(圖未示)設(shè)置在第一鈍化層222上，且位于除薄膜晶體管221的區(qū)域以及兩相鄰薄膜晶體管221之間的區(qū)域以外的區(qū)域，在陣列基板22的表面設(shè)置有柱狀隔墊物23，且位于任意兩個(gè)薄膜晶體管221之間。在本發(fā)明實(shí)施例中，有機(jī)透明層沿薄膜晶體管221的柵極方向整體挖孔，形成孔洞24，使得柱狀隔墊物23設(shè)置在任意兩個(gè)薄膜晶體管221之間時(shí)，改善PS因彩膜基板21和陣列基板22對(duì)組或者疊加(overlay)不良造成的柱狀隔墊物23滑入有機(jī)透明層的孔洞中，使得彩膜基板21和陣列基板22的對(duì)組穩(wěn)定性更尚。
[0023]在本發(fā)明實(shí)施例中，陣列基板22還包括第一ITO層224，設(shè)置在有機(jī)透明層上。由在薄膜晶體管221的區(qū)域以及兩相鄰薄膜晶體管221之間的區(qū)域，有機(jī)透明層沿薄膜晶體管221的柵極整體挖孔，在該區(qū)域內(nèi)第一 ITO層224直接設(shè)置在了第二金屬層225上。第一 ITO層224、第一鈍化層222以及第二金屬層225形成存儲(chǔ)電容。其中，第二金屬層225與薄膜晶體管221的源/漏極223同層設(shè)置，形成數(shù)據(jù)線25，第一金屬層形成陣列基板22的掃描線26。
[0024]陣列基板22還包括第二鈍化層226，設(shè)置在第一ITO層224上。柱狀隔墊物23設(shè)置在第二鈍化層226上。陣列基板22還包括第二 ITO層227，設(shè)置在第二鈍化層226上，第二 ITO層227形成像素電極27。像素電極27通過一通孔28與薄膜晶體管221的源/漏223極連接。
[0025]在本發(fā)明實(shí)施例中，薄膜晶體管221的柵極為多晶硅層228形成，在多晶硅層228和源/漏極223之間還設(shè)置有柵絕緣層229以及介質(zhì)層2210。
[0026]在本發(fā)明實(shí)施例中，陣列基板22可以是非觸控式的陣列基板，參見圖3和圖4;也可以是盒內(nèi)觸控的陣列基板。在盒內(nèi)觸控的陣列基板中，在有機(jī)透明層和第一ITO層之間依次設(shè)置觸控金屬層和觸控絕緣層，其他結(jié)構(gòu)與非接觸式的陣列基板的結(jié)構(gòu)相同，在此不再贅述。需要說明的是，非觸控式的陣列基板可以應(yīng)用于非觸控式的液晶顯示面板中，也可以應(yīng)用于另外設(shè)置有觸控面板的液晶顯示面板中。
[0027]在本發(fā)明實(shí)施例的液晶顯示面板中，在彩膜基板21中柱狀隔墊物23對(duì)應(yīng)的位置設(shè)置黑色矩陣210擋住配相不良造成液晶紊亂的暗線。另外，與掃描線26和數(shù)據(jù)線25對(duì)應(yīng)的位置也設(shè)置黑色矩陣210。
[0028]在本發(fā)明實(shí)施例中，柱狀隔墊物23為上下底面呈六邊形，側(cè)面呈梯形的結(jié)構(gòu)。柱狀隔墊物23設(shè)置在兩個(gè)相鄰的位于薄膜晶體管221的源/漏223上的通孔28之間。即柱狀隔墊物23的與陣列基板22接觸的表面231位于兩個(gè)相鄰的薄膜晶體管221的源/漏223上的通孔28之間。從圖3中可以看出，柱狀隔墊物23與彩膜基板21接觸的表面232沒有超出黑色矩陣210所覆蓋的范圍，說明如此設(shè)計(jì)的柱狀隔墊物23不影響開口率。
[0029]綜上所述，本發(fā)明的陣列基板上矩陣排列有薄膜晶體管，第一鈍化層設(shè)置在薄膜晶體管的源/漏極上，有機(jī)透明層設(shè)置在第一鈍化層上，且位于除薄膜晶體管的區(qū)域以及兩相鄰薄膜晶體管之間的區(qū)域以外的區(qū)域，在陣列基板的表面設(shè)置有柱狀隔墊物，且位于任意兩個(gè)薄膜晶體管之間，能夠防止柱狀隔墊物滑入有機(jī)透明層孔洞中，增加柱狀隔墊物的穩(wěn)定性。
[0030]以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種陣列基板，其特征在于，所述陣列基板上矩陣排列有薄膜晶體管，第一鈍化層設(shè)置在所述薄膜晶體管的源/漏極上，有機(jī)透明層設(shè)置在所述第一鈍化層上，且位于除所述薄膜晶體管的區(qū)域以及兩相鄰所述薄膜晶體管之間的區(qū)域以外的區(qū)域，在所述陣列基板的表面設(shè)置有柱狀隔墊物，且位于任意兩個(gè)所述薄膜晶體管之間。2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板還包括第一ITO層，設(shè)置在所述有機(jī)透明層上，所述第一ITO層、所述第一鈍化層以及所述第二金屬層形成存儲(chǔ)電容，其中所述第二金屬層與所述薄膜晶體管的源/漏極同層設(shè)置，第一金屬層形成所述陣列基板的掃描線。3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板還包括第二鈍化層，設(shè)置在所述第一 ITO層上。4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述柱狀隔墊物設(shè)置在所述第二鈍化層上。5.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述陣列基板還包括第二ITO層，設(shè)置在所述第二鈍化層上，所述第二 ITO層形成像素電極。6.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于，所述像素電極通過一通孔與所述薄膜晶體管的源/漏極連接。7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述柱狀隔墊物設(shè)置在兩個(gè)相鄰的位于所述薄膜晶體管的源/漏上的通孔之間。8.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，在所述有機(jī)透明層和所述第一ITO層之間依次設(shè)置觸控金屬層和觸控絕緣層。9.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板可以是非觸控式的，也可以是盒內(nèi)觸控的陣列基板。10.—種液晶顯示面板，其特征在于，所述液晶顯示面板包括:彩膜基板、如權(quán)利要求1-9所述的陣列基板、夾持于所述彩膜基板與所述陣列基板之間的液晶和柱狀隔墊物。
【文檔編號(hào)】G02F1/1339GK106094357SQ201610643307
【公開日】2016年11月9日
【申請(qǐng)日】2016年8月8日 公開號(hào)201610643307.2, CN 106094357 A, CN 106094357A, CN 201610643307, CN-A-106094357, CN106094357 A, CN106094357A, CN201610643307, CN201610643307.2
【發(fā)明人】張啟沛, 陳彩琴
【申請(qǐng)人】武漢華星光電技術(shù)有限公司