專利名稱：無(wú)線電通信、數(shù)據(jù)處理半導(dǎo)體集成電路和便攜裝置的制作方法
背景技術(shù)：
本發(fā)明涉及一種可以有效地應(yīng)用在通信系統(tǒng)的時(shí)鐘同步技術(shù)中的技術(shù)，特別是在將分別由不同的時(shí)鐘信號(hào)操作的兩個(gè)或更多個(gè)半導(dǎo)體集成電路同步的情況下。例如，本發(fā)明涉及一種可以有效地用在包含進(jìn)行語(yǔ)音數(shù)據(jù)的調(diào)制和解調(diào)處理的LSI(基帶LSI)以及壓縮和解壓縮語(yǔ)音數(shù)據(jù)的邏輯LSI(應(yīng)用處理器)的便攜電話中的技術(shù)。
近年來(lái)，已經(jīng)開(kāi)發(fā)出具有視頻電話功能的便攜電話。具有視頻電話功能的便攜電話具有一個(gè)進(jìn)行諸如語(yǔ)音數(shù)據(jù)的調(diào)制和解調(diào)等基帶處理的基帶LSI、一個(gè)稱作應(yīng)用處理器的壓縮和解壓縮語(yǔ)音數(shù)據(jù)和運(yùn)動(dòng)圖像數(shù)據(jù)的邏輯LSI以及一個(gè)進(jìn)行發(fā)射信號(hào)的增頻變頻和接收信號(hào)的降頻變頻的射頻LSI。
在便攜電話之間進(jìn)行通信的情況下，它們彼此之間必須同步。便攜電話由其自身的振蕩器產(chǎn)生的時(shí)鐘信號(hào)(下文中，簡(jiǎn)稱作時(shí)鐘)進(jìn)行操作。由于各個(gè)振蕩器的頻率的差異以及隨溫度變化的頻率漂移，各個(gè)便攜電話之間的頻率是不同的。由便攜電話用戶的快速移動(dòng)引起的多普勒頻移導(dǎo)致時(shí)鐘之間的頻率差。因而不能得到正確的同步。因此，在便攜電話系統(tǒng)中，每一個(gè)便攜電話都具有AFC(自動(dòng)頻率修正)功能，根據(jù)所述便攜電話從一個(gè)基站接收到的數(shù)據(jù)中包含的所述基站的主時(shí)鐘的時(shí)間信息來(lái)修正所述便攜電話的時(shí)鐘頻率，以確保所述便攜電話之間的同步。
發(fā)明概述如圖9所示，具有視頻電話功能的便攜電話具有一個(gè)基帶LSI 100、一個(gè)射頻LSI 200以及一個(gè)應(yīng)用處理器300。所述基帶LSI 100產(chǎn)生一個(gè)內(nèi)部時(shí)鐘CLK1，所述內(nèi)部時(shí)鐘CLK1具有由PLL電路將來(lái)自所述射頻LSI 200中包含的振蕩器230產(chǎn)生的作為一個(gè)參考時(shí)鐘的13MHz或26MHz的時(shí)鐘φ0倍頻得到的頻率，以使CPU 110與所述時(shí)鐘同步工作。所述應(yīng)用處理器300產(chǎn)生一個(gè)內(nèi)部時(shí)鐘CLK2，所述內(nèi)部時(shí)鐘CLK2具有由PLL電路將來(lái)自其自身振蕩器的作為一個(gè)參考時(shí)鐘的時(shí)鐘φ1倍頻得到的頻率，以使CPU 310與所述時(shí)鐘同步工作。通過(guò)分頻得到的時(shí)鐘CLK3操作諸如定時(shí)計(jì)數(shù)器的外圍電路。
所述基帶LSI的操作與基站的主時(shí)鐘同步。但是，所述基帶LSI的操作與所述應(yīng)用處理器的操作不同步。在便攜裝置之間發(fā)送和接收語(yǔ)音數(shù)據(jù)和運(yùn)動(dòng)圖像數(shù)據(jù)的情況下，當(dāng)這套系統(tǒng)另一端的便攜裝置的時(shí)鐘頻率較高時(shí)，超過(guò)這套系統(tǒng)這一端的便攜裝置的處理能力的數(shù)據(jù)被發(fā)送。在所述處理中，雖然接收到的數(shù)據(jù)存儲(chǔ)在一個(gè)緩沖器中，但是經(jīng)過(guò)較長(zhǎng)的時(shí)間之后所述緩沖器會(huì)溢出。因而不能保持正常的接收狀態(tài)。
為了使所述基帶LSI的操作與所述應(yīng)用處理器的操作同步，如同在所述基帶LSI中那樣，可以考慮所述應(yīng)用處理器產(chǎn)生一個(gè)具有由所述PLL電路將來(lái)自所述射頻LSI中包含的所述振蕩器的作為一個(gè)參考時(shí)鐘的時(shí)鐘φ0倍頻得到的頻率的內(nèi)部時(shí)鐘，來(lái)用于操作。所述應(yīng)用處理器的內(nèi)部時(shí)鐘的頻率限于包含在所述射頻LSI中的所述振蕩器的時(shí)鐘φ0的整數(shù)倍(2的冪)。在最大頻率不是所述時(shí)鐘φ0的整數(shù)倍的情況下，所述CPU必須工作在低于最大頻率的頻率下。因而所述應(yīng)用處理器的性能不能完全發(fā)揮。
本發(fā)明的一個(gè)目的是提供一種具有通信功能的便攜裝置，所述便攜裝置由與時(shí)鐘同步工作的多個(gè)LSI構(gòu)成，例如，一個(gè)基帶LSI和一個(gè)諸如應(yīng)用處理器的邏輯LSI，所述便攜裝置可以使所述基帶LSI與所述邏輯LSI同步而不降低所述邏輯LSI的性能。
本發(fā)明的另一個(gè)目的是提供一種能夠在一段長(zhǎng)時(shí)間內(nèi)保持正常接收狀態(tài)的便攜裝置。通過(guò)本說(shuō)明書(shū)和附圖的介紹，本發(fā)明的上述和其它目的以及新穎性將會(huì)很明顯。
在本發(fā)明中公開(kāi)的典型發(fā)明的介紹如下。
在具有通信功能的由分別與不同時(shí)鐘同步的多個(gè)LSI構(gòu)成的便攜裝置中，所述多個(gè)LSI例如是一個(gè)進(jìn)行調(diào)制發(fā)射數(shù)據(jù)并解調(diào)接收數(shù)據(jù)處理的無(wú)線電通信半導(dǎo)體集成電路(基帶LSI)以及一個(gè)進(jìn)行壓縮發(fā)射數(shù)據(jù)并解壓縮接收數(shù)據(jù)處理的數(shù)據(jù)處理半導(dǎo)體集成電路(應(yīng)用處理器)，所述基帶LSI具有根據(jù)所述接收數(shù)據(jù)中包含的用于同步的時(shí)間信息確定一個(gè)時(shí)鐘信號(hào)的頻率漂移的功能以及一個(gè)將包含其自身的時(shí)間信息的信號(hào)輸出到外部的端子或接口，并且對(duì)要發(fā)送的數(shù)據(jù)進(jìn)行壓縮處理并對(duì)已接收到的數(shù)據(jù)進(jìn)行解壓縮處理的所述應(yīng)用處理器具有一個(gè)用于從外部輸入包含時(shí)間信息的信號(hào)的端子或接口，并且所述包含時(shí)間信息的信號(hào)從所述基帶LSI輸入到所述應(yīng)用處理器。至于所述包含時(shí)間信息的信號(hào)，存在時(shí)鐘信號(hào)、由定時(shí)器周期性產(chǎn)生的信號(hào)以及表示時(shí)間的文本信號(hào)(text signal)和二進(jìn)制編碼信號(hào)?？梢允褂眠@些信號(hào)中的任意一種。
根據(jù)上述方式，收到包含時(shí)間信息的信號(hào)的所述應(yīng)用處理器修正在其自身芯片中的定時(shí)器的時(shí)間，從而與接收自所述基帶LSI的時(shí)間信息匹配，由此使所述基帶LSI與所述應(yīng)用處理器同步。所述基帶LSI具有將其自身時(shí)鐘與接收自一個(gè)基站的數(shù)據(jù)中包含的一個(gè)主時(shí)鐘匹配的功能。所述應(yīng)用處理器的操作也可以與所述主時(shí)鐘同步。在所述應(yīng)用處理器側(cè)的定時(shí)器可以是由硬件構(gòu)成的定時(shí)計(jì)數(shù)器或者是在RAM(隨機(jī)訪問(wèn)存儲(chǔ)器)中提供的并由程序更新的軟件定時(shí)器。
在所述應(yīng)用處理器具有DMA傳送采樣的語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的功能的情況下，根據(jù)從所述基帶LSI輸入到所述應(yīng)用處理器的時(shí)間信息與在所述應(yīng)用處理器側(cè)的定時(shí)器的時(shí)間信息之間的差可以將所述DMA傳送的語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的數(shù)量復(fù)位。對(duì)于發(fā)送數(shù)據(jù)和接收數(shù)據(jù)的處理，所述基帶LSI的時(shí)間可以與所述應(yīng)用處理器的時(shí)間同步。
通過(guò)在本發(fā)明中公開(kāi)的典型發(fā)明得到的效果簡(jiǎn)要介紹如下。
一種具有通信功能的便攜裝置，由與時(shí)鐘同步工作的多個(gè)LSI構(gòu)成，諸如，一個(gè)基帶LSI和一個(gè)諸如應(yīng)用處理器的邏輯LSI，所述便攜裝置可以將所述基帶LSI與所述邏輯LSI同步而不降低所述邏輯LSI的性能?？梢詫?shí)現(xiàn)一種能夠在一段長(zhǎng)時(shí)間內(nèi)保持正常接收狀態(tài)的便攜裝置。
附圖簡(jiǎn)要介紹

圖1示出了第一實(shí)施例的框圖，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的諸如便攜電話的便攜裝置；圖2示出了第二實(shí)施例的框圖，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的諸如便攜電話的便攜裝置；圖3示出了第三實(shí)施例的框圖，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的諸如便攜電話的便攜裝置；圖4示出了在所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器的時(shí)間匹配的情況下，在一個(gè)共享RAM中存儲(chǔ)的所述基帶側(cè)的時(shí)間與在所述應(yīng)用處理器的時(shí)間計(jì)數(shù)器的時(shí)間之間的關(guān)系的時(shí)序圖，以及各種處理的時(shí)序；圖5示出了在所述基帶側(cè)的時(shí)間早于所述應(yīng)用處理器的時(shí)間的情況下，在一個(gè)共享RAM中存儲(chǔ)的所述基帶側(cè)的時(shí)間與在所述應(yīng)用處理器的時(shí)間計(jì)數(shù)器的時(shí)間之間的關(guān)系的時(shí)序圖，以及各種處理的時(shí)序；圖6示出了在所述基帶側(cè)的時(shí)間晚于所述應(yīng)用處理器的時(shí)間的情況下，在一個(gè)共享RAM中存儲(chǔ)的所述基帶側(cè)的時(shí)間信息與在所述應(yīng)用處理器的時(shí)間計(jì)數(shù)器的時(shí)間之間的關(guān)系的時(shí)序圖，以及各種處理的時(shí)序；圖7示意性地示出了在所述應(yīng)用處理器中語(yǔ)音數(shù)據(jù)處理的過(guò)程的流程圖；圖8示出了由圖7的步驟S3中的中斷處理程序處理的詳細(xì)過(guò)程的流程圖；以及圖9示出了具有視頻電話功能的現(xiàn)有技術(shù)的便攜電話的一個(gè)系統(tǒng)配置的例子的框圖。
優(yōu)選實(shí)施例的詳細(xì)介紹下面根據(jù)附圖介紹本發(fā)明的優(yōu)選實(shí)施例。
實(shí)施例1圖1示出了第一實(shí)施例，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的諸如便攜電話的便攜裝置。本實(shí)施例的便攜裝置具有一個(gè)進(jìn)行調(diào)制發(fā)射數(shù)據(jù)和解調(diào)接收數(shù)據(jù)的處理的基帶LSI 100、一個(gè)進(jìn)行發(fā)射信號(hào)的增頻變頻和接收信號(hào)的降頻變頻的射頻LSI 200以及一個(gè)作為解壓縮和壓縮語(yǔ)音數(shù)據(jù)或運(yùn)動(dòng)圖像數(shù)據(jù)的邏輯LSI的應(yīng)用處理器300。
所述射頻LSI 200具有一個(gè)進(jìn)行發(fā)射信號(hào)的增頻變頻和接收信號(hào)的降頻變頻并放大信號(hào)的射頻電路210、一個(gè)將發(fā)射數(shù)據(jù)轉(zhuǎn)換為模擬信號(hào)并將接收數(shù)據(jù)轉(zhuǎn)換為數(shù)字信號(hào)的D/A和A/D轉(zhuǎn)換電路220、一個(gè)產(chǎn)生輸送到所述射頻電路210的用于對(duì)發(fā)射信號(hào)或接收信號(hào)進(jìn)行頻率轉(zhuǎn)換并操作所述D/A和A/D轉(zhuǎn)換電路220的時(shí)鐘φ0的壓控振蕩器電路230、以及一個(gè)根據(jù)來(lái)自所述芯片外部的控制數(shù)據(jù)為所述振蕩器電路230提供振蕩控制電壓Vct的DA轉(zhuǎn)換電路240。所述射頻電路210具有一個(gè)PLL電路，所述PLL電路通過(guò)將來(lái)自所述壓控振蕩器電路230的作為一個(gè)參考時(shí)鐘的時(shí)鐘φ0倍頻，產(chǎn)生一個(gè)具有射頻的時(shí)鐘。
所述基帶LSI 100具有一個(gè)進(jìn)行調(diào)制和解調(diào)處理并控制整個(gè)芯片的CPU 110、一個(gè)具有通過(guò)將從所述芯片外部輸入的時(shí)鐘信號(hào)倍頻而產(chǎn)生一個(gè)內(nèi)部時(shí)鐘CLK1的PLL電路PLL1和將由所述PLL產(chǎn)生的時(shí)鐘CLK1分頻以產(chǎn)生外圍電路的工作時(shí)鐘的分頻電路DIV1的時(shí)鐘產(chǎn)生電路(CPG)120、一個(gè)用于將由所述分頻電路DIV1分頻的時(shí)鐘CLK0輸出到所述芯片外部的時(shí)鐘輸出端130以及一個(gè)在所述基帶LSI 100與所述射頻LSI200之間發(fā)送和接收發(fā)射和接收數(shù)據(jù)的RF接口。在本實(shí)施例中，來(lái)自所述射頻LSI 200的振蕩器電路230的時(shí)鐘φ0作為一個(gè)參考時(shí)鐘輸入到所述基帶LSI 100。所述振蕩器電路230可以是外部振蕩器。
所述基帶LSI 100具有AFC功能，該功能從根據(jù)來(lái)自所述射頻LSI200的參考時(shí)鐘φ0產(chǎn)生的所述內(nèi)部時(shí)鐘CLK1的頻率產(chǎn)生檢測(cè)兩個(gè)時(shí)鐘之間的差的數(shù)據(jù)以及檢測(cè)關(guān)于在來(lái)自一個(gè)基站的接收數(shù)據(jù)中包含的主時(shí)鐘的信息的數(shù)據(jù)，并修正該偏差。所述AFC功能由所述CPU 110的軟件處理來(lái)實(shí)現(xiàn)。
由所述AFC功能產(chǎn)生的修正數(shù)據(jù)通過(guò)所述RF接口140送到所述射頻LSI 200的DA轉(zhuǎn)換電路240以被轉(zhuǎn)換成模擬信號(hào)。該信號(hào)作為振蕩控制電壓Vct被施加到所述振蕩器電路230，以修正所述參考時(shí)鐘φ0的頻率。
所述應(yīng)用處理器300包括一個(gè)進(jìn)行語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的壓縮和解壓縮的軟件處理的CPU 310、一個(gè)具有通過(guò)將來(lái)自外部提供到所述芯片的外部端子的振蕩器X01的時(shí)鐘信號(hào)φ1倍頻產(chǎn)生一個(gè)內(nèi)部時(shí)鐘CLK2的PLL電路PLL3和將由所述PLL產(chǎn)生的時(shí)鐘CLK2分頻來(lái)產(chǎn)生外圍電路的工作時(shí)鐘CLK3的分頻電路DIV3的時(shí)鐘產(chǎn)生電路320、一個(gè)用于將從所述基帶LSI 100輸出的時(shí)鐘CLK0輸入的時(shí)鐘輸入端330、一個(gè)根據(jù)來(lái)自所述基帶LSI 100的時(shí)鐘進(jìn)行計(jì)數(shù)的定時(shí)器340以及一個(gè)一接收到輸入自所述時(shí)鐘輸入端330的時(shí)鐘CLK0就操作所述定時(shí)器340的控制器電路350。所述控制器電路350具有在上電或適當(dāng)?shù)臅r(shí)刻復(fù)位所述定時(shí)器340并讀出所述定時(shí)器340的值的功能。所述控制器電路350可以是沒(méi)有任何復(fù)雜功能的簡(jiǎn)單的緩沖器，該控制器電路350將來(lái)自外部的信號(hào)轉(zhuǎn)換成幅度適合于所述芯片內(nèi)部的信號(hào)。
所述CPU 310由根據(jù)所述振蕩器XO1的時(shí)鐘信號(hào)φ1產(chǎn)生的內(nèi)部時(shí)鐘CLK2來(lái)操作，并且可以通過(guò)參考所述定時(shí)器340的值來(lái)檢測(cè)所述基帶LSI 100的時(shí)鐘CLK0(CLK1)與所述應(yīng)用處理器300的時(shí)鐘CLK2之間的差，所述定時(shí)器340基于來(lái)自所述基帶LSI 100的時(shí)鐘CLK0進(jìn)行計(jì)數(shù)操作。在所述應(yīng)用處理器側(cè)的處理操作，例如，圖像數(shù)據(jù)壓縮處理，可以與所述基帶LSI 100側(cè)的處理操作同步。所述內(nèi)部時(shí)鐘CLK1和CLK2分別具有數(shù)百M(fèi)Hz的頻率。所述振蕩器XO1具有一個(gè)高精度的晶體振蕩器電路。
實(shí)施例2圖2示出了第二實(shí)施例，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的諸如便攜電話的便攜裝置。
如在第一實(shí)施例中那樣，本實(shí)施例的便攜裝置具有一個(gè)進(jìn)行調(diào)制和解調(diào)處理的基帶LSI 100、一個(gè)進(jìn)行發(fā)射信號(hào)的增頻變頻和接收信號(hào)的降頻變頻的射頻LSI 200以及一個(gè)壓縮和解壓縮語(yǔ)音數(shù)據(jù)或運(yùn)動(dòng)圖像數(shù)據(jù)的應(yīng)用處理器300。所述基帶LSI 100與所述射頻LSI 200之間的關(guān)系與第一實(shí)施例的相同。
本實(shí)施例與第一實(shí)施例的不同之處在于，代替將所述基帶LSI 100的時(shí)鐘產(chǎn)生電路120產(chǎn)生的時(shí)鐘輸出到外部的所述時(shí)鐘輸出端，而在所述基帶LSI 100中提供一個(gè)由所述時(shí)鐘產(chǎn)生電路120產(chǎn)生的時(shí)鐘來(lái)更新的定時(shí)器150，以及一個(gè)將表示來(lái)自所述定時(shí)器150的一段預(yù)定時(shí)間已經(jīng)結(jié)束的時(shí)間已到的信號(hào)TUS輸出到外部的端子131，并且在所述應(yīng)用處理器300中提供一個(gè)中斷控制器電路360，來(lái)自所述基帶LSI100的定時(shí)器150的所述時(shí)間已到信號(hào)TUS作為定時(shí)器中斷信號(hào)輸入到所述中斷控制器電路360，并且在所述中斷控制器電路360存在定時(shí)器中斷的情況下，所述CPU 310在中斷處理中進(jìn)行其自身定時(shí)器340的更新操作。所述定時(shí)器中斷以例如1ms(毫秒)的周期發(fā)生。
所述定時(shí)器150可以是由硬件構(gòu)成的定時(shí)計(jì)數(shù)器或者是在RAM(總是可讀可寫(xiě)的存儲(chǔ)器電路)中構(gòu)成的由程序進(jìn)行更新的軟件定時(shí)器。因?yàn)閳?zhí)行程序的所述CPU 110由時(shí)鐘CLK1操作，所以作為軟件定時(shí)器的所述定時(shí)器150的值與所述時(shí)鐘CLK1同步更新。在所述應(yīng)用處理器300側(cè)的定時(shí)器340也可以是定時(shí)計(jì)數(shù)器或軟件定時(shí)器。在所述應(yīng)用處理器300側(cè)的CPU 310與所述時(shí)鐘CLK2同步操作。在所述定時(shí)器340為軟件定時(shí)器的情況下，所述定時(shí)器340與所述時(shí)鐘CLK2同步更新。但是，所述基帶LSI 100側(cè)的中斷的周期(1ms)遠(yuǎn)遠(yuǎn)大于所述時(shí)鐘CLK2的周期。因此，可以認(rèn)為所述定時(shí)器340與所述基帶LSI 100側(cè)的時(shí)鐘CLK1同步。
所述應(yīng)用處理器300的CPU 310由根據(jù)在所述時(shí)鐘發(fā)生器電路320中的其自身的振蕩器XO1的時(shí)鐘信號(hào)φ1產(chǎn)生的所述內(nèi)部時(shí)鐘CLK1來(lái)操作，并且能夠通過(guò)參考所述定時(shí)器340的值來(lái)檢測(cè)所述基帶LSI 100的時(shí)鐘CLK1與所述應(yīng)用處理器300的時(shí)鐘CLK2之間的差，所述定時(shí)器340基于來(lái)自所述基帶LSI 100的定時(shí)器中斷進(jìn)行更新操作。在所述應(yīng)用處理器側(cè)的處理操作，例如，圖像數(shù)據(jù)的壓縮處理，可以與所述基帶LSI 100側(cè)的處理操作同步。
正如在所述應(yīng)用處理器300中，對(duì)于所述基帶LSI 100，可以使用與具有CPU和RAM的通用微處理器有相似結(jié)構(gòu)的LSI。具有這種結(jié)構(gòu)的基帶LSI 100可以具有一個(gè)中斷控制器電路并且由一個(gè)定時(shí)器中斷執(zhí)行各種處理。具有這種定時(shí)器中斷功能的所述基帶LSI 100具有一個(gè)用于定時(shí)器中斷的定時(shí)器(計(jì)數(shù)器)。所述定時(shí)器的中斷輸出被輸送到所述應(yīng)用處理器300的中斷控制器電路360。因此，在不大量增加硬件的情況下可以實(shí)現(xiàn)本實(shí)施例的功能。
實(shí)施例3圖3示出了第三實(shí)施例，其中本發(fā)明應(yīng)用于一個(gè)具有無(wú)線通信功能的便攜裝置。本實(shí)施例應(yīng)用于一個(gè)具有發(fā)送和接收帶語(yǔ)音的靜止圖像或運(yùn)動(dòng)圖像的視頻電話功能的便攜裝置，諸如便攜電話。
如在第二實(shí)施例中那樣，本實(shí)施例的便攜裝置具有一個(gè)進(jìn)行調(diào)制和解調(diào)處理的基帶LSI 100、一個(gè)進(jìn)行發(fā)射信號(hào)的增頻變頻和接收信號(hào)的降頻變頻的射頻LSI 200以及一個(gè)壓縮和解壓縮語(yǔ)音數(shù)據(jù)或運(yùn)動(dòng)圖像數(shù)據(jù)的應(yīng)用處理器300。所述基帶LSI 100具有一個(gè)定時(shí)計(jì)數(shù)器150。所述應(yīng)用處理器300具有一個(gè)定時(shí)計(jì)數(shù)器340和一個(gè)中斷控制器電路360。在所述第二實(shí)施例中，所述定時(shí)計(jì)數(shù)器340由所述中斷控制器電路360的中斷進(jìn)行更新。在本實(shí)施例中，所述定時(shí)計(jì)數(shù)器340由硬件構(gòu)成，從而所述定時(shí)計(jì)數(shù)器340由根據(jù)在所述時(shí)鐘產(chǎn)生電路320中其自身的振蕩器XO1的時(shí)鐘信號(hào)φ1產(chǎn)生的一個(gè)內(nèi)部時(shí)鐘CLK2來(lái)操作。在圖3中，類似于或?qū)?yīng)于圖1的電路用相同的參考編號(hào)表示，并且省略了重復(fù)的介紹。
在本實(shí)施例中，所述應(yīng)用處理器300作為外部器件連接到作為顯示裝置的液晶顯示裝置410、用于語(yǔ)音輸出的揚(yáng)聲器420、用于語(yǔ)音輸入的麥克風(fēng)430、對(duì)輸出到所述揚(yáng)聲器420的信號(hào)進(jìn)行DA轉(zhuǎn)換并對(duì)來(lái)自所述麥克風(fēng)430的輸入信號(hào)進(jìn)行AD轉(zhuǎn)換的AD/DA轉(zhuǎn)換器電路440、具有CCD(電荷耦合器件)或MOS傳感器的固態(tài)成像裝置(照相機(jī))450、具有由所述CPU 310執(zhí)行的OS(操作系統(tǒng))和存儲(chǔ)用戶程序的快閃存儲(chǔ)器的外部ROM(只讀存儲(chǔ)器)460、以及具有提供由所述CPU 310根據(jù)所述OS管理的OS定時(shí)器區(qū)域的SDRAM的外部RAM 470。
所述基帶LSI 100連接到存儲(chǔ)由所述基帶LSI 100的CPU 110執(zhí)行的程序的外部ROM 480來(lái)作為一個(gè)外部裝置，并具有一個(gè)用于執(zhí)行定時(shí)器中斷處理的中斷控制器電路160。所述基帶LSI 100還可以具有一個(gè)外部RAM，所述外部RAM提供一個(gè)由所述CPU 110根據(jù)所述OS管理OS定時(shí)器的區(qū)域。
在本實(shí)施例中，沒(méi)有特別限定所述AD/DA轉(zhuǎn)換器電路440與將所述振蕩器XO1產(chǎn)生的時(shí)鐘φ1分頻得到的時(shí)鐘信號(hào)φ2同步工作，所述振蕩器XO1通過(guò)一個(gè)分頻電路DIV2產(chǎn)生所述應(yīng)用處理器300的一個(gè)參考時(shí)鐘，并且所述固態(tài)成像裝置(照相機(jī))450與來(lái)自振蕩器XO2的時(shí)鐘信號(hào)φ3同步工作，所述振蕩器XO2是獨(dú)立于產(chǎn)生所述參考時(shí)鐘φ1的振蕩器XO1而提供的。所述時(shí)鐘信號(hào)φ2具有例如，8kHz的頻率。來(lái)自所述麥克風(fēng)430的語(yǔ)音信號(hào)由所述AD/DA轉(zhuǎn)換器電路440每125μs采樣一次，以轉(zhuǎn)換為數(shù)字信號(hào)。
所述應(yīng)用處理器300具有一個(gè)根據(jù)所述外部裝置輸入和輸出所述揚(yáng)聲器420和所述麥克風(fēng)430的信號(hào)的語(yǔ)音接口381以及一個(gè)從所述固態(tài)成像裝置450輸入圖像信號(hào)的圖像接口382。在本實(shí)施例中，為了在所述基帶LSI 100與所述應(yīng)用處理器300之間發(fā)送和接收數(shù)據(jù)，所述基帶LSI 100具有一個(gè)接口180，并且所述應(yīng)用處理器300具有一個(gè)接口380。
此外，本實(shí)施例所述的應(yīng)用處理器300具有帶兩個(gè)輸入-輸出口的共享RAM 391，并且具有所述基帶LSI 100和所述應(yīng)用處理器300都能訪問(wèn)的雙口存儲(chǔ)器，作為保存在所述基帶LSI 100和應(yīng)用處理器300之間發(fā)送和接收的數(shù)據(jù)的緩沖存儲(chǔ)器。所述應(yīng)用處理器300具有為所述CPU 310提供一個(gè)用來(lái)臨時(shí)存儲(chǔ)操作數(shù)據(jù)的工作區(qū)的內(nèi)部RAM 392，在所述內(nèi)部RAM 392、所述共享RAM 391和所述語(yǔ)音接口381之間DMA傳送語(yǔ)音數(shù)據(jù)的DMA控制器385，在所述內(nèi)部RAM 392、所述共享RAM 391和所述圖像接口382之間DMA傳送圖像數(shù)據(jù)的DMA控制器386，以及用于在所述外部ROM 460、所述外部RAM 470和所述應(yīng)用處理器300之間輸入和輸出數(shù)據(jù)的外部總線接口383。
將要介紹一種在本實(shí)施例中將所述基帶LSI 100與所述應(yīng)用處理器300同步的方法。
在本實(shí)施例中，所述定時(shí)計(jì)數(shù)器150的值(文本信號(hào)或二進(jìn)制編碼)TCC作為所述基帶側(cè)的時(shí)間信息從所述基帶LSI 100存儲(chǔ)到所述應(yīng)用處理器300的共享RAM 391中。在所述共享RAM 391中存儲(chǔ)的所述基帶側(cè)的時(shí)間信息也可以不是所述定時(shí)計(jì)數(shù)器150的值，而可能是由所述CPU 110執(zhí)行的OS(操作系統(tǒng))管理的所述OS定時(shí)器的值。希望周期性地進(jìn)行將所述基帶側(cè)的時(shí)間信息存儲(chǔ)進(jìn)所述共享RAM 391的操作，但是也不必總是周期性地進(jìn)行。圖4到6示出了在所述共享RAM 391中存儲(chǔ)的所述基帶側(cè)的時(shí)間信息與在所述應(yīng)用處理器300中的時(shí)間計(jì)數(shù)器340的時(shí)間之間的關(guān)系以及各種處理的時(shí)序，其中圖4示出了兩個(gè)時(shí)間幾乎匹配的情況，圖5示出了所述基帶側(cè)的時(shí)間較早的情況，圖6示出了所述基帶側(cè)的時(shí)間較晚的情況。
圖7示意性地示出了在所述應(yīng)用處理器300中語(yǔ)音數(shù)據(jù)處理的過(guò)程。來(lái)自所述麥克風(fēng)430的語(yǔ)音信號(hào)由所述AD/DA轉(zhuǎn)換器電路440每125μs采樣一次，以轉(zhuǎn)換為數(shù)字信號(hào)。所述轉(zhuǎn)換后的語(yǔ)音數(shù)據(jù)由所述DMA控制器385傳送到所述內(nèi)部RAM 392(步驟S1)。本實(shí)施例的應(yīng)用處理器300每160個(gè)語(yǔ)音數(shù)據(jù)就進(jìn)行壓縮。所述DMA控制器385判斷傳送到所述內(nèi)部RAM 392的語(yǔ)音數(shù)據(jù)的數(shù)量是否達(dá)到N(通常為160)。當(dāng)所述語(yǔ)音數(shù)據(jù)的數(shù)量達(dá)到N時(shí)，從所述DMA控制器385輸入一個(gè)中斷信號(hào)到所述中斷控制器電路360，開(kāi)始中斷處理程序(步驟S2)。所述語(yǔ)音數(shù)據(jù)的傳送可以由所述內(nèi)部RAM 392中的軟件定時(shí)器來(lái)管理。在這種情況下，當(dāng)所傳送的語(yǔ)音數(shù)據(jù)的數(shù)量達(dá)到160時(shí)，由所述軟件定時(shí)器向所述中斷控制器電路360提供一個(gè)定時(shí)器中斷，以開(kāi)始所述中斷處理程序。如上所述，在本實(shí)施例中，因?yàn)槊?25μs采樣一次語(yǔ)音信號(hào)，所以每20ms(＝0.125ms×160)發(fā)生一次中斷。
當(dāng)中斷發(fā)生時(shí)，所述中斷處理程序?qū)⒁褌魉偷恼Z(yǔ)音數(shù)據(jù)的數(shù)量再次設(shè)置為N，以指示所述DMA控制器385開(kāi)始數(shù)據(jù)傳送(步驟S3)。所述DMA控制器385重新開(kāi)始所述語(yǔ)音數(shù)據(jù)的DMA傳送。隨后，所述中斷處理程序在程序中發(fā)出一個(gè)事件標(biāo)志(步驟S4)。當(dāng)發(fā)出所述事件標(biāo)志時(shí)，所述CPU 310開(kāi)始電話任務(wù)處理，將所述內(nèi)部RAM 392中的160個(gè)語(yǔ)音數(shù)據(jù)和圖像數(shù)據(jù)壓縮，并執(zhí)行所述內(nèi)部RAM 392中提供的軟件定時(shí)器的更新(步驟S5)。所述軟件定時(shí)器用于圖像數(shù)據(jù)處理。將已壓縮的語(yǔ)音數(shù)據(jù)和圖像數(shù)據(jù)復(fù)合以存儲(chǔ)在所述共享RAM 391中。重復(fù)上述操作，使其能夠?qū)⒁褖嚎s的語(yǔ)音數(shù)據(jù)和圖像數(shù)據(jù)傳送給所述基帶LSI 100。
如從圖4能夠理解的，在所述兩個(gè)時(shí)間幾乎彼此匹配的情況下，在所述基帶側(cè)的時(shí)間每20ms壓縮160個(gè)語(yǔ)音數(shù)據(jù)，以與所述圖像數(shù)據(jù)復(fù)合并存儲(chǔ)在所述共享RAM 391中。在所述基帶LSI 100每20ms讀取所述共享RAM 391中的語(yǔ)音數(shù)據(jù)的情況下，不存在任何問(wèn)題。如圖5的時(shí)間A所示，在所述基帶側(cè)的時(shí)間較早的情況下，當(dāng)在所述應(yīng)用處理器側(cè)完成語(yǔ)音數(shù)據(jù)的壓縮之前所述基帶LSI 100讀取所述共享RAM 391中的數(shù)據(jù)時(shí)，還沒(méi)有做好準(zhǔn)備。這里，向所述基帶LSI發(fā)送數(shù)據(jù)以及從所述基帶LSI接收數(shù)據(jù)應(yīng)當(dāng)每20ms進(jìn)行一次。如圖6的時(shí)間A所示，在所述基帶側(cè)的時(shí)間較晚并且延遲疊加超過(guò)20ms的情況下，從所述基帶LSI 100讀取所述共享RAM 391中存儲(chǔ)的數(shù)據(jù)之前，下一個(gè)數(shù)據(jù)已經(jīng)存儲(chǔ)在共享RAM 391中，從而所述緩沖器可能會(huì)溢出。對(duì)于圖像數(shù)據(jù)也會(huì)出現(xiàn)同樣的情況。
圖8示出了由圖7的流程圖中步驟S3中的中斷處理程序處理的詳細(xì)過(guò)程。
當(dāng)完成N個(gè)語(yǔ)音數(shù)據(jù)的傳送開(kāi)始中斷處理程序時(shí)，開(kāi)始圖8所示的處理，并且所述中斷處理程序確定在所述共享RAM 391中的所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器側(cè)的時(shí)間之間的差(步驟S31)。判斷所述時(shí)間差是否超過(guò)允許的范圍，并且在所述時(shí)間差沒(méi)有超過(guò)允許范圍的情況下，所傳送數(shù)據(jù)的數(shù)量N設(shè)置為正常的“160”，以指示所述DMA控制器重新開(kāi)始數(shù)據(jù)傳送(步驟S32→S34和S37)。
當(dāng)判斷所述時(shí)間差超過(guò)允許范圍時(shí)，在步驟S33中判斷所述基帶側(cè)的時(shí)間是否較晚，并且當(dāng)所述基帶側(cè)的時(shí)間較晚時(shí)，所傳送數(shù)據(jù)的數(shù)量N設(shè)置為“161”，大于正常的“160”，以指示所述DMA控制器重新開(kāi)始數(shù)據(jù)傳送(步驟S33→S35和S37)。如圖6的時(shí)間B所示，數(shù)據(jù)傳送完成可以通過(guò)所述基帶LSI 100與所述共享RAM 391中的語(yǔ)音數(shù)據(jù)的讀取定時(shí)匹配。所述CPU 310在電話任務(wù)處理中丟棄所傳送的161個(gè)數(shù)據(jù)中的一個(gè)，來(lái)對(duì)160個(gè)數(shù)據(jù)進(jìn)行壓縮處理。語(yǔ)音數(shù)據(jù)之間的相關(guān)性較高。在丟棄一個(gè)數(shù)據(jù)的情況下，語(yǔ)音質(zhì)量的降低較小。
當(dāng)在步驟S32中判斷所述時(shí)間差超過(guò)允許范圍，并且當(dāng)在步驟S33中判斷所述基帶側(cè)的時(shí)間較早時(shí)，所傳送數(shù)據(jù)的數(shù)量N設(shè)置為“159”，小于正常的“160”，以指示所述DMA控制器重新開(kāi)始數(shù)據(jù)傳送(步驟S33→S36和S37)。如圖5的時(shí)間B所示，數(shù)據(jù)傳送完成可以通過(guò)所述基帶LSI 100與所述共享RAM 391中的語(yǔ)音數(shù)據(jù)的讀取定時(shí)匹配。所述CPU 310用與所述電話任務(wù)處理中所傳送的159個(gè)數(shù)據(jù)中的第159個(gè)數(shù)據(jù)相同的數(shù)據(jù)來(lái)作為第160個(gè)數(shù)據(jù)，以進(jìn)行壓縮處理。語(yǔ)音數(shù)據(jù)之間的相關(guān)性較高。在相同的數(shù)據(jù)使用兩次的情況下，語(yǔ)音質(zhì)量的降低較小。
在圖8的步驟S31中確定所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器側(cè)的時(shí)間之間的差的方法如下。
第一種方法是將所述共享RAM 391中的所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器側(cè)的定時(shí)計(jì)數(shù)器340的值進(jìn)行比較的方法。第二種方法是將所述共享RAM 391中的所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器側(cè)的內(nèi)部RAM 392中的軟件定時(shí)器的值進(jìn)行比較的方法。第三種方法是將所述共享RAM 391中的所述基帶側(cè)的時(shí)間與所述應(yīng)用處理器側(cè)的外部RAM 470中的OS定時(shí)器的值進(jìn)行比較的方法。通過(guò)改變所述DMA控制器385中提供的數(shù)據(jù)傳送計(jì)數(shù)器的值來(lái)設(shè)置在步驟S34到S36中傳送的語(yǔ)音數(shù)據(jù)的數(shù)量。也可以通過(guò)改變所述內(nèi)部RAM 392中的軟件定時(shí)器的值或者通過(guò)改變所述外部RAM 470中的OS定時(shí)器來(lái)實(shí)現(xiàn)。為了通過(guò)改變所述OS定時(shí)器來(lái)修正所述時(shí)間差，必須預(yù)先在所述OS自身當(dāng)中包含所述OS定時(shí)器的修正處理程序，并且以子程序調(diào)用函數(shù)的形式提供，以便用戶程序調(diào)用并執(zhí)行該程序。所述內(nèi)部RAM 392中的軟件定時(shí)器的改變可以通過(guò)所述外部存儲(chǔ)器460中的用戶程序(應(yīng)用程序)來(lái)修正，而不用修正所述OS定時(shí)器。
在本實(shí)施例中，所述中斷處理程序?qū)⒂伤龌鶐SI 100寫(xiě)入所述共享RAM 391中的所述基帶側(cè)的時(shí)間信息與所述應(yīng)用處理器側(cè)的時(shí)間(所述定時(shí)計(jì)數(shù)器340、所述軟件定時(shí)器或者所述OS定時(shí)器的值)進(jìn)行比較，以確定一個(gè)時(shí)間差。當(dāng)所述基帶側(cè)的時(shí)間信息寫(xiě)入所述共享RAM 391中時(shí)，所述共享RAM 391中的時(shí)間信息與所述應(yīng)用處理器側(cè)的時(shí)間(所述定時(shí)計(jì)數(shù)器340、所述軟件定時(shí)器或者所述OS定時(shí)器的值)之間的差(時(shí)間差)存儲(chǔ)在所述內(nèi)部RAM 392或外部RAM 470中。當(dāng)開(kāi)始所述中斷處理程序時(shí)，從所述內(nèi)部RAM 392或外部RAM 470中讀出所述時(shí)間差，以進(jìn)行圖8的流程圖的步驟S32中的判斷。不是將所述時(shí)間差寫(xiě)入所述內(nèi)部RAM 392或外部RAM 470中，而是在寫(xiě)入時(shí)，在所述內(nèi)部RAM 392或外部RAM 470中寫(xiě)入所述基帶側(cè)的時(shí)間信息和所述應(yīng)用側(cè)的時(shí)間這一對(duì)時(shí)間信息。
上面介紹了對(duì)所傳輸?shù)恼Z(yǔ)音數(shù)據(jù)的傳送和壓縮處理的同步。對(duì)于接收到的語(yǔ)音數(shù)據(jù)的傳送和解壓縮處理，所述基帶LSI 100可以以同樣的方式與所述應(yīng)用處理器300同步。對(duì)于圖像數(shù)據(jù)，根據(jù)由所述基帶LSI 100在所述共享RAM 391中寫(xiě)入的所述基帶測(cè)的時(shí)間信息來(lái)修正在所述RAM 392中每20ms更新的所述圖像處理軟件定時(shí)器，以使所述應(yīng)用處理器側(cè)的操作與所述基帶LSI的操作同步。應(yīng)用本實(shí)施例的便攜電話通過(guò)與所述基站的發(fā)送和接收可以在一段長(zhǎng)時(shí)間內(nèi)與這套系統(tǒng)另一端的通話人的便攜電話的操作保持同步。
以上根據(jù)所述實(shí)施例詳細(xì)介紹了本發(fā)明人所做的本發(fā)明。本發(fā)明并不限于上述實(shí)施例，并且在不脫離其目的的情況下在本發(fā)明的范圍內(nèi)進(jìn)行各種修改。例如，在上述實(shí)施例中，從所述基帶LSI輸送到所述應(yīng)用處理器的所述基帶LSI側(cè)包含時(shí)間信息的信號(hào)通過(guò)所述外部端子或接口來(lái)傳送。在所述接口部分可以提供一個(gè)允許通過(guò)根據(jù)藍(lán)牙標(biāo)準(zhǔn)的無(wú)線通信傳輸和接收的收發(fā)器電路，以傳送包含時(shí)間信息的信號(hào)。
在圖4的第四實(shí)施例中，通過(guò)用所述分頻器DIV2將所述振蕩器XO1的時(shí)鐘φ1分頻而得到的時(shí)鐘φ2是所述AD/DA轉(zhuǎn)換器電路440的采樣時(shí)鐘。在采用獨(dú)立于所述振蕩器XO1而提供的一個(gè)專用振蕩器的時(shí)鐘作為所述AD/DA轉(zhuǎn)換器440的采樣時(shí)鐘的系統(tǒng)中，上述實(shí)施例可以在所述圖像數(shù)據(jù)處理中將所述基帶LSI與所述應(yīng)用處理器同步。
以上主要介紹了本發(fā)明人所做的本發(fā)明在作為其背景的一個(gè)應(yīng)用領(lǐng)域中應(yīng)用于便攜電話的情況。本發(fā)明并不限于此，并且可以廣泛地用在具有使用無(wú)線電話通信網(wǎng)絡(luò)進(jìn)行無(wú)線通信功能的便攜裝置中，例如，筆記本PC或PDA(個(gè)人數(shù)字助理)。
權(quán)利要求
1.一種無(wú)線通信半導(dǎo)體集成電路，具有根據(jù)包含在接收到的數(shù)據(jù)中的用于同步的時(shí)間信息來(lái)檢測(cè)一個(gè)時(shí)鐘信號(hào)的頻率漂移的功能，并且與所述時(shí)鐘信號(hào)同步工作，以進(jìn)行調(diào)制發(fā)射數(shù)據(jù)的處理和解調(diào)已接收數(shù)據(jù)的處理，所述無(wú)線通信半導(dǎo)體集成電路包括一個(gè)用于將包含其自身時(shí)間信息的信號(hào)輸出到外部的端子或接口。
2.根據(jù)權(quán)利要求1所述的無(wú)線通信半導(dǎo)體集成電路，其中所述包含時(shí)間信息的信號(hào)為所述時(shí)鐘信號(hào)、由一個(gè)定時(shí)器周期性產(chǎn)生的信號(hào)或者是表示時(shí)間的文本信號(hào)或二進(jìn)制編碼信號(hào)。
3.一種數(shù)據(jù)處理半導(dǎo)體集成電路，與一個(gè)時(shí)鐘信號(hào)同步工作，并對(duì)要發(fā)送的數(shù)據(jù)進(jìn)行壓縮處理，對(duì)已接收到的數(shù)據(jù)進(jìn)行解壓縮處理，所述數(shù)據(jù)處理半導(dǎo)體集成電路包括一個(gè)用于從外部輸入包含時(shí)間信息的信號(hào)的端子或接口。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)處理半導(dǎo)體集成電路，其中所述包含時(shí)間信息的信號(hào)為所述時(shí)鐘信號(hào)、由一個(gè)定時(shí)器周期性產(chǎn)生的信號(hào)或者是表示時(shí)間的文本信號(hào)或二進(jìn)制編碼信號(hào)。
5.一種便攜裝置，包括根據(jù)權(quán)利要求1或2所述的無(wú)線通信半導(dǎo)體集成電路；以及根據(jù)權(quán)利要求3或4所述的數(shù)據(jù)處理半導(dǎo)體集成電路，其中所述無(wú)線通信半導(dǎo)體集成電路與所述數(shù)據(jù)處理半導(dǎo)體集成電路耦合，從而所述包含時(shí)間信息的信號(hào)通過(guò)所述端子或接口從所述無(wú)線通信半導(dǎo)體集成電路輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路。
6.根據(jù)權(quán)利要求5所述的便攜裝置，其中所述數(shù)據(jù)處理半導(dǎo)體集成電路具有一個(gè)第二定時(shí)器，并且根據(jù)所述第二定時(shí)器的時(shí)間信息和通過(guò)所述端子或接口輸送來(lái)的所述時(shí)間信息將所述數(shù)據(jù)處理半導(dǎo)體集成電路與所述無(wú)線通信半導(dǎo)體集成電路同步。
7.根據(jù)權(quán)利要求6所述的便攜裝置，其中所述第二定時(shí)器是一個(gè)通過(guò)程序處理來(lái)更新的軟件定時(shí)器，所述包含時(shí)間信息的信號(hào)是由所述定時(shí)器周期性產(chǎn)生的信號(hào)，所述信號(hào)作為中斷信號(hào)輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路，并且所述軟件定時(shí)器的時(shí)間由利用所述中斷信號(hào)的輸入的中斷處理來(lái)修正。
8.根據(jù)權(quán)利要求6所述的便攜裝置，其中所述數(shù)據(jù)處理半導(dǎo)體集成電路具有DMA傳送采樣的語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的功能，并且根據(jù)從所述無(wú)線通信半導(dǎo)體集成電路輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路的時(shí)間信息與所述第二定時(shí)器的時(shí)間信息之間的差，來(lái)設(shè)置DMA傳送的所述語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的數(shù)量，以使所述無(wú)線通信半導(dǎo)體集成電路的時(shí)間和所述數(shù)據(jù)處理半導(dǎo)體集成電路的時(shí)間同步。
9.根據(jù)權(quán)利要求8所述的便攜裝置，其中當(dāng)DMA傳送的所述語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的數(shù)量大于預(yù)定數(shù)據(jù)數(shù)量時(shí)，丟棄所傳送的最后一個(gè)數(shù)據(jù)，并且當(dāng)DMA傳送的所述語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的數(shù)量小于預(yù)定數(shù)據(jù)數(shù)量時(shí)，所傳送的最后一個(gè)數(shù)據(jù)使用兩次，以匹配預(yù)定的數(shù)據(jù)數(shù)量。
10.根據(jù)權(quán)利要求9所述的便攜裝置，其中每當(dāng)所述預(yù)定數(shù)量的語(yǔ)音數(shù)據(jù)或圖像數(shù)據(jù)的DMA傳送完成時(shí)，進(jìn)行所述數(shù)量的已傳送數(shù)據(jù)的壓縮處理，并更新預(yù)定的軟件定時(shí)器。
11.根據(jù)權(quán)利要求10所述的便攜裝置，其中所述軟件定時(shí)器是由操作系統(tǒng)管理的定時(shí)器，并且所述操作系統(tǒng)具有修正所述軟件定時(shí)器的功能。
12.一種記錄介質(zhì)，所述記錄介質(zhì)存儲(chǔ)一個(gè)控制無(wú)線通信半導(dǎo)體集成電路的程序，所述無(wú)線通信半導(dǎo)體集成電路具有根據(jù)在接收到的數(shù)據(jù)中包含的用于同步的時(shí)間信息來(lái)檢測(cè)一個(gè)時(shí)鐘信號(hào)的頻率漂移的功能并且與所述時(shí)鐘信號(hào)同步工作，以進(jìn)行調(diào)制發(fā)射數(shù)據(jù)的處理和解調(diào)接收數(shù)據(jù)的處理，所述程序具有將包含其自身的時(shí)間信息的信號(hào)輸出的功能。
13.一種存儲(chǔ)程序的記錄介質(zhì)，所述程序控制一個(gè)數(shù)據(jù)處理半導(dǎo)體集成電路，所述數(shù)據(jù)處理半導(dǎo)體集成電路與一個(gè)時(shí)鐘信號(hào)同步工作并進(jìn)行待傳輸數(shù)據(jù)的壓縮處理和接收到的數(shù)據(jù)的解壓縮處理，所述程序具有根據(jù)來(lái)自外部的包含時(shí)間信息的信號(hào)控制內(nèi)部電路的操作時(shí)序的功能。
14.一種便攜裝置，包括一種具有根據(jù)權(quán)利要求12所述的記錄介質(zhì)的無(wú)線通信半導(dǎo)體集成電路；以及一種具有根據(jù)權(quán)利要求13所述的記錄介質(zhì)的數(shù)據(jù)處理半導(dǎo)體集成電路，其中所述無(wú)線通信半導(dǎo)體集成電路與所述數(shù)據(jù)處理半導(dǎo)體集成電路耦合，從而包含時(shí)間信息的信號(hào)從所述無(wú)線通信半導(dǎo)體集成電路輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路。
15.根據(jù)權(quán)利要求14所述的便攜裝置，其中所述包含時(shí)間信息的信號(hào)為所述時(shí)鐘信號(hào)、由一個(gè)定時(shí)器周期性產(chǎn)生的信號(hào)或者是表示時(shí)間的文本信號(hào)或二進(jìn)制編碼信號(hào)。
16.根據(jù)權(quán)利要求14所述的便攜裝置，其中所述包含時(shí)間信息的信號(hào)是由一個(gè)定時(shí)器周期性產(chǎn)生的信號(hào)，并且所述定時(shí)器是由一個(gè)時(shí)鐘信號(hào)操作的計(jì)數(shù)器電路。
17.根據(jù)權(quán)利要求14所述的便攜裝置，其中所述包含時(shí)間信息的信號(hào)是由一個(gè)定時(shí)器周期性產(chǎn)生的信號(hào)，并且所述定時(shí)器是通過(guò)程序處理來(lái)更新的軟件定時(shí)器。
18.根據(jù)權(quán)利要求14所述的便攜裝置，其中所述包含時(shí)間信息的信號(hào)為表示時(shí)間的文本信號(hào)或二進(jìn)制編碼信號(hào)，所述數(shù)據(jù)處理半導(dǎo)體集成電路具有總是能讀寫(xiě)的存儲(chǔ)器電路，并且從所述無(wú)線通信半導(dǎo)體集成電路輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路的一對(duì)時(shí)間信息和當(dāng)所述時(shí)間信息被輸送時(shí)所述數(shù)據(jù)處理半導(dǎo)體集成電路側(cè)的時(shí)間信息存儲(chǔ)在所述存儲(chǔ)器電路中。
19.根據(jù)權(quán)利要求14所述的便攜裝置，其中所述包含時(shí)間信息的信號(hào)為表示時(shí)間的文本信號(hào)或二進(jìn)制編碼信號(hào)，所述數(shù)據(jù)處理半導(dǎo)體集成電路具有總是能讀寫(xiě)的存儲(chǔ)器電路，并且由從所述無(wú)線通信半導(dǎo)體集成電路輸送到所述數(shù)據(jù)處理半導(dǎo)體集成電路的時(shí)間信息和當(dāng)所述時(shí)間信息被輸送時(shí)所述數(shù)據(jù)處理半導(dǎo)體集成電路側(cè)的時(shí)間信息得到的時(shí)間差信息存儲(chǔ)在所述存儲(chǔ)器電路中。
全文摘要
一種具有通信功能的便攜裝置，所述便攜裝置由與時(shí)鐘同步工作的多個(gè)LSI構(gòu)成，諸如，一個(gè)基帶LSI和一個(gè)諸如應(yīng)用處理器的邏輯LSI，可以將所述基帶LSI與所述邏輯LSI同步而不降低所述邏輯LSI的性能。在由與進(jìn)行發(fā)射數(shù)據(jù)的調(diào)制處理和接收數(shù)據(jù)的解調(diào)處理的基帶LSI以及進(jìn)行發(fā)射數(shù)據(jù)的壓縮處理和接收數(shù)據(jù)的解壓縮處理的應(yīng)用處理器的不同時(shí)鐘同步工作的多個(gè)LSI構(gòu)成的具有通信功能的便攜裝置中，所述基帶LSI具有根據(jù)包含在接收到的數(shù)據(jù)中的用于同步的時(shí)間信息來(lái)檢測(cè)所述時(shí)鐘信號(hào)的頻率漂移的功能以及一個(gè)用于將包含其自身時(shí)間信息的信號(hào)輸出到外部的端子或接口，所述應(yīng)用處理器具有一個(gè)從外部輸入包含時(shí)間信息的信號(hào)的端子或接口，并且所述包含時(shí)間信息的信號(hào)從所述基帶LSI輸送到所述應(yīng)用處理器。
文檔編號(hào)G10L21/04GK1625094SQ20041008998
公開(kāi)日2005年6月8日 申請(qǐng)日期2004年10月28日 優(yōu)先權(quán)日2003年10月29日
發(fā)明者中川哲也, 九里雅史 申請(qǐng)人:株式會(huì)社瑞薩科技