專利名稱：抑制輸入共模漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路技術(shù)領(lǐng)域，具體涉及一種可抑制輸入信號(hào)共模電壓漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
高速模數(shù)轉(zhuǎn)換器的設(shè)計(jì)是混合信號(hào)系統(tǒng)芯片設(shè)計(jì)中的一個(gè)瓶頸，它消耗大量的芯片面積，功耗和設(shè)計(jì)時(shí)間。同時(shí)，高速中等分辨率的模數(shù)轉(zhuǎn)換器在高速數(shù)據(jù)通信、液晶顯示驅(qū)動(dòng)、數(shù)字示波器、硬盤驅(qū)動(dòng)電路、高清晰度電視(HDTV)等方面有著廣泛的應(yīng)用。早期這類結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器都是用雙擊型工藝或者BiCOMS工藝實(shí)現(xiàn)的。在90年代中期后，由于CMOS工藝的發(fā)展和設(shè)計(jì)技術(shù)的提高，用CMOS工藝實(shí)現(xiàn)的模數(shù)轉(zhuǎn)換器開始出現(xiàn)。其優(yōu)勢(shì)在于面積小且利于與其它電路特別是數(shù)字電路一起集成，制造成本低。
全并行模數(shù)轉(zhuǎn)換器是速度最快的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)。模擬輸入信號(hào)和由電阻串產(chǎn)生的逐漸增加的參考電壓分別輸入到比較器的輸入端，N位分辨率的模數(shù)轉(zhuǎn)換器需要2N-1個(gè)比較器。比較器的輸出為溫度碼，它可以經(jīng)過編碼為二進(jìn)制碼或其它碼輸出。全并行模數(shù)轉(zhuǎn)換器的優(yōu)點(diǎn)是只需要單相時(shí)鐘，結(jié)構(gòu)設(shè)計(jì)簡單，高頻性能好。缺點(diǎn)是所需要的比較器數(shù)目與分辨率成指數(shù)關(guān)系，因此它消耗的功耗，占有的芯片面積和輸入電容也是與分辨率成指數(shù)關(guān)系。另一個(gè)缺點(diǎn)是比較器的輸入失調(diào)限制了全并行模數(shù)轉(zhuǎn)換器所能達(dá)到的分辨率。因此全并行模數(shù)轉(zhuǎn)換器對(duì)于實(shí)現(xiàn)8位分辨率以上的模數(shù)轉(zhuǎn)換器難度非常大，且成本高。
流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器相對(duì)于全并行模數(shù)轉(zhuǎn)換器而言，在相同的精度下面積小很多，它所消耗的芯片面積和功耗與該模數(shù)轉(zhuǎn)換器的分辨率成線性關(guān)系。流水線結(jié)構(gòu)的基本思想就是把總體上要求的轉(zhuǎn)換精度平均分配到每一級(jí)，每一級(jí)的轉(zhuǎn)換結(jié)果合并在一起就可以得到最終的轉(zhuǎn)換結(jié)果。圖1是一個(gè)每級(jí)1.5位的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖，流水線每一級(jí)的結(jié)構(gòu)相同，功能一致。每一級(jí)的功能都是接受前一級(jí)的輸出作為本級(jí)子模數(shù)轉(zhuǎn)換器的輸出，得出2位的數(shù)字信號(hào)。這些數(shù)字信號(hào)一方面作為本級(jí)的輸出，另一方面作為數(shù)模轉(zhuǎn)換器(DAC)的輸入，使得DAC的輸出產(chǎn)生對(duì)應(yīng)于這2位數(shù)字信號(hào)的模擬信號(hào)。然后從本級(jí)的輸入信號(hào)中減去DAC的輸出信號(hào)，在乘以2作為本級(jí)的輸出，也就是下一級(jí)的輸入。每級(jí)的傳輸曲線，有兩個(gè)量化閾值電壓分別位正負(fù)參考電壓的1/4(+VR/4和-VR/4)，通過兩個(gè)比較器產(chǎn)生兩位的數(shù)字輸出，級(jí)間增益是2，如圖2所示，這樣有1位冗余。這1位冗余數(shù)字輸出用于校正比較器的輸入失調(diào)，提高模數(shù)轉(zhuǎn)換器的精度。
目前的模數(shù)轉(zhuǎn)換器對(duì)輸入信號(hào)的共模電壓都有嚴(yán)格的要求，增加了系統(tǒng)應(yīng)用的額外開銷，同時(shí)加大了正確測試評(píng)估模數(shù)轉(zhuǎn)換器的難度，尤其是輸入端沒有采樣保持電路的模數(shù)轉(zhuǎn)換器。如在快速和千兆以太網(wǎng)(100/1000BaseT)物理層接收通路中就需要設(shè)計(jì)一個(gè)精確控制的直流漂移補(bǔ)償電路，用以調(diào)整接收到的信號(hào)到模數(shù)轉(zhuǎn)換器的共模電平范圍內(nèi)，如“DP83861VQM-3 EN Gig PHYTER 10/100/1000 Ethernet Physical Layer”，NationalSemiconductor Application Data Sheet；James Everitt，James F.Parker，Paul Hurs，et al，“A CMOS Transceiver for 10-Mb/s and 100-Mb/s Ethernet，”IEEE J.Solid-State Circuits，vol.33，pp.2169-2177，DEC.1998。這一對(duì)輸入信號(hào)共模電壓的嚴(yán)格要求提增加了設(shè)計(jì)難度與成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可以抑制輸入共模直流漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，以克服現(xiàn)有模數(shù)轉(zhuǎn)換器對(duì)輸入信號(hào)共模電壓的嚴(yán)格要求，降低整個(gè)系統(tǒng)的設(shè)計(jì)難度，減小成本。
本發(fā)明設(shè)計(jì)的抑制輸入共模漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，由輸入采樣保持電路10，6級(jí)余量增益流水線11～13，7個(gè)子模數(shù)轉(zhuǎn)換器14～17，6個(gè)子數(shù)模轉(zhuǎn)換器18～20，流水線輸出同步電路21和數(shù)字校正電路22經(jīng)電路連接構(gòu)成，其結(jié)構(gòu)見圖3所示。其中采樣保持電路10放在整個(gè)流水線的最前端，其目的是使整個(gè)模數(shù)轉(zhuǎn)換器處理高頻信號(hào)的能力不受后級(jí)余量增益電路采樣速度的限制，而基本上由最前端的采樣保持電路決定，同時(shí)調(diào)整信號(hào)的幅度與范圍至適當(dāng)?shù)姆秶员阌诤蠹?jí)量化。最后一個(gè)子模數(shù)轉(zhuǎn)換器17是標(biāo)準(zhǔn)的2位全并行模數(shù)轉(zhuǎn)換器，其余子模數(shù)轉(zhuǎn)換器均只有兩個(gè)閾值電壓，2位的數(shù)字輸出需要后級(jí)的高位數(shù)據(jù)進(jìn)行校正。7個(gè)子模數(shù)轉(zhuǎn)換器共產(chǎn)生14位的數(shù)據(jù)輸出經(jīng)過同步電路21后得到14位同步數(shù)據(jù)23，這14位的數(shù)據(jù)經(jīng)過數(shù)字校正電路22，進(jìn)行校正，得到最后8位量化數(shù)字輸出。
本發(fā)明中，采樣保持電路10采用了柵壓自舉的開關(guān)技術(shù)與獨(dú)立的內(nèi)部輸入輸出共模電壓結(jié)構(gòu)，抑制了輸入信號(hào)的直流漂移。圖4是采樣保持電路結(jié)構(gòu)示意圖，電路在雙相非交疊時(shí)鐘CK1與CK2控制下工作，如圖5所示。時(shí)鐘相位CK1有效(高電平)，CK2無效(低電平)時(shí)，開關(guān)26、27、29～32導(dǎo)通，開關(guān)28、33、34關(guān)閉，通過開關(guān)26、27采樣輸入信號(hào)，電荷存儲(chǔ)到電容35、36上；時(shí)鐘相位Ck2有效(高電平)，Ck1無效時(shí)(低電平)時(shí)，開關(guān)26、27、29～32關(guān)閉，開關(guān)28、33、34導(dǎo)通，理想運(yùn)放25的輸入端為高阻，在閉環(huán)情況下，正負(fù)輸入端電壓相等，所以存儲(chǔ)在電容35、36上的電荷將全部轉(zhuǎn)移到電容37、38，如果電容35、36與電容37、38大小相等，那么在運(yùn)放輸出端保持的差分電壓與電容35、36采樣的輸入差分電壓相同。
實(shí)際電路實(shí)現(xiàn)時(shí)，運(yùn)放25的增益與帶寬是有限的，而且這一有限的帶寬和增益由運(yùn)放的直流工作點(diǎn)決定，工作點(diǎn)包括運(yùn)放的輸入端和輸出端共模電壓，如果這兩個(gè)共模電壓隨輸入信號(hào)共模電壓而變化，運(yùn)放的性能也就跟著發(fā)生波動(dòng)，甚至不工作，而通常情況下，輸入信號(hào)的共模電壓是難以確定的，通常前級(jí)增加直流補(bǔ)償電路來保證后級(jí)的模數(shù)轉(zhuǎn)換器能正常工作，加大了系統(tǒng)的設(shè)計(jì)難度與成本。本發(fā)明中，通過相互獨(dú)立的內(nèi)部輸入共模電壓與輸出共模電壓設(shè)置運(yùn)放的輸入端與輸出端的共模電壓，穩(wěn)定運(yùn)放的工作；同時(shí)結(jié)合柵壓自舉技術(shù)，減小了輸入信號(hào)共模電壓對(duì)采樣開關(guān)導(dǎo)通電阻與線性度的影響，這樣，輸入信號(hào)共模電壓在大范圍內(nèi)變化，電路都能正常工作。
時(shí)鐘相位CK1有效時(shí)，內(nèi)部產(chǎn)生的輸入共模電壓通過開關(guān)29、30與運(yùn)放25的輸入端連接，設(shè)置輸入的共模電壓VCMI；內(nèi)部產(chǎn)生的輸出共模電壓VCMO通過開關(guān)31、32與電容37、38的極板相連，這樣在電容35、36存儲(chǔ)輸入采樣信號(hào)的同時(shí)，電容37、38存儲(chǔ)了輸出端與輸入端的共模電壓差。時(shí)鐘相位CK2有效時(shí)，運(yùn)放輸出端連接到電容37、38的極板，由于電容的另一極板電壓為輸入共模電壓，電容上存有輸出端與輸入端的共模電壓差，所以此時(shí)輸出端的共模電壓為CK1有效時(shí)設(shè)置的輸出共模電壓VCMO。為了提高了運(yùn)放的共模范圍，此設(shè)計(jì)中的輸入共模電壓VCMI與輸出共模電壓VCMO分別設(shè)置。
采樣保持電路中的開關(guān)一般由MOSFET晶體管來實(shí)現(xiàn)，當(dāng)MOS晶體管的柵源電壓超過晶體管的閾值電壓時(shí)，晶體管導(dǎo)通，相反則關(guān)閉，實(shí)現(xiàn)開關(guān)功能。但是，晶體管導(dǎo)通時(shí)，輸入信號(hào)經(jīng)源極通過溝道流至漏極，晶體管的導(dǎo)通溝道有一定的電阻。在低電壓設(shè)計(jì)時(shí)，由于柵極電壓低，這一導(dǎo)通電阻往往很大，而且與輸入信號(hào)的幅度有很大關(guān)系，當(dāng)輸入信號(hào)增大時(shí)，柵源電壓減小，導(dǎo)通電阻變大，甚至關(guān)斷。所以使用MOSFET晶體管作為開關(guān)對(duì)輸入信號(hào)的范圍限制很大。本發(fā)明中的采樣開關(guān)采用了柵壓自舉的技術(shù)，作為開關(guān)的n溝道MOSFET晶體管柵極電壓隨輸入電壓(源極電壓)的變化而變化，由一自舉電路保證柵源電壓差恒定為電源電壓，這樣極大地晶體管導(dǎo)通時(shí)的電阻，同時(shí)電阻幾乎也不隨輸入電壓變化而改變，線性度很好，對(duì)整個(gè)模數(shù)轉(zhuǎn)換器的性能的提高有很大的幫助。
本模數(shù)轉(zhuǎn)換器可有效抑制輸入信號(hào)的直流飄移，從而大大降低了對(duì)輸入共模信號(hào)的嚴(yán)格要求，減少了系統(tǒng)的設(shè)計(jì)難度。


圖1流水線模數(shù)轉(zhuǎn)換器概念的結(jié)構(gòu)框圖。
圖2流水線模數(shù)轉(zhuǎn)換的轉(zhuǎn)換曲線。
圖3本發(fā)明中的流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)圖。
圖4本發(fā)明中流水線模數(shù)器的工作時(shí)序簡圖。
圖5本發(fā)明中流水線模數(shù)轉(zhuǎn)換器的采樣保持電路。
圖6采樣保持電路中使用的柵壓自舉的采樣開關(guān)。
圖中標(biāo)號(hào)10為采樣保持電路，11-13為余量增益電路，14-17為子模數(shù)轉(zhuǎn)換器，18-20為子數(shù)模轉(zhuǎn)換器，21為輸出同步電路，22為數(shù)字校正電路，23為同步數(shù)據(jù)線，24為量化數(shù)據(jù)線，26-34為開關(guān)，35、36為采樣電容，37、38為保持電容，39、40為反相器，42、43、44為電容，41、45、46、47、48、50、51、52、53、57為晶體管，49為反向信號(hào)，54為采樣開關(guān)，55為時(shí)鐘信號(hào)，56為反向信號(hào)，83為倍壓電路，84為自舉電路。
具體實(shí)施例方式
下面結(jié)合附圖進(jìn)一步描述本發(fā)明。
模數(shù)轉(zhuǎn)換器由輸入采樣保持電路10，6級(jí)余量增益流水線11～13，子模數(shù)轉(zhuǎn)換器14～17，子數(shù)模轉(zhuǎn)換器18～20，流水線輸出同步電路21和數(shù)字校正電路22構(gòu)成。其電路框圖如圖3所示。位于輸入端的采樣保持電路10采用輸入信號(hào)后保持，其輸出由子模數(shù)轉(zhuǎn)換器14量化產(chǎn)生兩位數(shù)字輸出；同時(shí)余量增益電路11也采樣這一輸出，將采樣電壓放大兩倍后與子數(shù)模轉(zhuǎn)換器18的轉(zhuǎn)換結(jié)構(gòu)相減作為余量增益電路12和子模數(shù)轉(zhuǎn)換器的輸入。子模數(shù)轉(zhuǎn)換器14在產(chǎn)生兩位量化數(shù)字輸出的同時(shí)還生成3位的控制信號(hào)用以選擇子模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換電壓。之后4級(jí)流水線結(jié)構(gòu)與與前面完全相同。最后一級(jí)的子模數(shù)轉(zhuǎn)換器17有三個(gè)閾值電壓，是標(biāo)準(zhǔn)的兩位全并行模數(shù)轉(zhuǎn)換器，產(chǎn)生的兩位輸出無需再校正，而前面各級(jí)的子模數(shù)轉(zhuǎn)換器則只有兩個(gè)閾值電壓，產(chǎn)生的兩位輸出有部分是冗余信息。在整個(gè)流水線工作時(shí)，奇數(shù)級(jí)采樣時(shí)則偶數(shù)級(jí)保持，相鄰兩級(jí)相差半個(gè)時(shí)鐘周期，所以7個(gè)子模數(shù)轉(zhuǎn)換器產(chǎn)生14位數(shù)據(jù)需要對(duì)齊，由數(shù)據(jù)同步電路21實(shí)現(xiàn)。最后對(duì)齊好的數(shù)據(jù)23由數(shù)字校正電路22得到最終8位數(shù)據(jù)24。
其中，采樣保持電路10由開關(guān)26～34，采樣電容35、36，保持電容37、38，運(yùn)算放大器25經(jīng)電路連接構(gòu)成。其結(jié)構(gòu)框圖如圖5所示。時(shí)鐘相位CK1有效時(shí)，內(nèi)部產(chǎn)生的輸入共模電壓通過開關(guān)29、30與運(yùn)放25的輸入端連接，設(shè)置輸入的共模電壓VCMI；內(nèi)部產(chǎn)生的輸出共模電壓VCMO通過開關(guān)31、32與電容37、38的極板相連，這樣在電容35、36存儲(chǔ)輸入采樣信號(hào)的同時(shí)，電容37、38存儲(chǔ)了輸出端與輸入端的共模電壓差。時(shí)鐘相位CK2有效時(shí)，運(yùn)放25輸出端連接到電容37、38的極板，由于電容的另一極板電壓為輸入共模電壓，電容上存有輸出端與輸入端的共模電壓差，所以此時(shí)輸出端的共模電壓為CK1有效時(shí)設(shè)置的輸出共模電壓VCMO。輸入共模電壓VCMI與輸出共模電壓VCMO分別設(shè)置，均有模數(shù)轉(zhuǎn)換器內(nèi)部產(chǎn)生與輸入信號(hào)無關(guān)，輸入共模電壓較輸出共模電壓低。
采樣開關(guān)26、27是柵壓自舉的開關(guān)，具體見圖6所示。柵壓自舉開關(guān)由倍壓電路83，自舉電路84和n溝道MOS晶體管54構(gòu)成。整個(gè)自舉開關(guān)在單個(gè)時(shí)鐘55的控制下實(shí)現(xiàn)開關(guān)。倍壓電路83由MOS晶體管45、46，電容42、43，反相器39、40構(gòu)成，晶體管45、46漏極與電源向量，柵極和源極耦合相連后分別與電容42、43相連，電容42、43的另外一個(gè)極板分別接到反相器39、40的輸出，反相器39把輸入時(shí)鐘信號(hào)55反向得到信號(hào)56后接到反相器40的輸入。該電路產(chǎn)生一個(gè)低電平為Vdd(電源電壓)，高電平為2倍Vdd的方波，去控制自舉電路中MOS晶體管47的導(dǎo)通。自舉電路84中的電容44兩端分別通過晶體管47、41接到電源與地，晶體管47柵電壓由倍壓電路產(chǎn)生的倍壓信號(hào)控制，晶體管41柵電壓由時(shí)鐘的反相信號(hào)57控制。時(shí)鐘55為低電平時(shí)，其反相信號(hào)56為高電平，晶體管53導(dǎo)通，而晶體管52一直處于導(dǎo)通狀態(tài)，所以晶體管54的柵極通過串接的晶體管52、53放電至零電平，采樣開關(guān)54關(guān)閉，同時(shí)，晶體管41、47導(dǎo)通，電容44兩端電壓充電至電源電壓。時(shí)鐘信號(hào)55為高電平時(shí)，p溝道MOS晶體管51柵電壓為低電平，該晶體管導(dǎo)通，同時(shí)晶體管57導(dǎo)通，晶體管41、47、56斷開，這樣電容44上保持的電壓加到采樣開關(guān)54的柵源兩端，使得開關(guān)54的柵源電壓等于電源電壓，不受輸入信號(hào)的影響。為了克服寄生電容及開關(guān)54的柵電容的影響，電容44要取足夠大的電容值，為其它電容總和的6倍以上。晶體管50和52是基于器件可靠性的考慮而加入的，不影響電路的功能。晶體管53的溝道長度可以適當(dāng)?shù)娜≥^大的值，增大放電通路的電阻，減小晶體管52由于漏源電壓過大而擊穿的可能性。
權(quán)利要求
1.一種抑制輸入共模漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，其特征在于由輸入采樣保持電路(10)，6級(jí)余量增益流水線(11)～(13)，7個(gè)子模數(shù)轉(zhuǎn)換器(14)～(17)，6個(gè)子數(shù)模轉(zhuǎn)換器(18)～(20)，流水線輸出同步電路(21)和數(shù)字校正電路(22)經(jīng)電路連接構(gòu)成，其中采樣保持電路(10)放在整個(gè)流水線的最前端，最后一個(gè)子模數(shù)轉(zhuǎn)換器(17)是標(biāo)準(zhǔn)的2位全并行模數(shù)轉(zhuǎn)換器，其余子模數(shù)轉(zhuǎn)換器均只有兩個(gè)閾值電壓，2位的數(shù)字輸出需要后級(jí)的高位數(shù)據(jù)進(jìn)行校正；7個(gè)子模數(shù)轉(zhuǎn)換器共產(chǎn)生14位的數(shù)據(jù)輸出經(jīng)過同步電路(21)后得到14位同步數(shù)據(jù)，這14位的數(shù)據(jù)經(jīng)數(shù)字校正電路22進(jìn)行校正，得到最后8位量化數(shù)字輸出。
2.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于采樣保持電路由開關(guān)(26)～(34)，采樣電容(35)、(36)，保持電容(37)、(38)，運(yùn)算放大器(25)經(jīng)電路連接構(gòu)成，時(shí)鐘相位CK1有效時(shí)，內(nèi)部產(chǎn)生的輸入共模電壓通過開關(guān)(29)、(30)與運(yùn)放(25)的輸入端連接，設(shè)置輸入的共模電壓VCMI；內(nèi)部產(chǎn)生的輸出共模電壓VCMO通過開關(guān)(31)、(32)與電容(37)、(38)的極板相連，時(shí)鐘相位CK2有效時(shí)，運(yùn)放(25)輸出端連接到電容(37)、(38)的極板，此時(shí)輸出端的共模電壓為CK1有效時(shí)設(shè)置的輸出共模電壓VCMO。
3.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于采樣開關(guān)(26)、(27)采用柵壓自舉開關(guān)，該開關(guān)由倍壓電路(83)、自舉電路(84)和n溝道MOS晶體管(54)電路連接構(gòu)成，整個(gè)自舉開關(guān)受單個(gè)時(shí)鐘(55)控制。
全文摘要
本發(fā)明為一種可抑制輸入共模漂移的流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器。它由輸入采樣保持電路、6級(jí)余量增益流水線、7個(gè)子模數(shù)轉(zhuǎn)換器、6個(gè)子數(shù)模轉(zhuǎn)換器、流水線輸出同步電路和數(shù)字校正電路經(jīng)電路連接構(gòu)成。其中，采樣保持電路采用柵壓自舉的開關(guān)技術(shù)和獨(dú)立的內(nèi)部輸入輸出共模電壓結(jié)構(gòu)，放在整個(gè)流水線的最前端；7個(gè)子模數(shù)轉(zhuǎn)換器共產(chǎn)生14位的數(shù)據(jù)輸出經(jīng)過同步電路后，再經(jīng)數(shù)字校正電路，得到最后8位量化數(shù)字輸出。本模數(shù)轉(zhuǎn)換器能有效抑制輸入信號(hào)的直流飄移，從而降低了對(duì)輸入共模信號(hào)的嚴(yán)格要求，減少了系統(tǒng)的設(shè)計(jì)難度。
文檔編號(hào)H03M1/06GK1561000SQ20041001667
公開日2005年1月5日 申請(qǐng)日期2004年3月2日 優(yōu)先權(quán)日2004年3月2日
發(fā)明者任俊彥, 王照綱, 施宇鋒, 許俊, 李寧, 陳誠, 毛靜文, 李聯(lián), 鄭增鈺 申請(qǐng)人:復(fù)旦大學(xué)