專利名稱：半導(dǎo)體制造設(shè)備和半導(dǎo)體結(jié)構(gòu)的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，特別涉及一種半導(dǎo)體制造設(shè)備、半導(dǎo)體結(jié)構(gòu)的刻蝕
方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)向著特征尺寸45nm及其以下的尺寸發(fā)展，為提高生產(chǎn)效率、
降低成本，制造商必須不斷努力在有限尺寸的晶片上獲得盡可能高的芯片產(chǎn)量。 目前，工業(yè)上趨于使用較大尺寸的例如直徑300mm的晶片，以進(jìn)一步提高芯片產(chǎn)
量，然而，實(shí)際工藝過(guò)程中，芯片的損壞往往難以避免，例如設(shè)備的設(shè)計(jì)、顆粒污染、晶片夾
持工具等多種因素都可能導(dǎo)致芯片失效，影響成品率。 干法刻蝕形成半導(dǎo)體結(jié)構(gòu)過(guò)程中，用于刻蝕的等離子體也是損壞晶片的因素之 一。等離子體是含有正負(fù)帶電顆粒和自由原子團(tuán)的高度離子化氣體，當(dāng)與晶片上待刻蝕的 材料接觸時(shí)發(fā)生物理、化學(xué)反應(yīng)，消耗待刻蝕的材料并生成揮發(fā)性的物質(zhì)，然后通過(guò)抽氣裝 置排出。在刻蝕工藝中，通常采用光刻膠或硬掩膜作為掩膜層保護(hù)不希望被刻蝕的區(qū)域，防 止其被等離子體損傷，但是由于本領(lǐng)域內(nèi)公知的原因，例如光刻膠旋涂均勻性和等離子體 分布的邊緣效應(yīng)，晶片的邊緣部分的掩膜層不能夠充分保護(hù)其下層的材料，而使不希望被 刻蝕的區(qū)域在刻蝕過(guò)程中被等離子體損傷，導(dǎo)致芯片失效，使整個(gè)晶片上的成品率降低。
現(xiàn)有技術(shù)中對(duì)解決上述問(wèn)題提出了幾種方法，公告號(hào)為CN1508849的中國(guó)專利提 供了一種用于在干刻蝕期間防止晶片邊緣損壞的裝置，所述裝置包括環(huán)，其包括環(huán)繞在 晶片周圍并且接近晶片邊緣部分的磁鐵，該磁鐵產(chǎn)生用于使入射到該晶片的邊緣部分上的 帶電顆粒偏離的磁場(chǎng)，從而防止所述顆粒對(duì)晶片邊緣的損壞。上述裝置雖然可以在一定程 度上解決晶片邊緣部分的損傷，但是該裝置中的環(huán)在刻蝕過(guò)程中也會(huì)被等離子體損傷而消 耗，同時(shí)造成刻蝕腔室的污染，因此應(yīng)用范圍有限。 另一種方法是在刻蝕期間使用邊緣保護(hù)圈覆蓋于晶片的邊緣部分以起到保護(hù)作 用，邊緣保護(hù)圈采用石英等不易被等離子體侵蝕的材料制成，由于通常晶片邊緣被保護(hù)的 有效寬度約為lmm，因此所述邊緣保護(hù)圈的寬度相應(yīng)的也為lmm，這樣可以保護(hù)晶片的邊緣 部分不被等離子體損傷，這部分區(qū)域?qū)⒈粡U棄而不用于制造芯片，從而防止等離子體損傷 沿徑向往里蔓延。 然而問(wèn)題在于，實(shí)際生產(chǎn)中，例如刻蝕用于形成電容器的深溝槽，上述邊緣保護(hù)圈 之下的晶片邊緣部分雖然被保護(hù)，但邊緣保護(hù)圈沿徑向往里的晶片的區(qū)域仍然被等離子體 損傷，導(dǎo)致芯片失效，使整個(gè)晶片上的芯片產(chǎn)量減小、成品率降低。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體制造設(shè)備，能夠提高整個(gè)晶片上的芯片產(chǎn)
相應(yīng)的，本發(fā)明解決的另一問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)的刻蝕方法，能夠避免等
3離子體對(duì)晶片邊緣部分的損傷，提高晶片的成品率。 為解決上述問(wèn)題，本發(fā)明的技術(shù)方案提供了一種半導(dǎo)體制造設(shè)備，包括適于放置 晶片的等離子體腔室； 適于保護(hù)所述晶片的圓環(huán)形的邊緣保護(hù)圈，所述邊緣保護(hù)圈與所述晶片同心并將 所述晶片的邊緣部分遮蓋；其特征在于， 所述邊緣保護(hù)圈具有能夠遮蓋所述晶片的邊緣部分大于1mm的寬度。 可選的，當(dāng)所述邊緣保護(hù)圈的外徑與所述晶片的直徑相同時(shí)，所述邊緣保護(hù)圈的
寬度大于lmm。 可選的，所述晶片具有定位槽，所述邊緣保護(hù)圈對(duì)應(yīng)定位槽的位置還具有能將所 述定位槽遮蓋的突起。 可選的，所述突起為梯形，所述梯形的上底邊朝向晶片的中心。
所述梯形的面積大于所述定位槽的面積。
可選的，所述突起為圓弧形、三角形或矩形。
所述邊緣保護(hù)圈的材料為抗等離子體侵蝕的材料。
可選的，所述抗等離子體侵蝕的材料為石英。 相應(yīng)的，本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)的刻蝕方法，該方法利用所述 的半導(dǎo)體制造設(shè)備，包括 將晶片置于等離子體腔室中，所述晶片中具有半導(dǎo)體器件；
在所述晶片上形成圖案化的掩膜層； 將所述邊緣保護(hù)圈覆蓋于所述晶片上，邊緣保護(hù)圈的中心與晶片的中心重合；
以圖案化的掩膜層為阻擋層對(duì)晶片上未被所述邊緣保護(hù)圈遮蓋的部分進(jìn)行刻蝕， 從而形成半導(dǎo)體結(jié)構(gòu)。 可選的，所述掩膜層為硬掩膜層或光刻膠層。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn) 所述半導(dǎo)體制造設(shè)備的邊緣保護(hù)圈的寬度更大，能夠遮蓋的晶片的邊緣部分在 lmm以上，可以遮蓋更寬的晶片邊緣部分，保護(hù)鄰近邊緣保護(hù)圈的暴露在等離子體中的晶片 區(qū)域，防止光刻膠或硬掩膜的圖案被高能量的等離子體破壞，保證掩膜層之下的材料不被 侵蝕，從而在整個(gè)晶片上獲得更高的芯片產(chǎn)量。 具有突起的邊緣保護(hù)圈，不僅可以遮蓋更寬的晶片邊緣部分，保護(hù)鄰近邊緣保護(hù) 圈的暴露在等離子體中的晶片區(qū)域，而且也能保護(hù)晶片邊緣的定位槽周圍區(qū)域，防止在刻 蝕過(guò)程中被等離子體損傷，從而進(jìn)一步提高整個(gè)晶片的成品率。 所述半導(dǎo)體結(jié)構(gòu)的刻蝕方法，在刻蝕工藝中采用上述邊緣保護(hù)圈保護(hù)晶片的邊緣 部分，能夠避免等離子體對(duì)晶片邊緣部分的損傷，提高晶片的成品率。


通過(guò)附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中 相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示 出本發(fā)明的主旨。
圖1為實(shí)施例一中半導(dǎo)體制造設(shè)備的主視 圖2為實(shí)施例一中圖1的俯視圖； 圖3為實(shí)施例二中半導(dǎo)體制造設(shè)備的俯視圖； 圖4至圖7為實(shí)施例三中半導(dǎo)體結(jié)構(gòu)的刻蝕方法的示意圖； 圖8為傳統(tǒng)技術(shù)中經(jīng)過(guò)刻蝕工藝后晶片邊緣的顯微照片； 圖9為本發(fā)明實(shí)施例中經(jīng)過(guò)刻蝕工藝后晶片邊緣的顯微照片。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施方式
做詳細(xì)的說(shuō)明。 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以 采用其他不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的 情況下做類似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。 其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，表 示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。
在半導(dǎo)體制造過(guò)程中，一般利用等離子體對(duì)晶片進(jìn)行干法刻蝕，刻蝕時(shí)通過(guò)光刻 膠或硬掩膜組成掩膜層保護(hù)不需要被刻蝕的區(qū)域，以獲得所需的半導(dǎo)體結(jié)構(gòu)。但是由于晶 片負(fù)載不均勻、光刻膠旋涂均勻性和等離子體分布的邊緣效應(yīng)等原因，使得晶片的邊緣部 分的掩膜層不能夠充分保護(hù)其下層的材料，而使不希望被刻蝕的區(qū)域在刻蝕過(guò)程中被等離 子體損傷，導(dǎo)致芯片失效，使整個(gè)晶片上的成品率降低。 傳統(tǒng)的技術(shù)中采用邊緣保護(hù)圈來(lái)覆蓋晶片的邊緣部分，該邊緣部分不形成刻蝕圖 案，而后在切片封裝過(guò)程中廢棄。由于通常晶片邊緣被保護(hù)的有效寬度為約lmm，因此所述 邊緣保護(hù)圈的寬度相應(yīng)的也lmm，廢棄lmm寬度區(qū)域內(nèi)的晶片邊緣部分，而可以保護(hù)沿徑向 更寬區(qū)域內(nèi)不被等離子體損傷。 但是對(duì)于某些實(shí)際生產(chǎn)過(guò)程，例如刻蝕用于形成電容器的深溝槽，上述邊緣保護(hù) 圈之下的晶片邊緣部分雖然被保護(hù)，但邊緣保護(hù)圈沿徑向往里的晶片的區(qū)域仍然被等離子 體損傷，導(dǎo)致芯片失效，使整個(gè)晶片上的芯片產(chǎn)量減小、成品率降低。 發(fā)明人研究發(fā)現(xiàn)，上述問(wèn)題可能是由等離子體的能量過(guò)大造成的。例如在刻蝕深 溝槽的過(guò)程中，為刻蝕出較深的溝槽(例如5微米至7微米)，等離子體的激發(fā)功率可達(dá)到 2400瓦，遠(yuǎn)高于一般干法刻蝕的功率(幾百瓦至一千瓦)，這樣高能量的等離子體對(duì)晶片表 面的侵蝕作用更加強(qiáng)烈，而鄰近邊緣保護(hù)圈的暴露在等離子體中的晶片邊緣部分，其光刻 膠或硬掩膜的圖案被高能量的等離子體破壞，而不足以保護(hù)下層不希望刻蝕的材料，導(dǎo)致 該邊緣部分的芯片失效。 基于以上發(fā)現(xiàn)，本發(fā)明的實(shí)施例提供以下的半導(dǎo)體制造設(shè)備，包括 放置有晶片的等離子體腔室，所述晶片上面的圓環(huán)形的邊緣保護(hù)圈，所述邊緣保
護(hù)圈與所述晶片同心并將所述晶片的邊緣部分遮蓋； 所述邊緣保護(hù)圈具有能夠遮蓋所述晶片的邊緣部分大于lmm的寬度。 可選的，當(dāng)所述邊緣保護(hù)圈的外徑與所述晶片的直徑相同時(shí)，所述邊緣保護(hù)圈的
寬度大于lmm。
可選的，所述晶片具有定位槽，所述邊緣保護(hù)圈對(duì)應(yīng)定位槽的位置還具有能將所 述定位槽遮蓋的突起。 可選的，所述突起為梯形，所述梯形的上底邊朝向晶片的中心。
所述梯形的面積大于所述定位槽的面積。
可選的，所述突起為圓弧形、三角形或矩形。
所述邊緣保護(hù)圈的材料為抗等離子體侵蝕的材料。
可選的，所述抗等離子體侵蝕的材料為石英。 相應(yīng)的，本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)的刻蝕方法，包括 將晶片置于等離子體腔室中，所述晶片中具有半導(dǎo)體器件； 在所述晶片上形成圖案化的掩膜層； 提供如權(quán)利要求1至7任一項(xiàng)所述的邊緣保護(hù)圈； 將所述邊緣保護(hù)圈置于所述晶片上，邊緣保護(hù)圈的中心與晶片的中心重合，所述 邊緣保護(hù)圈將晶片的邊緣部分遮蓋的寬度大于1mm ; 以圖案化的掩膜層為阻擋層對(duì)晶片上未被所述邊緣保護(hù)圈遮蓋的部分進(jìn)行刻蝕， 從而形成半導(dǎo)體結(jié)構(gòu)。 可選的，所述掩膜層為硬掩膜層或光刻膠層。
實(shí)施例一 本實(shí)施例結(jié)合圖1至圖2詳細(xì)說(shuō)明所述半導(dǎo)體制造設(shè)備。 圖1為半導(dǎo)體制造設(shè)備的主視圖，圖2為圖1的俯視圖。該半導(dǎo)體制造設(shè)備包括 放置有晶片1的等離子體腔室2，所述晶片l上面的邊緣保護(hù)圈3 ;邊緣保護(hù)圈3為圓環(huán)形， 所述邊緣保護(hù)圈3與所述晶片1同心并將所述晶片1的邊緣部分ll(見(jiàn)圖1)遮蓋。這里 的"同心"不僅限于圓形，當(dāng)晶片為其他的中心對(duì)稱的形狀例如正方形、正三角形時(shí)，所述邊 緣保護(hù)圈也為相應(yīng)的形狀，并且晶片與邊緣保護(hù)圈的中心重合。 所述邊緣部分11是指，所述晶片1的最外邊沿徑向往里一定寬度范圍內(nèi)的圓環(huán)形 區(qū)域。 一般說(shuō)來(lái)，該邊緣部分需要保護(hù)區(qū)域?qū)挾燃s為lmm。 所述邊緣保護(hù)圈3的外徑不小于所述晶片1的直徑，該邊緣保護(hù)圈3具有能夠遮 蓋所述晶片1的邊緣部分大于lmm的寬度。 當(dāng)邊緣保護(hù)圈3的外徑與所述晶片1的直徑相同時(shí)，所述邊緣保護(hù)圈3的寬度大 于lmm。而當(dāng)邊緣保護(hù)圈3的外徑大于所述晶片1的直徑，則其寬度還應(yīng)該更大，以保證其 遮蓋晶片1的邊緣部分大于lmm。 圖8為傳統(tǒng)技術(shù)中經(jīng)過(guò)刻蝕工藝后晶片邊緣的顯微照片，圖9為本實(shí)施例中經(jīng)過(guò) 刻蝕工藝后晶片邊緣的顯微照片。如圖8所示，傳統(tǒng)技術(shù)加工的晶片邊緣中箭頭A所示的 芯片均有不同程度的破壞，而如圖9所示，采用本實(shí)施例所述的半導(dǎo)體設(shè)備進(jìn)行加工的晶 片邊緣，箭頭C所示的芯片均完好無(wú)損。 可見(jiàn)，相對(duì)于傳統(tǒng)技術(shù)中的邊緣保護(hù)圈，本實(shí)施例半導(dǎo)體制造設(shè)備的邊緣保護(hù)圈 的寬度更大，能夠遮蓋的晶片的邊緣部分在lmm以上，可以遮蓋更寬的晶片邊緣部分，保護(hù) 鄰近邊緣保護(hù)圈的暴露在等離子體中的晶片區(qū)域，防止光刻膠或硬掩膜的圖案被高能量的 等離子體破壞，保證掩膜層之下的材料不被刻蝕，從而在整個(gè)晶片上獲得更高的芯片產(chǎn)量。
所述邊緣保護(hù)圈3的材料為抗等離子體侵蝕的材料，例如為石英，石英不僅能夠不被等離子體侵蝕，可以避免對(duì)等離子體腔室的污染，而且成本較低，制作簡(jiǎn)便。 但是，本領(lǐng)域技術(shù)人員應(yīng)該能夠推知，所述邊緣保護(hù)圈的寬度越寬，其遮蓋的晶片
邊緣部分也就越多，整個(gè)晶片上可以利用制造芯片的區(qū)域損失也就越多，這不利于產(chǎn)能的
提高。因此可以通過(guò)有限次的試驗(yàn)，獲得合適的寬度，用盡可能小的邊緣保護(hù)圈的寬度實(shí)現(xiàn)
對(duì)晶片的邊緣部分的有效保護(hù)。 除此以外，所述半導(dǎo)體制造設(shè)備中的邊緣保護(hù)圈還可以包括一突起，此突起位于 所述邊緣保護(hù)圈的內(nèi)圓上，用來(lái)遮蓋晶片定位槽，以保護(hù)定位槽周圍的晶片邊緣部分不被 等離子體破壞。具體在以下實(shí)施例中說(shuō)明。
實(shí)施例二 本實(shí)施例結(jié)合圖3詳細(xì)介紹所述的半導(dǎo)體制造設(shè)備。 如圖3所示的半導(dǎo)體制造設(shè)備的俯視圖，該半導(dǎo)體制造設(shè)備包括放置有晶片10 的等離子體腔室20，所述晶片10上面的邊緣保護(hù)圈30 ;邊緣保護(hù)圈30為圓環(huán)形，所述邊緣 保護(hù)圈30與所述晶片10同心并將所述晶片10的邊緣部分遮蓋。
所述邊緣部分的含義與實(shí)施例一相同，在此不再贅述。 所述晶片10的邊緣部分上具有定位槽111 (見(jiàn)圖3中的虛線所示)，該定位槽111
用來(lái)標(biāo)明晶片10的導(dǎo)電類型和晶體結(jié)構(gòu)的晶向。定位槽111是由晶片10的外邊沿朝向圓
心的一個(gè)凹口，它的存在使晶片邊緣部分的負(fù)載以及等離子體的分布發(fā)生改變，在傳統(tǒng)技
術(shù)中，等離子體對(duì)定位槽周圍損傷相對(duì)于晶片的其他邊緣部分更加明顯。 本實(shí)施例中邊緣保護(hù)圈30上對(duì)應(yīng)定位槽111的位置還具有能將所述定位槽111
遮蓋的突起。該突起由邊緣保護(hù)圈30的內(nèi)圓32向圓心方向延伸。 如圖3所示，所述突起31為梯形，所述梯形的上底邊311朝向晶片10的中心，下 底邊(圖中未標(biāo)號(hào))與邊緣保護(hù)圈30的內(nèi)圓32連成一體。所述梯形的面積大于所述定位 槽111的面積，因此可以將定位槽111完全遮蓋。 所述突起也可以為圓弧形、三角形、矩形或其他形狀，無(wú)論突起的形狀如何變化， 其大小至少應(yīng)該為能夠?qū)⑺龆ㄎ徊壅谏w。 與實(shí)施例一類似，所述邊緣保護(hù)圈30的外徑不小于所述晶片10的直徑，該邊緣保 護(hù)圈30具有能夠遮蓋所述晶片10的邊緣部分大于lmm的寬度。當(dāng)邊緣保護(hù)圈30的外徑 與所述晶片10的直徑相同時(shí)，所述邊緣保護(hù)圈30的寬度大于lmm。而當(dāng)邊緣保護(hù)圈30的 外徑大于所述晶片10的直徑時(shí)，則其寬度還應(yīng)該更大，以保證其遮蓋晶片10的邊緣部分大 于lmm。 如圖8所示，傳統(tǒng)技術(shù)加工的晶片邊緣中箭頭B所示的鄰近定位槽的芯片，被等離 子體的破壞較嚴(yán)重，而如圖9所示，采用本實(shí)施例所述的半導(dǎo)體設(shè)備進(jìn)行加工的晶片邊緣， 箭頭D所示的鄰近定位槽的芯片均完好無(wú)損。 上述邊緣保護(hù)圈相對(duì)于傳統(tǒng)技術(shù)，不僅可以遮蓋更寬的晶片邊緣部分，保護(hù)鄰近
邊緣保護(hù)圈的暴露在等離子體中的晶片區(qū)域，而且也能保護(hù)晶片邊緣的定位槽周圍區(qū)域，
防止在刻蝕過(guò)程中被等離子體損傷，從而進(jìn)一步提高整個(gè)晶片的成品率。 同樣，本實(shí)施例中所述半導(dǎo)體制造設(shè)備的邊緣保護(hù)圈為抗等離子體侵蝕的材料，
優(yōu)選的，所述抗等離子體侵蝕的材料為石英。 下面以深溝槽的刻蝕方法為例，詳細(xì)介紹本發(fā)明所述半導(dǎo)體結(jié)構(gòu)的刻蝕方法的具體實(shí)施方式
。
實(shí)施例三 本實(shí)施例所述半導(dǎo)體結(jié)構(gòu)的刻蝕方法為形成用于制作電容器的半導(dǎo)體結(jié)構(gòu)，所述 方法包括 步驟A，將晶片置于等離子體腔室中，所述晶片中具有半導(dǎo)體器件。所述晶片例如
為硅晶片o 接著在所述晶片上形成硬掩膜層。如圖4所示，硬掩膜層410形成于晶片400上， 該硬掩膜層410用來(lái)作為刻蝕深溝槽時(shí)的保護(hù)層，保護(hù)其下面不需要被刻蝕的區(qū)域。
由于用于制作電容器的深溝槽的深度可達(dá)7微米，因此該硬掩膜層可以為至少兩 層組成的疊層，例如，如圖4所示的硬掩膜層410包括第一層硬掩膜411和第一層硬掩膜 411之上的第二層硬掩膜412。其中，所述第一層硬掩膜411的材料包括但不限于硼硅玻璃 (Borosilicate glass, BSG)，其厚度為1500埃至1800埃；所述第二層硬掩膜412的材料包 括但不限于多晶硅，其厚度為2000埃至2400埃。 所述硬掩膜層410可以采用現(xiàn)有的或未來(lái)可能開(kāi)發(fā)的化學(xué)氣相沉積法制造，例如 等離子輔助化學(xué)氣相沉積法或高密度等離子輔助化學(xué)氣相沉積法。 然后在硬掩膜層410上形成底部抗反射層(圖中未示出)，所述底部抗反射層用以 控制反射和駐波，避免曝光時(shí)光線在底層膜反射，而損害臨近的未曝光光刻膠，對(duì)線寬控制 造成不好的影響。 在底部抗反射層上形成光刻膠層420。采用旋轉(zhuǎn)涂膠法得到一層均勻覆蓋底部抗 反射層的光刻膠層420，而后在9(TC至IO(TC進(jìn)行30s軟烘，以去除光刻膠中的溶劑，提高光 刻膠層的粘附性。 步驟B，參照?qǐng)D5所示，曝光、顯影從而形成圖案化的光刻膠層425。 步驟C，提供實(shí)施例一和實(shí)施例二中任一邊緣保護(hù)圈，該邊緣保護(hù)圈在實(shí)施例一和
實(shí)施例二中已經(jīng)介紹，在此不再贅述。 將所述邊緣保護(hù)圈置于所述晶片上，邊緣保護(hù)圈的中心與晶片的中心重合，所述 邊緣保護(hù)圈將晶片的邊緣部分遮蓋的寬度大于lmm。具有突起的邊緣保護(hù)圈也可以將晶片 的定位槽遮蓋。 如圖6所示，以圖案化的光刻膠層425為阻擋層對(duì)其下面的硬掩膜層410 (見(jiàn)圖5) 進(jìn)行刻蝕，從而形成圖案化的硬掩膜層415。上述刻蝕僅對(duì)對(duì)晶片上未被所述邊緣保護(hù)圈遮 蓋的部分進(jìn)行刻蝕，邊緣保護(hù)圈避免等離子體對(duì)晶片邊緣部分的損傷，提高晶片的成品率。
然后，如圖7所示，以圖案化的硬掩膜層415為阻擋層，在晶片400中形成深溝槽 435。 以上實(shí)施例中在以圖案化的光刻膠層為阻擋層刻蝕晶片時(shí)采用邊緣保護(hù)圈，除此
以外，還可以在以圖案化的硬掩膜層為阻擋層刻蝕晶片時(shí)采用邊緣保護(hù)圈。 需要說(shuō)明的是，以上實(shí)施例中所述半導(dǎo)體制造設(shè)備僅給出了等離子體刻蝕設(shè)備，
事實(shí)上，可以為等離子體化學(xué)氣相淀積設(shè)備，其中所述邊緣保護(hù)圈同樣適用于這種設(shè)備，也
在本發(fā)明的保護(hù)范圍之內(nèi)。 以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
一種半導(dǎo)體制造設(shè)備，包括適于放置晶片的等離子體腔室；適于保護(hù)所述晶片的圓環(huán)形的邊緣保護(hù)圈，所述邊緣保護(hù)圈與所述晶片同心并將所述晶片的邊緣部分遮蓋；其特征在于，所述邊緣保護(hù)圈具有能夠遮蓋所述晶片的邊緣部分大于1mm的寬度。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體制造設(shè)備，其特征在于，所述邊緣保護(hù)圈的外徑與所 述晶片的直徑相同，所述邊緣保護(hù)圈的寬度大于lmm。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體制造設(shè)備，其特征在于，所述晶片具有定位槽，所述邊 緣保護(hù)圈對(duì)應(yīng)定位槽的位置還具有能將所述定位槽遮蓋的突起。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體制造設(shè)備，其特征在于，所述突起為梯形，所述梯形的 上底邊朝向晶片的中心。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體制造設(shè)備，其特征在于，所述梯形的面積大于所述定 位槽的面積。
6. 根據(jù)權(quán)利要求3所述的半導(dǎo)體制造設(shè)備，其特征在于，所述突起為圓弧形、三角形或 矩形。
7. 根據(jù)權(quán)利要求1至6任一項(xiàng)所述的半導(dǎo)體制造設(shè)備，其特征在于，所述邊緣保護(hù)圈的 材料為抗等離子體侵蝕的材料。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體制造設(shè)備，其特征在于，所述抗等離子體侵蝕的材料 為石英。
9. 一種半導(dǎo)體結(jié)構(gòu)的刻蝕方法，該方法利用如權(quán)利要求1至8任一項(xiàng)所述的半導(dǎo)體制 造設(shè)備，其特征在于，包括將晶片置于等離子體腔室中，所述晶片中具有半導(dǎo)體器件；在所述晶片上形成圖案化的掩膜層；將所述邊緣保護(hù)圈覆蓋于所述晶片上，邊緣保護(hù)圈的中心與晶片的中心重合； 以圖案化的掩膜層為阻擋層對(duì)晶片上未被所述邊緣保護(hù)圈遮蓋的部分進(jìn)行刻蝕，從而 形成半導(dǎo)體結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求9所述半導(dǎo)體結(jié)構(gòu)的刻蝕方法，其特征在于，所述掩膜層為硬掩膜層 或光刻膠層。
全文摘要
本發(fā)明提供了一種半導(dǎo)體制造設(shè)備和半導(dǎo)體結(jié)構(gòu)的刻蝕方法，其中，所述半導(dǎo)體制造設(shè)備包括適于放置晶片的等離子體腔室；適于保護(hù)所述晶片的圓環(huán)形的邊緣保護(hù)圈，所述邊緣保護(hù)圈與所述晶片同心并將所述晶片的邊緣部分遮蓋；其特征在于，所述邊緣保護(hù)圈具有能夠遮蓋所述晶片的邊緣部分大于1mm的寬度。上述半導(dǎo)體制造設(shè)備中的邊緣保護(hù)圈保護(hù)晶片的邊緣部分，能夠避免等離子體對(duì)晶片邊緣部分的損傷，提高晶片的成品率。
文檔編號(hào)H01J37/32GK101740335SQ20081022638
公開(kāi)日2010年6月16日 申請(qǐng)日期2008年11月14日 優(yōu)先權(quán)日2008年11月14日
發(fā)明者張京晶, 李志強(qiáng), 李良堅(jiān), 王軍 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司