專利名稱：場發(fā)射型電子源陣列及其制造方法與用途的制作方法
技術領域：
本發(fā)明涉及使用半導體材料利用強電場發(fā)射發(fā)射電子射線的場發(fā)射型電子源及其制造方法與用途，與美國專利申請?zhí)柕?9/140，647號(場發(fā)射型電子源及其制造方法與用途)的改良有關，其內容構成本發(fā)明的內容的一部分。
背景技術：
發(fā)明人提出了在導電性基板上形成熱氧化的多孔多晶硅層，在該熱氧化的多孔多。晶硅層上形成金屬薄膜構成的表面電極的平面型的場發(fā)射型電子源(日本專利特愿平10-65592號)。該場發(fā)射型電子源是相對于導電性基板以表面電極為正極，在表面電極與導電性基板之間施加直流電壓，同時以表面電極作為陰極在與表面電極相對配置的集電極之間施加直流電壓，以此使電子從表面電極的表面發(fā)射出的裝置。
這種利用場發(fā)射型電子源的顯示裝置如圖22所示具備與場發(fā)射型電子源10’的表面電極7相對配置的玻璃基板33，玻璃基板33的與場發(fā)射型電子源10’相對的面上形成帶狀的集電極31，利用從表面電極發(fā)射出的電子射線的作用發(fā)出可見光的熒光體層32覆蓋中集電極31形成。在這里，場發(fā)射型電子源10’是在作為導電性基板的n型硅基板1’上形成熱氧化的多孔多晶硅層6，在該多孔多晶硅層6上形成帶狀的表面電極7。還在n型硅基板1’的背面形成歐姆(ohmic)電極2。
在上述顯示裝置中，為了使面狀的場發(fā)射型電子源10’的預定區(qū)域發(fā)射出電子，有必要在想要使其發(fā)射電子的區(qū)域有選擇地施加電壓。
為此，在這種顯示裝置中，如上所述在形成帶狀的表面電極7的同時，形成與表面電極7垂直的帶狀的集電極31，適當選擇集電極31和表面電極7施加電壓(強電場)，以此只使施加了電壓的表面電極7發(fā)射出電子。然后，發(fā)射出的電子中只有與被施加電壓的集電極31相對的該發(fā)射電子的表面電極7的區(qū)域發(fā)射出的電子受到加速，使覆蓋該集電極31的熒光體發(fā)光。簡要地說，具有圖22所示結構的顯示裝置中，利用在特定的表面電極7與特定的集電極31之間施加電壓的方法可以使熒光體層32中與被施加所述電壓的兩個電極7、31的交叉區(qū)域對應的部分發(fā)光。而利用適當切換施加電壓的表面電極7及集電極31的方法，可以將圖像和文字等加以顯示。但是在上述顯示裝置中，為了利用場發(fā)射型電子源10’發(fā)射出的電子使熒光體層32的熒光體發(fā)光，必須對集電極31施加高電壓使電子得到加速，使用場發(fā)射型電子源的顯示裝置通常在集電極31上施加數百乃至數千伏特的高電壓。
發(fā)明內容
但是，在利用圖22所示的場發(fā)射型電子源10’的顯示裝置中，必須對施加于集電極31的數百乃至數千伏特的高電壓進行開關，對高電壓進行開關時會有浪涌電壓發(fā)生，因此需要高耐壓的開關元件，成本也就高了。又，例如流入集電極31的集電極電流為1毫安，施加的集電極電壓為1kV時，對于1個集電極31需要1W的開關元件，所需要的開關元件的數目等于集電極31的個數，僅僅開關元件就會形成巨大的裝置，顯然這是很不合適的。
本發(fā)明鑒于上述問題而作，其第1目的是提供不對施加高電壓的集電極進行開關，而能夠有選擇地使表面電極的所希望的區(qū)域發(fā)射出電子的場發(fā)射型電子源及其制造方法。
為了達到上述第1目的，本發(fā)明提供給的場發(fā)射型電子源陣列具備至少在一主表面具有導電體層構成的下部電極的導電性基板，在該導電性基板的導電體層上形成的強電場漂移(drift)層，以及形成于強電場漂移層上的導電性薄膜構成的表面電極，將該導電性薄膜作為正極相對于上述導電性基板的導電體層施加電壓，以此使從上述導電性基板注入上述強電場漂移層的電子漂移、通過上述導電性薄膜發(fā)射，這種場發(fā)射型電子源陣列的特征在于，所述導電性基板上的導電體層以規(guī)定的間隔形成并排延伸的多條帶，另一方面，所述導電性薄膜隔著所述強電場漂移層與所述帶狀的導電體層相對并交叉地以規(guī)定的間隔并排延伸，形成多條帶，所述強電場漂移層是氧化或氮化的多孔多晶半導體，至少在所述帶狀的導電體層與導電性薄膜帶的相對并交叉的各位置上所述導電體層與所述導電性薄膜夾著所述強電場漂移層，構成在所述導電性基板上以規(guī)定的間隔排列的多個電子源。
利用適當選擇施加電壓的下部電極與表面電極的方法，只使施加電壓的表面電極中與施加電壓的下部電極交叉的區(qū)域發(fā)射出電子，因此能夠使表面電極的所希望的區(qū)域發(fā)射出電子，而且在把集電極與表面電極相對配置構成顯示裝置的情況下不需要對施加于集電極的數百乃至數千伏特的高電壓進行開關用的電路。因此具有使能夠從表面電極的所希望的區(qū)域有選擇地使電子發(fā)射出的場發(fā)射型電子源陣列低成本化和小型化的優(yōu)點。
在這里，所謂導電性基板是在其主表面具有作為場發(fā)射型電子源的負極起作用的導電體層的基板，是指在真空中具有支持在其上層積的多晶半導體層的強度的基板，通常，在p型半導體的情況下意味著形成一方的主表面的p型半導體層的規(guī)定區(qū)域上形成摻雜n型雜質的導電體層的基板，在絕緣性基板的情況下意味著在其上形成金屬層的基板，形成導電體層的金屬層或摻雜n型雜質的導電體層在基板上以規(guī)定的間隔成帶狀并列形成。當然也可以把具有雜質擴散層構成的導電體層的半導體層設置于絕緣性基板上。
在半導體層上形成導電體層的情況下，最好是在導電體層之間形成與導電體層不同極性的雜質層以防止漏電流流過，通常在以p型半導體作為基板的情況下，導電體層使用n型雜質層，將其分離開的一層采用p型雜質層。為了做成大型基板，采用玻璃等絕緣性基板，導電體層可以利用蒸鍍等方法形成金屬膜。還有，所述帶狀的導電體層，寬度為數十微米到數千微米，以數百微米的間隔并列排列。在金屬的情況下，其厚度為數百A到數微米，擴散層為數微米。
另一方面，所述多晶半導體層可以舉出如Ⅳ族元素Si、Ge、C等的多晶體、Ⅳ-Ⅳ族化合物SiC、Ⅲ-Ⅴ族化合物GaAs、GaN、InP等、Ⅱ-Ⅵ族化合物ZnSe等各種多晶半導體，而多晶硅可以利用陽極氧化方法多孔化，其后容易利用氧化處理或氮化處理的方法在結晶體表面形成絕緣膜，形成強電場漂移層，是很理想的材料。強電場漂移層的詳細情況在上述美國專利申請09/140，647號以及日本專利特愿平10-272342號、特愿平11-115707號上有記載。
強電場漂移層之間，為了防止漂移層間的漏電流，在使用具有p型半導體層的基板的情況下摻雜p型雜質，最好是在其上部設置絕緣層以阻斷電流的泄漏。又可以利用蝕刻從強電場漂移層去除部分半導體，在其槽的內表面形成絕緣層，或在該蝕刻空間充填絕緣層。
還有，強電場漂移層是在導電型基板上形成多晶半導體層，再利用陽極氧化處理方法將多晶半導體層中導電體層上的部位的上部或全部多孔化，利用對該多孔化的部位進行氧化或氮化的方法形成的。將形成強電場漂移層的部分掩蔽著而將其他部分蝕刻去除，隨后進行陽極氧化，就容易實現多孔化。多晶半導體為多晶硅時在導電型基板上的形成條件、陽極氧化以及氧化或氮化的條件在美國專利申請第09/140，647號中有詳細敘述。
如上所述，形成強電場漂移層的多晶半導體層中，蝕刻去除相鄰的強電場漂移層之間的部位，使半導體基板的主表面露出，至少在露出的半導體基板的主表面上形成絕緣膜，則能夠提高相鄰的強電場漂移層之間的絕緣性能。在使用硅基板作為半導體基板的情況下，最好是導電體層采用n型擴散層，絕緣層使用二氧化硅層。在理想的實施形態(tài)中，p型硅基板的主表面上形成氮化硅膜并且做成帶狀，p型硅基板的主表面上沒有被氮化硅膜覆蓋的部分利用有選擇地氧化的方法形成二氧化硅層，在去除氮化硅膜后，在p型硅基板內的主表面?zhèn)仍谙噜彽亩趸鑼又g形成n型區(qū)域，在n型區(qū)域上形成多晶半導體層，利用進行陽極氧化處理的方法使多晶半導體層多孔化，利用使該多孔化的多晶半導體層氧化的方法形成強電場漂移層，在強電場漂移層上形成與n型區(qū)域交叉的金屬薄膜構成的表面電極。
但是，在所述場發(fā)射型電子源陣列中，如果導電型基板上的導電體層(例如n型區(qū)域)及強電場漂移層分別形成帶狀，則導電體層之間或強電場漂移層之間有可能存在漏電流，在這樣的有漏電流流過的情況下，可能從未施加電壓的導電體層上方的表面電極發(fā)射出電子，因此，在顯示裝置中成了道間串擾(cross talk)的原因，有可能阻礙所述表面電極的所希望的區(qū)域有選擇地發(fā)射電子。
因此，本發(fā)明的第2目的在于提供能夠謀求所述低成本化以及小型化的場發(fā)射型電子源陣列，而且能夠提供可以防止漏電流，能夠從表面電極的所希望的區(qū)域有選擇地發(fā)射電子的場發(fā)射型電子源。
為了達到本發(fā)明的第2目的，首先，在所述場發(fā)射型電子源陣列中，導電性基板由半導體基板構成的情況下，在形成于其主表面?zhèn)鹊膶щ婓w層(雜質擴散層)之間設置高雜質濃度的擴散層。在擴散層之間設置高雜質濃度擴散層，防止漏電流在擴散層之間流動。
第2，在強電場漂移層之間的多晶半導體層摻雜p型雜質形成p型區(qū)域，防止強電場漂移層之間流過漏電流。在這種情況下，可以在表面電極與摻雜p型雜質的多晶半導體層的界面上插入設置絕緣層，防止從導電型基板經過多晶半導體層流到表面電極的漏電流發(fā)生。
第3，又可以取代將在強電場漂移層之間形成的多晶半導體層形成于p型區(qū)域的方法，在表面電極的部位的一部分和/或導電體層之間的部位的一部分，利用蝕刻方法去除強電場漂移層或強電場漂移層之間的多晶半導體層，以此設置在厚度方向上貫通的分離槽。在分離槽的內壁或內部形成絕緣層或充填絕緣層以提高絕緣性能，以此可以抑制在強電場漂移層之間流動的漏電流。有能夠防止從導電型基板到表面電極，或在表面電極之間的漏電流。
第4，如果在半導體基板的背面設置與該半導體基板連接的背面電極，則利用該背面電極控制半導體基板的電位，能夠防止導電體層之間的漏電流。
第5，在導電型基板與多晶半導體層之間設置絕緣層，則能夠防止從半導體基板及半導體層通過多晶半導體層流向表面電極或鄰近的強電場漂移層的漏電流發(fā)生。
還有，在導電體基板內的主表面?zhèn)刃纬勺鳛殡s質擴散層的導電體層的情況下，在雜質擴散區(qū)域的寬度方向兩側設置高濃度雜質層即可。雜質擴散層最好是作為n型區(qū)域設置于p型半導體基板上，因此與其相鄰設置比n型區(qū)域雜質濃度高的n+層。借助于此，即使是使n型區(qū)域形成低雜質濃度，也可以利用n型區(qū)域和n+1型區(qū)域相鄰的情況減小n型部分的電阻值。還有，如果在所述n+層內設置雜質濃度更高的n++層，則能夠防止強電場的集中，能夠謀求提高絕緣、耐壓性能。
又，如果將表面電極橫跨強電場漂移層配置，則會發(fā)生從強電場漂移層通過表面電極放出的電子的直進性受到損害的情況。
因此，本發(fā)明的第3個目的是提供一種場發(fā)射電子源，這種電子源能夠提高保持電子的直進性，從所希望的表面電極區(qū)域有選擇地發(fā)射電子的性能。
在本發(fā)明中，為了防止鄰近的強電場漂移層之間的道間串擾，或去除強電場漂移層之間的多晶半導體層，或高濃度地摻雜p型雜質以提高強電場漂移層之間的絕緣程度。這些方法也有改善電子的直進性的效果，但是，為了進一步確保電子的直進性，第1，跨越強電場漂移層間的上述表面電極，多晶半導體層上的部位的寬度做得比強電場漂移層上的部位的寬度小，與表面電極的寬度在整個長度方向上為一定值的情況相比，使發(fā)出的電子的直進性有了提高。第2，所述表面電極在厚度方向上形成的與強電場漂移層不重疊的部位的厚度比與強電場漂移層重疊的部位的厚度大也能夠防止電子的穿透，提高電子的直進性。第3，如果在上述表面電極與多晶半導體層之間設置絕緣膜，則能夠確保發(fā)出的電子的直進性，減少道間串擾，如果上述表面電極再在與電子漂移層不重疊的部位上設置絕緣膜，則能夠進一步確保電子的直進性。
還有，上述絕緣層與位于強電場漂移層間的多晶半導體層的部分形成一階梯。由于表面電極必須使漂移經過強電場漂移層的電子通過，表面電極用金屬薄膜形成。因此，在有階梯的地方形成的金屬薄膜容易斷裂。因此，在絕緣層的寬度方向上的兩端，越是接近端部厚度越是使厚度慢慢變薄，減小多晶半導體層表面與強電場漂移層表面的梯級差，這樣是有利于防止由于設置絕緣層而引起的表面電極的斷裂的。上述半導體基板如果使用硅板，則上述絕緣層可以利用LOCOS法形成，上述絕緣層可以利用MOS器件等的制造工藝中使用的LOCOS法較簡單地形成，而且能夠穩(wěn)定地形成絕緣層的形狀。又，導電型薄膜構成的表面電極把形成于強電場漂移層以外的區(qū)域的表面電極的厚度加厚，以此可以進一步防止表面電極的斷裂或進一步抑制電阻的增大。而且由于表面電極膜厚度小，電阻大，流過的電流引起焦耳熱，成為發(fā)熱的原因，而且流經強電場漂移層內部的電流引起的焦耳熱也導致發(fā)熱。因此，最好是與表面電極分開另外設置用于電學連接與熱學連接結合的配線用電極。該配線用電極做得比表面電極厚，以此減小表面電極的電阻，可以使工作特性穩(wěn)定。該配線用電極可以與表面電極使用互不相同的材料，而且選擇功能上最佳的材料。還有，在配線用的電極的下部設置絕緣層，防止電子飛入直接配線層形成的無效電流。
制造上述結構的場發(fā)射型電子源的最佳實施形態(tài)如下所述。下面依據使用半導體基板的畫面進行說明，而在使用絕緣性基板的情況下，除了基板使用絕緣性基板，導電體層做成金屬膜以外，可以利用同樣的方法形成電子源。
本發(fā)明的電子源陣列的制造方法，具備(A)準備導電型基板，在該基板的一主表面形成以規(guī)定的間隔并排排列的多條帶狀的導電體層作為下部電極的工序、(B)在形成所述導電體層的基板主表面形成覆蓋導電體層的多晶半導體層的工序、(C)以所述導電體層作為一電極有選擇地使所述多晶半導體層的一部分陽極氧化后多孔化的工序、(D)使所述多孔化的多晶半導體層氧化或氮化的工序，以及(E)在一部分多孔化并氧化或氮化的多晶半導體層上與所述導電體層相對并交叉地以規(guī)定的間隔形成并排排列的多條帶狀導電性薄膜的工序。
有時將上述(B)的多晶半導體層的一部分有選擇地陽極氧化形成多孔質的工序包含在多晶半導體層上形成陽極氧化用的規(guī)定區(qū)域開口的掩模材料層的形成工序。
又，上述(A)的形成多條帶狀的導電體層的工序，在基板是半導體的情況下最好是(a-1)對除了主表面具備p型半導體層的基板或p型半導體基板的摻雜用的規(guī)定區(qū)域外的區(qū)域進行蝕刻的工序，以及(a-2)在所述規(guī)定區(qū)域摻雜n型雜質，形成n型雜質擴散層的工序組成。
上述(A)的形成多條帶狀的導電體層的工序，有時還包含(a-3)在形成所述n型雜質擴散層的p型導電型基板上形成絕緣層，將所述n型雜質擴散層的規(guī)定區(qū)域的絕緣層開口的工序。
所述(B)的有選擇地將多晶半導體層的一部分陽極氧化，形成多孔質的工序最好是把半導體基板的背面上設置的電極作為一電極進行陽極氧化的工序。
本發(fā)明的方法有時包含(F)在相鄰的多孔多晶半導體層之間引入與形成所述導電體層的擴散層導電型相反的雜質，形成與導電體層導電型相反的多晶半導體層的工序，以及(G)在與所述導電體層導電型相反的多晶半導體層上面形成絕緣膜的工序。
利用蝕刻去除相鄰的導電體層間及未形成導電性薄膜的半導體層的一部分或全部的工序有在陽極氧化工序之后進行的情況以及在上述陽極氧化工序之前進行的情況。
又，在所述陽極氧化工序之前，包含在多晶半導體層上與所述導電體層相對并交叉地形成以規(guī)定的間隔并排排列的多條帶狀的絕緣層的工序，利用所述陽極氧化工序沿著所述導電體層上面以規(guī)定的間隔實施多孔化。還有，上述工序中的條件也可以依據美國專利申請?zhí)柕?9/140，647號的內容進行。
具體的實施形態(tài)提出如下。
第1種制造方法如
圖1A～圖1G所示。
準備p型導電性半導體基板1(圖1A)，形成規(guī)定的掩模9，在該開口部8摻雜n型雜質，以規(guī)定的間隔把作為下部電極起作用的導電體層8做成條狀(圖1B)。
接著，把多晶半導體層3迭層(圖1C)。在這里，多孔質化的部分以外用第1掩模16-1覆蓋(圖1D)，在基板1的背面形成電極層2之后，以該電極層2作為陽極，浸入電解液中以恒定電流進行電解，對規(guī)定的區(qū)域進行陽極氧化，就如6所示形成多孔質(圖1E)。還把該多孔質化的區(qū)域的結晶氧化或氮化作為強電場漂移層6。還有，附圖中整個強電場漂移層6表示為氧化或氮化的多孔質多晶半導體，但是有時也采用因電解條件上方部分氧化或氮化的多孔質多晶半導體。
在包含該強電場漂移層6的多晶半導體層3上面形成作為表面電極起作用的金屬薄膜7(圖1F)在該金屬薄膜7的強電場漂移層6以外的部分還形成第2掩模的絕緣膜16-2，確保放出的電子的直進性(圖1G)。
第2種制造方法是從第1種方法的圖1B分支出來連接于圖2A到圖4D、圖4E的工序所示的方法。
摻雜n型雜質在半導體基板1上形成導電體層8之后，暫時去除掩模9(圖2A)，接著將多晶半導體層3迭層(圖2B)。在這里，多孔質化以外的部分以第1掩模16-1覆蓋(圖2C)，在基板1的背面形成電極層2之后，以該電極層2為陽極，浸入電解液中以恒定電流進行電解，對規(guī)定的區(qū)域進行陽極氧化，就如6所示形成多孔質(圖2D)。還把該多孔質化的區(qū)域的結晶氧化或氮化作為強電場漂移層6。以第3掩模16-3覆蓋該多晶半導體層3的強電場漂移層6(圖2E)，利用蝕刻去除強電場漂移層以外的多晶半導體層，蝕刻去除的強電場漂移層6間堆積絕緣層9(圖2F)，去除強電場漂移層6上的第3掩模的絕緣膜16-3(圖4D)，在其表面形成作為表面電極起作用的金屬薄膜7(圖4E)，形成電子源。
第3種制造方法是從第1種方法的圖1C分支出來，連接到圖3A到圖3F的工序所示的方法。
摻雜n型雜質，在半導體基板1上形成導電體層8之后(圖1B)，將多晶半導體層3迭層(圖1C)，在這里，多孔質化的部分以外以第3掩模16-3覆蓋(圖3A)，強電場漂移層以外的多晶半導體層以蝕刻方法去除(圖3B)，接著，去除強電場漂移層6上面的第3掩模的絕緣膜16-3(圖3C)，在基板的背面形成電極層2之后，以該電極層2為陽極，浸入電解液中以恒定電流進行電解，對規(guī)定的區(qū)域進行陽極氧化，就如6所示形成多孔質(圖3D)。還把該多孔質化的區(qū)域的結晶氧化或氮化作為強電場漂移層6。在該多晶半導體層3的強電場漂移層6上形成作為表面電極起作用的金屬薄膜7(圖3E)，在該金屬薄膜7的強電場漂移層6以外的部分再形成第2掩模的絕緣膜16-2，以確保電子的直進性(圖3F)，形成電子源。
第3種方法的另一種是從第2種方法分支出來，連接于圖2G→圖2C→圖2D→圖2H→圖2I的工序所示的方法。
摻雜n型雜質，在半導體基板1上形成導電體層8后暫時去除掩模9(圖2A)，將多晶半導體層3迭層(圖2B)，在這里，多孔質化的部分以外的部分用第3掩模16-3覆蓋(圖2G)，在這里，在多孔質化的部分以外的部分摻雜p型雜質，除去掩模16-3，以第1掩模16-1覆蓋多孔質化的部分以外的部分(圖2C)，在基板1的背面形成電極層2之后，以該電極層2為陽極，浸入電解液中以恒定電流進行電解，對規(guī)定的區(qū)域進行陽極氧化，就如6所示形成多孔質(圖2D)。還把該多孔質化的區(qū)域的結晶氧化或氮化作為強電場漂移層6。
在包含該強電場漂移層6的多晶半導體層3上形成作為表面電極起作用的金屬薄膜7(圖2H)，在該金屬薄膜7的強電場漂移層6以外的部分再形成第2掩模的絕緣膜16-2，以確保發(fā)出的電子的直進性(圖2I)。
第4種制造方法是從第1種方法的圖1E分支出來，連接于圖4A到圖4E的工序所示的方法。
去除在圖1E進行陽極氧化，再氧化或氮化形成強電場漂移層6的多晶半導體層3上面的第1掩模16-1(圖4A)，再以第3掩模16-3覆蓋在該多晶半導體層3的強電場漂移層6上(圖4B)，用蝕刻方法去除強電場漂移層以外的多晶半導體層(圖4C)，去除強電場漂移層6上面的第3掩模的絕緣膜16-3(圖4D)，在其上形成作為表面電極起作用的金屬薄膜7(圖4E)，形成電子源。
第5制造方法是圖5A至圖5I的工序所示的方法。
在p型硅基板1的主表面一側形成呈帶狀的預備掩模14(圖5B)，接著，利用LOCOS法形成硅氧化膜構成的絕緣層15(圖5C)，以該絕緣層15作為掩模在p型硅基板1的主表面一側導入n型雜質，以此形成帶狀的n型區(qū)域8(圖5D)，其后在n型區(qū)域上及絕緣層上形成多晶半導體層3(圖5E)，以第1掩模16-1覆蓋陽極氧化以外的部分(圖5F)，把n型區(qū)域8作為電極使用，把多晶半導體層3中n型區(qū)域上的部位用陽極氧化處理使其多孔質化(圖5G)，再使多孔質化的多晶半導體層氧化以形成強電場漂移層6，其后，跨越強電場漂移層和多晶半導體層上方形成由帶狀的導電性薄膜構成的表面電極(圖5H)。最后，再在該金屬薄膜7的強電場漂移層6以外的部分形成第2掩模的絕緣膜16-2，以確保發(fā)出的電子的直進性(圖5I)。
上述方法把利用LOCOS法形成的硅氧化膜構成的絕緣層作為掩模，在p型硅基板的主表面一側導入n型雜質，以此可以形成呈帶狀的n型區(qū)域(導電體層)，因此，不需要另外的形成用于形成n型區(qū)域的掩模用的工序，而且能夠提高n型區(qū)域與絕緣層的相對位置的位置精度。又，把n型區(qū)域作為電極使用，利用陽極氧化處理使多晶半導體層中n型區(qū)域上的部位多孔質化，再利用使多孔質化的多晶半導體層氧化或氮化的方法，能夠形成強電場漂移層，因此，能夠提高n型區(qū)域與強電場漂移層的位置精度，結果是，能夠只從表面電極的所希望的區(qū)域發(fā)射出電子，并且能夠提供相鄰的強電場漂移層間絕緣的場發(fā)射型電子源。
第6種方法是從第1種方法的圖1B分支出來，從圖6A至圖6F，連接于圖4D、圖4E的工序所示的方法。
摻雜n型雜質，在半導體基板1上形成導電體層8后暫時去除第1掩模16-1(圖6A)，在相鄰的導電體層8間形成摻雜高濃度p型雜質的高濃度層17后進行分離，同時在導電體層的兩端形成越往內部雜質的n型雜質濃度越高的雙重迭層18、19，使導電體層的電阻下降。其他與圖2的情況相同，接著將多晶半導體層3迭層(圖6B)，在這里，多孔質化的部分以外的部分用第1掩模16-1覆蓋(圖6C)，在基板1的背面形成電極層2之后，以該電極層2為陽極，浸入電解液中以恒定電流進行電解，對規(guī)定的區(qū)域進行陽極氧化，就如6所示形成多孔質(圖6D)。還把該多孔質化的區(qū)域的結晶氧化或氮化作為強電場漂移層6。再以第3掩模16-3覆蓋在該多晶半導體層3的強電場漂移層6上(圖6E)，用蝕刻方法去除強電場漂移層以外的多晶半導體層(圖6F)，去除強電場漂移層6上面的第3掩模的絕緣膜16-3(圖4D)，在其上形成作為表面電極起作用的金屬薄膜7(圖4E)，形成電子源。
附圖概述圖1A～圖1G是本發(fā)明第1種方法的工序的說明圖。
圖2A～圖2I是本發(fā)明第2種方法及第3種方法的另一方法的工序的說明圖。
圖3A～圖3F是本發(fā)明第3種方法的工序的說明圖。
圖4A～圖4E是本發(fā)明第4種方法的工序的說明圖。
圖5A～圖5I是本發(fā)明第5種方法的工序的說明圖。
圖6A～圖6F是本發(fā)明第6種方法的工序的說明圖。
圖7是實施形態(tài)1的概略結構圖。
圖8是圖7的要部的立體圖。
圖9是圖7的剖面的側面圖。
圖10A～圖10F是實施形態(tài)1的主要工序說明圖。
圖11是實施形態(tài)2的概略結構圖。
圖12是圖11的要部的立體圖。
圖13是圖11的剖面的側面圖。
圖14A～圖14D是實施形態(tài)2的主要工序說明圖。
圖15是實施形態(tài)3的概略結構圖。
圖16是圖15的剖面的側面圖。
圖17A～圖17F是實施形態(tài)3的主要工序說明圖。
圖18是實施形態(tài)4的概略結構圖。
圖19是圖18的剖面的側面圖。
圖20A～圖20E是實施形態(tài)4的主要工序說明圖。
圖21A～圖21D是繼續(xù)圖20的實施形態(tài)4的主要工序說明圖。
圖22是以往提出的顯示裝置的概略結構圖。
圖23是實施形態(tài)5的概略結構圖。
圖24是實施形態(tài)6的概略結構圖。
圖25A～圖25C是表示實施形態(tài)7的場發(fā)射型電子源的一部分的平面圖、剖面的側面圖、C-C線剖面圖。
圖26A～圖26C是表示實施形態(tài)8的場發(fā)射型電子源的一部分的平面圖、剖面的側面圖、C-C線剖面圖。
圖27A、圖27B是表示實施形態(tài)9的場發(fā)射型電子源的一部分的平面圖、剖面的側面圖、C-C線剖面圖。
圖28A、圖28B是表示實施形態(tài)9的場發(fā)射型電子源的要部放大的平面圖、B-B線剖面圖。
圖29A、圖29B是表示實施形態(tài)9的場發(fā)射型電子源的變形例的要部放大的平面圖、B-B線剖面圖。
圖30A～圖30C是表示實施形態(tài)10的場發(fā)射型電子源的一部分的平面圖、剖面的側面圖、C-C線剖面圖。
圖31A～圖31C是表示實施形態(tài)11的場發(fā)射型電子源的一部分的平面圖、剖面的側面圖、C-C線剖面圖。
圖32A～圖32F是實施形態(tài)12的主要工序說明圖。
圖33是實施形態(tài)13的概略結構圖。
圖34是實施形態(tài)14的概略結構圖。
圖35A～圖35D是實施形態(tài)15的主要工序說明圖。
圖36A～圖36D是實施形態(tài)16的主要工序說明圖。
圖37是實施形態(tài)17的概略結構圖。
本發(fā)明的最佳實施方式實施形態(tài)1圖7是利用本實施形態(tài)的場發(fā)射型電子源10的顯示裝置的概略結構的立體圖，與場發(fā)射型電子源10相對配設玻璃基板33。玻璃基板33的與場發(fā)射型電子源10相對的一側表面形成集電極31，集電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射的電子的作用下發(fā)出可見光的熒光體層32。而且，玻璃基板33使用未圖示的玻璃制隔片等與場發(fā)射型電子源10形成一體，使玻璃基板33、隔片和場發(fā)射型電子源10圍成的內部空間達到規(guī)定的真空度。
場發(fā)射型電子源10如圖1～圖3所示，具備p型硅基板1、形成于p型硅基板1的作為多晶半導體層的多晶硅層3、在p型硅基板1內的主表面?zhèn)刃纬傻某蕩畹膎型區(qū)域8、多晶硅層3中形成于n型區(qū)域8上的部位的氧化的多孔質多晶硅構成的強電場漂移層6、以及與在多晶硅層3上形成帶狀，與n型區(qū)域8正交(交叉)的金屬薄膜構成的表面電極7。還有，在本實施形態(tài)中，表面電極7使用金，但是表面電極7的材料不限于金，只要是功函數小的金屬即可，除了金以外，還可以使用鋁、鉻、鎢、鎳、鉑等，或這些金屬的合金等。又，在本實施形態(tài)中，表面電極7的膜厚采用10nm，但是對于膜厚沒有特別限定。又，n型區(qū)域8的載流子濃度采用1×1018cm3～5×1019cm3。
于是，在本實施形態(tài)的場發(fā)射型電子源10中，呈帶狀的n型區(qū)域8與垂直于n型區(qū)域8的呈帶狀的表面電極7構成矩陣(matrix)，因此適當選擇施加電壓的n型區(qū)域8與表面電極7，能夠使施加電壓的表面電極7中只是與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子，所以能夠只使表面電極7的所希望的區(qū)域發(fā)射電子。而且，與n型區(qū)域8的連接如圖2所示是把強電場漂移層6的一部分蝕刻掉，使其露出n型區(qū)域8的部分表面形成，利用導線W連接的。
而且，在構成如圖7所示的顯示裝置的情況下，沒有必要像圖22所示的顯示裝置那樣把集電極31做成帶狀，不需要用于開關施加在集電極31上的數百到數千伏特的高壓的電路，可以謀求低成本化及小型化。
還有，在本實施形態(tài)的場發(fā)射型電子源10中，n型區(qū)域8與表面電極7間施加的電壓為10伏特到30伏特左右。
下面參照圖10A～圖10F對本實施形態(tài)的場發(fā)射型電子源10的制造方法加以說明。
首先，在p型硅基板1的主表面上設置熱擴散用或離子注入用的掩模，在p型硅基板1內的主表面?zhèn)壤脽釘U散技術或離子注入技術導入磷等摻雜物(dopant)，以形成帶狀的n型區(qū)域8，去除所述掩模從而得到圖4A所示的結構。
接著，在形成n型區(qū)域8的p型硅基板1的主表面上利用LPCVD法形成膜厚1.5微米的不摻雜的多晶硅層3，以此得到圖10B所示的結構。在這里，LPCVD法的成膜條件采用基板溫度610℃，SiH4氣體流量為600sccm，真空度為20Pa。而多晶硅層3的成膜方法不限于LPCVD法，也可以采取利用例如濺射法或等離子體CVD法形成非晶態(tài)硅層后，對該非晶態(tài)硅層進行退火處理使其結晶，形成多晶硅層3的方法。
接著，在多晶硅層3上涂布光刻膠(photo-resist)，利用光刻法(photolithography)技術在n型區(qū)域8的上方部位開孔，形成帶狀圖案的光刻膠層9，得到如圖10所示的結構。
接著，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，p型硅基板1(p型硅基板的背面形成未圖示的歐姆電極)為正極，所述光刻膠層9用作陽極氧化處理的掩模，利用一邊對多晶硅層3的露出部分進行光照射一邊以恒定電流進行陽極氧化處理的方法，部分地(呈帶狀地)形成多孔質多晶硅層5，然后去除所述光刻膠層9，以得到圖10D所示的結構。在這里，本實施形態(tài)中陽極氧化處理的條件是，電流密度為20mA/cm2的恒定電流、陽極氧化時間為15秒鐘，同時在陽極氧化處理中以500W的鎢燈進行光照射。而且在本實施形態(tài)中陽極氧化處理時的電流密度為恒定值，多孔質多晶硅層5的空隙度大致均勻，但是也可以利用改變陽極氧化處理時的電流密度的方法形成空隙度高的多晶硅層與空隙度低的多晶硅層交叉迭層的結構，還可以做成空隙度在厚度方向上連續(xù)變化的結構。還有，在本實施形態(tài)中在厚度方向上使多晶硅層3多孔質化深達p型硅基板1，但是也可以使多晶硅層3多孔質化到該多晶硅層3的厚度方向的中途。
接著，使用電燈退火裝置，在干燥的氧氣中使多孔質多晶硅層5迅速熱氧化(RTO)，以形成熱氧化的多孔質多晶硅構成的強電場漂移層6，得到圖10E所示的結構。在這里，迅速熱氧化的條件是，氧化溫度取900℃，氧化時間取1小時。
然后，在形成強電場漂移層6的多晶硅層3上利用具有帶狀開口圖案的金屬掩模以蒸鍍法形成金屬薄膜(金的薄膜)，以此形成金屬薄膜構成的帶狀的表面電極7，得到圖10所示結構的場發(fā)射型電子源10。而表面電極7的圖案形成方法可以采用光刻技術及蝕刻技術，也可以采用光刻技術及搬走(lift-off)技術。
于是，本實施形態(tài)的場發(fā)射型電子源的制造方法可以提供能夠只從表面電極7的所希望的區(qū)域發(fā)射電子的場發(fā)射型電子源10。
還有，在陽極氧化處理時利用光刻膠層9作為掩模，但是也可以利用做成帶狀的氧化鈣膜和氮化硅膜，在利用氧化鈣膜和氮化硅膜時，不需要在陽極氧化處理之后去除掩模的工序。
實施形態(tài)2圖11是表示利用本實施形態(tài)的場發(fā)射型電子源10的顯示裝置的立體圖，與場發(fā)射型電子源10相對配設玻璃基板33。玻璃基板33的與場發(fā)射型電子源10相對的一側表面形成集電極31，集電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射的電子的作用下發(fā)出可見光的熒光體層32。而且，與實施形態(tài)1相同的結構要素采用相同的符號標示。
但是，在圖1～圖3所示的實施形態(tài)1的結構的場發(fā)射型電子源10中，雖然極少但是還是可能發(fā)生電子通過介于強電場漂移層6間的多晶硅層3漂移的情況，在這種情況下，沒有被施加電壓的n型區(qū)域8的上方的表面電極7發(fā)射出電子，因此有可能導致顯示裝置中發(fā)生道間串擾(cross talk)。
本實施形態(tài)的場發(fā)射型電子源10具備防止這種不良情況發(fā)生的結構。本實施形態(tài)的場發(fā)射型電子源10如圖11～圖13所示，具備p型硅基板1、形成于p型硅基板1內的主表面?zhèn)鹊某蕩畹膎型區(qū)域8、形成于n型區(qū)域8上的氧化的多孔質多晶硅構成的強電場漂移層6、在強電場漂移層6的側壁形成的多晶硅層3、以及形成于多晶硅層3間的p型多晶硅層3’。又，強電場漂移層6、多晶硅層3、以及p型多晶硅層3’構成多晶半導體層，該多晶半導體層上形成呈帶狀的，與n型區(qū)域8正交(交叉)的金屬薄膜構成的表面電極7。還有，強電場漂移層6的側壁形成多晶硅層3，但不是一定需要該多晶硅層3，上述多晶半導體層也可以只由強電場漂移層6及p型多晶硅層3’構成。
也就是說，本實施形態(tài)在強電場漂移層6間形成p型多晶硅層3’，因此，如果在p型多晶硅層3’與n型區(qū)域8之間施加反向偏壓，則能夠防止電子從n型區(qū)域8向p型多晶硅層3’注入，能夠使相鄰的強電場漂移層6之間電氣絕緣。因此，能夠防止在施加電壓的n型區(qū)域8的相鄰的n型區(qū)域8上的強電場漂移層6發(fā)生漏電流，所以在n型區(qū)域8與表面電極7之間施加電壓時能夠可靠地只使電流流向n型區(qū)域8與表面電極7交叉的區(qū)域。
又，在本實施形態(tài)的場發(fā)射型電子源10中，呈帶狀的n型區(qū)域8與垂直于n型區(qū)域8的呈帶狀的表面電極7構成矩陣(matrix)，因此適當選擇施加電壓的n型區(qū)域8與表面電極7，能夠使施加電壓的表面電極7中只是與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子，所以能夠只使表面電極7的所希望的區(qū)域發(fā)射電子。而且，與n型區(qū)域8的連接如圖12所示是把強電場漂移層6的一部分蝕刻掉，使其露出n型區(qū)域8的部分表面形成，利用導線W連接的。
而且，在構成如圖11所示的顯示裝置的情況下，沒有必要像圖22所示的顯示裝置那樣把集電極31做成帶狀，不需要用于開關施加在集電極31上的數百到數千伏特的高壓的電路，可以謀求低成本化及小型化。
下面參照圖14A～圖14D對本實施形態(tài)的場發(fā)射型電子源10的制造方法加以說明。
首先，與實施形態(tài)1相同，在p型硅基板1內的主表面?zhèn)壤脽釘U散技術或離子注入技術導入磷等摻雜物，以形成帶狀的n型區(qū)域8，接著，在形成n型區(qū)域8的p型硅基板1的主表面上利用LPCVD法形成膜厚1.5微米的不摻雜的多晶硅層3，然后，利用陽極氧化處理使n型區(qū)域8上的部分多孔質化，利用急劇熱氧化的方法形成熱氧化的多孔質多晶硅構成的強電場漂移層6，得到圖14A所示的結構。
接著，涂布光刻膠，在強電場漂移層6上留下形成帶狀圖案的光刻膠層12，得到如圖14B所示的結構。亦即光刻膠層12形成帶狀。
接著，以光刻膠層12為掩模，利用離子注入技術將硼等的離子注入強電場漂移層6間的多晶硅層3，以形成p型多晶硅層3’，然后去除光刻膠層12，得到圖14C所示的結構。在這里，由于在強電場漂移層6的側壁殘留有多晶硅層3構成的側壁層，所以由強電場漂移層6、多晶硅層3及p型多晶硅層3’構成多晶半導體層。還有，在將光刻膠層12當作掩模進行離子注入時如果形成光刻膠層12使多晶硅層3構成的側壁層不殘留下來，則可以由強電場漂移層6與p型多晶硅層3’構成多晶半導體層。接著，在多晶半導體層的上部利用LPCVD法形成氧化硅構成的膜厚為0.5微米的絕緣層16之后，利用蝕刻方法把強電場漂移層6上的絕緣層16的一部分蝕刻掉。
接著在多晶半導體層上利用具有帶狀的開口圖案的金屬掩模以蒸鍍法形成金屬薄膜，以此形成金屬薄膜構成的帶狀的表面電極7，得到圖14D所示結構的場發(fā)射型電子源10。而表面電極7的圖案形成方法可以采用光刻技術及蝕刻技術，也可以采用光刻技術及搬走(lift-off)技術。
實施形態(tài)3圖15是表示利用本實施形態(tài)的場發(fā)射型電子源10的顯示裝置的概略結構的立體圖，與場發(fā)射型電子源10相對配設玻璃基板33。玻璃基板33的與場發(fā)射型電子源10相對的一側表面形成集電極31，集電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射的電子的作用下發(fā)出可見光的熒光體層32。而且，與實施形態(tài)1相同的結構要素采用相同的符號標示。
但是，在圖7～圖9所示的實施形態(tài)1的結構的場發(fā)射型電子源10中，雖然極少但是還是可能發(fā)生電子通過介于強電場漂移層6間的多晶硅層3漂移的情況，在這種情況下，沒有被施加電壓的n型區(qū)域8的上方的表面電極7發(fā)射出電子，因此有可能導致顯示裝置中發(fā)生道間串擾。
本實施形態(tài)的場發(fā)射型電子源10具備防止這種不良情況發(fā)生的結構。本實施形態(tài)的場發(fā)射型電子源10如圖15與圖16所示，具備p型硅基板1、形成于p型硅基板1內的主表面?zhèn)鹊某蕩畹膎型區(qū)域8、形成于n型區(qū)域8上的氧化的多孔質多晶硅構成的強電場漂移層6、在相鄰的強電場漂移層6間硅基板1上形成的氧化硅膜構成的絕緣膜13、以及在強電場漂移層6上形成帶狀，與n型區(qū)域8交叉的金屬薄膜構成的表面電極7。還有，表面電極7也形成于絕緣膜13上。
也就是說，本實施形態(tài)在強電場漂移層6間形成絕緣膜13，因此，相鄰的強電場漂移層6間由介于兩者間的絕緣膜13在電學上使其分離，所以能夠防止在相鄰的強電場漂移層6發(fā)生漏電流。
要而言之，在本實施形態(tài)的場發(fā)射型電子源10中，呈帶狀的n型區(qū)域8與垂直于n型區(qū)域8的呈帶狀的表面電極7構成矩陣，因此適當選擇施加電壓的n型區(qū)域8與表面電極7，能夠使施加電壓的表面電極7中只是與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子，所以能夠只使表面電極7的所希望的區(qū)域發(fā)射電子。
而且，在構成如圖15所示的顯示裝置的情況下，沒有必要像圖22所示的顯示裝置那樣把集電極31做成帶狀，不需要用于開關施加在集電極31上的數百到數千伏特的高壓的電路，可以謀求低成本化及小型化。
下面參照圖17A～圖17F對本實施形態(tài)的場發(fā)射型電子源10的制造方法加以說明。
首先，與實施形態(tài)1相同，在p型硅基板1內的主表面?zhèn)壤脽釘U散技術或離子注入技術導入磷等摻雜物，以形成帶狀的n型區(qū)域8，接著，在形成n型區(qū)域8的p型硅基板1的主表面上利用LPCVD法形成膜厚1.5微米的不摻雜的多晶硅層3，然后，利用陽極氧化處理使n型區(qū)域8上的部分多孔質化，利用急劇熱氧化的方法形成熱氧化的多孔質多晶硅構成的強電場漂移層6，得到圖17A所示的結構。
接著，涂布光刻膠，在強電場漂移層6上留下形成圖案的光刻膠層12，得到如圖17B所示的結構。亦即光刻膠層12形成帶狀。
接著，以光刻膠層12為掩模，利用反應性離子蝕刻技術將強電場漂移層6間的多晶硅層3蝕刻掉。而且，在本實施形態(tài)中光刻膠層12的寬度比強電場漂移層6的寬度大，因此在強電場漂移層6的側壁殘留有多晶硅層3的一部分。在這里，利用反應性離子蝕刻技術進行蝕刻的條件是，氧氣流量4sccm，CHF3氣體的流量為16sccm，真空度8.3Pa，放電功率100W(放電功率密度為0.3W/cm2)。然后，利用去除光刻膠層12的方法得到圖17C所示的結構。還有，多晶硅層3的蝕刻方法不限于反應性離子蝕刻技術，也可以采用例如使用氬氣等的離子蝕刻技術。
接著，利用等離子體CVD法等方法形成氧化硅膜構成的絕緣膜13覆蓋p型硅基板1的主表面?zhèn)鹊恼麄€表面，以此得到圖17D所示的結構。在這里，氧化硅膜的成膜條件是，基板溫度225℃、SiH4氣體的流量為50sccm、N2O氣體的的流量為875sccm、真空度為133Pa、放電功率為150W(放電功率密度0.05W/cm2)。
接著利用蝕刻去除強電場漂移層6上的絕緣膜13的方法得到圖17E所示的結構。
接著在p型硅基板1的主表面?zhèn)刃纬山饘俦∧?金的薄膜)構成的帶狀表面電極7，以此得到圖17F所示的結構的場發(fā)射型電子源10。
實施形態(tài)4圖18是表示使用本實施形態(tài)的場發(fā)射型電子源10的顯示裝置的概略結構的立體圖，與場發(fā)射型電子源10相對配設玻璃基板33。玻璃基板33的與場發(fā)射型電子源10相對的一側表面形成集電極31，集電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射的電子的作用下發(fā)出可見光的熒光體層32。而且，與實施形態(tài)1相同的結構要素采用相同的符號標示。
但是，在圖1～圖3所示的實施形態(tài)1的結構的場發(fā)射型電子源10中，雖然極少但是還是可能發(fā)生電子通過介于強電場漂移層6間的多晶硅層3漂移的情況，在這種情況下，沒有被施加電壓的n型區(qū)域8的上方的表面電極7發(fā)射出電子，因此有可能導致顯示裝置中發(fā)生道間串擾。
本實施形態(tài)的場發(fā)射型電子源10具備防止這種不良情況發(fā)生的結構。本實施形態(tài)的場發(fā)射型電子源10如圖18與圖19所示，具備p型硅基板1、形成于p型硅基板1內的主表面?zhèn)鹊某蕩畹膎型區(qū)域8、形成于n型區(qū)域8上的氧化的多孔質多晶硅構成的強電場漂移層6、在相鄰的n型區(qū)域8間形成的氧化硅層15、以及在強電場漂移層6上形成帶狀，與n型區(qū)域8垂直的金屬薄膜構成的表面電極7。
也就是說，本實施形態(tài)在強電場漂移層6間形成氧化硅層15，因此，能夠防止在相鄰的強電場漂移層6發(fā)生漏電流。
要而言之，在本實施形態(tài)的場發(fā)射型電子源10中，呈帶狀的n型區(qū)域8與垂直于n型區(qū)域8的呈帶狀的表面電極7構成矩陣，因此適當選擇施加電壓的n型區(qū)域8與表面電極7，能夠使施加電壓的表面電極7中只是與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子，所以能夠只使表面電極7的所希望的區(qū)域發(fā)射電子。
而且，在構成如圖18所示的顯示裝置的情況下，沒有必要像圖22所示的顯示裝置那樣把集電極31做成帶狀，不需要用于開關施加在集電極31上的數百到數千伏特的高壓的電路，可以謀求低成本化及小型化。
下面參照圖20及圖21對本實施形態(tài)的場發(fā)射型電子源10的制造方法加以說明。
首先，在p型硅基板1的主表面上利用等離子體CVD法形成氮化硅膜14，然后，利用光刻法(photolithography)技術及蝕刻技術將氮化硅膜14做成帶狀圖案，得到如圖20A所示的結構。在這里，氮化硅膜14的成膜條件是，基板溫度300℃、SiH4氣體的流量為30sccm、N2氣體流量為450sccm、NH3氣體流量為30sccm、真空度為67Pa、放電功率為500W(放電功率密度0.17W/cm2)。
接著利用在水蒸氣中將形成帶狀氮化硅膜14的p型硅基板1濕式氧化的方法有選擇地只使p型硅基板1的主表面的沒有被氮化硅膜14覆蓋的部分氧化，以此形成氧化硅層15，得到圖20B所示的結構。
接著，利用蝕刻方法去除氮化硅膜14，得到圖20C所示的結構。
然后以氧化硅層15作為掩模，用離子注入方法注入磷等，以在p型硅基板1內的主表面?zhèn)刃纬蓭畹膎型區(qū)域，得到圖20D所示的結構。
接著，在n型區(qū)域8上及氧化硅層15上利用LPCVD法形成多晶硅層3，以此得到圖20E所示的結構。但是，多晶硅層3中形成于n型區(qū)域8上的膜為多晶硅膜，而形成于氧化硅層15上的膜為非晶態(tài)硅膜。
接著，利用蝕刻方法只將氧化硅層15上的非晶態(tài)硅去除，以此得到圖21A所示的結構。
然后，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，p型硅基板1(p型硅基板的背面形成未圖示的歐姆電極)為正極，利用一邊進行光照射一邊以恒定電流進行陽極氧化處理的方法，將多晶硅層3多孔質化，形成多孔質多晶硅層5，得到圖21B所示的結構。還有，在陽極氧化處理時，氧化硅層15也被上述電解液蝕刻，上述電解液對氧化硅層15的蝕刻速率是每一分鐘0.14微米左右，而陽極氧化時間是10秒～30秒，因此只要把氧化硅層15的膜厚設定為0.5微米左右，就能夠可靠地起掩模的作用。
接著，使用電燈退火裝置，在干燥的氧氣中使多孔質多晶硅層5迅速熱氧化(RTO)，以形成熱氧化的多孔質多晶硅構成的強電場漂移層6，得到圖21C所示的結構。迅速熱氧化的條件是，氧化溫度取900℃，氧化時間取1小時。
然后，在p型硅基板1的主表面?zhèn)纫哉翦兎ㄐ纬山饘俦∧?，將此金屬薄膜做成與n型區(qū)域8垂直的帶狀，作為表面電極7，得到圖21D所示結構的場發(fā)射型電子源10。
實施形態(tài)5本實施形態(tài)的場發(fā)射型電子源10的基本結構與上述實施形態(tài)所示的所述結構大致相同，如圖23所示，具備作為導電性基板的p型硅基板1、形成于p型硅基板1內的主表面?zhèn)鹊某蕩畹膎型區(qū)域8(擴散層)、形成于n型區(qū)域8上，從n型區(qū)域8注入的電子漂移的氧化的多孔質多晶硅構成的強電場漂移層6、形成于強電場漂移層6間的多晶硅層3、以及在與n型區(qū)域8交叉的方向上形成帶狀，而且跨越強電場漂移層6及多晶硅層3上形成的導電性薄膜構成的表面電極7。而且，強電場漂移層6和上述結構一樣，可以采用下述方法形成，亦即在p型硅基板1的主表面?zhèn)鹊恼麄€面上形成多晶硅層3之后，對該多晶硅層3的一部分進行陽極氧化處理使其多孔質化，再利用快速熱氧化的方法使其氧化。
還有，在本實施形態(tài)中，表面電極7使用Cr/Au，但是表面電極材料不限于Cr/Au，只要是功函數小的金屬和導電性膜(例如ITO膜)即可，金屬也可以使用鋁、鉻、鎢、鎳、鉑等以及這些金屬的合金等。又，本實施形態(tài)中表面電極7的膜厚采用10nm，但是該膜厚沒有特別限定。
因此，在本實施形態(tài)的場發(fā)射型電子源10中，呈帶狀的n型區(qū)域8與垂直于n型區(qū)域8的呈帶狀的表面電極7構成矩陣，因此適當選擇施加電壓的n型區(qū)域8與表面電極7，能夠使施加電壓的表面電極7中只是與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子，所以能夠只使表面電極7的所希望的區(qū)域發(fā)射電子。
而且，在利用本實施形態(tài)的場發(fā)射型電子源10構成顯示裝置的情況下，只要與場發(fā)射型電子源10相對配設圖23中未圖示的，與上述結構相同的玻璃基板33即可。在這里，在玻璃基板33的與場發(fā)射型電子源10相對的一側表面形成集電極31，集電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射的電子的作用下發(fā)出可見光的熒光體層32即可。玻璃基板33又可以采用未圖示的玻璃制造的隔片等與場發(fā)射型電子源10形成一體。使玻璃基板33、隔片及場發(fā)射型電子源10包圍的內部空間達到規(guī)定的真空度。
在構成這樣的顯示裝置的情況下，沒有必要像圖25所示的顯示裝置那樣把集電極31做成帶狀，不需要用于開關施加在集電極31上的數百到數千伏特的高壓的電路，可以謀求低成本化及小型化。
還有，在本實施形態(tài)的場發(fā)射型電子源10中，n型區(qū)域8與表面電極7間施加的電壓為10伏特到30伏特左右。
下面對構成本實施形態(tài)的場發(fā)射型電子源10的特征的部分加以說明。
本實施形態(tài)的場發(fā)射型電子源10在p型硅基板1內的主表面?zhèn)仍趎型區(qū)域8之間的大致中間處設置作為高雜質濃度p型區(qū)域的p++型區(qū)域17。因此，利用設置p++型區(qū)域17的方法，能夠防止漏電流流入n型區(qū)域8之間。
又，在p型硅基板1內的主表面?zhèn)?，n型區(qū)域8的寬度方向的兩側設置有與n型區(qū)域8相鄰，而且具有比n型區(qū)域8更高的雜質濃度的作為n+層的n+擴散層18，n+擴散層18內設置具有比n+擴散層18更高的雜質濃度的作為n++層的n++擴散層19。因此，即使把n型區(qū)域的雜質濃度做得小，也能夠由于n型區(qū)域8與n+擴散層18相鄰而使n型部分的電阻值減小。而且由于在n+擴散層18內設置比n+擴散層18雜質濃度更高的n++擴散層19，能夠防止p型硅基板1的主表面?zhèn)劝l(fā)生強電場集中的情況，可以謀求提高絕緣電壓。
又，由于在p型硅基板1的背面設置作為背面電極的歐姆電極2，所以能夠利用歐姆電極2控制p型硅基板1的電位，以此可靠地防止發(fā)生漏電流流向n型區(qū)域8間的情況。
在多晶硅層3的表面電極7間的部位的一部分，設置在厚度方向貫通的分離槽3a。而且，分離槽3a的開口形狀是長方形，做成與表面電極7長度方向一致，寬度方向與強電場漂移層6的長度方向一致。以此，能夠抑制漏電流流往強電場漂移層6間及表面電極7間的情況的發(fā)生。
還有在本實施形態(tài)的場發(fā)射型電子源10中，在p型硅基板1和多晶硅層3之間設置利用LOCOS法形成的絕緣層15。亦即絕緣層15的形狀是，在厚度方向上以一部分埋入p型基板1的形式形成，寬度方向上的兩端部分越是接近端部其厚度越是慢慢變薄。于是，即使在p型硅基板1和多晶硅層3之間設置絕緣層15，也能夠減少多晶硅層3的表面和強電場漂移層6的表面的梯級差，能夠防止由于設置絕緣層15而造成的表面電極7的斷裂。而且LOCOS法眾所周知是在MOS器件等的制造工藝中使用的元件分離技術，利用LOCOS法形成絕緣層15，能夠比較簡單地減小晶片內、晶片間的絕緣層15的形狀偏差。
又，在p型硅基板1的主表面?zhèn)鹊恼麄€面形成多晶硅層3，利用陽極氧化處理使該多晶硅層3多孔質化以形成強電場漂移層6的情況下，相對于白金電極的負極，可以利用n型區(qū)域8作為電極(正極)，進行陽極氧化處理時多晶硅層3上不必設置保護膜，制造容易。
表面電極7在多晶硅層3上設置寬度比位于強電場漂移層6上的部位小的窄寬度部分7a。亦即將在多晶硅層3上的部位(窄寬度部7a)的寬度做得比在強電場漂移層6上的部位的寬度小，因此，在使用于顯示器裝置等時，與表面電極7的寬度在整個長度方向上為一定值時相比，能夠使未施加電壓的n型區(qū)域8上方的表面電極7發(fā)射出電子的情況減少，提高電子的直進性，因此能夠減少道間串擾(cross talk)。
而且在表面電極7與多晶硅層3之間設置絕緣膜，以此也能夠提高電子的直進性，因此能夠減少道間串擾。
下面對本實施形態(tài)的場發(fā)射型電子源10的制造方法簡單說明作為特征的工序。
在p型硅基板1的主表面上利用等離子體CVD法等形成氮化硅膜后，利用光刻法技術及蝕刻技術將氮化硅膜做成帶狀圖案，再利用在水蒸氣中將形成帶狀氮化硅膜的p型硅基板1的主表面?zhèn)葷袷窖趸姆椒ㄓ羞x擇地只使p型硅基板1的主表面的沒有被氮化硅膜14覆蓋的部分氧化，以此形成氧化硅膜構成的絕緣層15。也就是說，利用LOCOS方法形成絕緣層。然后利用蝕刻方法去除氮化硅膜，然后以絕緣層15作為掩模，利用離子注入方法注入磷等，以此在p型硅基板1內的主表面?zhèn)刃纬蓭畹膎型區(qū)域8。接著，在n型區(qū)域8上及絕緣層15上利用LPCVD法等形成多晶硅層3，然后，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，n型區(qū)域8為正極，利用一邊進行光照射一邊以恒定電流進行陽極氧化處理的方法，將n型區(qū)域8上的多晶硅層3多孔質化，形成多孔質多晶硅層，使用電燈退火裝置，在干燥的氧氣中使多孔質多晶硅層迅速熱氧化(RTO)，以形成熱氧化的多孔質多晶硅構成的強電場漂移層6。然后，在p型硅基板1的主表面?zhèn)纫哉翦兎ㄐ纬山饘俦∧?，將此金屬薄膜做成與n型區(qū)域8垂直的帶狀，作為表面電極7。
還有，在本實施形態(tài)中，導電性基板采用p型硅基板1，擴散層采用n型區(qū)域8，但是導電性基板不限于p型硅基板，擴散層也不限于n型區(qū)域8，形成帶狀的擴散層只要是電氣上相互分離，同時與導電性基板在電氣上分離即可。
實施形態(tài)6本實施形態(tài)的場發(fā)射型電子源10的基板結構與圖23所示的結構大致相同，如圖24所示，其特征在于，表面電極7的寬度在整個長度方向上做成一定值，在厚度方向上在與電子漂移層6不重疊的部位上設置絕緣膜21。而且，與實施形態(tài)1相同的結構要素采用相同的符號標示。
于是，本實施形態(tài)的場發(fā)射型電子源10，在表面電極7的厚度方向上在與電子漂移層6不重疊的部位上設置絕緣膜21，借助于此，使得在使用于顯示裝置等時沒有被施加電壓的n型區(qū)域8的上方的表面電極7發(fā)射出電子的情況減少，能夠提高電子的直進性，減少道間串擾。
還有，代替設置絕緣膜21的方法，采用將表面電極7在與電子漂移層6不重疊的部位的厚度做得比與電子漂移層6重疊的部位的厚度大，以使在用于顯示裝置等時沒有被施加電壓的n型區(qū)域8的上方的表面電極7發(fā)射出電子的情況減少，能夠提高電子的直進性，減少道間串擾。
實施形態(tài)7本實施形態(tài)的電子源如圖25A～25C所示，包含由n型硅基板1的一個面上形成的多孔質多晶硅構成的強電場漂移層6、設置得覆蓋住強電場漂移層6的一部分的低功函數的，耐氧化性能優(yōu)異的厚度為10nm的金的表面電極7、形成于硅基板1的背面的厚度為0.5微米的鋁的背面電極2、以及連接表面電極7與端子電極71的配線用的電極72。配線用的電極72與端子電極71均以厚度1．5微米的鋁形成，配線用的電極72設置得與表面電極7電氣連接，配線用的電極72與強電場漂移層6之間形成厚度為0.5微米的氧化硅構成的絕緣層16。
而且在本實施形態(tài)中，由于在表面電極7之外另外設置厚度大因而電阻低的配線用的電極72，所以能夠使電子發(fā)射效率提高或是工作電壓降低，發(fā)熱減少，動作速度提高，減少在平面內電子發(fā)射效率和發(fā)射的電流密度的變化，而且能夠減少由于表面電極3的斷裂造成的動作不良，進而在使用于顯示裝置等時提高性能、質量及制造成品率。
又在配線用的電極72與強電場漂移層6之間形成厚度為0.5微米的氧化硅構成的絕緣層16，因此，能夠消除電子從強電場漂移層6直接飛入配線層而產生的無效電流，因此，設置配線用的電極72能夠謀求電子發(fā)射效率的進一步提高。
而且由于配線用的電極72與端子電極71的厚度、材料都相同，所以在形成端子電極71時可以同時形成配線用的電極72，因此即使是另外設置配線用的電極72，也不增加制作工序。
又在厚度10微米左右的表面電極7之外另外設置厚度大的配線用的電極72，因此能夠利用配線用的電極72有效地散發(fā)在強電場漂移層6發(fā)生的焦耳熱，能夠提高電子源在時間變化過程中的穩(wěn)定性。
利用以厚度大的配線用的電極72包圍在表面電極7的周邊，散熱性能提高了，能夠進一步提高電子源在時間變化過程中的穩(wěn)定性。
實施形態(tài)8本實施形態(tài)的電子源如圖26A～26C所示，包含由p型硅基板1的一個面上形成的多孔質多晶硅構成的強電場漂移層6、設置得覆蓋住強電場漂移層6的一部分的低功函數的，耐氧化性能優(yōu)異的厚度為10nm的金的表面電極7、形成于硅基板1的背面的厚度為0.5微米的鋁的背面電極2、以及連接表面電極7與端子電極71的配線用的電極72。配線用的電極72與端子電極71均以厚度1．5微米的鋁形成，配線用的電極72設置得與表面電極7電氣連接，而作為強電場漂移層6的材料的多孔質多晶硅除了一部分外都從配線用的電極72的下部被去除，配線用的電極72的大部分夾在形成于平滑的硅基板1上的厚度0.5微米的氧化硅構成的絕緣層16之間。
在本實施形態(tài)中，除了實施形態(tài)7的優(yōu)點外，還由于把作為強電場漂移層6的材料的多孔質多晶硅除了一部分外都從配線用的電極72的下部去除，所以不是在表面凹凸大的多晶硅上，而是在平滑的硅基板1表面上形成配線用電極72，因此能夠防止斷線和電阻的增大，與實施形態(tài)7相比，能夠進一步使電子發(fā)射效率提高或是使工作電壓降低，發(fā)熱減少，動作速度提高，減少在平面內電子發(fā)射效率和發(fā)射的電流密度的變化，而且能夠減少由于表面電極3的斷裂造成的動作不良，進而能夠在使用于顯示裝置等時提高性能、質量及制造成品率。
實施形態(tài)9本實施形態(tài)如圖27A、B所示，在基板、例如硅基板1上形成矩陣狀的由多孔質多晶硅構成的強電場漂移層6，同時在各強電場漂移層6的表面形成與實施形態(tài)7、8相同厚度的金構成的表面電極7，再與同一橫列的各表面電極7對應地、與各橫列并行地形成形成配線用的電極72。配線用的電極72由與實施形態(tài)7、8相同厚度的鋁構成，與對應的表面電極7如圖28A、B所示通過與表面電極7大致相同厚度的結合電極73電氣連接，同時在各強電場漂移層6發(fā)生的熱量能夠通過結合電極73及硅基板1傳遞放熱。配線用的電極72的下部形成有絕緣層16。
上述情況下表面電極7通過結合電極73與配線用的電極72結合，但是也可以如圖29A、B所示，形成配線用的電極72將表面電極7包圍起來，將表面電極7與配線用的電極72電氣連接，在這種情況下該配線用的電極72能夠得到更好的散熱效果。
實施形態(tài)10下面參照圖30A～C對本實施形態(tài)的強電場發(fā)射型電子源加以說明。
該場發(fā)射電子源由p型硅基板1、形成于p型硅基板1主表面的呈帶狀的n型區(qū)域(擴散層)8、形成于p型硅基板1的背面的膜厚為0.5微米的鋁質的背面電極(歐姆電極)2、在p型硅基板1的表面用例如LPCVD法形成的多晶硅層(半導體結晶層)3、利用一邊對多晶硅層3的一部分進行光照射一邊進行陽極氧化處理的方法，使其多孔質化后再急劇熱氧化形成的多孔質多晶硅層(電場漂移層)6、設置得覆蓋住多晶硅層3及各多孔質多晶硅層6一部分的而形成的表面電極7、以及為了把表面電極7電氣連接于外部電路而利用例如蒸鍍法在多晶硅層3的表面形成的厚度約為1．5微米的鋁質的端子電極71構成。在這里，表面電極7由利用例如蒸鍍法在多晶硅層3及多孔質多晶硅層6的表面形成的膜厚約為10nm的金構成的金屬薄膜7a與利用例如蒸鍍法在多晶硅層3的區(qū)域形成的金屬薄膜7a的表面形成的膜厚約為1.5微米的鋁質的金屬薄膜7b構成。而多孔質多晶半導體層由多孔質多晶硅層6構成。又在多孔質多晶硅層6以外的部分的多晶硅層3與表面電極7之間形成絕緣層16。
在本實施形態(tài)中，在p型硅基板1上形成n+擴散層構成的導電體層，以此作為導電性基板，而導電性基板構成場發(fā)射型電子源的負極，同時在真空中支持多孔質多晶硅層6，而且向多孔質多晶硅層6注入電子。因此，導電性基板只要能夠構成場發(fā)射型電子源的負極，支持多孔質多晶硅層6即可，所以不限定于p型硅基板1，在玻璃等絕緣性基板的表面形成導電性薄膜的導電性基板也可以。
在這里，作為強電場漂移層的多孔質多晶硅層6是將多晶硅層3的一部分多孔質化，再利用急劇熱氧化的方法形成的，因此多晶硅層3與多孔質多晶硅層6的表面大致形成于相同的平面。
在這里，表面電極7a跨越形成構成強電場漂移層的多孔質多晶硅層6的n型硅基板1的表面的多孔質多晶硅層6以外的部位與多孔質多晶硅層6形成，由于多孔質多晶硅層6以外的部位與多孔質多晶硅層6形成于同一平面，所以能夠把金屬薄膜7a形成于沒有梯級差的區(qū)域，因此，與把金屬薄膜形成于具有梯級差的部位的情況相比，不容易發(fā)生導線斷裂的情況，能夠抑制電阻的增加。
又，在多孔質多晶硅層6的表面形成的金屬薄膜7a為了防止到達多孔質多晶硅層6表面的電子在金屬薄膜7a中散射，膜厚做得非常薄，但是，形成于多孔質多晶硅層6以外的區(qū)域的金屬薄膜7b的膜厚沒有必要做得薄，因此金屬薄膜7b的膜厚做得比金屬薄膜7a的膜厚大，能夠更好地防止金屬薄膜7b的斷裂，可以更好地抑制電阻的增加。又由于在多孔質多晶硅層6以外的多晶硅層3與表面電極7之間設置絕緣層16，能夠提高電子的直進性，因此也具有減小道間串擾的效果。
如上所述，由于能夠抑制構成表面電極7的金屬薄膜7a、7b電阻的增大，可以減少由于電流流過表面電極7而在表面電極7產生的熱量，能夠減少由于放熱而造成的損失，防止電子發(fā)射效率的下降。又，如果表面電極7的電阻增大，則電流流過表面電極7而產生的電壓降增大，實際施加于多孔質多晶硅層6的電壓比施加于端子電極71與背面電極2之間的工作電壓低，因此必須將工作電壓提高這一點，而利用抑制電阻增大的方法能夠防止工作電壓增高。而且，在表面電極7發(fā)生的電壓降因場所而不同，表面電極7的電阻大的情況下，電子發(fā)射效率和發(fā)射的電流密度有可能因場所而有偏差，但是由于對表面電極7電阻的增大加以抑制，能夠防止發(fā)生電子發(fā)射效率和發(fā)射的電流密度因場所而發(fā)生偏差，再者，一旦表面電極7的電阻增大，電氣時間常數也增大，因此工作速度變慢，利用抑制電阻增大的方法能夠防止工作速度變慢。
表面電極7構成場發(fā)射型電子源的正極，以表面電極7作為正極、n型區(qū)域8為負極施加電壓，能夠使從n型區(qū)域8注入的電子通過多孔質多晶硅層6漂移，到達多孔質多晶硅層6表面的電子由于隧道效應而從金屬薄膜7a的表面發(fā)射出。因此，由施加于n型區(qū)域8與金屬薄膜7a之間的直流電壓得到的電子的能量減去金屬薄膜7a的功函數得到的能量就是發(fā)射出的電子的理想能量，因此金屬薄膜7a的功函數越小越好。又，一旦金屬薄膜7a被氧化，在金屬薄膜7a的表面形成氧化膜，通過金屬薄膜7a發(fā)射出的電子的電子發(fā)射功率變小，因此金屬薄膜7a的材料最好是耐氧化性能良好的金屬。在本實施形態(tài)中，金屬薄膜7a使用金，但并不是說金屬薄膜限定于金，只要是功函數小而且耐氧化性好的金屬都可以，除了金以外，也可以使用鉑、銥、銠、釕等和這些金屬的合金等。又，在金屬薄膜7a表面的多孔質多晶硅層6以外的區(qū)域形成的金屬薄膜7b最好是低電阻率材料，在本實施形態(tài)中金屬薄膜7b使用鋁，但是金屬薄膜7b也不限于鋁，只要是電阻率低的金屬即可。還有，金屬薄膜7a、7b和電極71、72的膜厚并不限定于上述數值。
又如上所述，多晶硅層3的表面上形成的表面電極7b與端子電極71的材料相同，兩個電極7b、71的厚度大致相同，因此兩個電極7b、71可以在一個工序形成。
實施形態(tài)11下面根據圖31A～圖31C對本實施形態(tài)加以說明。上述實施形態(tài)10的強電場發(fā)射型電子源中，表面電極7由形成于多晶硅層3及多孔質多晶硅層6的表面的例如金構成的金屬薄膜7a和形成于金屬薄膜7a的多晶硅層3的區(qū)域的例如鋁構成的金屬薄膜7b構成，但是在本實施形態(tài)的強電場發(fā)射型電子源中，表面電極7由利用例如蒸鍍法在多孔質多晶硅層6表面形成的膜厚約10nm的金構成的金屬薄膜7a和利用例如蒸鍍法在多晶硅層3表面形成的膜厚約1.5微米的鋁構成的金屬薄膜7b構成。還有，表面電極7以外的結構和實施形態(tài)10相同，因此，相同的結構要素采用相同的符號標示，省略其說明。
與實施形態(tài)10一樣，多晶硅層2與多孔質多晶硅層3的表面大致形成于相同的平面，所以能夠把金屬薄膜7a、7b形成于沒有梯級差的區(qū)域，與把金屬薄膜7a、7b形成于具有梯級差的部位的情況相比，不容易發(fā)生導線斷裂的情況，能夠抑制電阻的增加。
如實施形態(tài)10所述，表面電極7構成場發(fā)射型電子源的正極，以表面電極7為正極，以n型區(qū)域8為負極施加電壓，以使從n型區(qū)域8注入的電子通過多孔質多晶硅層6漂移，到達多孔質多晶硅層6表面的電子借助于隧道效應從金屬薄膜7a的表面發(fā)射出。因此，由施加于n型區(qū)域8與金屬薄膜7a之間的直流電壓得到的電子的能量減去金屬薄膜7a的功函數得到的能量就是發(fā)射出的電子的理想能量，因此金屬薄膜7a的功函數越小越好。又，一旦金屬薄膜7a被氧化，在金屬薄膜7a的表面形成氧化膜，則通過金屬薄膜7a發(fā)射出的電子的電子發(fā)射效率變小，因此金屬薄膜7a的材料最好是耐氧化性能良好的金屬。在本實施形態(tài)中，金屬薄膜使用金，但并不是說金屬薄膜限定于金，只要是功函數小而且耐氧化性好的金屬都可以，除了金以外，也可以使用鉑、銥、銠、釕等和這些金屬的合金等。又，在多孔質多晶硅層3以外的區(qū)域形成的金屬薄膜4b最好是低電阻率材料，在本實施形態(tài)中金屬薄膜4b使用鋁，但是金屬薄膜4b也不限于鋁，只要是電阻率低的金屬即可。還有，金屬薄膜7a、7b和電極71、72的膜厚并不限定于上述數值。
實施形態(tài)12下面參照圖32A～圖32F對本實施形態(tài)的場發(fā)射型電子源的制造方法加以說明。在本實施形態(tài)中導電性基板使用p型硅基板1(電阻率為0.1歐姆厘米的(100)基板)。
首先，在n型硅基板1的主表面形成帶狀的n型區(qū)域(n+導電體層)8，在其背面形成歐姆電極2之后，利用LPCVD法形成覆蓋n型區(qū)域8的膜厚1.5微米的無摻雜的多晶硅層3，以此得到圖32A所示的結構。在這里，LPCVD法的成膜條件是，基板溫度610℃，SiH4氣體流量為600sccm，真空度為20Pa。而多晶硅層3的成膜方法不限于LPCVD法，也可以采取利用例如濺射法或等離子體CVD法形成非晶態(tài)硅層后，對該非晶態(tài)硅層進行退火處理使其結晶，形成多晶硅層的方法。其他半導體也可以使用同樣的方法。
接著，在多晶硅層3利用等離子體CVD法形成膜厚1微米的氧化硅層4，以此得到如圖36B所示的結構。氧化硅層4的成膜條件是，基板溫度225℃，SiH4氣體流量為50sccm，N2O氣體流量為875sccm、真空度為133Pa、放電功率為150W(放電功率密度為0.05W/cm2)。而氧化硅層4的成膜方法不限于等離子體CVD法，也可以采取利用熱氧化法等方法。
接著，采用光刻技術及蝕刻技術使多晶硅層3形成圖案，以此得到圖32C所示的結構。
接著，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，n型硅基板1(歐姆電極2)為正極，利用一邊對多晶硅層3的露出部分進行光照射一邊以恒定電流進行陽極氧化處理的方法，部分地形成多孔質多晶硅層5，得到圖32D所示的結構。在本實施形態(tài)中，陽極氧化處理的條件是，電流密度為20mA/cm2的恒定值、陽極氧化時間為15秒鐘，同時在陽極氧化處理中以500W的鎢燈進行光照射，以形成膜厚1微米的多孔質多晶硅層5。在本實施形態(tài)中，使多孔質化到達多晶硅的厚度方向上的途中，但也可以使多孔質化到達n型硅基板1的深度。而且在本實施形態(tài)中陽極氧化處理時的電流密度為恒定值，多孔質多晶硅層5的空隙度大致均勻，但是也可以利用改變陽極氧化處理時的電流密度的方法形成空隙度高的多晶硅層與空隙度低的多晶硅層交叉迭層的結構，還可以做成空隙度在厚度方向上連續(xù)變化的結構。
還有，在陽極氧化處理時，氧化硅層4也被上述電解液蝕刻，氧化硅層4的膜厚是1微米，而上述電解液對氧化硅的蝕刻速率是每一分鐘0.14微米左右，陽極氧化時間是15秒，因此，氧化硅層4能夠可靠地起掩模的作用。
接著，利用迅速熱氧化(RTO)法，使多孔質多晶硅層5氧化到規(guī)定的深度(也就是使多孔質多晶硅層5的一部分氧化)以此得到圖32E所示的結構。迅速熱氧化的條件是，氧化溫度取900℃，氧化時間取1小時。還有，在本實施形態(tài)中，使多孔質多晶硅層5的一部分氧化，但是也可以使其全部氧化。
然后，在多孔質多晶硅層6及多晶硅層3上利用金屬掩模以蒸鍍法形成金的薄膜，此金的薄膜形成與n型區(qū)域8交叉的帶狀，從而形成金的薄膜構成金屬薄膜7(表面電極)，得到圖32F所示結構的場發(fā)射型電子源10。在本實施形態(tài)中，金屬薄膜7使用金，但并不是金屬薄膜7限定于金，只要是功函數小的金屬都可以，除了金以外，也可以使用鋁、鉻、鎢、鎳、鉑等，或這些金屬的合金等。又，在本實施形態(tài)中，金的薄膜的膜厚采用10nm，但是對于膜厚沒有特別限定。
將上述場發(fā)射型電子源10引入真空室(未圖示)內在與金屬薄膜7相對的位置上配置集電極(未圖示)，使真空室的真空度為5×10-5Pa，以金屬薄膜7作為正極，以n型區(qū)域8作為負極，在兩級間施加20V的直流電壓，同時以集電極作為正極，以金屬薄膜7作為負極，在兩級間施加100V的直流電壓，借助于此，能夠觀察到從金屬薄膜7的表面向集電極發(fā)射電子的情況。還有，背面電極2最好是取比n型區(qū)域還要低的負電位。
于是，在本實施形態(tài)的場發(fā)射型電子源的制造方法中，將利用光刻技術及蝕刻技術形成圖案的氧化硅層4作為掩模進行陽極氧化處理以形成多孔質多晶硅層5，因此能夠提高多孔質多晶硅層5的形成的圖案的精度，又，氧化的多孔質多晶硅層6與金屬薄膜7的接觸面積由氧化硅層4的精度決定，因此能夠以低成本提高電子發(fā)射面積的形成圖案的精度。
還有，在本實施形態(tài)中，導電性基板使用p型硅基板1(電阻率為10歐姆厘米的(100)基板)，但是導電性基板不限于使用p型硅基板1，也可以使用例如在玻璃基板等上形成導電性薄膜(例如鉻薄膜和ITO薄膜)的基板等，與使用p型硅基板1等半導體基板的情況相比，能夠實現大面積化及低成本化。
實施形態(tài)13圖33是使用實施形態(tài)12的場發(fā)射型電子源10的平面發(fā)光裝置的大概結構圖。與實施形態(tài)12相同的結構要素采用相同的符號標示并省略其說明。
本實施形態(tài)的平面發(fā)光裝置具備場發(fā)射型電子源10和與場發(fā)射型電子源10的金屬薄膜7相對配置的透明電極31，透明電極31上涂布有能夠在場發(fā)射型電子源10發(fā)射的電子射線的作用下發(fā)出可見光的熒光體32。而且，透明電極31由透明導電膜構成，玻璃基板構成的透明板33。這里，形成透明電極31及熒光體32的透明板33通過隔片34與場發(fā)射型電子源10形成一體，使透明板33、隔片34和場發(fā)射型電子源10圍成的內部空間達到規(guī)定的真空度。
因此，可以利用場發(fā)射型電子源10發(fā)射電子使熒光體32發(fā)光，可以使熒光體32發(fā)出的光通過透明電極31及透明板33在外部顯示。
在本實施形態(tài)的平面發(fā)光裝置中，相對于金屬薄膜7將透明電極31作為正極，在透明電極31與金屬薄膜7之間施加1kV的直流電壓Vc，同時以場發(fā)射型電子源10的金屬薄膜7為正極，有選擇地在與金屬薄膜7之間施加20V的直流電壓Vps，以此得到與所選擇的交點對應的發(fā)光圖案。亦即在本實施形態(tài)中由于使用將多孔質多晶半導體層氧化的強電場漂移層6構成的電子源，所以電子在金屬薄膜7的面內大致均勻地向著大致垂直的方向發(fā)射，因此沒有必要設置在已有的平面發(fā)光裝置中使用的會聚電極，結構簡單了，同時也能夠降低成本。又，在本實施形態(tài)中場發(fā)射型電子源10的電子發(fā)射面積(area)的圖案精度高，因此能夠實現發(fā)光不均勻少的平面發(fā)光裝置。特別是在本實施形態(tài)中，使歐姆電極2相對于n+導電體層8帶負電位，所以能夠防止導電體層之間發(fā)射漏電流，因而更加理想。
實施形態(tài)14圖34表示將實施形態(tài)12的場發(fā)射型電子源10使用于顯示裝置情況下的大概結構。在本實施形態(tài)中，如圖34所示，在帶狀的n+導電體層8上分別形成熱氧化的多孔質多晶硅層6及與n+導電體層8的帶狀圖案交叉、分別形成帶狀的金屬薄膜7。又具備與場發(fā)射型電子源10的金屬薄膜7相對配置的透明電極31，在透明電極31上涂布著能夠在場發(fā)射型電子源10發(fā)射出的電子射線的作用下發(fā)出可見光的熒光體32。又，透明電極31由透明導電膜構成，形成于玻璃基板構成的透明板33上。在這里，本實施形態(tài)中利用將n+區(qū)域8與金屬薄膜7相互垂直配置的方法形成矩陣。亦即n+區(qū)域8與金屬薄膜7交叉的區(qū)域分別與一像素(pixel)對應。因此，利用施加電壓的金屬電極7與施加電壓的n+區(qū)域的組合，能夠只使特定的像素發(fā)光。
因此，在本實施形態(tài)的顯示裝置中，場發(fā)射型電子源的電子發(fā)射面積的圖案精度高，能夠實現高清晰度的顯示裝置。
實施形態(tài)15下面參照圖35A～D對本實施形態(tài)的場發(fā)射型電子源的制造方法加以說明。
首先，在絕緣性基板11的主表面上形成帶狀的下部電極12之后，在絕緣性基板11的主表面?zhèn)鹊恼麄€面上利用LPCVD法形成覆蓋下部電極12的膜厚1．5微米的無摻雜的多晶硅層3，以此得到圖35A所示的結構。而且，多晶硅層3的表面大致平坦。在這里，LPCVD法的成膜條件是，基板溫度610℃，SiH4氣體流量為600sccm，真空度為20Pa。而多晶硅層3的成膜方法不限于LPCVD法，也可以采取利用例如濺射法或等離子體CVD法形成非晶態(tài)硅層后，對該非晶態(tài)硅層進行退火處理使其結晶，形成多晶硅層的方法。
接著，在多晶硅層3上利用等離子體CVD法形成膜厚1微米的氧化硅層4。氧化硅層4的成膜條件是，基板溫度225℃，SiH4氣體流量為50sccm，N2O氣體流量為875sccm、真空度為133Pa、放電功率為150W(放電功率密度為0.05W/cm2)。而氧化硅層4的成膜方法不限于等離子體CVD法，也可以采取利用熱氧化法等方法。形成上述氧化硅層4之后，采用光刻技術及蝕刻技術使氧化硅層4形成與下部電極12垂直的帶狀圖案，以此得到圖35B所示的結構。
接著，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，下部電極12為正極，利用一邊對多晶硅層3的露出部分進行光照射一邊以恒定電流進行陽極氧化處理的方法，形成帶狀多孔質多晶硅層5。在本實施形態(tài)中，陽極氧化處理的條件是，電流密度為20mA/cm2的恒定電流、陽極氧化時間為15秒鐘，同時在陽極氧化處理中以500W的鎢燈進行光照射，以形成膜厚1微米的多孔質多晶硅層5。而且在陽極氧化處理時，氧化硅層4也被上述電解液蝕刻，氧化硅層4的膜厚是1微米，而上述電解液對氧化硅層4的蝕刻速率是每一分鐘0.14微米左右，陽極氧化時間是15秒，因此，氧化硅層4能夠可靠地起掩模的作用。接著，利用迅速熱氧化(RTO)法，使多孔質多晶硅層5氧化到規(guī)定的深度(也就是使多孔質多晶硅層5的一部分氧化)，以此形成熱氧化的多孔質多晶硅層6，得到圖35C所示的結構。迅速熱氧化的條件是，氧化溫度取900℃，氧化時間取1小時。還有，在本實施形態(tài)中，使多孔質多晶硅層5的一部分氧化，但是也可以使其全部氧化。
然后，在絕緣性基板11的主表面?zhèn)壤媒饘傺谀Ｒ哉翦兎ㄐ纬山鸬谋∧?，此金的薄膜形成與下部電極12的帶狀圖案垂直的帶狀薄膜，從而形成金的薄膜構成金屬薄膜7，得到圖35D所示結構的場發(fā)射型電子源10。在本實施形態(tài)中，金屬薄膜7使用金，但并不是金屬薄膜7限定于金，只要是功函數小的金屬都可以，除了金以外，也可以使用鋁、鉻、鎢、鎳、鉑等，或這些金屬的合金等。又，在本實施形態(tài)中，金屬薄膜7的膜厚采用10nm，但是該膜厚沒有特別限定。還有，在本實施形態(tài)中金屬薄膜7構成上部電極。
在本實施形態(tài)中，將利用光刻技術及蝕刻技術形成圖案的氧化硅層4作為掩模進行陽極氧化處理，以形成多孔質多晶硅層5，因此能夠提高多孔質多晶硅層5的圖案精度，又，氧化的多孔質多晶硅層6與金屬薄膜7的接觸面積由氧化硅層4的圖案精度決定，因此能夠以低成本提高電子發(fā)射面積的圖案精度。
還有，在本實施形態(tài)的場發(fā)射型電子源10中，下部電極12與上部電極7分別有選擇地施加電壓，借助于此，可以只使特定像素發(fā)射電子。
實施形態(tài)16下面參照圖36A～D對本實施形態(tài)的場發(fā)射型電子源的制造方法加以說明。本實施形態(tài)的制造方法與實施形態(tài)15大致相同，其特征在于氧化硅層4的圖案形狀，因此對與實施形態(tài)15相同之處只作簡單說明。
首先，在絕緣性基板11的主表面上形成帶狀的下部電極12之后，在絕緣性基板11的主表面?zhèn)鹊恼麄€面上利用LPCVD法形成覆蓋下部電極12的膜厚1.5微米的無摻雜的多晶硅層3，以此得到圖36A所示的結構。
接著，在多晶硅層3上利用等離子體CVD法形成膜厚1微米的氧化硅層4之后，采用光刻技術及蝕刻技術使氧化硅層4形成在下部電極12的上方沿著下部電極12的長度方向在每一規(guī)定的間隔開口的格子狀圖案，以此得到圖36B所示的結構。
接著，使用由55重量％的氟化氫水溶液與乙醇以1∶1混合的冷卻到0℃的電解液，以白金電極(未圖示)為負極，下部電極12為正極，利用一邊對多晶硅層3的露出部分進行光照射一邊以恒定電流進行陽極氧化處理的方法，形成多孔質多晶硅層5。接著，利用迅速熱氧化(RTO)法，使多孔質多晶硅層5氧化到規(guī)定的深度，以此形成熱氧化的多孔質多晶硅層6，得到圖36C所示的結構。
然后，在絕緣性基板11的主表面?zhèn)壤媒饘傺谀Ｒ哉翦兎ㄐ纬山鸬谋∧ぃ私鸬谋∧ば纬膳c下部電極12的帶狀圖案垂直的帶狀薄膜，從而形成金的薄膜構成的金屬薄膜7，得到圖36D所示結構的場發(fā)射型電子源10。在本實施形態(tài)中，金屬薄膜7使用金，但并不是金屬薄膜7限定于金，只要是功函數小的金屬都可以，除了金以外，也可以使用鋁、鉻、鎢、鎳、鉑等，或這些金屬的合金等。又，在本實施形態(tài)中，金屬薄膜7的膜厚采用10nm，但是該膜厚沒有特別限定。還有，在本實施形態(tài)中金屬薄膜7構成上部電極。
在本實施形態(tài)中，將利用光刻技術及蝕刻技術形成圖案的氧化硅層4作為掩模進行陽極氧化處理，以形成多孔質多晶硅層5，因此能夠提高多孔質多晶硅層5的圖案精度，又，氧化的多孔質多晶硅層6與金屬薄膜7的接觸面積由氧化硅層4的圖案精度決定，因此能夠以低成本提高電子發(fā)射面積的圖案精度。
又，在本實施形態(tài)的場發(fā)射型電子源10中，下部電極12與上部表面電極7分別有選擇地施加電壓，借助于此，可以只使特定像素發(fā)射電子。又在多孔質多晶硅層6以外的金屬薄膜7的下部設置絕緣層9，因此道間串擾和電子的直進性也得到改善，是理想的實施形態(tài)。
實施形態(tài)17圖37表示將實施形態(tài)5的場發(fā)射型電子源10使用于顯示裝置的情況下的概略圖。在本實施形態(tài)中，如圖37所示，具備與場發(fā)射型電子源10的金屬薄膜7相對配置的透明電極31，透明電極31上涂布有能夠在場發(fā)射型電子源10發(fā)射的電子射線的作用下發(fā)出可見光的熒光體32。而且，透明電極31由透明導電膜構成，形成玻璃基板構成的透明板33。在本實施形態(tài)中，透明電極31在同一面內形成陣列狀，各透明電極31形成矩陣，與金電極7中熱氧化的多孔質多晶硅層6上形成的部位相對。透明電極31及熒光體32形成的透明板33通過隔片(未圖示)與場發(fā)射型電子源10形成一體，使透明板33和隔片及場發(fā)射型電子源10圍成的內部空間達到規(guī)定的真空度。因此，利用施加電壓的金屬電極7(下稱上部電極7)與下部電極12的組合可以只使特定像素發(fā)射電子射線，只使與該像素相對配置的熒光體32發(fā)光，可以使熒光體32發(fā)出的光通過透明電極31及透明板33在外部顯示。
而且在本實施形態(tài)，使透明電極31與上部電極7相對作為正極，在透明電極31與上部電極7之間施加1kV的直流電壓，同時以上部電極7為正極，上部電極7與下部電極12之間施加20V的直流電壓，借助于此，能夠只使與特定的電子源的像素對應的熒光體32發(fā)光。
在本實施形態(tài)中場發(fā)射型電子源10的電子發(fā)射面積(area)的圖案精度由氧化硅層4的圖案精度決定，因此電子發(fā)射面積的圖案精度高，能夠實現高清晰度顯示。
工業(yè)應用性由上述說明可知，采用本發(fā)明能夠從表面電極的所希望的區(qū)域發(fā)射出電子，而且在使集電極與表面電極相對配置的構成顯示裝置的情況下，不需要施加在集電極上的數百伏特乃至數千伏特的高壓在開關時用的電路。因此，能夠使表面電極的所希望的區(qū)域有選擇地發(fā)射電子的高精度的場發(fā)射型電子源陣列能夠實現低成本化及小型化。
權利要求
1．一種場發(fā)射型電子源陣列，具備至少在一主表面具有導電體層構成的下部電極的導電性基板、在該導電性基板的導電體層上形成的強電場漂移層，以及形成于強電場漂移層上的導電性薄膜構成的表面電極，將該導電性薄膜作為正極相對于上述導電性基板的導電體層施加電壓，以此使從上述導電性基板注入上述強電場漂移層的電子漂移、通過上述導電性薄膜發(fā)射，其特征在于，所述導電性基板上的導電體層以規(guī)定的間隔形成并排延伸的多條帶，另一方面，所述導電性薄膜隔著所述強電場漂移層與所述帶狀的導電體層相對并交叉地以規(guī)定的間隔并排延伸，形成多條帶，所述強電場漂移層是氧化或氮化的多孔多晶半導體，至少在所述帶狀的導電體層與導電性薄膜帶的相對并交叉的各位置上所述導電體層與所述導電性薄膜夾著所述強電場漂移層，構成在所述導電性基板上以規(guī)定的間隔排列的多個電子源。
2．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述導電性基板由半導體基板或具有半導體層的絕緣性基板構成，以規(guī)定的間隔并列配置的導電體層由雜質擴散層構成。
3．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述導電性基板是絕緣板，所述導電體層由金屬層構成。
4．根據權利要求2所述的場發(fā)射型電子源陣列，其特征在于，在所述導電體層之間設有與導電體層不同導電型的高濃度雜質。
5．根據權利要求4所述的場發(fā)射型電子源陣列，其特征在于，所述導電性基板是p型半導體基板，所述雜質擴散層是摻雜n型雜質的擴散層，所述高濃度雜質層是p型雜質層。
6．根據權利要求2所述的場發(fā)射型電子源陣列，其特征在于，在所述導電性基板上以規(guī)定的間隔形成的導電體層之間，形成用于切斷漏電流的絕緣層，所述漏電流是從導電性基板通過多晶半導體層到導電性薄膜或從導電體層流向相鄰的強電場漂移層的漏電流。
7．根據權利要求2所述的場發(fā)射型電子源陣列，其特征在于，所述雜質擴散層具備用于減小電阻值，其寬度方向的兩側有相同導電性的濃度更高的雜質擴散層。
8．根據權利要求7所述的場發(fā)射型電子源陣列，其特征在于，所述高濃度的雜質層是其內部濃度更高的雙層結構的雜質層。
9．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層是將所述導電性基板上的多晶半導體層的一部分多孔化并氧化或氮化形成的半導體層，其周圍由摻雜與構成所述導電體層的擴散層不同導電型的雜質的多晶半導體層或未摻雜的多晶半導體層包圍，該多晶半導體層的上方以絕緣層覆蓋。
10．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層是將所述導電性基板的導電體層上的多晶半導體層的一部分多孔化后再氧化或氮化形成的半導體層，去除導電性基板的導電體層之間及/或未形成導電性薄膜的半導體層的一部分或全部，在形成的槽的內表面形成或充填絕緣層構成。
11．根據權利要求2所述的場發(fā)射型電子源陣列，其特征在于，所述導電性基板由半導體基板構成，在與設置所述雜質擴散層的主表面相反側的主表面形成電極構成。
12．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述半導體基板是硅基板，在其上形成的多晶半導體層是多晶硅。
13．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層沿著所述導電體層的上面形成帶狀。
14．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層沿著所述導電體層以規(guī)定的間隔形成。
15根據權利要求13或14所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層是所述多晶半導體層的一部分被氧化或氮化的多孔多晶半導體層。
16．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述強電場漂移層與此外的其他部位大致齊平地形成于所述導電性基板上，所述導電性薄膜跨越延伸到強電場漂移層與此外的其他部位。
17．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，在所述強電場漂移層上與其交叉地配置的帶狀導電性薄膜構成的表面電極在所述強電場漂移層上以外的區(qū)域寬度狹小。
18．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，在所述強電場漂移層上與其交叉地配置的帶狀導電性薄膜構成的表面電極在強電場漂移層以外的區(qū)域的導電性薄膜的下部或上部具備絕緣層。
19．根據權利要求6或18所述的場發(fā)射型電子源陣列，其特征在于，所述絕緣層以LOCOS法形成，其寬度方向上越往兩端越薄。
20．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，在所述強電場漂移層上與其交叉地配置的帶狀導電性薄膜構成的表面電極，夾著所述強電場漂移層的區(qū)域以外的部分膜厚比夾著所述強電場漂移層的區(qū)域的部分大。
21．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，所述導電性薄膜具有用于電連接和熱連接的配線用電極。
22．根據權利要求1所述的場發(fā)射型電子源陣列，其特征在于，對著與場發(fā)射型電子源陣列相對配置的電極發(fā)射電子，使設置于該電極的上部或下部的熒光體發(fā)光、形成圖像的。
23．一種場發(fā)射型電子源陣列的制造方法，其特征在于，具備(A)準備基板，在該基板的一主表面形成以規(guī)定的間隔并排排列的多條帶狀的導電體層作為下部電極的工序、(B)在形成所述導電體層的基板主表面形成覆蓋導電體層的多晶半導體層的工序、(C)以所述導電體層作為一電極有選擇地使所述多晶半導體層的一部分陽極氧化后多孔化的工序、(D)使所述多孔化的多晶半導體層氧化或氮化的工序，以及(E)在一部分多孔化并氧化或氮化的多晶半導體層上與所述導電體層相對并交叉地以規(guī)定的間隔形成并排排列的多條帶狀導電性薄膜的工序。
24．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，(B)有選擇地使多晶半導體層的一部分陽極氧化后多孔化的工序包含在導電性基板上及/或多晶半導體層上形成陽極氧化用的規(guī)定的區(qū)域開口的掩模材料層或絕緣層的工序。
25．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，(A)形成多條帶狀的導電體層的工序還包含(a-1)對除了主表面具備p型半導體層的基板或p型半導體基板的摻雜用的規(guī)定區(qū)域外的區(qū)域進行蝕刻的工序，以及(a-2)在所述規(guī)定區(qū)域摻雜n型雜質，形成n型雜質擴散層的工序。
26．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，(A)形成多條帶狀的導電體層的工序還包含(a-3)在形成所述n型雜質擴散層的p型導電型基板上形成絕緣層，將所述n型雜質擴散層的規(guī)定區(qū)域的絕緣層開口的工序。
27．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，(B)有選擇地將多晶半導體層的一部分陽極氧化，多孔化的工序是把半導體基板的背面上設置的電極作為一電極進行陽極氧化的工序。
28．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，還包含(F)在相鄰的多孔多晶半導體層之間引入與形成所述導電體層的擴散層導電型相反的雜質，形成與導電體層導電型相反的多晶半導體層的工序、(G)在與所述導電體層導電型相反的多晶半導體層上面形成絕緣膜的工序。
29．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，在所述陽極氧化工序之后，(h-1)利用蝕刻手段去除相鄰的導電體層之間的半導體層的、以及未形成導電性薄膜的半導體層的一部分或全部。
30．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，在所述陽極氧化工序之前(h-2)利用蝕刻手段去除相鄰的導電體層之間的半導體層的、以及未形成導電性薄膜的半導體層一部分或全部。
31．根據權利要求29或30所述的場發(fā)射型電子源陣列的制造方法，其特征在于，在所述蝕刻過的半導體部分形成或充填絕緣層。
32．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，在所述陽極氧化工序之前，包含在多晶半導體層上與所述導電體層相對并交叉地形成以規(guī)定的間隔并排排列的多條帶狀的絕緣層的工序，利用所述陽極氧化工序沿著所述導電體層上面以規(guī)定的間隔實施多孔化。
33．根據權利要求23所述的場發(fā)射型電子源陣列的制造方法，其特征在于，半導體基板或半導體層是硅，所述絕緣層是二氧化硅。
34．根據權利要求33所述的場發(fā)射型電子源陣列的制造方法，其特征在于，絕緣層利用LOCOS法形成。
全文摘要
本發(fā)明提供能夠使表面電極的所希望的區(qū)域發(fā)射出電子的場發(fā)射型電子源及其制造方法,場發(fā)射型電子源10具備作為導電性基板的p型硅基板1、形成于p型硅基板1內的主表面?zhèn)鹊膸畹淖鳛閿U散層的n型區(qū)域8、形成于n型區(qū)域8上,從n型區(qū)域注入的電子發(fā)生漂移的、氧化的多孔多晶硅構成的強電場漂移層6、形成于強電場漂移層6之間的多晶硅層3,以及在與n型區(qū)域8交叉的方向上形成帶狀,跨越強電場漂移層6上面及多晶硅層3上面形成的導電性薄膜構成的表面電極7。適當選擇施加電壓的n型區(qū)域8和表面電極7,能夠使得施加電壓的表面電極7中只有與施加電壓的n型區(qū)域8交叉的區(qū)域發(fā)射出電子,所以能夠使表面電極7的所希望的區(qū)域發(fā)射出電子。
文檔編號H01J1/312GK1287678SQ99801925
公開日2001年3月14日 申請日期1999年8月26日 優(yōu)先權日1998年8月26日
發(fā)明者幡井崇, 菰田卓哉, 本多由明, 相澤浩一, 渡部祥文, 櫟原勉, 近藤行廣, 岡直正, 越田信義 申請人:松下電工株式會社