專利名稱：基于fpga的氣電立焊弧長控制器的制作方法
技術領域：
本實用新型涉及一種用于焊接金屬的焊接設備，尤其是一種氣電立焊的控制電路。
背景技術：
電力電子器件經(jīng)歷了工頻、低頻、中頻到高頻的發(fā)展歷程，與此相對應的是，電力 電子電路的控制也從最初由分立元件組成的控制電路發(fā)展到集成控制器。目前，電力電子 器件正朝著高頻化、耐高壓、大電流和集成化的方向進一步發(fā)展。集成化的電路設計能夠滿 足對于電源智能化、微型化、模塊化和易維修等特點的要求。電力電子器件的迅速發(fā)展，也 為驅(qū)動及控制技術帶來了更高的性能要求。傳統(tǒng)的氣電立焊機弧長控制器模擬電路為核 心，無可避免地具有模擬控制電路的一些缺點，主要表現(xiàn)在控制精度低、動態(tài)響應慢、參數(shù) 整定不方便、溫度漂移嚴重、容易老化等缺點。專用的集成控制芯片大大簡化了電力電子電 路的控制線路，提高了控制信號的開關頻率，只需要連接若干阻容性元器件就可直接構(gòu)成 具有校正環(huán)節(jié)的模擬調(diào)節(jié)器，提高了電路的可靠性。但是也正由于阻容元器件的存在，模擬 控制電路仍具有一些固有缺陷，如元器件參數(shù)的精度和一致性、性能老化等問題依然存在。 此外，模擬集成控制芯片還存在功耗較大、集成度低、控制不夠靈活、通用性不強等問題。在電力電子電路中，微控制器(主要指各類單片機)、數(shù)字信號處理器(DSP)、工業(yè) 控制計算機等籠統(tǒng)稱為控制器，其中單片機是應用非常廣泛的控制器之一。單片機一般可作為整個電路的主控芯片，實現(xiàn)多種綜合功能。單片機控制克服了 模擬電路的固有缺陷，通過數(shù)字化的控制方法，得到高精度、高穩(wěn)定性的控制特性，具有多 種靈活的控制功能。但單片機由于本身結(jié)構(gòu)所造成的運行速度慢、無法提供更高的時鐘頻 率等缺點制約了其在高頻電路中的應用。DSP與單片機相比，則具有了更快的處理速度、更高的集成度和更大的容量。同時， 也存在著一些局限性，如采樣頻率的選擇、PWM信號頻率及其精度、采樣延時、運算時間及其 精度等，這些因素都會對電路的控制性能產(chǎn)生或多或少的影響。
發(fā)明內(nèi)容本實用新型的目的是針對現(xiàn)有技術的不足，提供一種基于FPGA的氣電立焊弧長 控制器，可以簡化電路，減低成本，增加系統(tǒng)可靠性，能夠更好地適應當前對立焊的要求。本實用新型為實現(xiàn)上述目的，采用如下技術方案本實用新型基于FPGA的氣電立焊弧長控制器，包括三路小車行走給定電路、電 機電壓負反饋電流正反饋電路、隔離光耦電路、AD轉(zhuǎn)換電路、正反面焊槍停留給定電路、焊 接控制信號電路、FPGA控制電路、直流電機驅(qū)動電路和焊槍擺動控制電路，其中采樣焊接 電流信號送入自動行走給定電路；快速行走給定電路、手動行走給定電路、自動行走給定電 路、電壓負反饋電流正反饋電路(1-4)和行程開關信號分別接光耦隔離電路的輸入端，光 耦隔離電路的輸出端分別接AD轉(zhuǎn)換電路和FPGA控制電路的輸入端，正反面焊槍停留給定電路(2-3)接AD轉(zhuǎn)換電路的輸入端，焊接控制信號電路的輸出端接FPGA控制電路的輸入 端，AD轉(zhuǎn)換電路與FPGA控制電路雙向連接，F(xiàn)PGA控制電路的輸出端分別接直流電機驅(qū)動電 路和焊槍擺動控制電路的輸入端，直流電機驅(qū)動電路的輸出端接電機電壓負反饋電流正反 饋電路的輸入端。所述隔離光耦電路由三個行走給定隔離電路、電機隔離電路和開關信號隔離電 路，其中三個行走給定隔離電路和電機隔離電路結(jié)構(gòu)相同，所述行走給定隔離電路包括三 個電阻、兩個放大器、滑動變阻器、光耦E和三個電容，第一電阻的一端接第一放大器的2 腳，第一電阻的另一端接快速行走給定電路或手動行走給定電路或自動行走給定電路或電 壓負反饋電流正反饋電路的輸出端，第一放大器的3腳分別接第一放大器的1腳和第二放 大器的5腳，第一放大器的4腳分別接+5V直流電源和第一電容的一端，第一電容的另一端 接數(shù)字地，第一放大器的11腳分別接-5V直流電源和第二電容的一端，第二電容的另一端 接數(shù)字地，第二放大器的6腳分別接第二電阻的一端、第三電容的一端和光耦的4腳，第二 電阻的另一端分別接滑動變阻器的一端和滑動端，滑動變阻器的另一端接數(shù)字地，第三電 容的另一端分別接第二放大器的7腳和第三電阻的一端，第三電阻的另一端接光耦的2腳， 光耦的1腳接數(shù)字地，光耦的3腳接電源VDD，光耦的6腳接電源VCC，光耦的5腳接AD轉(zhuǎn) 換電路；所述開關信號隔離電路由兩個結(jié)構(gòu)相同的子電路構(gòu)成，每個子電路包括包括三個 電阻、兩個放大器、滑動變阻器、光耦E和三個電容，第四電阻的一端接第三放大器的2腳， 第四電阻的另一端接開關行程信號，第三放大器的3腳分別接第一放大器的1腳和第四放 大器的5腳，第三放大器的4腳分別接+5V直流電源和第四電容的一端，第四電容的另一端 接數(shù)字地，第三放大器的11腳分別接-5V直流電源和第五電容的一端，第五電容的另一端 接數(shù)字地，第四放大器的6腳分別接第五電阻的一端、第六電容的一端和光耦的4腳，第五 電阻的另一端分別接滑動變阻器的一端和滑動端，滑動變阻器的另一端接數(shù)字地，第六電 容的另一端分別接第四放大器的7腳和第六電阻的一端，第六電阻的另一端接光耦的2腳， 光耦的1腳接數(shù)字地，光耦的3腳接電源VDD，光耦的6腳接電源VCC，光耦的5腳接AD轉(zhuǎn) 換電路。所述AD轉(zhuǎn)換電路包括AD轉(zhuǎn)換芯片U5和U6，電容C34 C37以及C40 C41，其 中快速行走給定電路、手動行走給定電路、自動行走給定電路、電壓負反饋電流正反饋電路 的輸出端分別接AD轉(zhuǎn)換芯片U6的21、20、19、18腳，AD轉(zhuǎn)換芯片U6的27號腳連電容C35 的正端、電容C34和+5V，AD轉(zhuǎn)換芯片U6的23號腳連電容C36的正端，22號腳連電容C37 的一端；電容C34 C37的另一端與AD轉(zhuǎn)換芯片U6的15號腳相連后接地；AD轉(zhuǎn)換芯片U6 的28號腳接地，1 14號腳、24 26號腳分別接FPGA控制電路；正反面焊槍停留給定電 路(2-3)的輸出端與AD轉(zhuǎn)換芯片U5的26號腳和1腳相連；AD轉(zhuǎn)換芯片TO的11號腳連 +5V，13號腳、16號腳和電容C40的負端、電容C41的一端相連后接地，16號腳與電容C41的 另一端、電容 C40 的正端和 +5V ；AD 轉(zhuǎn)換芯片 U5 的 21，20，19，18，8，15，14，17，7，25，24，23， 22，9，6，10號腳分別與FPGA控制電路相連。所述焊接控制信號電路包括六個開關，其中開關Sl的一端與FPGA控制電路相 連，另一端連電源VCC ；開關UP的兩個常閉端各自連地和FPGA控制電路相連，常開端連電 源VCC ；開關DOWN的兩個常閉端各自連地和FPGA控制電路相連，常開端連電源VCC ；開關
5START的兩個常閉端各自連地和開關SWl的3號腳，常開端連電源VCC ；開關SWl的4號腳 接地，2號腳和5號腳相連后接FPGA控制電路，1號腳和6號腳相連后接FPGA控制電路；開 關S6的一端連FPGA控制電路，另一端連電源VCC。本實用新型建立了一種等速送絲方式與平特性電源配合焊接小車變速爬行組成 的焊接電弧復合控制系統(tǒng)。在自動焊接過程，當電弧受干擾長度變長時，電弧的自調(diào)節(jié)作用 首先起作用。根據(jù)自調(diào)節(jié)原理，焊絲熔化速度變慢以使弧長恢復。但熔化速度的變慢會使 熔池上升速度同樣變慢，因而產(chǎn)生一個不利于電弧穩(wěn)定的速度變化分量。本實用新型中采 樣焊接電流作為小車爬升速度控制信號，這時就可以控制小車上升速度，使小車上升速度 變慢，即產(chǎn)生一個小車速度變化量來補償這個速度分量。故本系統(tǒng)同時具有了等速送絲和 小車變速爬升的優(yōu)點，能較好地控制焊接中電弧的穩(wěn)定。

圖1是本實用新型實施例的電路框圖；圖2是本實用新型實施例中模塊1的電路圖；圖3是本實用新型實施例中模塊2的電路圖；圖4是本實用新型實施例中模 塊3的電路圖。
具體實施方式
以下結(jié)合附圖對實用新型的技術方案進行詳細說明如圖1所示，基于FPGA的氣電立焊弧長控制器，其特征在于，包括三路小車行走 給定電路(1-1 1-3)、電機電壓負反饋電流正反饋電路(1-4)、隔離光耦電路(2-l)、AD轉(zhuǎn) 換電路(2-2)、正反面焊槍停留給定電路(2-3)、焊接控制信號電路(3-1)、FPGA控制電路 (3-2)、直流電機驅(qū)動電路(3-3)和焊槍擺動控制電路(3-4)，其中采樣焊接電流信號送入自動行走給定電路(1-3)；快速行走給定電路(1-1)、手動行走給定電路(1-2)和自動行走給定電路(1-3)分 別經(jīng)光耦隔離電路(2-1)后，將信號送入AD轉(zhuǎn)換電路(2-2)；分別采樣爬行小車控制電機電壓信號和電流信號，經(jīng)電壓負反饋電流正反饋電路 (1-4)和隔離光耦電路(2-1)后送入AD轉(zhuǎn)換電路(2-2)；行程開關信號經(jīng)隔離光耦電路(2-1)后，將信號送入FPGA控制電路(3_2)；正反面焊槍停留給定電路(2-3)與AD轉(zhuǎn)換電路(2-2)相連；AD轉(zhuǎn)換電路(2-2)與FPGA控制電路(3-2)相連，將模擬信號轉(zhuǎn)換成數(shù)字信號后， 輸入FPGA芯片內(nèi)部；焊接控制信號電路(3-1)與FPGA控制電路(3_2)相連，從而選擇焊接模式，以及 控制焊接過程的啟動與結(jié)束；FPGA控制電路(3-2)分別與AD轉(zhuǎn)換電路(2_2)、隔離光耦電路(2_1)和焊接控制 信號電路(3-1)相連，根據(jù)接收到的數(shù)字信號，產(chǎn)生PWM脈動波形和焊槍時間停留控制信 號，分別送入直流電機驅(qū)動電路(3-3)、焊槍擺動控制電路(3-4)；直流電機驅(qū)動電路(3-3)將PWM脈動波形轉(zhuǎn)變?yōu)橹苯拥闹绷麟姍C驅(qū)動信號，從而 控制直流電機的轉(zhuǎn)動，達到控制焊接小車行走的目的；[0029]焊槍擺動控制電路(3-4)根據(jù)FPGA生成的時間停留控制信號，驅(qū)動焊槍擺動控制 電機，從而控制焊槍的正反面時間停留定。如圖2所示，本實用新型提供了一種基于FPGA的氣電立焊弧長控制器。三路行走 給定電路包括快速行走給定電路、手動行走給定電路、自動行走給定電路。變阻器VR5的一端與電容C28的一端相連后接+5V。變阻器VR5的另一端與電阻 R49的一端相連，電阻R49的另一端和C28剩余一端相連后接地。變阻器VR5的中間抽頭 與電阻R81的一端相連，電阻R81的另一端分別與電容C32、電阻R80、電阻R9的一端相連。 電容C32和電阻R80剩余的一端相連后接地，電阻R9的另一端接放大器ICl的2號腳。放 大器ICl的4號腳和11號腳分別接+5V和-5V，1號腳、3號腳和5號腳相連。變阻器VR15 的一端接地，中間抽頭和另一端相連后接電阻RlO的一端。電阻RlO的另一端與放大器ICl 的6號腳、電容C31的一端相連后接隔離光耦El的4號腳。電容C31的一端與ICl的號腳、 電阻Rll的一端相連，Rll的另一端接隔離光耦El的2號腳。隔離光耦El的1號腳接地， 3號腳連VDD，6號腳連VCC。變阻器VR4的一端與+5V相連，另一端與電阻R48的一端相連，電阻R48的另一端 與變阻器TRAVELSPEED—端相連后接地。變阻器TRAVELSPEED的另一端和中間抽頭分別與 變阻器VR4的中間抽頭和電阻R82的一端相連。電阻R82的另一端分別與電容C29、電阻 R6、電阻R83的一端相連，電容C29、電阻R6的另一端相連后接地，電阻R83的另一端與放大 器IC2的9號腳相連。放大器IC2的8號腳、10號、12號腳相連。變阻器VR14的一端接地， 中間抽頭和另一端相連后接電阻R7的一端。電阻R7的另一端與放大器IC2的13號腳、電 容C30的一端相連后接隔離光耦E2的4號腳。電容C30的一端與放大器IC2的14號腳、 電阻R8的一端相連，電阻R8的另一端接隔離光耦E2的2號腳。隔離光耦E2的1號腳接 地，3號腳連VDD，6號腳連VCC。變阻器VR12的中間抽頭和一端相連后接-5V，另一端與變阻器TOLD⑶RRENT的一 端相連，變阻器WELD⑶RRENT的另一端與變阻器VRll的一端相連，變阻器VRll的中間抽頭 與其另一端相連后接地。變阻器WELD⑶RRENT的中間抽頭接電阻R72的一端，電阻R72的 另一端與放大器IC4的12腳相連。放大器IC4的13號腳與電阻R73的一端相連，變阻器 VRlO的中間抽頭和一端相連后接電阻R73的另一端、放大器IC4的14號腳。變阻器VRlO 的另一端與變阻器STICK0UT的一端相連。變阻器STICK0UT的另一端與變阻器VR9的一端 相連，變阻器VR9中間抽頭和另一端相連后接地。變阻器STICK0UT的中間抽頭與電阻R74 的一端相連，電阻R74的另一端與放大器IC4的2號腳、電阻R75的一端、電阻R59的一端相 連，電容C19的正端相連。電阻R59的另一端與變阻器VR13的中間抽頭相連，變阻器VR13 的兩端分別與電阻R77、電阻R78的一端相連，電阻R77的另一端接-5V，電阻R78的另一端 接地。電容C19的負端與電容C20的負端相連，電容C20的正端與電阻R75的另一端、放大 器IC4的1號腳相連、電阻R52的一端相連。放大器IC4的3號腳、4號腳和11號腳分別接 +5V、-5V、電阻R76的一端，電阻R76的另一端接地。焊接中采樣焊接電流，利用600A 60mA 的分流器將轉(zhuǎn)換的電壓信號接入電阻R61的一端。電阻R61的另一端接電阻R62的一端和 放大器IC3的13號腳。放大器IC3的4號腳、11號腳、12號腳分別接+5V、_5V、電阻R63的 一端，電阻R63的另一端接地。電阻R62的另一端接變阻器VR8的一端，變阻器VR8的另一 端與中間抽頭現(xiàn)連后接放大器IC3的14號腳、電阻R64的一端。電阻R64的另一端與電阻R65的一端相連。電阻R65的另一端與電阻R66的一端、電容Cll的正端相連。電阻R66的 另一端與電阻R67的一端相連，電阻R67的另一端接放大器IC3的10號腳、電容C14的正 端相連。電容C14的負端接電容C13的負端，電容C13的正端接地。電容Cll的負端接電 容C12的負端，電容C12的正端與放大器IC3的8號腳、9號腳、電阻R68的一端相連。電阻 R68的另一端與電阻R69的一端相連。電阻R69的另一端與電阻R70的一端、電容C15的正 端相連。電阻R70的另一端與電阻R71的一端相連，電阻R71的另一端接放大器IC3的5號 腳、電容C18的正端相連。電容C18的負端接電容C17的負端，電容C17的正端接地。電容 C15的負端接電容C16的負端，電容C16的正端與放大器IC3的7號腳、6號腳、電阻R53的 一端相連。電阻R52、R53的另一端與電阻R54的一端、電容ClO的一端、放大器ICl的9號 腳相連。放大器ICl的10號腳連電阻R55的一端，電阻R55的另一端接地。電阻R54的另 一端接變阻器VR7的一端，變阻器VR7的另一端與中間抽頭相連后與電容ClO的另一端、放 大器ICl的8號腳、電阻R56的一端相連。電阻R56的另一端與電阻R60的一端、電阻R57 的一端、放大器ICl的13號腳相連。電阻R60的另一端連變阻器VR6的中間抽頭，變阻器 VR6的兩端分別接地和連+5V。電阻R57的另一端連放大器ICl的14號腳和電阻Rl的一 端，放大器ICl的12號腳連電阻R58的一端，電阻R58的另一端接地。電阻Rl的另一端分 別與電容C4、電阻R2、電阻R3的一端相連，電容C4、電阻R2的另一端相連后接地。電阻R3 的另一端與放大器IC2的2號腳相連，放大器IC2的1號腳、3號、5號腳相連。變阻器VR3 的一端接地，中間抽頭和另一端相連后接電阻R4的一端。電阻R4的另一端與IC2的6號 腳、電容C27的一端相連后接隔離光耦E3的4號腳。電容C27的一端與IC2的7號腳、電 阻R5的一端相連，電阻R5的另一端接E3的2號腳。隔離光耦E3的1號腳接地，3號腳連 VDD, 6號腳連VCC。隔離光耦El、E2、E3的5號腳分別接AD轉(zhuǎn)換芯片U6的19、18、17號腳。AD轉(zhuǎn)換 芯片U6的27號腳連電容C35的正端、電容C34的一端后接+5V，23號腳連電容C36的正 端，22號腳連電容C37的一端，28號腳接地。電容C34 C37的另一端與AD轉(zhuǎn)換芯片U6 的15號腳相連后接地。AD轉(zhuǎn)換芯片TO的1 14號腳、24 26號腳分別接FPGA芯片Ul 的 175、179、181、182、185、187、188、189、191 193、195、197、198、170、176、180 號腳。電路的15號輸出腳連電阻R15的一端，電阻R15的另一端與放大器IC6的2號腳 相連，放大器IC6的1號腳、3號、5號腳相連。放大器IC6的4號腳、11號腳分別接+5V、_5V。 變阻器VR16的一端接地，中間抽頭和另一端相連后接電阻R17的一端。電阻R17的另一端 與放大器IC6的6號腳、電容C38的一端相連后接隔離光耦E4的4號腳。電容C38的一端 與放大器IC6的7號腳、電阻R21的一端相連，電阻R21的另一端接隔離光耦E4的2號腳。 隔離光耦E4的1號腳接地，3號腳連VDD，6號腳連VCC。電路的16號輸出腳連電阻R16的一端，電阻R16的另一端與放大器IC6的9號腳 相連，放大器IC6的8號腳、10號、12號腳相連。變阻器VR17的一端接地，中間抽頭和另一 端相連后接電阻R18的一端。電阻R18的另一端與放大器IC6的13號腳、電容C39的一端 相連后接隔離光耦E5的4號腳。電容C39的另一端與放大器IC6的14號腳、電阻R20的 一端相連，電阻R20的另一端接隔離光耦E5的2號腳。隔離光耦E5的1號腳接地，3號腳 連VDD，6號腳連VCC。電路的17、18號腳分別接變阻器VR1、變阻器VR2的一端，變阻器VR1、VR2的另一
8端跟各自的中間抽頭相連后，分別與AD轉(zhuǎn)換芯片TO的26號腳和1號腳相連。隔離光耦 E4、隔離光耦E5的5號腳分別與FPGA芯片Ul的90號腳和92號腳相連。AD轉(zhuǎn)換芯片U5 的11號腳連+5V，13號腳、16號腳和電容C40的負端、電容C41的一端相連后接地，16號腳 與電容C41的另一端、電容C40的正端相連后接+5V。AD轉(zhuǎn)換芯片U5的21，20，19，18，8， 15，14，17，7，25，24，23，22，9，6，10 號腳分別與 FPGA 芯片 Ul 的 68 70，72，74 77，80 82，84，86 89 相連。開關Sl的一端連FPGA芯片Ul的4號腳，另一端連VCC。開關UP的兩個常閉端 各自連地和FPGA芯片Ul的35號腳，常開端連VCC。開關DOWN的兩個常閉端各自連地和 FPGA芯片Ul的41號腳，常開端連VCC。開關START的兩個常閉端各自連地和開關SWl的3 號腳，常開端連VCC。開關SWl的4號腳接地，2號腳和5號腳相連后接FPGA芯片Ul的14 號腳，1號腳和6號腳相連后接FPGA芯片Ul的10號腳。開關S6的一端連FPGA芯片Ul的 6號腳，另一端連VCC。FPGA芯片Ul的149 151號腳分別接電機驅(qū)動芯片L298的EN，IN2, INl端相連。 137和141號腳與電路的21，22輸出端相連。110號腳連固態(tài)繼電器S5的“+ ”。固態(tài)繼電 器S5的“_”接地，另外兩端分別接電路的19、20號腳。L298的GND接地，Vss端與電容C42 的正端，電容C43的一端相連后接+5V，電容C42的負端與電容C43的另一端相連后接地。 SENSINGA端與電阻R23的一端相連，電阻R23的另一端接地。L298的Vs端、電容C44的一 端、電容C45的正端、二極管D1、二極管D2的負端相連后接+24V。電容C44的另一端與電 容C45的負端相連后接地。L298的OUTl端與二極管Dl正端、二極管D3負端相連后接電機 的一端，0UT2端二極管D2正端、二極管D4負端相連后接電機的另一端，二極管D3和二極 管D4的正端相連后接地。從L298的電機電流采樣端SENSINGA接電阻R26和電阻R33的一端，電阻R26的另 一端與電容C6的一端相連后接地。電容C6和電阻R33的另一端與電阻R34的一端相連， 電阻R34的另一端與電阻R35和電容C8的一端、放大器IC5的6號腳相連。放大器IC5的 4號腳與11號腳分別與+5V、-5V相連，5號腳與電阻R36的一端相連，電阻R36的另一端接 地。放大器IC5的7號腳與電阻R37的一端相連，電阻R37的另一端與電容C9的一端、電 阻R38的一端相連。電阻R38的另一端與變阻器VR13的一端相連。變阻器VR13的中間抽 頭與另一端相連后與電容C9的另一端，放大器IC5的1號腳，電阻R41的一端相接。放大 器IC5的3號腳連電阻R39的一端，電阻R39的另一端接地。從L298的OUTl端采樣電機 電壓接電阻R27的一端，電阻R27的另一端與電阻R28、電阻R29的一端相連，電阻R28的另 一端與電容C5的一端相連后接地，電阻R29和電容C5的另一端相連后接電阻R30的一端。 電阻R30的另一端接電阻R31的一端、電容C7的一端、放大器IC5的9號腳。放大器IC5 的10號腳連電阻R32的一端，電阻R32的另一端接地。電阻R31、電容C7的另一端與放大 器IC5的8號腳相連后接電阻R40的一端。電阻R40、R41的另一端相連后接放大器IC5的 12號腳。放大器IC5的13號腳連電阻R42的一端，電阻R42的另一端與放大器IC5的14 號腳、電阻R12的一端相連。電阻R12的另一端與放大器IC4的6號腳相連，放大器IC4的 5號腳、7號、10號腳相連。變阻器VR18的一端接地，中間抽頭和另一端相連后接電阻R13 的一端。電阻R13的另一端與放大器IC4的9號腳、電容C33的一端相連后接隔離光耦E6 的4號腳。電容C33的一端與放大器IC4的8號腳、電阻R14的一端相連，電阻R14的另一
9端接隔離光耦E6的2號腳。隔離光耦E6的1號腳接地，3號腳連VDD，6號腳連VCC，5號腳 連MAX196的16端。FPGA 芯片 Ul 的 98、91、71、62、148、136、122、109、202、194、183、172、166、42、29、7 號腳與 3. 3V 相連，53、155、32、66、79、120、178、190 號腳與 1. 2V 相連，9、25、36、38、49、159、 167、174、177、184、186、196、204、111、119、124、140、153、55、65、73、78、85、93、100、158、 156、154、54、52、50號腳與地相連。FPGA芯片Ul的157號腳與電感Li、電容C63 C65的 一端相連，電感Ll的另一端接3. 3V，電容C63 C65的另一端相連后接地。FPGA芯片Ul 的53號腳與電感L2、電容C66 C68的一端相連，電感L2的另一端接3. 3V，電容C66 C68的另一端相連后接地。FPGA芯片Ul的23號腳連電阻R51的一端，電阻R51的另一端 與晶振Xl的3號腳相連，晶振Xl的2號腳接地，4號腳與3. 3V和電容C46的一端相連，電 容C46的另一端接地。FPGA配置芯片U2的3，7，8號腳相連接3. 3V，4號腳接地，2號腳連 FPGA芯片Ul的20號腳和插針Jl的7號腳，6號腳連FPGA芯片Ul的21號腳和插針Jl的 1號腳。配置芯片U2的1號腳和5號腳分別與插針Jl的8號腳和9號腳相連。FPGA芯片 Ul的19號腳連電阻R25的一端和插針J2的9號腳，17號腳連電阻R43的一端和插針J2的 5號腳。電阻R25和電阻R43的另一端相連后接3. 3V。FPGA芯片Ul的18號腳連電阻R44 的一端和插針J2的1號腳，電阻R44的另一端接地。FPGA芯片Ul的16號腳連插針J2的 3號腳，22號腳連電阻R45的一端和插針Jl的6號腳，R45的另一端連插針Jl的2、10號 腳后接地。FPGA芯片Ul的123號腳連電阻R46的一端和插針Jl的3號腳，26號腳連電阻 R47的一端和插針Jl的5號腳，121號腳連電阻R50的一端，37和38號腳相連后接地，電阻 R46、R47、R50的另一端相連。插針J2的2號腳和10號腳相連后接地。插針J1、J2的4號 腳分別接3. 3V。以下通過具體實施例說明本電路的工作過程。打開總電源后，F(xiàn)PGA配置芯片U2自動將程序讀入到FPGA芯片Ul內(nèi)部。按下開 關S2，電路開始工作。按下開關UP或開關DOWM后，電路啟動快速行走方式，給定電壓從變 阻器VR5的中間抽頭開始先經(jīng)電阻R81、R82分壓，后經(jīng)由電阻R9、放大器ICl、變阻器VR15、 電阻R10、電阻Rl 1、隔離光耦E1、電容C31、電阻Rll組成的光耦隔離電路后進入AD轉(zhuǎn)換芯 片U6的19號腳。AD轉(zhuǎn)換芯片U6的27號腳連電容C35的正端、電容C34的一端后接+5V， 23號腳連電容C36的正端，22號腳連電容C37的一端，28號腳接地。電容C34 C37的另 一端與AD轉(zhuǎn)換芯片U6的15號腳相連后接地。FPGA芯片Ul發(fā)送控制信號到AD轉(zhuǎn)換芯片 U6的2、25、26號腳，AD轉(zhuǎn)換芯片TO的3 14號腳發(fā)送轉(zhuǎn)換成的數(shù)字信號送入FPGA芯片 Ul。FPGA芯片Ul發(fā)送PWM波信號和正反轉(zhuǎn)信號到電機驅(qū)動芯片L298的INl，IN2, EN,當 按下的開關為UP時，mi輸入為“1”，IN2輸入為“0”，此時電機正轉(zhuǎn)；當按下開關為DOWN 時，mi輸入為“0”，IN2輸入為“1”，此時電機反轉(zhuǎn)。L298的GND接地，Vss端與電容C42 的正端，電容C43的一端相連后接+5V，電容C42的負端與電容C43的另一端相連后接地。 L298的電機驅(qū)動電源輸入端Vs端與電容C44的一端、電容C45的正端、二極管D1、二極管 D2的負端相連后接+24V。電容C44的另一端與電容C45的負端相連后接地。L298的OUTl 端與二極管Dl正端、二極管D3負端相連后接電機的一端，0UT2端二極管D2正端、二極管 D4負端相連后接電機的另一端，二極管D3和二極管D4的正端相連后接地。電機驅(qū)動波形 從OUTl和0UT2輸出，驅(qū)動電機的轉(zhuǎn)動，四個二極管起防止電機產(chǎn)生反向電壓燒毀芯片的作用，上方兩個管子釋放電壓，下方兩個管子防止電壓過大。在小車爬行中，L298的SENSINGA 端與電阻R23的一端相連，電阻R23的另一端接地。從SENSINGA端采樣電機電流，接電阻 R26和電阻R33的一端，經(jīng)電阻R26、電阻R33、電容C6、電阻R34、電阻R35、電容C8、放大器 IC5、電阻R36、電阻R37、電容C9、電阻R38、變阻器VR13組成的調(diào)整電路，輸入電阻R41的 一端；OUTl端采樣電機電壓接電阻R27的一端，經(jīng)電阻R27、電阻R28、電阻R29、電容C5、電 阻R30、電阻R31、電容C7、放大器IC5、電阻R32、電阻R31、電容C7組成的調(diào)整電路，輸入到 電阻R40的一端。電壓負反饋電流正反饋經(jīng)電阻R41、電阻R42、放大器IC5組成的跟隨電 路，從放大器IC5的14號腳輸出到電阻R12的一端相連，經(jīng)R12、放大器IC4、變阻器VR18、 電阻R13、電容C33、隔離光耦E6、電阻R14組成的光耦隔離電路，輸入到AD轉(zhuǎn)換芯片U6的 16端，再以數(shù)字信號形式讀入到FPGA芯片Ul內(nèi)部，由給定信號與電壓負反饋電流正反饋信 號得出差，調(diào)整PWM波的輸出，起到穩(wěn)速作用。開關SWl放在一檔即為手動焊接模式，先由變阻器TRAVELSPEED調(diào)節(jié)小車爬升速 度給定，輸入到電阻R82的一端相連。經(jīng)由電阻R82、電容C29、電阻R6、電阻R83、放大器 IC2、變阻器VR14、電阻R7、電容C30、隔離光耦E2、電阻R8組成的光耦隔離電路后進入芯片 MAX 196的18號腳。MAX196的27號腳連電容C35的正端、電容C34的一端后接+5V，23號 腳連電容C36的正端，22號腳連電容C37的一端，28號腳接地。電容C34 C37的另一端 與AD轉(zhuǎn)換芯片U6的15號腳相連后接地。FPGA芯片Ul發(fā)送控制信號到AD轉(zhuǎn)換芯片U6 的2、25、26號腳，AD轉(zhuǎn)換芯片TO的3 14號腳發(fā)送轉(zhuǎn)換成的數(shù)字信號送入FPGA芯片U1。 按下開關S2和開關START，F(xiàn)PGA芯片Ul發(fā)送PWM波信號和電機正轉(zhuǎn)信號到電機驅(qū)動芯片 L298的INI, IN2，EN，即INl輸入為“1”，IN2輸入為“0”。L298的GND接地，Vss端與電容 C42的正端，電容C43的一端相連后接+5V，電容C42的負端與電容C43的另一端相連后接 地。L298的電機驅(qū)動電源輸入端Vs端與電容C44的一端、電容C45的正端、二極管D1、二 極管D2的負端相連后接+24V。電容C44的另一端與電容C45的負端相連后接地。L298的 OUTl端與二極管Dl正端、二極管D3負端相連后接電機的一端，0UT2端二極管D2正端、二 極管D4負端相連后接電機的另一端，二極管D3和二極管D4的正端相連后接地。電機驅(qū)動 波形從OUTl和0UT2輸出，驅(qū)動電機的轉(zhuǎn)動，四個二極管起防止電機產(chǎn)生反向電壓燒毀芯片 的作用，上方兩個管子釋放電壓，下方兩個管子防止電壓過大。小車開始爬升的同時，電路 的21和22號輸出端信號接通，即焊槍開關接通，開始焊接過程；斷開開關START，焊接過程 結(jié)束，小車停止爬升。焊接中，L298的SENSINGA端與電阻R23的一端相連，R23的另一端接 地。從SENSINGA端采樣電機電流，接電阻R26和電阻R33的一端，經(jīng)電阻R26、電阻R33、電 容C6、電阻R34、電阻R35、電容C8、放大器IC5、電阻R36、電阻R37、電容C9、電阻R38、變阻 器VR13組成的調(diào)整電路，輸入電阻R41的一端；OUTl端采樣電機電壓接電阻R27的一端， 經(jīng)電阻R27、電阻R28、電阻R29、電容C5、電阻R30、電阻R31、電容C7、放大器IC5、電阻R32、 電阻R31、電容C7組成的調(diào)整電路，輸入到電阻R40的一端。電壓負反饋電流正反饋經(jīng)電阻 R41、電阻R42、IC5組成的跟隨電路，從放大器IC5的14號腳輸出到電阻R12的一端相連， 經(jīng)電阻R12、放大器IC4、變阻器VR18、電阻R13、電容C33、隔離光耦E6、電阻R14組成的光 耦隔離電路，輸入到AD轉(zhuǎn)換芯片U6的16端，再以數(shù)字信號形式讀入到FPGA芯片Ul內(nèi)部， 由給定信號與電壓負反饋電流正反饋信號得出差，調(diào)整PWM波的輸出，起到穩(wěn)速作用。開關SWl放在二檔即為自動焊接模式，先調(diào)節(jié)變阻器WELD⑶RRENT，此為同軸滑動器，同時調(diào)節(jié)焊接電流的給定，經(jīng)電阻R72、電阻R73、放大器IC4組成的跟隨器，從放大器 IC4的14號腳輸出。變阻器VRlO的中間抽頭和一端相連后接電阻R73的另一端、放大器 IC4的14號腳。變阻器VRlO的另一端與變阻器STICK0UT的一端相連。變阻器STICK0UT 的另一端與變阻器VR9的一端相連，變阻器VR9中間抽頭和另一端相連后接地。調(diào)節(jié)變阻 器STICK0UT即調(diào)節(jié)干伸長，給定經(jīng)電阻R74、電容IC4、電阻R75、電阻R59、電容C19、變阻 器VR13、電阻R77、電阻R78、電容C19、電容C20、電阻R76組成的調(diào)節(jié)電路輸入電阻R52的 一端。焊接電流經(jīng)600A 60mA的分流器將轉(zhuǎn)換的電壓信號接入電阻R61，先經(jīng)電阻R61、電 阻R62、放大器IC3、電阻R63、變阻器VR8組成的調(diào)節(jié)電路輸入到電阻R64的一端，再經(jīng)電阻 R64、電阻R65、電阻R66、電容C11、電阻R67、放大器IC3、電容C14、電容C13、電容C11、電容 C12、電阻R68、電阻R69、電阻R70、電容C15、電阻R71、電容C18、電容C17、電容C16組成的 兩個跟隨電路輸入電阻R53的一端相連。兩路給定信號經(jīng)電阻R52、電阻R53、電阻R54、電 容C10、放大器ICl、電阻R55、變阻器VR7、電阻R56、電阻R60、電阻R57、變阻器VR6組成的 調(diào)節(jié)電路疊加運算后輸入電阻Rl的一端，然后經(jīng)電阻R1、電阻R2分壓后輸入到電阻R3的 一端相連，再經(jīng)由電阻R3、放大器IC2、變阻器VR3、電阻R4、電容C27、隔離光耦E3、電阻R5 組成的光耦隔離電路后進入AD轉(zhuǎn)換芯片U6的17號腳。AD轉(zhuǎn)換芯片U6的27號腳連電容 C35的正端、電容C34的一端后接+5V，23號腳連電容C36的正端，22號腳連電容C37的一 端，28號腳接地。電容C34 C37的另一端與AD轉(zhuǎn)換芯片U6的15號腳相連后接地。FPGA 芯片Ul發(fā)送控制信號到AD轉(zhuǎn)換芯片U6的2、25、26號腳，AD轉(zhuǎn)換芯片TO的3 14號腳 發(fā)送轉(zhuǎn)換成的數(shù)字信號送入FPGA芯片Ul。按下開關S2和開關START，電路的21和22號 輸出端信號接通，即焊槍開關接通，開始焊接過程，產(chǎn)生焊接電流反饋，F(xiàn)PGA芯片Ul內(nèi)部運 算產(chǎn)生PWM波，并發(fā)送PWM波信號和電機正轉(zhuǎn)信號到電機驅(qū)動芯片L298的1附，IN2，EN，即 INl輸入為“1”，IN2輸入為“0”。L298的GND接地，Vss端與電容C42的正端，電容C43的 一端相連后接+5V，電容C42的負端與電容C43的另一端相連后接地。L298的電機驅(qū)動電 源輸入端Vs端與電容C44的一端、電容C45的正端、二極管D1、二極管D2的負端相連后接 +24V。電容C44的另一端與電容C45的負端相連后接地。L298的OUTl端與二極管Dl正 端、二極管D3負端相連后接電機的一端，0UT2端二極管D2正端、二極管D4負端相連后接 電機的另一端，二極管D3和二極管D4的正端相連后接地。電機驅(qū)動波形從OUTl和0UT2 輸出，驅(qū)動電機的轉(zhuǎn)動，四個二極管起防止電機產(chǎn)生反向電壓燒毀芯片的作用，上方兩個管 子釋放電壓，下方兩個管子防止電壓過大。焊接中，L298的SENSINGA端與電阻R23的一端 相連，電阻R23的另一端接地。從SENSINGA端采樣電機電流，接在電阻R26和電阻R33的 一端，經(jīng)電阻R26、電阻R33、電容C6、電阻R34、電阻R35、電容C8、放大器IC5、電阻R36、電 阻R37、電容C9、電阻R38、變阻器VR13組成的調(diào)整電路，輸入電阻R41的一端；OUTl端采樣 電機電壓接電阻R27的一端，經(jīng)電阻R27、電阻R28、電阻R29、電容C5、電阻R30、電阻R31、 電容C7、放大器IC5、電阻R32、電阻R31、電容C7組成的調(diào)整電路，輸入到電阻R40的一端。 電壓負反饋電流正反饋經(jīng)電阻R41、電阻R42、放大器IC5組成的跟隨電路，從IC5的14號 腳輸出到電阻Rl2的一端相連，經(jīng)電阻Rl2、放大器IC4、變阻器VR18、電阻Rl3、電容C33、隔 離光耦E6、電阻R14組成的光耦隔離電路，輸入到AD轉(zhuǎn)換芯片U6的16端，再以數(shù)字信號形 式讀入到FPGA芯片Ul內(nèi)部，由給定信號與電壓負反饋電流正反饋信號得出差，調(diào)整PWM波 的輸出，起到穩(wěn)速作用。焊接過程結(jié)束，斷開開關START和開關S2，焊接過程結(jié)束，小車停止爬升。 按下開關S6，可以加上焊槍擺動模式。當焊槍擺動到焊縫兩端時，電路15、16號輸 入口接收到低電平，分別經(jīng)由電阻R15、放大器IC6、變阻器VR16、電阻R17、電容C38、隔離光 耦E4、電阻R21和由電阻Rl、放大器IC6、變阻器VR17、電阻R18、電容C39、隔離光耦E5、電 阻R20組成的光耦隔離電路，輸入到FPGA芯片Ul的90和92號腳。焊槍正反面時間停留 信號，分別經(jīng)變阻器VRl和變阻器VR2后輸入到AD轉(zhuǎn)換芯片U5的26和1號腳。AD轉(zhuǎn)換芯 片TO的11號腳連+5V，13號腳、16號腳和電容C40的負端、電容C41的一端相連后接地，16 號腳與電容C41的另一端、電容C40的正端相連后接+5V。FPGA芯片Ul輸入控制信號到AD 轉(zhuǎn)換芯片U5的6、7、9、10、22 25號腳，AD轉(zhuǎn)換芯片U5的8、14、15、17、18 21將轉(zhuǎn)換成 的數(shù)字信號輸入到FPGA芯片Ul。FPGA芯片Ul生成焊槍正反面時間停留信號輸入到固態(tài) 繼電器S5的“ + ”，從而控制焊槍擺動。固態(tài)繼電器S5的“_”接地，另外兩端分別接電路的 19,20號腳。
1權(quán)利要求一種基于FPGA的氣電立焊弧長控制器，其特征在于，包括三路小車行走給定電路(1 1～1 3)、電機電壓負反饋電流正反饋電路(1 4)、隔離光耦電路(2 1)、AD轉(zhuǎn)換電路(2 2)、正反面焊槍停留給定電路(2 3)、焊接控制信號電路(3 1)、FPGA控制電路(3 2)、直流電機驅(qū)動電路(3 3)和焊槍擺動控制電路(3 4)，其中采樣焊接電流信號送入自動行走給定電路(1 3)；快速行走給定電路(1 1)、手動行走給定電路(1 2)、自動行走給定電路(1 3)、電壓負反饋電流正反饋電路(1 4)和行程開關信號分別接光耦隔離電路(2 1)的輸入端，光耦隔離電路(2 1)的輸出端分別接AD轉(zhuǎn)換電路(2 2)和FPGA控制電路(3 2)的輸入端，正反面焊槍停留給定電路(2 3)接AD轉(zhuǎn)換電路(2 2)的輸入端，焊接控制信號電路(3 1)的輸出端接FPGA控制電路(3 2)的輸入端，AD轉(zhuǎn)換電路(2 2)與FPGA控制電路(3 2)雙向連接，F(xiàn)PGA控制電路(3 2)的輸出端分別接直流電機驅(qū)動電路(3 3)和焊槍擺動控制電路(3 4)的輸入端，直流電機驅(qū)動電路(3 3)的輸出端接電機電壓負反饋電流正反饋電路(1 4)的輸入端。
2.根據(jù)權(quán)利要求1所述的基于FPGA的氣電立焊弧長控制器，其特征是所述隔離光耦 電路(2-1)由三個行走給定隔離電路、電機隔離電路和開關信號隔離電路，其中三個行走 給定隔離電路和電機隔離電路結(jié)構(gòu)相同，所述行走給定隔離電路包括三個電阻、兩個放大 器、滑動變阻器、光耦E和三個電容，第一電阻的一端接第一放大器的2腳，第一電阻的另一 端接快速行走給定電路(1-1)或手動行走給定電路(1-2)或自動行走給定電路(1-3)或電 壓負反饋電流正反饋電路(1-4)的輸出端，第一放大器的3腳分別接第一放大器的1腳和 第二放大器的5腳，第一放大器的4腳分別接+5V直流電源和第一電容的一端，第一電容 的另一端接數(shù)字地，第一放大器的11腳分別接-5V直流電源和第二電容的一端，第二電容 的另一端接數(shù)字地，第二放大器的6腳分別接第二電阻的一端、第三電容的一端和光耦的4 腳，第二電阻的另一端分別接滑動變阻器的一端和滑動端，滑動變阻器的另一端接數(shù)字地， 第三電容的另一端分別接第二放大器的7腳和第三電阻的一端，第三電阻的另一端接光耦 的2腳，光耦的1腳接數(shù)字地，光耦的3腳接電源VDD，光耦的6腳接電源VCC，光耦的5腳 接AD轉(zhuǎn)換電路(2-2)；所述開關信號隔離電路由兩個結(jié)構(gòu)相同的子電路構(gòu)成，每個子電路包括包括三個電 阻、兩個放大器、滑動變阻器、光耦E和三個電容，第四電阻的一端接第三放大器的2腳，第 四電阻的另一端接開關行程信號，第三放大器的3腳分別接第一放大器的1腳和第四放大 器的5腳，第三放大器的4腳分別接+5V直流電源和第四電容的一端，第四電容的另一端接 數(shù)字地，第三放大器的11腳分別接-5V直流電源和第五電容的一端，第五電容的另一端接 數(shù)字地，第四放大器的6腳分別接第五電阻的一端、第六電容的一端和光耦的4腳，第五電 阻的另一端分別接滑動變阻器的一端和滑動端，滑動變阻器的另一端接數(shù)字地，第六電容 的另一端分別接第四放大器的7腳和第六電阻的一端，第六電阻的另一端接光耦的2腳，光 耦的1腳接數(shù)字地，光耦的3腳接電源VDD，光耦的6腳接電源VCC，光耦的5腳接AD轉(zhuǎn)換 電路(2-2)。
3.根據(jù)權(quán)利要求1所述的基于FPGA的氣電立焊弧長控制器，其特征是所述AD轉(zhuǎn)換 電路(2-2)包括AD轉(zhuǎn)換芯片U5和U6，電容C34 C37以及C40 C41，其中快速行走給定電路(1-1)、手動行走給定電路(1-2)、自動行走給定電路(1-3)、電壓負 反饋電流正反饋電路(1-4)的輸出端分別接AD轉(zhuǎn)換芯片TO的21、20、19、18腳，AD轉(zhuǎn)換芯片TO的27號腳連電容C35的正端、電容C34和+5V，AD轉(zhuǎn)換芯片TO的23號腳連電容C36 的正端，22號腳連電容C37的一端；電容C34 C37的另一端與AD轉(zhuǎn)換芯片U6的15號腳 相連后接地；AD轉(zhuǎn)換芯片U6的28號腳接地，1 14號腳、24 26號腳分別接FPGA控制 電路(3-2)；正反面焊槍停留給定電路(2-3)的輸出端與AD轉(zhuǎn)換芯片U5的26號腳和1腳 相連；AD轉(zhuǎn)換芯片TO的11號腳連+5V，13號腳、16號腳和電容C40的負端、電容C41的一 端相連后接地，16號腳與電容C41的另一端、電容C40的正端和+5V ；AD轉(zhuǎn)換芯片U5的21， 20，19，18，8，15，14，17，7，25，24，23，22，9，6，10 號腳分別與 FPGA 控制電路(3-2)相連。
4.根據(jù)權(quán)利要求1所述的基于FPGA的氣電立焊弧長控制器，其特征是所述焊接控制 信號電路(3-1)包括六個開關，其中開關Sl的一端與FPGA控制電路(3-2)相連，另一端連 電源VCC ；開關UP的兩個常閉端各自連地和FPGA控制電路(3-2)相連，常開端連電源VCC ； 開關DOWN的兩個常閉端各自連地和FPGA控制電路(3-2)相連，常開端連電源VCC ；開關 START的兩個常閉端各自連地和開關SWl的3號腳，常開端連電源VCC ；開關SWl的4號腳 接地，2號腳和5號腳相連后接FPGA控制電路(3-2)，1號腳和6號腳相連后接FPGA控制電 路(3-2)；開關S6的一端連FPGA控制電路(3-2)，另一端連電源VCC。
專利摘要本實用新型公布了一種基于FPGA的氣電立焊弧長控制器，包括三路小車行走給定電路、電機電壓負反饋電流正反饋電路、隔離光耦電路、AD轉(zhuǎn)換電路、正反面焊槍停留給定電路、焊接控制信號電路、FPGA控制電路、直流電機驅(qū)動電路和焊槍擺動控制電路。本實用新型同時具有了等速送絲和小車變速爬升的優(yōu)點，能較好地控制焊接中電弧的穩(wěn)定。
文檔編號B23K9/073GK201677115SQ201020163539
公開日2010年12月22日 申請日期2010年4月15日 優(yōu)先權(quán)日2010年4月15日
發(fā)明者方臣富, 閆文洋, 高云或, 黃雋 申請人:江蘇科技大學