專(zhuān)利名稱(chēng)：通過(guò)覆蓋集成層形成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造基板的方法，其中基板包含電子電路的電 子元件，該方法使得采用較少或不采用額外的工藝就可將基板合并到 更高級(jí)別的電子器件。
背景技術(shù)：
在OLED工業(yè)中廣泛地使用了諸如存儲(chǔ)器和成像或顯示裝置之類(lèi) 的具有重復(fù)圖案的電子電路?，F(xiàn)在，這種電路是通過(guò)光刻工藝形成的。
陰影掩模沉積工藝是眾所周知的并在微電子制造中得到了多年 的應(yīng)用。相比較于光刻工藝，陰影掩模工藝是一種具有顯著低成本、 低復(fù)雜度的制造工藝。
然而，在不進(jìn)行進(jìn)一步加工的情況下，通過(guò)當(dāng)前陰影掩模基板 工藝生產(chǎn)的包括電子電路的電子元件的基板通常還不能被合并到更 高級(jí)別的電子器件中。因此，希望改進(jìn)當(dāng)前的陰影掩模沉積工藝，以 通過(guò)陰影掩模沉積工藝生產(chǎn)具有電子電路的電子元件的基板，使得該 基板在采用較少或不采用額外的工藝的情況下就可以被合并到更高 級(jí)別的電子組件中。

發(fā)明內(nèi)容
在基板上形成電路組件的方法的一個(gè)實(shí)施例包括(a)通過(guò)陰 影掩模汽相沉積工藝在基板上沉積第一金屬部分；(b)在基板上沉 積光致抗蝕劑，使光致抗蝕劑覆蓋第一金屬部分以及包圍第一金屬部 分的區(qū)域；(c)使沉積在基板上的光致抗蝕劑硬化；以及(d)磨除 硬化的光致抗蝕劑直至第一金屬部分的表面暴露出來(lái)，并使硬化的光 致抗蝕劑的表面與第一金屬部分的暴露表面處于同一水平。
可以在真空中執(zhí)行步驟(a)。在大氣壓環(huán)境下執(zhí)行步驟(b)、(C)和(d)。
該方法還包括(e)通過(guò)陰影掩模汽相沉積工藝在第一金屬部分 的暴露表面上沉積第二金屬部分。
同樣可以在真空中執(zhí)行步驟(e)。
可通過(guò)干法磨除工藝或濕法磨除工藝來(lái)實(shí)現(xiàn)步驟(d)(磨除)。
在基板上形成電路組件的方法的另一個(gè)實(shí)施例包括(a)提供 在其上具有多個(gè)包括電路的第一部分的基板，所述第一部分的表面在
包括電路的其他部分的表面之上，其中，所有所述部分都是通過(guò)在真 空中進(jìn)行一個(gè)或多個(gè)陰影掩模汽相沉積工藝來(lái)沉積在基板上的；(b) 使光致抗蝕劑覆蓋所有的所述部分；(c)使在步驟(b)中沉積的光 致抗蝕劑硬化；以及(d)磨除硬化的光致抗蝕劑，直到第一部分的 表面暴露出來(lái)而其他部分的表面沒(méi)有暴露出來(lái)，并使已磨除的光致抗 蝕劑的表面處于與第一部分的暴露表面相同的水平。
可以在大氣壓環(huán)境下執(zhí)行步驟(b) 、 (c)和(d)。 該方法還包括步驟(e)通過(guò)在真空中進(jìn)行陰影掩模汽相沉積工 藝來(lái)在第一部分的暴露表面上沉積第二部分，于是，第二部分的頂面 高于已磨除的光致抗蝕劑的頂面。
每一部分均可以是導(dǎo)體、絕緣體或是半導(dǎo)體材料。


圖1A是用以形成高分辨率有源矩陣底板像素結(jié)構(gòu)的陰影掩模沉 積系統(tǒng)的示意圖1B是圖1A的陰影掩模沉積系統(tǒng)的單個(gè)真空沉積腔的放大視
圖2是有源矩陣底板的3X3陣列子像素的電路簡(jiǎn)圖，其中，所 述3X3陣列的2X2陣列定義了所述有源矩陣底板的一個(gè)像素； 圖3是圖2的一個(gè)子像素的示范性物理布局的放大視圖； 圖4是來(lái)自圖2的子像素的子像素結(jié)構(gòu)的示范性物理布局的視 圖；以及
圖5是沿圖3中的線V-V的截面圖。
具體實(shí)施例方式
參照附圖對(duì)本發(fā)明進(jìn)行描述，其中，相同的參考標(biāo)號(hào)對(duì)應(yīng)相同 的元件。
參照?qǐng)D1A和圖1B，用以形成諸如但不限于高分辨率有源矩陣發(fā) 光二極管(LED)顯示器之類(lèi)的電子器件的陰影掩模沉積系統(tǒng)2包括 了多個(gè)連續(xù)布置的真空沉積腔4 (例如，真空沉積腔4a-4x)。真空 沉積腔4的數(shù)量和布置取決于用其所形成的任何給定產(chǎn)品所需要的 沉積事件的數(shù)量。
在陰影掩模沉積系統(tǒng)2的使用中，借助包括分配巻8和接收巻 10的巻到巻機(jī)構(gòu)來(lái)使柔性基板6轉(zhuǎn)移通過(guò)連續(xù)布置的多個(gè)真空沉積 腔4。
每個(gè)真空沉積腔包括沉積源12、基板支撐14、掩模對(duì)準(zhǔn)系統(tǒng)15 和陰影掩模16。例如，真空沉積腔4a包括沉積源12a、基板支撐14a、 掩模對(duì)準(zhǔn)系統(tǒng)15a和陰影掩模16a;真空沉積腔4b包括沉積源12b、 基板支撐14b、掩模對(duì)準(zhǔn)系統(tǒng)15b和陰影掩模16b;對(duì)于任意數(shù)量的 真空沉積腔4可依次類(lèi)推。
每個(gè)沉積源12充滿了要通過(guò)相應(yīng)陰影掩模16中的一個(gè)或多個(gè) 開(kāi)口來(lái)沉積在基板6上的期望的材料，在一個(gè)沉積事件過(guò)程中，該陰 影掩模16與相應(yīng)真空沉積腔4中的基板6的一部分保持密切接觸。 陰影掩模16可以是傳統(tǒng)的單層陰影掩?；驈?fù)合(多層)陰影掩模， 在同時(shí)待審的于2007年6月20日提出的名為"Electronic Circuit With Repetitive Patterns Formed By Shadow Mask Vapor Deposition And A Method of Manufacturing An Electronic Circuit Element"美國(guó)專(zhuān)禾廿申 請(qǐng)No. 11/820,659中公開(kāi)了這種類(lèi)型的復(fù)合陰影掩模，將該專(zhuān)利的內(nèi) 容并入本文作為參考。
陰影掩模沉積系統(tǒng)2的每個(gè)陰影掩模16包括一個(gè)或多個(gè)開(kāi)口 。 每個(gè)陰影掩模16中的這個(gè)(些)開(kāi)口對(duì)應(yīng)于要被沉積在基板6上的 材料的期望圖案，隨著基板6轉(zhuǎn)移通過(guò)陰影掩模沉積系統(tǒng)2，從相應(yīng) 的真空沉積腔4中的相應(yīng)沉積源12將所述材料沉積在基板6上。例如，每個(gè)陰影掩模16均可以由鎳、鉻、鋼、銅、Kovar⑧或Invar 形成，并且其厚度理想上介于20 200u m之間，更理想地介于20 50nm之間。例如，可以從俄勒岡州阿什蘭的ESPICorp Inc.獲得 KovarS和Invar 。在美國(guó)，Kova^是目前由特拉華州威爾明頓的CRS Holdings Inc.持有的注冊(cè)號(hào)為No. 337， 962的注冊(cè)商標(biāo)，Invar⑧是目 前由法國(guó)的Imphy S.A. Corporation持有的注冊(cè)號(hào)為No. 63， 970的 注冊(cè)商標(biāo)。
本領(lǐng)域技術(shù)人員可以理解，陰影掩模沉積系統(tǒng)2可以包括其他 的階段(未示出)，例如退火階段、測(cè)試階段、 一個(gè)或多個(gè)清洗階段、 切割和安裝階段等等，這些階段都是眾所周知的。另外，當(dāng)根據(jù)需要 沉積一種或多種對(duì)于特定應(yīng)用所需的材料時(shí)，本領(lǐng)域普通技術(shù)人員可 以修改真空沉積腔4的數(shù)量、用途和布置。在于2002年9月26日提 交的名為 "Active Matrix Backplane For Controlling Controlled Elements And Method Of Manufacturing Thereof"的美國(guó)專(zhuān)利申請(qǐng) No.10/255,972中公開(kāi)了這種應(yīng)用的示范性陰影掩模沉積系統(tǒng)和方 法，將該專(zhuān)利申請(qǐng)的內(nèi)容并入本文作為參考。
可以利用真空沉積腔4在基板6上沉積材料來(lái)形成基板6上的 電子器件的一個(gè)或多個(gè)電子元件。每個(gè)電子元件可以是例如薄膜晶體 管(TFT)、存儲(chǔ)元件、電容等，或者是一個(gè)或多個(gè)上述元件的組合 以形成更高級(jí)別的電子元件，諸如但不限于電子元件的一個(gè)子像素或 的像素。如上文討論的美國(guó)專(zhuān)利申請(qǐng)No.10/255，972中公開(kāi)的那樣， 可以只通過(guò)真空沉積腔4中的連續(xù)沉積事件來(lái)在基板6上連續(xù)地沉積 材料來(lái)形成多層電路。
每個(gè)真空沉積腔4均連接至真空源(未示出)，該真空源可操 作地用于在真空腔中建立適合的真空，使布置在相應(yīng)的沉積源12中 的將以本領(lǐng)域已知的方式(例如，濺射或汽相物理沉積)通過(guò)相應(yīng)陰
影掩模16中的一個(gè)或多個(gè)開(kāi)口而沉積在基板6上的材料能夠充滿真 空腔。
這里，將基板6描述為連續(xù)柔性薄片，該柔性薄片從布置在預(yù) 加載真空腔中的分配巻8分配出來(lái)的進(jìn)入真空沉積腔4。然而，這不能被解釋為對(duì)本發(fā)明的限制，因?yàn)殛幱把谀３练e系統(tǒng)2可以被配置來(lái) 連續(xù)地處理多個(gè)獨(dú)立或個(gè)別基板。每個(gè)真空沉積腔4可以包括支撐或
導(dǎo)桿，這避免了基板6在通過(guò)真空沉積腔時(shí)的松垂。
在陰影掩模沉積系統(tǒng)2的操作中，在存在適當(dāng)真空的情況下隨 著基板6的部分前進(jìn)通過(guò)真空沉積腔4，通過(guò)相應(yīng)陰影掩模16中的 一個(gè)或多個(gè)開(kāi)口來(lái)將每個(gè)沉積源12中沉積材料沉積在相應(yīng)真空沉積 腔4中基板6的所述部分上，于是將多個(gè)逐次的圖案形成在基板6 上。更具體地講，基板6具有多個(gè)部分，每個(gè)部分以預(yù)定的時(shí)間間隔 被定位在每個(gè)真空沉積腔4中。在該預(yù)定的時(shí)間間隔內(nèi)，將材料從對(duì) 應(yīng)的沉積源12沉積到位于對(duì)應(yīng)的真空沉積腔4中的基板6的部分上。 在這個(gè)預(yù)定的時(shí)間間隔之后，步進(jìn)地推進(jìn)基板6，以便使基板6的部 分被推進(jìn)到下一個(gè)順序的真空腔中以進(jìn)行其他適用的處理。該步進(jìn)推 進(jìn)一直進(jìn)行到基板6的每個(gè)部分均已通過(guò)所有的真空沉積腔4。此后， 在位于存儲(chǔ)真空腔(未示出)的接收巻IO上接收從順序的最后一個(gè) 真空沉積腔4中出來(lái)的基板6的每個(gè)部分?？商鎿Q地，用切割機(jī)(未 示出)把從陰影掩模沉積系統(tǒng)2中出來(lái)的基板6的每個(gè)部分均與基板 6的剩余物分離開(kāi)。
參照?qǐng)D2，可以通過(guò)陰影掩模沉積系統(tǒng)2形成的示范性LED像素 20a包括子像素2的2X2陣列子象素22，例如，子像素22a-22d。 子像素22a、 22b、 22c和22d可以分別是紅色子像素、第一綠色子像 素、第二綠色子像素和藍(lán)色子像素?？蛇x地，子像素22a、 22b、 22c 和22d可以分別是紅色子像素、第一藍(lán)色子像素、第二藍(lán)色子像素和 綠色子像素。由于LED像素20a代表在任何使用者定義的陣列結(jié)構(gòu)中 所布置的用以形成完整的有源矩陣LED裝置的幾個(gè)相同像素中的一 個(gè)，所以對(duì)包括每個(gè)子像素22的顏色的LED像素20a的描述不能被 解釋為對(duì)本發(fā)明的限制。在圖2中，出于說(shuō)明目的示出了相鄰像素 20b、 20c和20d的子像素。
通過(guò)施加在行A總線上的脈沖信號(hào)和施加在列A總線和列B總 線上的電壓電平來(lái)分別對(duì)子像素22a和22b進(jìn)行編址。通過(guò)施加在行 B總線上的脈沖信號(hào)和施加在列A總線和列B總線上的電壓電平來(lái)分別對(duì)子像素22c和22d進(jìn)行編址。在圖示的實(shí)施例中，每個(gè)子像素 22包括級(jí)聯(lián)的晶體管24和26，諸如但不限于薄膜晶體管(TFT); 夾在兩個(gè)電極之間的由發(fā)光材料30形成的LED元件28;以及作為電 壓存儲(chǔ)元件的電容器32。在示范性非限制實(shí)施例中，每個(gè)子像素22 的晶體管24和26、 LED元件28和電容器32以圖2所示的方式彼此 相互連接。另外，對(duì)于每個(gè)子像素22，晶體管24的控制端或柵極端 電連接至適當(dāng)?shù)男锌偩€，由晶體管26的漏極端連接至電容32的一個(gè) 端所形成的節(jié)點(diǎn)34被連接至電源總線(Vcc)，并且晶體管24的源 極端被連接至適當(dāng)?shù)牧锌偩€。
為了在適當(dāng)?shù)碾妷罕皇┘拥较鄳?yīng)的電源總線Vcc時(shí)激活每個(gè) LED元件28，將施加到相應(yīng)的連接到晶體管24的源極端的列總線上 的電壓從第一電壓40改變?yōu)榈诙妷?2。在施加第二電壓42的過(guò) 程中，將脈沖信號(hào)44施加到連接至晶體管24的柵極端的行總線上。 脈沖信號(hào)44使晶體管24和26導(dǎo)通，于是晶體管26兩端出現(xiàn)電壓降， 電源總線Vcc的電壓被施加到LED元件28的一端。由于LED元件28 的另一端連接至不同的電勢(shì)(例如，地電勢(shì))，因此將施加到電源總 線Vcc的電壓施加到LED元件28使LED元件28發(fā)光。在施加脈沖信 號(hào)44的過(guò)程中，將電容器32充電，達(dá)到第二電壓42與電源總線上的電 壓Vcc的差值，再減去晶體管24兩端的壓降。
一旦脈沖信號(hào)44結(jié)束，電容器32保持其上的電壓，并將該電壓加 到晶體管26的柵極上，于是在沒(méi)有施加脈沖信號(hào)44時(shí)，LED元件28保持 在激活的發(fā)光狀態(tài)。
當(dāng)?shù)谝浑妷?0出現(xiàn)在相應(yīng)的列總線的情況下施加了脈沖信號(hào)44時(shí)， LED元件28被關(guān)閉。更具體地講，在第一電壓40被施加到晶體管24的源 極端時(shí)來(lái)將脈沖信號(hào)44施加到晶體管24的柵極端會(huì)致使晶體管24導(dǎo)通， 于是，電容32通過(guò)晶體管24放電，因此關(guān)閉LED元件28。 一旦脈沖信號(hào) 44結(jié)束，電容34大概被充電至電壓40，于是，即使在脈沖信號(hào)44結(jié)束 之后，晶體管26還被保持在關(guān)閉狀態(tài)，并且LED元件28還被保持在非激 活狀態(tài)。
以相似的方式，在通過(guò)適當(dāng)?shù)碾娫纯偩€Vcc施加適當(dāng)?shù)碾妷旱那闆r下，當(dāng)?shù)诙妷?2和第一電壓40分別被施加到適當(dāng)?shù)牧锌偩€時(shí)，每個(gè)像 素20的每個(gè)子像素22的每個(gè)LED元件28可響應(yīng)于施加在適當(dāng)行總線上 的脈沖信號(hào)44而被打開(kāi)和關(guān)閉。
參照?qǐng)D3并繼續(xù)參照?qǐng)D2，代表形成每個(gè)像素20的每個(gè)子像素22的 物理結(jié)構(gòu)的子像素結(jié)構(gòu)50按照期望的陰影掩模汽相沉積順序包括拉長(zhǎng) 的半導(dǎo)體部分52、拉長(zhǎng)的半導(dǎo)體部分54、(多個(gè))拉長(zhǎng)的金屬部分56、 拉長(zhǎng)的金屬部分58、拉長(zhǎng)的金屬部分60、矩形金屬部分62、(多個(gè))拉 長(zhǎng)的金屬部分64、拉長(zhǎng)的金屬部分66、拉長(zhǎng)的絕緣體部分68、矩形絕緣 體部分70、矩形絕緣體部分72、(多個(gè))拉長(zhǎng)的金屬部分74、拉長(zhǎng)的金 屬部分76、矩形金屬部分78以及矩形金屬部分80。
每個(gè)金屬部分56-66和74-80均可以由任何可以通過(guò)陰影掩模沉積 工藝沉積的合適導(dǎo)電材料形成，例如但不限于鉬(Mo)、銅(Cu)、鎳(Ni)、 鉻(Cr)、鋁(Al)、金(Au)或氧化銦錫(ITO)。絕緣體部分68-72 可以由任何通過(guò)陰影掩模沉積工藝沉積的合適的非導(dǎo)電材料形成，例如但 不限于氧化鋁(A1203)或二氧化硅(Si02)。每個(gè)半導(dǎo)體部分52和54可 以由通過(guò)陰影掩模沉積工藝沉積的半導(dǎo)體材料形成，這種半導(dǎo)體材料(例 如但不限于，硒化隔(CdSe)、硫化鎘(CdS)或碲(Te))適用于通過(guò) 真空蒸發(fā)來(lái)形成薄膜晶體管(TFT)。
在子像素結(jié)構(gòu)50中，由金屬部分62、絕緣體72和金屬部分80組成 的堆疊形成了電容器32;形成電容32的部分與半導(dǎo)體部分54和金屬部分 60在一起的組合形成了晶體管26(金屬部分80、 60、 62分別是晶體管26 的柵極、源極和漏極)；半導(dǎo)體部分52、金屬部分56和58、絕緣體部分 68以及金屬部分74和76形成了晶體管24 (金屬部分56和58是晶體管 24的源極和漏極，金屬部分74和76形成了晶體管24的柵極)。
期望的是，圖2中的每個(gè)子像素22均是由諸如子像素結(jié)構(gòu)50之類(lèi) 的相同的子像素結(jié)構(gòu)實(shí)現(xiàn)的。但是，這不應(yīng)當(dāng)被解釋為對(duì)本發(fā)明的限制， 這是因?yàn)槊恳粋€(gè)子像素22均可以由適當(dāng)?shù)暮?或期望的子像素結(jié)構(gòu)所實(shí) 現(xiàn)。但是，在本文中，在下文假定每個(gè)子像素22均是由子像素結(jié)構(gòu)50所 實(shí)現(xiàn)的。
在一個(gè)示范性的非限制實(shí)施例中，基板6是由諸如絕緣層覆蓋的金屬薄片之類(lèi)的電學(xué)絕緣材料形成的；金屬部分60、 62和80是由Mo、 Cu、 Ni、 Cr、 Au或Al形成的；絕緣體部分68-72是由AU)3或Si02形成的；金 屬部分56、 58、 64、 66以及74-78是由Mo、 Cu、 Ni、 Cr、 Au或Al形成 的；并且半導(dǎo)體部分52和54是由CdSe、 CdS、 Te或任何其他可以通過(guò)陰 影掩模沉積工藝沉積的合適的半導(dǎo)體材料形成的。
為了完成根據(jù)一個(gè)實(shí)施例的每個(gè)功能性子像素22的形成過(guò)程，可以 在真空沉積腔4中將合適的絕緣材料(未示出)沉積在圖3所示的子像素 結(jié)構(gòu)50的頂部上使得具有暴露了金屬部分60的全部或部分的開(kāi)口。然后 在真空沉積腔4中在這樣沉積的絕緣材料上沉積另一個(gè)金屬部分36(如圖 2所示)，使得金屬部分36通過(guò)該絕緣材料中的開(kāi)口與金屬部分60接觸。 此后，在真空沉積腔4中在子像素結(jié)構(gòu)50的頂部沉積發(fā)光材料30來(lái)與金 屬部分36接觸，并且在真空沉積腔4中在發(fā)光材料30的頂部沉積透明金 屬部分38，于是，發(fā)光材料30被夾在金屬部分36和透明金屬部分38之 間。期望的是，金屬部分36、發(fā)光材料30以及透明金屬部分38的每種沉 積物均被沉積在它們對(duì)應(yīng)的子像素22的頂部，而與相鄰的對(duì)應(yīng)子像素22 頂部的金屬部分36、發(fā)光材料30以及透明金屬部分38的沉積物隔離。最 后，可以在真空沉積腔4中在所有金屬層38以及其間的絕緣材料的頂部 沉積作為所有子像素的公用電極的透明金屬層或薄片(未示出)。
參照?qǐng)D4并繼續(xù)參照?qǐng)D1-3，在基板6上示出了對(duì)應(yīng)于圖2的電路簡(jiǎn) 圖的LED像素結(jié)構(gòu)的物理實(shí)現(xiàn)。在一個(gè)示范性實(shí)施例中，每個(gè)像素20的 總的尺寸是126X126微米，每個(gè)子像素22的總的尺寸是63X63微米。 然而，每個(gè)像素20和每個(gè)子像素22a的上述尺寸只是示范性的，不能被 解釋為對(duì)本發(fā)明的限制。
參照?qǐng)D5并繼續(xù)參照之前所有的附圖，為了完成根據(jù)另一個(gè)實(shí)施例 的每一個(gè)功能性子像素22的形成過(guò)程，可以將每一個(gè)金屬部分60沉積至 比其他部分52-58以及62-80的任意一個(gè)的頂表面至少高一微米，或者可 以提供一個(gè)沉積在金屬部分60的頂部的可選金屬部分IOO(圖中示為虛線 部分)，以便金屬部分60和100的組合高度至少比任何其他部分52-58 和62-80的任何一個(gè)的頂表面至少高一微米。
然后，以任何適當(dāng)?shù)暮?或期望的方式(例如但不限于，通過(guò)旋涂液態(tài)抗蝕劑或滾涂薄膜抗蝕劑)將光致抗蝕劑102沉積在覆蓋了部分52-80 的暴露的(或未覆蓋的)部分的基板6上，并且如果提供了的話還沉積在 包括了基板6的每個(gè)子像素結(jié)構(gòu)50的部分100上。然后可以以本領(lǐng)域已 知的方式(例如但不限于烘焙)對(duì)光致抗蝕劑102進(jìn)行處理，以使光致抗 蝕劑102變硬。變硬后，光致抗蝕劑102保護(hù)基板6和沉積在其上的子像 素50不暴露于周?chē)目諝?，特別是不暴露于周?chē)諝庵械乃趾臀⒘！?如圖5所示，烘焙后的光致抗蝕劑102覆蓋了金屬部分60或金屬部分100
(如果提供的話)的頂部表面。
接下來(lái)，在適當(dāng)?shù)臅r(shí)刻，通過(guò)任何適當(dāng)?shù)暮?或期望的工藝來(lái)對(duì)光致 抗蝕劑102的頂部表面104進(jìn)行磨除，直到金屬部分60或金屬部分100
(如果提供的話)暴露出來(lái)。隨著磨除光致抗蝕劑102的頂部表面，這種 磨除可以包括磨除金屬部分60或金屬部分100 (如果提供的話)。如圖5 中的虛線所示，磨除后的光致抗蝕劑102的頂部表面的水平平行于金屬部 分60的頂部表面或金屬部分100 (如果提供的話)的頂部表面，這兩個(gè)金 屬部分的頂部表面分別由參考標(biāo)號(hào)104"和104'所表示。從而，如果沒(méi)有 提供金屬部分100，繼續(xù)進(jìn)行對(duì)光致抗蝕劑102的磨除，直至金屬部分60 的表面暴露出來(lái)。相反，如果在金屬部分60上提供了金屬部分100，繼續(xù) 進(jìn)行對(duì)光致抗蝕劑102的磨除，直至金屬部分100的表面暴露出來(lái)。
對(duì)光致抗蝕劑102進(jìn)行磨除的期望方式包括干法磨除工藝或濕法磨 除(拋光)工藝，后者是半導(dǎo)體晶片生產(chǎn)領(lǐng)域中廣為人知的用于對(duì)半導(dǎo)體 晶片的背面表面進(jìn)行打磨、拋光以及平坦化的工藝。(以合適的和/或期 望的方式)對(duì)基板6上包括將電路(例如像素20和子像素22)覆蓋的光 致抗蝕劑102的側(cè)面進(jìn)行磨除來(lái)暴露金屬部分60或金屬部分IOO(如果提 供的話)與對(duì)半導(dǎo)體晶片的不具有形成在其上的電子器件的背面進(jìn)行磨除 相反。相信這是第一次結(jié)合本文公開(kāi)的類(lèi)型的電子器件的生產(chǎn)而采用這種 方式的磨除。
最后，為了完成根據(jù)該實(shí)施例的每一個(gè)功能性子像素22的形成，在 通過(guò)磨除光致抗蝕劑102而暴露出來(lái)的每一個(gè)金屬部分60或金屬部分100
(如果提供的話)的表面上沉積另一個(gè)金屬部分106 (在虛線中示出)。 在圖5中，示出了金屬部分106與金屬部分100接觸。然而，如果沒(méi)有提供金屬部分100，金屬部分106會(huì)與金屬部分60接觸。在任一種情況下， 期望金屬部分106的頂部暴露表面延伸到位于(高于)磨除后的光致抗蝕 劑102的頂部表面104'和104"上至少一微米。從而，每個(gè)金屬部分106 將定義了一個(gè)位置，在其頂部可以沉積發(fā)光材料30，在發(fā)光材料30的頂 部可以沉積透明金屬部分38，于是，發(fā)光材料30被夾在金屬部分106和 透明金屬部分38之間。期望的是，金屬部分106、發(fā)光材料30和透明金 屬部分38的每種沉積物都與在它們對(duì)應(yīng)的子像素22頂部上的金屬部分 106、發(fā)光材料30和透明金屬部分38的鄰近沉積物相隔離。如果需要， 可以在所有金屬部分38和包圍每個(gè)金屬部分38的光致抗蝕劑102的頂部
沉積作為所有子像素的共用電極的透明金屬的層或薄片(未示出)。
金屬部分100 (如果提供的話)和106可以由通過(guò)陰影掩模沉積工藝 可沉積的適當(dāng)導(dǎo)電材料制成，例如但不限于，Mo、 Cu、 Ni、 Cr、 Al、 Au 或ITO。期望的是，金屬部分100 (如果提供的話)和106是在上文所述 和圖1所示的類(lèi)型的真空沉積腔4中沉積的。
如果要實(shí)現(xiàn)將光致抗蝕劑102涂覆到基板6上，采用圖1所示的沉 積系統(tǒng)2對(duì)基板6上的光致抗蝕劑102進(jìn)行烘焙和對(duì)光致抗蝕劑102進(jìn)行 磨除，可以選擇性地包括與沉積系統(tǒng)2的真空沉積腔4串聯(lián)的光致抗蝕劑 沉積工位110、烘焙工位112和磨除工位114 (均如圖1所示)。為了實(shí) 現(xiàn)這個(gè)目的，可以設(shè)想在真空沉積腔4中真空沉積要沉積的用來(lái)形成子像 素結(jié)構(gòu)50或金屬部分100 (如果提供的話)的最后部分的后者之后，接收 所述沉積物的基板6的部分可以被移動(dòng)到(步進(jìn)推進(jìn)到)光致抗蝕劑沉積 工位110以在大氣壓下向基板6干法或濕法涂覆(薄膜)光致抗蝕劑102。 此后，包括光致抗蝕劑102的基板6的所述部分被移動(dòng)到(步進(jìn)推進(jìn)到) 烘焙工位112，其中在大氣壓下對(duì)光致抗蝕劑102進(jìn)行硬化，例如，將光 致抗蝕劑102烘焙到硬化狀態(tài)。然后，包括硬化的光致抗蝕劑102的基板 6被移動(dòng)到(步進(jìn)推進(jìn)到)磨除工位114，其中，在大氣壓下將硬化的光 致抗蝕劑102從基板6中去除掉(磨除掉)，直至金屬部分60或金屬部 分IOO (如果提供的話)暴露出來(lái)。
此后，具有暴露的金屬部分60或100被移動(dòng)到(步進(jìn)推進(jìn)到)串聯(lián) 的下一個(gè)真空沉積腔4中，其中，將金屬部分106沉積在通過(guò)對(duì)光致抗蝕劑102進(jìn)行磨除而暴露出來(lái)的金屬部分60或金屬部分100(如果提供的話)
的頂部上。
可替換地，代替被串聯(lián)地包括在串聯(lián)連接的沉積系統(tǒng)2的真空沉積 腔4中，沉積工位110、烘焙工位112和/或磨除工位114可以與串聯(lián)連接 的沉積系統(tǒng)2的真空沉積腔4分離。例如，從而可以在沉積系統(tǒng)2的串聯(lián) 連接的真空沉積腔4中真空沉積包括基板6的每個(gè)子像素結(jié)構(gòu)50的部分 52-80和金屬部分100 (如果提供的話)之后，在所述的串聯(lián)連接的真空 沉積腔4中移動(dòng)基板6以進(jìn)行由沉積工位110、烘焙工位112以及磨除工 位114所進(jìn)行的處理，可以單獨(dú)地或者以任何適當(dāng)?shù)暮?或想要的組合或 方式來(lái)提供這些工位。例如，可以串聯(lián)連接沉積工位110和烘焙工位112 而單獨(dú)提供磨除工位114，可以串聯(lián)連接烘焙工位112和磨除工位114而 單獨(dú)提供沉積工位110，或者分別單獨(dú)提供沉積工位110、烘焙工位112 和磨除工位114。在任何情況下， 一旦已經(jīng)在磨除工位114中對(duì)光致抗蝕 劑102進(jìn)行了處理，將基板6移動(dòng)到可以是或不是沉積系統(tǒng)2 —部分或者 可以與磨除工位114串聯(lián)連接的真空沉積腔4中以沉積金屬層106，。，
可以設(shè)想沉積工位110、烘焙工位112和/或磨除工位114的任何一 個(gè)或任何組合可以是沉積系統(tǒng)2的串聯(lián)連接真空沉積腔4的一部分或者與 其分離。因此，對(duì)沉積工位110、烘焙工位112和/或磨除工位114的連接 方式(可以作為沉積系統(tǒng)2的串聯(lián)連接真空沉積腔4的一部分或者與之分 離)的描述是不應(yīng)被解讀為限定性的。
已經(jīng)參照優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。其他人在閱讀和理解了 上述詳細(xì)描述后可以對(duì)本發(fā)明做出顯見(jiàn)的修改和變型。例如，在金屬部分 60或金屬部分100 (如果提供的話)頂部上沉積的金屬部分106的上述公 開(kāi)不能被解釋為對(duì)本發(fā)明的限制，這是因?yàn)樵O(shè)想金屬部分106、 60和100 (如果提供的話)的任何一個(gè)或組合可以被絕緣體或半導(dǎo)體材料的任何一 種或組合所代替。換句話講，部分106可以是一種導(dǎo)體、絕緣體或半導(dǎo)體 材料；部分80可以是一種導(dǎo)體、絕緣體或半導(dǎo)體材料；和/或部分100 (如 果提供的話)可以是一種導(dǎo)體、絕緣體或半導(dǎo)體材料。本發(fā)明意在涵蓋發(fā) 明范圍內(nèi)的所有修改和變型，只要這些修改和變型處在權(quán)利要求或其等價(jià) 物的范圍內(nèi)。
權(quán)利要求
1.一種在基板上形成電路組件的方法，包括(a)通過(guò)陰影掩模汽相沉積工藝在基板上沉積第一金屬部分；(b)在基板上沉積光致抗蝕劑，使光致抗蝕劑覆蓋第一金屬部分和環(huán)繞第一金屬部分的區(qū)域；(c)使沉積在基板上的光致抗蝕劑硬化；以及(d)對(duì)已硬化的光致抗蝕劑進(jìn)行磨除，直到第一金屬部分的表面暴露出來(lái)并且已硬化的光致抗蝕劑的表面與第一金屬部分的暴露表面處于同一水平。
2.根據(jù)權(quán)利要求l所述的方法，其中 在真空中執(zhí)行步驟(a);以及 在大氣壓下執(zhí)行步驟(b) 、 (c)和(d)。
3.根據(jù)權(quán)利要求l所述的方法，還包括 (e)通過(guò)陰影掩模汽相沉積工藝在第一金屬部分的暴露表面上沉積第二金屬部分。
4.根據(jù)權(quán)利要求3所述的方法，其中 在真空中執(zhí)行步驟(a)和(e);以及 在大氣壓下執(zhí)行步驟(b) 、 (c)和(d)。
5. 根據(jù)權(quán)利要求1所述的方法，其中步驟(d)是通過(guò)干法磨 除工藝或濕法磨除工藝完成的。
6. —種在基板上形成電路組件的方法，包括(a)提供基板，其上具有多個(gè)包括電路的第一部分，所述第一 部分的表面在包括電路的其他部分的表面之上，其中，所有所述部分 都是通過(guò)在真空中進(jìn)行一個(gè)或多個(gè)陰影掩模汽相沉積工藝來(lái)沉積在基板上的；(b)使光致抗蝕劑覆蓋所有的所述部分；(C)使在步驟(b)中沉積的光致抗蝕劑硬化；以及(d) 磨除硬化的光致抗蝕劑，直到第一部分的表面暴露出來(lái)而 其他部分的表面沒(méi)有暴露出來(lái)，并使已磨除的光致抗蝕劑的表面處于 與第一部分的暴露表面相同的水平。
7. 根據(jù)權(quán)利要求6所述的方法，其中，在大氣壓下執(zhí)行步驟(b)、 (C)和(d)。
8. 根據(jù)權(quán)利要求6所述的方法，還包括(e) 通過(guò)在真空中進(jìn)行陰影掩模汽相沉積工藝來(lái)在第一部分的 暴露表面上沉積第二部分，于是，第二部分的頂面高于已磨除的光致 抗蝕劑的頂面。
9. 根據(jù)權(quán)利要求6所述的方法，其中每個(gè)所述部分是導(dǎo)體、絕 緣體或半導(dǎo)體材料。
全文摘要
一種通過(guò)覆蓋集成層形成電路的方法。在該形成電路組件的方法中提供了基板，該包括多個(gè)構(gòu)成電路的第一部分。第一部分的表面比形成所述電路的其他部分的表面高。通過(guò)真空中的一種或多種陰影掩模汽相沉積工藝在基板上沉積所有的部分。對(duì)覆蓋所有部分的光致抗蝕劑進(jìn)行硬化，然后磨除光致抗蝕劑，直到第一部分的表面暴露出來(lái)而其他部分的表面沒(méi)有暴露出來(lái)，并使已磨除的光致抗蝕劑的表面和第一部分的暴露表面處于同一水平。通過(guò)在真空中進(jìn)行陰影掩模汽相沉積工藝在第一部分的暴露表面上沉積第二部分，使之達(dá)到已磨除的光致抗蝕劑的頂部表面的高度。
文檔編號(hào)C23C14/56GK101409217SQ20081016707
公開(kāi)日2009年4月15日 申請(qǐng)日期2008年10月8日 優(yōu)先權(quán)日2007年10月8日
發(fā)明者托馬斯·彼得·布羅迪 申請(qǐng)人:阿德文泰克全球有限公司