專利名稱：具有電場(chǎng)可編程存儲(chǔ)元件的存儲(chǔ)單元以及操作它的方法
發(fā)明的背景本發(fā)明涉及存儲(chǔ)單元、陣列和/或設(shè)備以及控制和/或操作存儲(chǔ)單元、陣列和/或設(shè)備的方法；更特別地，一方面，涉及存儲(chǔ)單元、陣列和/或包括多個(gè)這種存儲(chǔ)單元的設(shè)備，其中每個(gè)存儲(chǔ)單元包括用于存儲(chǔ)表示數(shù)據(jù)狀態(tài)的電荷的電場(chǎng)可編程薄膜。
有許多不同類型和/或形式的存儲(chǔ)單元、陣列和設(shè)備。這種設(shè)備通?？梢员环譃閮煞N不同的類型，即易失性的(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(“DRAM”)和靜態(tài)隨機(jī)存取存儲(chǔ)器(“SRAM”))，和非易失性的(例如，只讀存儲(chǔ)器(“ROM”)，電可編程只讀存儲(chǔ)器(“EPROM”)，以及電擦除可編程只讀存儲(chǔ)器(“EEPROM”))。傳統(tǒng)的存儲(chǔ)單元、陣列和設(shè)備典型地采用一種平面方式制造，并且目前來用無機(jī)材料諸如單和多晶體硅。(參見，例如公開的美國(guó)專利申請(qǐng)2004/0135193和6,710,384)雖然包括該存儲(chǔ)單元的設(shè)備已經(jīng)在技術(shù)上和商業(yè)上取得成功，但是它們?nèi)匀痪哂性S多缺點(diǎn)，包括，例如，復(fù)雜的結(jié)構(gòu)，密度的限制，和相對(duì)高的造價(jià)。此外，就一些易失型存儲(chǔ)設(shè)備來說，必須引入“刷新”電路以便不斷地/周期性地重新存儲(chǔ)信息。這將產(chǎn)生與熱消散，定時(shí)，和功耗有關(guān)的問題。另外，雖然可以獲得一定的集成密度，但該設(shè)備會(huì)受到有關(guān)存儲(chǔ)單元的大小限制或約束。
例如，在傳統(tǒng)的DRAM中，存儲(chǔ)單元由典型地建立在單晶硅的表面上的存取晶體管、以及包括例如兩個(gè)由電介質(zhì)(例如，氧化物，氮化物或它們的組合物)分離的基于硅的導(dǎo)體的電容組成。電容存儲(chǔ)表示雙穩(wěn)態(tài)存儲(chǔ)器狀態(tài)的電荷。存取晶體管作為開關(guān)用于控制電容的充電和放電以及在電容中的邏輯狀態(tài)的讀取和寫入(例如，充電或放電該電容)。傳統(tǒng)技術(shù)使用層疊和/或溝道電容的方法，借此電容被部分地配置到存取晶體管的上面和/或下面以求減小存儲(chǔ)單元所占用的二維面積。這樣，傳統(tǒng)的DRAM使用一個(gè)晶體管-一個(gè)電容存儲(chǔ)單元，會(huì)限制或約束有關(guān)存儲(chǔ)單元的大小以及有關(guān)單一平面的布局。
非易失性半導(dǎo)體設(shè)備避免了易失性半導(dǎo)體設(shè)備中普遍存在的一些問題但是由于單元和電路設(shè)計(jì)中較高復(fù)雜性的結(jié)果，經(jīng)常受到數(shù)據(jù)存儲(chǔ)容量、容量和/或密度減小的困擾。(參見，例如，公開的美國(guó)專利申請(qǐng)2004/0135193和2004/0136239)。較高的復(fù)雜性經(jīng)常導(dǎo)致較高的生產(chǎn)成本。例如，在傳統(tǒng)的EEPROM中，存儲(chǔ)單元包括具有多個(gè)排列在單晶半導(dǎo)體底層上并且被高度控制厚度的薄絕緣體分離的門極的晶體管。特別地，控制門極排列在浮動(dòng)門極的上面，其排列在半導(dǎo)體底層中溝道區(qū)域的上面。浮動(dòng)門極典型地由重度摻雜的硅或金屬層(例如，鋁)組成并且通過高度控制薄絕緣體與溝道區(qū)域分離，這樣有助于降低過量使用/時(shí)間。
除了普遍存在的基于無機(jī)晶體半導(dǎo)體的設(shè)備以外，還存在替代的電子存儲(chǔ)器和使用雙穩(wěn)態(tài)元件的開關(guān)設(shè)備，這種雙穩(wěn)態(tài)元件可以通過應(yīng)用電流或輸入到設(shè)備的其他類型在高阻態(tài)和低阻態(tài)之間轉(zhuǎn)換。有機(jī)和無機(jī)的薄膜半導(dǎo)體材料都可以被用于電子存儲(chǔ)器和開關(guān)設(shè)備中，例如非結(jié)晶硫?qū)倩锇雽?dǎo)體有機(jī)電荷轉(zhuǎn)移配合物的薄膜，諸如銅-7，7，8，8-四氰基醌二甲烷(Cu-TCNQ)薄膜，以及有機(jī)基體中的一些無機(jī)氧化物。值得注意的是，這些材料已經(jīng)被建議為用于非易失性存儲(chǔ)器的有潛力的候選者。
許多易失性和非易失性存儲(chǔ)器元件已經(jīng)實(shí)現(xiàn)使用各種雙穩(wěn)態(tài)材料。然而，目前許多公知的雙穩(wěn)態(tài)薄膜是通過蒸發(fā)的方法制造的不均勻的、多層的復(fù)合結(jié)構(gòu)，其很貴并且經(jīng)常很難控制。另外，這些雙穩(wěn)態(tài)薄膜沒有提供用于在外形上從等保角到平面制造薄膜的機(jī)會(huì)。使用聚合母體和顆粒物質(zhì)制造的雙穩(wěn)態(tài)薄膜通常是不均勻的并且因此不適合用于制造亞微米和納米規(guī)格的電子存儲(chǔ)器和開關(guān)設(shè)備。
還有其他雙穩(wěn)態(tài)薄膜可以通過標(biāo)準(zhǔn)的工業(yè)方法可控地制造，但是它們的操作需要高溫熔化并且在網(wǎng)格交點(diǎn)處退火。這種薄膜常常受到熱量管理問題的困擾，具有高能耗的要求，并且在“導(dǎo)電”和“非導(dǎo)電”狀態(tài)之間只提供較小程度的區(qū)別。此外，因?yàn)樵摫∧ぴ诟邷夭僮?，很難設(shè)計(jì)允許高密度存儲(chǔ)器的層疊設(shè)備結(jié)構(gòu)。
因此，仍然需要改善使用電場(chǎng)可編程雙穩(wěn)態(tài)薄膜的存儲(chǔ)單元、陣列和/或設(shè)備以克服使用傳統(tǒng)的雙穩(wěn)態(tài)薄膜的傳統(tǒng)存儲(chǔ)單元、陣列和/或設(shè)備的一個(gè)、一些和/或所有缺點(diǎn)。需要改善包括單平面和/或多平面結(jié)構(gòu)的存儲(chǔ)單元、陣列和/或設(shè)備，實(shí)現(xiàn)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜，該雙穩(wěn)態(tài)薄膜包括或適合各種底層和各種可定義的外形。
此外，需要使用電場(chǎng)可編程雙穩(wěn)態(tài)薄膜的存儲(chǔ)單元、陣列和/或設(shè)備，它們可以使用傳統(tǒng)的集成電路制造技術(shù)更容易和快速地制造。此外，需要實(shí)現(xiàn)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜的存儲(chǔ)單元、陣列和/或設(shè)備比傳統(tǒng)的存儲(chǔ)單元、陣列和/或設(shè)備相對(duì)便宜(例如，以每比特為基礎(chǔ))。另外，需要實(shí)現(xiàn)作為埋置在邏輯或其他電路中的這些電場(chǎng)可編程雙穩(wěn)態(tài)薄膜的存儲(chǔ)單元、陣列和/或設(shè)備要求較少的集成步驟和/或掩模來制造。
發(fā)明概述在第一方面，公開了具有至少第一數(shù)據(jù)狀態(tài)和第二數(shù)據(jù)狀態(tài)的存儲(chǔ)單元，該存儲(chǔ)單元包括半導(dǎo)體晶體管(例如，P-溝道或N-溝道晶體管)和連接到半導(dǎo)體晶體管的電場(chǎng)可編程雙穩(wěn)態(tài)元件。在一個(gè)實(shí)施方案中，半導(dǎo)體晶體管包括第一和第二區(qū)域，每個(gè)都具有雜質(zhì)以便提供第一傳導(dǎo)類型。半導(dǎo)體晶體管還包括排列在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中的主體區(qū)域包括雜質(zhì)以便提供第二傳導(dǎo)類型(其中的第二傳導(dǎo)類型與第一傳導(dǎo)類型不同)。門極從主體區(qū)域分離并且電連接到主體區(qū)域。
存儲(chǔ)單元的電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一和第二電極以及至少一個(gè)排列在第一和第二電極之間的電場(chǎng)可編程薄膜，其中存儲(chǔ)單元的第一數(shù)據(jù)狀態(tài)表示電場(chǎng)可編程薄膜的第一電阻而第二數(shù)據(jù)狀態(tài)表示電場(chǎng)可編程薄膜的第二電阻。
在一個(gè)實(shí)施方案中，第一電極連接到第一區(qū)域，該區(qū)域是晶體管的漏極區(qū)。在另一個(gè)實(shí)施方案中，第一電極連接到第二區(qū)域，該區(qū)域是晶體管的源極區(qū)。在另一個(gè)實(shí)施方案中，第一電極連接到半導(dǎo)體晶體管的門板。
第一電極可以排列在半導(dǎo)體晶體管的第一區(qū)域。此外，第一電極可以排列在半導(dǎo)體晶體管的第一區(qū)域并且在門極的至少一部分上(向上或向下)延伸。事實(shí)上，第一電極可以是半導(dǎo)體晶體管的第一區(qū)域的至少一部分。
在本發(fā)明這個(gè)方面的一個(gè)實(shí)施方案中，第一電極排列在半導(dǎo)體晶體管的門極上。在另一個(gè)實(shí)施方案中，第一電極是半導(dǎo)體晶體管的門極。
在另一方面，公開了一種包括晶體管和多個(gè)連接到該晶體管的電場(chǎng)可編程雙穩(wěn)態(tài)元件的存儲(chǔ)單元(具有至少第一數(shù)據(jù)狀態(tài)和第二數(shù)據(jù)狀態(tài))。在一個(gè)實(shí)施方案中，半導(dǎo)體晶體管包括第一和第二區(qū)域，每個(gè)都具有雜質(zhì)以便提供第一傳導(dǎo)類型。半導(dǎo)體晶體管還包括排列在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中的主體區(qū)域包括雜質(zhì)以便提供第二傳導(dǎo)類型(其中的第二傳導(dǎo)類型與第一傳導(dǎo)類型不同)。門極與主體區(qū)域分離并且電連接到主體區(qū)域。值得注意的是，半導(dǎo)體晶體管可以是P-溝道或N-溝道晶體管。
這方面的存儲(chǔ)單元進(jìn)一步包括連接到半導(dǎo)體晶體管的第一和第二電場(chǎng)可編程雙穩(wěn)態(tài)元件。每個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極，第二電極和至少一個(gè)排列在第一和第二電極之間的電場(chǎng)可編程薄膜。電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)。
當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，這方面的存儲(chǔ)單元在第一數(shù)據(jù)狀態(tài)。當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第二數(shù)據(jù)狀態(tài)。
這方面的一個(gè)實(shí)施方案中，第一區(qū)域是半導(dǎo)體晶體管的漏極區(qū)并且第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極連接到該漏極區(qū)。在另一個(gè)實(shí)施方案中，第二區(qū)域是半導(dǎo)體晶體管的源極區(qū)并且第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極連接到該源極區(qū)。
此外，在一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極排列在半導(dǎo)體晶體管的第一區(qū)域上。在另一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極排列在半導(dǎo)體晶體管的第一區(qū)域上并且在半導(dǎo)體晶體管的門極上延伸。第一電極也可以是半導(dǎo)體晶體管的第一區(qū)域的一部分。
存儲(chǔ)單元可以包括第三和第四數(shù)據(jù)狀態(tài)。在這方面，當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第三數(shù)據(jù)狀態(tài)。當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，存儲(chǔ)單元在第四數(shù)據(jù)狀態(tài)。
在另一方面，存儲(chǔ)單元(具有至少第一和第二數(shù)據(jù)狀態(tài))包括多個(gè)半導(dǎo)體晶體管和多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件。存儲(chǔ)單元構(gòu)成包括第一和第二區(qū)域的第一半導(dǎo)體晶體管，每個(gè)區(qū)域具有雜質(zhì)以便提供第一傳導(dǎo)類型。第一半導(dǎo)體晶體管也包括排列在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中的主體區(qū)域包括雜質(zhì)以便提供第二傳導(dǎo)類型(其中的第二傳導(dǎo)類型與第一傳導(dǎo)類型不同)。門極與第一半導(dǎo)體晶體管的主體區(qū)域分離并且電連接到該主體區(qū)域。
存儲(chǔ)單元還包括連接到第一半導(dǎo)體晶體管的第一電場(chǎng)可編程雙穩(wěn)態(tài)元件。電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一和第二電極以及至少一個(gè)排列在第一和第二電極之間的電場(chǎng)可編程薄膜。電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)。
另外，這方面的存儲(chǔ)單元包括第二半導(dǎo)體晶體管。該第二半導(dǎo)體晶體管包括第一和第二區(qū)域，以及排列在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，每個(gè)區(qū)域具有雜質(zhì)以便提供第一傳導(dǎo)類型。主體區(qū)域包括雜質(zhì)以便提供第二傳導(dǎo)類型(其中的第二傳導(dǎo)類型與第一傳導(dǎo)類型不同)。門極與第二半導(dǎo)體晶體管的主體區(qū)域分離并且電連接到該主體區(qū)域。
這方面的存儲(chǔ)單元包括連接到第二半導(dǎo)體晶體管的第二電場(chǎng)可編程雙穩(wěn)態(tài)元件。第二電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一和第二電極以及至少一個(gè)排列在第一和第二電極之間的電場(chǎng)可編程薄膜。第二電場(chǎng)可編程元件的電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)。
當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，存儲(chǔ)單元在第一數(shù)據(jù)狀態(tài)。當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第二數(shù)據(jù)狀態(tài)。
值得注意的是，當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，存儲(chǔ)單元在第三數(shù)據(jù)狀態(tài)。而且，當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)并且第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第四數(shù)據(jù)狀態(tài)。
在一個(gè)實(shí)施方案中，第一半導(dǎo)體晶體管是N-溝道晶體管而第二晶體管是P-溝道晶體管。在另一個(gè)實(shí)施方案中，第一半導(dǎo)體晶體管是N-溝道晶體管而第二晶體管是N-溝道晶體管。在另一個(gè)實(shí)施方案中，第一半導(dǎo)體晶體管是P-溝道晶體管而第二晶體管是P-溝道晶體管。
在一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極連接到第一半導(dǎo)體晶體管的第一區(qū)域，該區(qū)域是第一半導(dǎo)體晶體管的漏極區(qū)。在另一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極連接到第一半導(dǎo)體晶體管的第二區(qū)域，該區(qū)域是第一半導(dǎo)體晶體管的源極區(qū)。在另一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極連接到第一半導(dǎo)體晶體管的門極。
第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極可以排列在第一半導(dǎo)體晶體管的第一區(qū)域上。而且，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極可以排列在半導(dǎo)體晶體管的第一區(qū)域上并且在門極的至少一部分上(向上或向下)延伸。事實(shí)上，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極可以是半導(dǎo)體晶體管的第一區(qū)域的至少一部分。
在這方面的一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極排列在第一半導(dǎo)體晶體管的門極上。在另一個(gè)實(shí)施方案中，第一電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一電極是第一半導(dǎo)體晶體管的門極。
附圖簡(jiǎn)要說明在以下詳細(xì)說明的過程中，將參考附圖。這些附圖恰當(dāng)?shù)厥境隽吮景l(fā)明的不同方面，其中說明不同附圖中類似的結(jié)構(gòu)、部件、材料和/或元件的參考數(shù)字被類似地標(biāo)記?？梢岳斫獾氖牵嗣鞔_地示出的那些以外，結(jié)構(gòu)、部件，材料和/或元件的各種組合是可以設(shè)想的并且在本發(fā)明的范圍中。


圖1A-1C是根據(jù)本發(fā)明的一方面，各自包括存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的存儲(chǔ)單元的三個(gè)實(shí)施方案的示范性的示意圖；圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，包括示范性的電場(chǎng)可編程雙穩(wěn)態(tài)薄膜的電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的電流-電壓開關(guān)特性的圖示；圖3A-3C是根據(jù)本發(fā)明的一個(gè)方面的某些實(shí)施方案的存儲(chǔ)單元的多個(gè)示范性布局的橫截面視圖，其中連接到存取晶體管的源極或漏極區(qū)的電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件如圖1A的示意圖中所示；值得注意的是，圖3A是沿著圖4的虛線A-A的截面圖；圖4說明了圖1A中所示的存儲(chǔ)單元的示范性的布局的俯視圖；圖5A和5B是根據(jù)本發(fā)明的一些實(shí)施方案的存儲(chǔ)單元的多個(gè)示范性布局的橫截面視圖，如圖1B的示意圖中所示，其中的電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件連接到存取晶體管的門極；圖6A是本發(fā)明的一個(gè)實(shí)施方案的存儲(chǔ)單元的示范性示意圖，根據(jù)本發(fā)明的實(shí)施方案，其與讀取或讀出放大器以及存儲(chǔ)單元選擇電路相連；
圖6B是本發(fā)明的一個(gè)實(shí)施方案的存儲(chǔ)單元的示范性示意圖(圖1A中簡(jiǎn)單地說明)，根據(jù)本發(fā)明的實(shí)施方案，其與編程電路和存儲(chǔ)元選擇電路相連；圖7A根據(jù)本發(fā)明的實(shí)施方案，說明了用于讀取存儲(chǔ)在本發(fā)明實(shí)施方案的存儲(chǔ)單元(圖1A中示意地說明)中的數(shù)據(jù)狀態(tài)的控制信號(hào)的示范性的波形；圖7B根據(jù)本發(fā)明的實(shí)施方案，說明了用于寫入存儲(chǔ)在本發(fā)明實(shí)施方案的存儲(chǔ)單元(圖1A中示意地說明)中的數(shù)據(jù)狀態(tài)的控制信號(hào)的示范性的波形；圖7C根據(jù)本發(fā)明的實(shí)施方案，說明了用于擦除本發(fā)明實(shí)施方案的存儲(chǔ)單元(圖1A中示意地說明)中的數(shù)據(jù)狀態(tài)的編程控制信號(hào)的示范性的波形；圖7D根據(jù)本發(fā)明的其他實(shí)施方案，說明了用于擦除本發(fā)明實(shí)施方案的存儲(chǔ)單元(圖1A中示意地說明)中的數(shù)據(jù)狀態(tài)的編程控制信號(hào)的示范性的波形；圖8A是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，包括外圍電路和多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列的方框圖；圖8B是根據(jù)本發(fā)明的某些實(shí)施方案，包括多個(gè)子陣列的存儲(chǔ)陣列的方框示意圖；圖9是根據(jù)本發(fā)明的另一方面的一個(gè)實(shí)施方案，由多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件之間共享的存取晶體管組成的多個(gè)存儲(chǔ)單元的示意圖，每個(gè)雙穩(wěn)態(tài)薄膜元件連接到控制晶體管的源極或漏極區(qū)；圖10A和10B是根據(jù)本發(fā)明的某些實(shí)施方案，圖9的存儲(chǔ)單元的多個(gè)示范性布局的橫截面視圖，其中的多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件排列在多個(gè)層疊層中并且連接到存取晶體管的源極或漏極區(qū)；圖11A和11B根據(jù)本發(fā)明的某些實(shí)施方案，說明了具有多個(gè)電場(chǎng)可編程薄膜的層疊層的存儲(chǔ)陣列的方框示意圖；圖11B是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，“有效地(effectively)”在存儲(chǔ)陣列的每層中包括多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列的方框圖；圖12A根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖9的存儲(chǔ)單元的編程電路的示范性實(shí)施方案的示意圖；圖12B根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖9的存儲(chǔ)單元的讀取或讀出電路的示范性實(shí)施方案的示意圖；圖12C和12D根據(jù)本發(fā)明的某些實(shí)施方案，說明了用于圖9的存儲(chǔ)單元的讀取或讀出電路的示范性實(shí)施方案的兩個(gè)示意圖13是根據(jù)本發(fā)明的另一方面的另一個(gè)實(shí)施方案，由多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件之間共享的存取晶體管組成的多個(gè)存儲(chǔ)單元的示意圖，所述雙穩(wěn)態(tài)薄膜元件層疊在多個(gè)層中并且連接到控制晶體管的門極；圖14A和14B是根據(jù)本發(fā)明的某些實(shí)施方案，圖13的存儲(chǔ)單元的多個(gè)示范性布局的橫截面視圖，其中的多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件層疊在多個(gè)層中并且連接到存取晶體管的門極；圖15A和15B根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖13的存儲(chǔ)單元的編程電路的示范性實(shí)施方案的示意圖；圖15C根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖13的存儲(chǔ)單元的讀取或讀出電路的示范性實(shí)施方案的示意圖；圖16是根據(jù)本發(fā)明的另一方面的一某些實(shí)施方案，各自包括具有存儲(chǔ)晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的第一和第二存儲(chǔ)單元的不同存儲(chǔ)單元的示意圖；圖17A根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖16的存儲(chǔ)單元的讀取或讀出電路的示范性實(shí)施方案的示意圖；圖17B根據(jù)本發(fā)明的某些方面的實(shí)施方案，說明了用于圖16的存儲(chǔ)單元的編程電路的示范性實(shí)施方案的示意圖；圖18A-18C是根據(jù)本發(fā)明的另一方面的某些實(shí)施方案，包括具有存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的第一和第二存儲(chǔ)單元的不同存儲(chǔ)單元的其他實(shí)施方案的示意圖；圖19是根據(jù)本發(fā)明的另一方面，包括共享存取晶體管的第一和第二存儲(chǔ)單元的不同存儲(chǔ)單元的另一個(gè)實(shí)施方案的示意圖；圖20A根據(jù)本發(fā)明某些方面的實(shí)施方案，說明了用于圖19的存儲(chǔ)單元的讀取或讀出電路的示范性實(shí)施方案的示意圖；圖20B根據(jù)本發(fā)明一些方面的實(shí)施方案，說明了用于圖19的存儲(chǔ)單元的編程或擦除電路的示范性實(shí)施方案的示意圖；圖21A-21E是根據(jù)本發(fā)明的另一方面的某些實(shí)施方案，包括具有N-溝道存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的第一存儲(chǔ)單元以及具有P-溝道存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)薄膜元件的第二存儲(chǔ)單元的互補(bǔ)的(雙位或多位)存儲(chǔ)單元的示意圖22A根據(jù)本發(fā)明的一個(gè)實(shí)施方案，說明了包括，例如，圖16和18A-18C的多個(gè)不同存儲(chǔ)單元的存儲(chǔ)陣列的方框示意圖，其中的存儲(chǔ)陣列由多個(gè)電場(chǎng)可編程薄膜的層疊層組成并且存儲(chǔ)陣列的每層中“有效地”包括多個(gè)存儲(chǔ)單元；圖22B是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，包括，例如，圖16和18A-18C的多個(gè)不同存儲(chǔ)單元的存儲(chǔ)陣列的方框圖，其中的存儲(chǔ)陣列由一層電場(chǎng)可編程薄膜組成；圖22C說明了根據(jù)本發(fā)明的一個(gè)實(shí)施方案，包括，例如，圖19A-19C的多個(gè)互補(bǔ)的存儲(chǔ)單元的存儲(chǔ)陣列的方框示意圖，其中的存儲(chǔ)陣列由多個(gè)電場(chǎng)可編程薄膜的層疊層組成并且存儲(chǔ)陣列的每層中“有效地”包括多個(gè)存儲(chǔ)單元；圖22D是根據(jù)本發(fā)明的一個(gè)實(shí)施方案，包括，例如，圖19A-19C的多個(gè)互補(bǔ)存儲(chǔ)單元的存儲(chǔ)陣列的方框圖，其中的存儲(chǔ)陣列由一層電場(chǎng)可編程薄膜組成；圖23A-23C根據(jù)本發(fā)明的一個(gè)實(shí)施方案，說明了示范性的三維存儲(chǔ)陣列，其中存儲(chǔ)晶體管在一層或多層中被制造(除了底層之外或代替底層)，并且電場(chǎng)可編程雙穩(wěn)態(tài)元件可以被形成，制造和/或位于在存取晶體管的上面和/或下面的層或平面上。
發(fā)明的詳細(xì)說明在第一方面，公開了一種具有存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)元件的存儲(chǔ)單元。該存取晶體管可以是具有門極并且源極或漏極區(qū)連接到電場(chǎng)可編程雙穩(wěn)態(tài)或多穩(wěn)態(tài)元件(以下除非明確有相反指示，都稱為“電場(chǎng)可編程雙穩(wěn)態(tài)元件”)的(N-溝道或P-溝道)MOSFET晶體管。該存取晶體管易于選擇性地并可控制地編程和讀取電場(chǎng)可編程雙穩(wěn)態(tài)元件。
在一個(gè)實(shí)施方案中，電場(chǎng)可編程雙穩(wěn)態(tài)元件提供兩個(gè)或多個(gè)不同的電阻特性；每個(gè)電阻特性表示一種數(shù)據(jù)狀態(tài)(例如，模擬或數(shù)字狀態(tài))。電場(chǎng)可編程雙穩(wěn)態(tài)元件可以由一個(gè)或多個(gè)包括電子給體和/或電子受體和/或電子給-受復(fù)合體的電場(chǎng)可編程薄膜組成。該復(fù)合體可以排列在兩個(gè)或多個(gè)電極之間。
電場(chǎng)可編程雙穩(wěn)態(tài)元件為表示存儲(chǔ)單元的數(shù)據(jù)狀態(tài)的電流提供了電阻。電場(chǎng)可編程雙穩(wěn)態(tài)元件通過將合適的電壓應(yīng)用到至少一個(gè)電極而在其中一個(gè)數(shù)據(jù)狀態(tài)中被編程，感應(yīng)出一電場(chǎng)，后者以指示一種數(shù)據(jù)狀態(tài)的方式依次使例如配合體中的電子給體和/或電子受體和/或電子給-受體交換電荷，定位，重新定位，排列或重新排列。
電場(chǎng)可編程雙穩(wěn)態(tài)元件可以使用在文獻(xiàn)中描述和說明的一個(gè)或多個(gè)電場(chǎng)可編程薄膜，諸如在美國(guó)臨時(shí)申請(qǐng)序列號(hào)為60/556,246，名稱為“基于電場(chǎng)可編程薄膜的存儲(chǔ)設(shè)備”，申請(qǐng)日為2004年3月24日的文獻(xiàn)中；WO2004070789，名稱為“可重寫的納米表面有機(jī)電雙穩(wěn)態(tài)設(shè)備”；NaturalMaterial(2204)3(12)，918-922，名稱為“可編程聚合物薄膜和非易失性存儲(chǔ)設(shè)備”；以及Applied Physics Letters(2003)，82(9)，1419-1421，名稱為“有機(jī)/金屬-納米簇/有機(jī)系統(tǒng)的非易失性電雙穩(wěn)定性”。這些參考文獻(xiàn)可以作為電場(chǎng)可編程薄膜制造的典型方法的參考。
參照?qǐng)D1A-1C，本發(fā)明第一方面的存儲(chǔ)單元10包括存取晶體管12和電場(chǎng)可編程雙穩(wěn)態(tài)元件14。存取晶體管12包括門極16，源極18和漏極20。在示范性實(shí)施方案中，主體區(qū)域排列在源極18和漏極20之間并且與門極16隔開。門極16例如，直接地，電容式地和/或電感地電連接到存取晶體管12的主體區(qū)域。
在特定實(shí)施方案中，存取晶體管12的門極16連接到將控制信號(hào)提供到存取晶體管12的信號(hào)線22，以便容易地從電場(chǎng)可編程雙穩(wěn)態(tài)元件14讀取數(shù)據(jù)或者向電場(chǎng)可編程雙穩(wěn)態(tài)元件14寫入數(shù)據(jù)。(例如，參見圖1A和1C)。在這方面，在信號(hào)線22上應(yīng)用控制信號(hào)來控制晶體管12的“開”和“關(guān)”狀態(tài)。
在其他實(shí)施方案中，門極16連接到電場(chǎng)可編程雙穩(wěn)態(tài)元件14上(例如，參見圖1B)，其連接到存取晶體管12的門極16。在該實(shí)施方案中，在信號(hào)線22上應(yīng)用的信號(hào)被直接應(yīng)用到電場(chǎng)可編程雙穩(wěn)態(tài)元件14以便容易地從電場(chǎng)可編程雙穩(wěn)態(tài)元件14讀取數(shù)據(jù)或者向電場(chǎng)可編程雙穩(wěn)態(tài)元件14寫入數(shù)據(jù)。
存取晶體管12的源極18可以連接到電場(chǎng)可編程雙穩(wěn)態(tài)元件14以便允許從電場(chǎng)可編程雙穩(wěn)態(tài)元件14讀取數(shù)據(jù)或者向電場(chǎng)可編程雙穩(wěn)態(tài)元件14寫入數(shù)據(jù)。(參見圖1A)。在特定實(shí)施方案中，存取晶體管12的源極18連接到信號(hào)線24，該信號(hào)線24將提供，例如，參考電壓到存儲(chǔ)單元10。(例如，參見圖1B和1C)。
參照?qǐng)D1A和1C，在特定實(shí)施方案中，存取晶體管12的漏極20連接到讀出/編程信號(hào)線26，該信號(hào)線26選擇性地和可控制地連接到讀/寫電路(未示出)。在另一個(gè)實(shí)施方案中，漏極20連接到電場(chǎng)可編程雙穩(wěn)態(tài)元件14，該元件14連接到讀出/編程信號(hào)線26。(例如，參見圖1C)。在圖1A-1C的實(shí)施方案中，數(shù)據(jù)狀態(tài)(即，由電場(chǎng)可編程雙穩(wěn)態(tài)元件14表示的電流的電阻)通過讀出/編程信號(hào)線26被存儲(chǔ)到存儲(chǔ)單元10或者從存儲(chǔ)單元10中讀出。
值得注意的是，存取晶體管12可以是對(duì)稱或非對(duì)稱設(shè)備。存取晶體管12是對(duì)稱設(shè)備時(shí)，源極18和漏極20基本上可以互換。然而，存取晶體管12是非對(duì)稱的設(shè)備時(shí)，存取晶體管12的源極18或漏極20具有不同的電，物理，摻雜濃度和/或摻雜分布特性。因此，非對(duì)稱設(shè)備的源極或漏極區(qū)典型是不能互換的。
如上所述，電場(chǎng)可編程雙穩(wěn)態(tài)元件14可以是電場(chǎng)可編程薄膜專利申請(qǐng)中描述和說明的一個(gè)或多個(gè)電場(chǎng)可編程薄膜。在一個(gè)實(shí)施方案中，電場(chǎng)可編程雙穩(wěn)態(tài)元件14提供非破壞性的讀取并且包括雙穩(wěn)態(tài)開關(guān)或雙穩(wěn)態(tài)電阻屬性。此外，電場(chǎng)可編程雙穩(wěn)態(tài)元件14提供非易失性存儲(chǔ)單元，當(dāng)缺電源時(shí)存儲(chǔ)單元的數(shù)據(jù)狀態(tài)保持在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中。
參照?qǐng)D2，在一個(gè)示范性實(shí)施方案中，當(dāng)貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14應(yīng)用第一電壓時(shí)，電場(chǎng)可編程雙穩(wěn)態(tài)元件14被編程到第一數(shù)據(jù)狀態(tài)(從而呈現(xiàn)第一電阻特性)。(參見圖2中的點(diǎn)28)。當(dāng)貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14應(yīng)用第二電壓時(shí)，在第二數(shù)據(jù)狀態(tài)(從而呈現(xiàn)第二電阻特性)編程電場(chǎng)可編程雙穩(wěn)態(tài)元件14，或“擦除”第一數(shù)據(jù)狀態(tài)。(參見圖2中的點(diǎn)30)。電場(chǎng)可編程雙穩(wěn)態(tài)元件14保持在第二數(shù)據(jù)狀態(tài)(具有第二電阻特性)直到再次貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14應(yīng)用第一電壓。(參見點(diǎn)28)。
在第一數(shù)據(jù)狀態(tài)，電場(chǎng)可編程雙穩(wěn)態(tài)元件14將相對(duì)低的電阻提供到電流；而在第二數(shù)據(jù)狀態(tài)，電場(chǎng)可編程雙穩(wěn)態(tài)元件14將相對(duì)高的電阻提供到電流。
有許多制造包括存取晶體管12和電場(chǎng)可編程雙穩(wěn)態(tài)元件14的存儲(chǔ)單元10的材料和技術(shù)。例如，當(dāng)?shù)讓邮谴髩K類型硅片時(shí)，存取晶體管12可以包括源極18(具有第一傳導(dǎo)類型的雜質(zhì))和漏極20(具有第一傳導(dǎo)類型的雜質(zhì))以及主體區(qū)域(具有第二傳導(dǎo)類型的雜質(zhì))。門極16(傳導(dǎo)類型的材料，例如，金屬，金屬化合物或重度摻雜多晶硅)電連接(例如，直接地，電容式地和/或電感地)到主體區(qū)域?？梢允褂脗鹘y(tǒng)的材料和傳統(tǒng)的半導(dǎo)體制造技術(shù)制造存取晶體管12。
另外，底層可以是硅-絕緣體(SOI)類型的薄片，存取晶體管12可以是部分耗盡(PD)的晶體管，完全耗盡(FD)的晶體管，多門極晶體管(例如，雙或三門極)和/或鰭式場(chǎng)效應(yīng)晶體管(“Fin-FET”)。在這些實(shí)施方案中，也可以使用傳統(tǒng)的材料和傳統(tǒng)的半導(dǎo)體制造技術(shù)制造存取晶體管12。
也可以由多晶硅或非晶硅或在多晶硅或非晶硅中制造晶體管12。這樣，可以制造存儲(chǔ)器的3-維陣列，其中的一個(gè)或多個(gè)層(除了或代替底層)可以包括晶體管。(例如，參見圖23A-23C中的層68)。實(shí)際上，為了增強(qiáng)在那里布置或制造的晶體管的操作特性再結(jié)晶布置在底層上的多晶硅層是有利的。通過該方法，存儲(chǔ)器的3-維陣列可以包括一個(gè)或多個(gè)具有在該層中布置或制造的晶體管的單晶硅或半導(dǎo)體層(除了或代替底層)。
值得注意的是，如下面所述的，可以用任意有機(jī)或無機(jī)半導(dǎo)體材料制造晶體管12，包括例如，碳化硅，砷化鎵，或并五苯?？梢圆捎煤谋M模式或增強(qiáng)模式來操作晶體管。也可以具有結(jié)點(diǎn)或不具有結(jié)點(diǎn)地制造晶體管?，F(xiàn)在知道的或以后發(fā)展的制造晶體管12的所有方法(以及在那里使用的材料)都在本發(fā)明的范圍中。
可以使用，例如，上面引用的參考文獻(xiàn)中所描述的任意電場(chǎng)可編程薄膜制造電場(chǎng)可編程雙穩(wěn)態(tài)元件14。
除了材料和制造技術(shù)，可以通過多種布局和結(jié)構(gòu)來安排存儲(chǔ)單元10。例如，參照?qǐng)D3A-3C，可以使用不同的材料，技術(shù)和布局來制造圖1A中簡(jiǎn)單說明的存儲(chǔ)單元10。特別地，參照?qǐng)D3A和4，在一個(gè)實(shí)施方案中，在大塊類型的半導(dǎo)體晶片32中和/或上制造存儲(chǔ)單元10。如上所述，可以根據(jù)并使用公知的或傳統(tǒng)的材料和技術(shù)制造存取晶體管12。
制造存取晶體管12之后，可以使用傳統(tǒng)公知的材料(例如，鋁或高度摻雜多晶硅)和傳統(tǒng)的沉積，平板印刷和蝕刻技術(shù)形成和/或圖案化觸點(diǎn)34和36以及讀出/編程信號(hào)線26。此后(或與讀出/編程信號(hào)線26的形成同時(shí)地)，可以形成和/或圖案化電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電極38a。電極38a可以是傳導(dǎo)類型的材料(例如，重度摻雜半導(dǎo)體(例如，多晶硅)或金屬諸如鋁，鉻，金，銀，鉬，鉑，鈀，鎢，鈦，和/或銅)。可以使用傳統(tǒng)的或公知的制造技術(shù)沉積，形成和/或圖案化電極38a。
然后可以使用電場(chǎng)可編程薄膜專利申請(qǐng)中所描述的任意技術(shù)在電極38a上沉積電場(chǎng)可編程薄膜40。此后，可以沉積電極38b。如同電極38a一樣，電極38b可以是傳導(dǎo)類型的材料(例如，重度摻雜半導(dǎo)體(例如，多晶硅)或金屬諸如鋁，鉻，金，銀，鉬，鉑，鈀，鎢，鈦，和/或銅)?？梢允褂脗鹘y(tǒng)的制造技術(shù)沉積，形成和/或圖案化電極38b。
同樣，在該實(shí)施方案中，電場(chǎng)可編程雙穩(wěn)態(tài)元件14包括在電極38a和38b之間沉積的電場(chǎng)可編程薄膜40。觸點(diǎn)34將電場(chǎng)可編程雙穩(wěn)態(tài)元件14(以及，特別地，電極38a)連接到存取晶體管12的源極區(qū)18。觸點(diǎn)34和電極38a便于很好的電源連接，并且在電場(chǎng)可編程薄膜40的電路徑和，例如，存取晶體管12的源極區(qū)18之間提供低電阻。
使用降低和/或最小化電場(chǎng)可編程薄膜40的物理和電性能的影響的材料和制造技術(shù)可能是有利的。這樣，使用不影響(或不損害)電場(chǎng)可編程薄膜40的電和物理屬性的材料和技術(shù)制造電極38b(以及電極38a)可能是有利的。例如，使用可用溫度低于電場(chǎng)可編程薄膜40的熱預(yù)計(jì)(budget)沉積和/或形成的使用材料(例如，鋁)將確保電場(chǎng)可編程薄膜40在沉積/應(yīng)用之后的電和/或物理的完整性。
值得注意的是，可以用相同或不同的材料使用相同或不同的制造技術(shù)來制造，沉積和/或形成每個(gè)電極38。在一個(gè)實(shí)施方案中，熱預(yù)計(jì)(budget)可能允許使用需要較高溫度制造，沉積和/或形成的第一技術(shù)和第一材料制造、沉積和/或形成電極38a。提供了電場(chǎng)可編程薄膜40之后，可以使用易于在相對(duì)較低溫度制造，沉積和/或形成的第二技術(shù)和/或第二材料制造、沉積和/或形成電極38b。這樣，在電極38b的沉積/應(yīng)用之后，電場(chǎng)可編程薄膜40的電和/或物理完整性可以被增強(qiáng)或保持。
在另一個(gè)實(shí)施方案中，每個(gè)電極38a和38b可以由提供不同電特性的材料組成。在這方面，可以用具有功函(work function)的材料制造不同于電極38b的材料的電極38a。這樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14可以包括非對(duì)稱響應(yīng)或行為。
另外，為了增強(qiáng)它的電流容量提供具有大面積的電場(chǎng)可編程雙穩(wěn)態(tài)元件14是有利的。同樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14可以在存取晶體管上沉積并且延伸到門極16的主要(significant)部分上。這樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電特性可以被增強(qiáng)而不顯著的(如果有的話)影響存儲(chǔ)單元10的整體尺寸。
參照?qǐng)D3B，在另一個(gè)實(shí)施方案中，電場(chǎng)可編程薄膜40直接沉積到存取晶體管12的源極區(qū)18上。在該實(shí)施方案中，源極區(qū)18也用作或充當(dāng)電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電極。同樣，該實(shí)施方案提供了相對(duì)于圖3A的布局具有較少制造步驟的相對(duì)更緊湊的布局。另外，該實(shí)施方案可以提供相對(duì)大的電場(chǎng)可編程薄膜40的厚度，其可以增強(qiáng)存儲(chǔ)單元10之間的電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電性能/特性的均勻性。
在另一個(gè)示范性實(shí)施方案中，參照?qǐng)D3C，電極38a可以被形成和/或圖案化以直接接觸源極區(qū)18并延伸到門極16上。在該實(shí)施方案中，陣列中的存儲(chǔ)單元10由于，例如，可以更容易制造和控制到預(yù)定規(guī)格的電場(chǎng)可編程薄膜40的相對(duì)大的表面面積和相對(duì)大的厚度，在電場(chǎng)可編程雙穩(wěn)態(tài)元件14(根據(jù)圖3A和3B的實(shí)施方案)的電性能/響應(yīng)中可以包括更大的一致性。
值得注意的是，圖3A-3C的布局同樣地適用于圖1C中所示意表示的存儲(chǔ)單元10。在這方面，電場(chǎng)可編程雙穩(wěn)態(tài)元件14連接到存取晶體管12的漏極區(qū)20。為了簡(jiǎn)潔，將不再重復(fù)那些討論。具有電場(chǎng)可編程雙穩(wěn)態(tài)元件14連接到存取晶體管12的門極16的存儲(chǔ)單元10的實(shí)施方案(圖1B中示意地表示的)，也可以使用不同的材料、技術(shù)和布局來制造。例如，參照?qǐng)D5A，在一個(gè)實(shí)施方案中，在大塊類型半導(dǎo)體片32中和/或上制造存儲(chǔ)單元10?？梢愿鶕?jù)和使用公知或傳統(tǒng)的材料和技術(shù)制造存取晶體管12。
在制造了存取晶體管12之后(或與此同時(shí))，可以用導(dǎo)電材料(例如，鋁或高度摻雜多晶硅)并且使用傳統(tǒng)的沉積、平板印刷和刻蝕技術(shù)制造觸點(diǎn)34和36，信號(hào)線24，以及讀出/編程信號(hào)線26。然后，可以用導(dǎo)電類型的材料(例如，重度摻雜半導(dǎo)體(例如，多晶硅)或金屬諸如鋁，鉻，金，銀，鉬，鉑，鈀，鎢，鈦，和/或銅)形成和/或圖案化電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電極38a?？梢允褂脗鹘y(tǒng)的或公知的制造技術(shù)沉積、形成和/或圖案化電極38a。
此后，可以使用電場(chǎng)可編程薄膜專利申請(qǐng)中的任何技術(shù)在電極38a上沉積電場(chǎng)可編程薄膜40。然后可以沉積電極38b。如同電極38a一樣，電極38b可以是導(dǎo)電類型的材料?？梢允褂脗鹘y(tǒng)的制造技術(shù)沉積，形成和/或模仿電極38b。
同樣，在該實(shí)施方案中，電場(chǎng)可編程雙穩(wěn)態(tài)元件14被沉積在存取晶體管12上并且包括沉積在電極38a和38b之間的電場(chǎng)可編程薄膜40。電觸點(diǎn)將電場(chǎng)可編程雙穩(wěn)態(tài)元件14(并且，特別地，電極38a)連接到存取晶體管12的門極16。
如上所述，降低和/或最小化沉積和形成電場(chǎng)可編程薄膜40之后的那些制造步驟對(duì)電場(chǎng)可編程薄膜40的物理和電性能的影響的材料和制造技術(shù)的是有利的。在這方面，在沉積/應(yīng)用電場(chǎng)可編程薄膜40之后，材料(例如，鋁)和技術(shù)(使用低于電場(chǎng)可編程薄膜40的熱預(yù)計(jì)(budget)的沉積和/或形成技術(shù))用于制造電極38b將最小化對(duì)電場(chǎng)可編程薄膜40的電和/或物理完整性的影響。
此外，如上所述，可以用相同或不同的材料使用相同或不同的制造技術(shù)制造、沉積和/或形成每個(gè)電極38。在一個(gè)實(shí)施方案中，熱預(yù)計(jì)(budget)可以允許使用需要更高制造、沉積和/或形成溫度的第一技術(shù)和第一材料來制造、沉積和/或形成電極38a。在提供了電場(chǎng)可編程薄膜40之后，可以使用便于相對(duì)較低的制造、沉積和/或形成溫度的第二技術(shù)和/或第二材料制造、沉積和/或形成電極38b。這樣，在沉積/應(yīng)用電極38b之后，電場(chǎng)可編程薄膜40的電和/或物理完整性可以被增強(qiáng)或保持。
參照?qǐng)D5B，在另一個(gè)實(shí)施方案中，電場(chǎng)可編程薄膜40被直接沉積在存取晶體管12的門極16上。在該實(shí)施方案中，門極16還起電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電極的作用。
簡(jiǎn)言之，在存取晶體管12的制造之后，可以形成觸點(diǎn)34和36。此后，可以使用，例如，上面所引用的參考文獻(xiàn)中所描述的任何技術(shù)在門極16上沉積、形成和/或圖案化電場(chǎng)可編程薄膜40。
可以用導(dǎo)電材料(例如，鋁或高度摻雜多晶硅)使用傳統(tǒng)的沉積、平板印刷和刻蝕技術(shù)來沉積，形成和/或圖案化信號(hào)線24和讀出/編程信號(hào)線26。此后(或與此同時(shí))，可以沉積電極38。在沉積、形成和/或圖案化過程中，使用保持電場(chǎng)可編程薄膜40的物理和電完整性的材料和技術(shù)是有利的。如上所述，電極38可以是導(dǎo)電類型的材料(例如，重度摻雜半導(dǎo)體(例如，多晶硅)或金屬(例如，鋁，鉻，金，銀，鉬，鉑，鈀，鎢，鈦，和/或銅))。
值得注意的是，圖5B的實(shí)施方案相對(duì)于圖5A的存儲(chǔ)單元10提供了存儲(chǔ)單元10的更緊湊的布局，同時(shí)使用較少的制造步驟。而且，圖5B的實(shí)施方案可以易于較大厚度的電場(chǎng)可編程薄膜40的實(shí)現(xiàn)，其可以增強(qiáng)存儲(chǔ)陣列的存儲(chǔ)單元10的電場(chǎng)可編程薄膜40的雙穩(wěn)態(tài)電屬性的一致性和/或均勻性。
可以通過控制應(yīng)用到存取晶體管12和電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電壓的幅度和時(shí)間來執(zhí)行讀取、寫入和/或擦除操作。例如，參照?qǐng)D6A和7A，當(dāng)信號(hào)線22被選擇時(shí)，可以通過存儲(chǔ)單元選擇電路42來讀取存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)，從而啟動(dòng)或首先“打開”存取晶體管12并且將電場(chǎng)可編程雙穩(wěn)態(tài)元件14電連接到讀出/編程信號(hào)線26(通過存取晶體管12)。(參見圖7A中的50)。值得注意的是，當(dāng)存儲(chǔ)單元10是存儲(chǔ)陣列中多個(gè)之中的一個(gè)或多個(gè)存儲(chǔ)單元時(shí)，存儲(chǔ)單元選擇電路42可以是傳統(tǒng)的字線譯碼器/驅(qū)動(dòng)器。當(dāng)然，任何字線譯碼器/驅(qū)動(dòng)器，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。
讀出放大器44(例如，傳統(tǒng)的交叉耦合讀出放大器)連接到讀出/編程信號(hào)線26以檢測(cè)存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)。在這方面，在一個(gè)實(shí)施方案中，讀出放大器44通過比較應(yīng)用到輸入44a和44b的電壓來檢測(cè)存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)。應(yīng)用到讀出放大器44的輸入44a的電壓很大程度上取決于電場(chǎng)可編程雙穩(wěn)態(tài)元件14(其使用下面所述的方法被預(yù)先編程)的電阻特性。應(yīng)用到輸入44b的電壓將取決于由參考電路46提供或輸出的參考電壓。
在一個(gè)實(shí)施方案中，參考電路46可以是電壓基準(zhǔn)或電源。參考電路46是電源的時(shí)候，電源的輸出電流將在讀出放大器44的輸入44b提供一個(gè)適當(dāng)?shù)碾妷夯螂娏饕员阍试S讀出放大器44檢測(cè)電場(chǎng)可編程雙穩(wěn)態(tài)元件14的數(shù)據(jù)狀態(tài)。也就是說，在一個(gè)實(shí)施方案中，電流輸出的量將在與電場(chǎng)可編程雙穩(wěn)態(tài)元件14的高數(shù)據(jù)狀態(tài)和低數(shù)據(jù)狀態(tài)相等的電流量之間。在優(yōu)選的實(shí)施方案中，電流的總量基本上等于電場(chǎng)可編程雙穩(wěn)態(tài)元件14的高數(shù)據(jù)狀態(tài)和低數(shù)據(jù)狀態(tài)的電流總量的一半(one-half)。
在另一個(gè)實(shí)施方案中，參考電路46包括至少兩個(gè)參考存儲(chǔ)單元(未圖示)，每一個(gè)都包括參考存取晶體管和參考電場(chǎng)可編程雙穩(wěn)態(tài)元件。在該實(shí)施方案中，一個(gè)參考存儲(chǔ)單元被編程到高數(shù)據(jù)狀態(tài)而另一個(gè)參考存儲(chǔ)單元被編程到低數(shù)據(jù)狀態(tài)。在一個(gè)實(shí)施方案中，參考電路46在輸入44b提供基本上等于兩個(gè)參考存儲(chǔ)單元的總量的一半(one-half)的電壓。通過將電場(chǎng)可編程雙穩(wěn)態(tài)元件14耦合到輸入44a并且通過參考電路46生成到輸入44b的參考電壓來讀取存儲(chǔ)單元10。
為了跟蹤和/或?qū)ぶ酚捎诓僮鳁l件(例如，溫度變化和/或電源變化)或制造條件(例如，交叉薄片的薄膜厚度的變化)的改變而引起的存儲(chǔ)單元特性中的變化，使用上述參考存儲(chǔ)單元的結(jié)構(gòu)是有利的。
因此，用于讀取存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)的電路(例如，讀出放大器44和參考電路46)可以使用電壓或電流讀出技術(shù)讀出存儲(chǔ)在存儲(chǔ)單元10中的數(shù)據(jù)狀態(tài)。該電路和它的結(jié)構(gòu)在現(xiàn)有技術(shù)中是公知的。(參見，例如，公開的美國(guó)專利申請(qǐng)2004/0165462和美國(guó)專利6,785,163)。當(dāng)然，用于讀出，采樣，檢測(cè)或確定存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)的任何電路或結(jié)構(gòu)，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。
在一個(gè)實(shí)施方案中，參考電壓電路48可以是提供靜態(tài)參考電壓的電路(例如，地電位或零伏)。在其他實(shí)施方案中，參考電壓電路可以提供一些具有明確電壓水平和定時(shí)特性的控制信號(hào)。
值得注意的是，可以使用傳送門極和/或列開關(guān)電路(未圖示)來選擇地將存取晶體管12(電場(chǎng)可編程雙穩(wěn)態(tài)元件14)連接到讀出放大器44以便利于和/或執(zhí)行存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)的讀取操作。
參照?qǐng)D6B和7B，可以通過將電場(chǎng)可編程雙穩(wěn)態(tài)元件14耦合到讀出/編程信號(hào)線26并且貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14的電場(chǎng)可編程薄膜應(yīng)用適當(dāng)?shù)碾妷簛砭幊檀鎯?chǔ)單元10的數(shù)據(jù)狀態(tài)。在這方面，存儲(chǔ)單元選擇電路42通過在信號(hào)線22上應(yīng)用充足的高電壓(在N-溝道設(shè)備的情況下)來開啟存取晶體管12(例如，正向偏置晶體管)(參見圖7B中的50)。這樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14被電耦合到讀出/編程信號(hào)線26。
當(dāng)存取晶體管12為“開”時(shí)，編程電路52應(yīng)用適當(dāng)?shù)碾妷簛泶鎯?chǔ)邏輯高或邏輯低。在這方面，參照?qǐng)D2，提供或應(yīng)用差額大約為4.5伏特的電壓貫穿電場(chǎng)可編程薄膜40在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯高。(參見圖7B)。相反，提供或應(yīng)用差額大約為2伏特的電壓貫穿電場(chǎng)可編程薄膜擦除邏輯高，從而在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯低。(分別參見圖7C和/或7D)。可以通過控制應(yīng)用到控制信號(hào)線24和26的電壓來提供2伏特的電壓差異。
值得注意的是，可以使用傳送門極和/或列開關(guān)電路(未圖示)來選擇地將存取晶體管12連接到編程電路52以便便于和/或執(zhí)行存儲(chǔ)單元10的編程操作。此外，可以使用開關(guān)(例如，晶體管等等)將參考電壓電路連接到選擇/選址存儲(chǔ)單元10的信號(hào)線24。
有許多不同的技術(shù)(以及為此的電路)來執(zhí)行擦除和寫入操作。所有的這種技術(shù)和為此的電路，無論現(xiàn)在知道的或以后發(fā)展的，都落入本發(fā)明的保護(hù)范圍中。例如，編程電路52可以是具有一個(gè)“終端”耦合到地或參考的開關(guān)(例如，通過晶體管執(zhí)行)。這樣，參考電壓電路48可以通過將合適的電壓應(yīng)用到控制信號(hào)線24來編程(擦除或?qū)懭?。
存儲(chǔ)單元10經(jīng)常在具有多個(gè)存儲(chǔ)單元10的存儲(chǔ)陣列56中被使用或執(zhí)行。參照?qǐng)D8A，在一個(gè)實(shí)施方案中，存儲(chǔ)單元10aa-xx位于行58a-x和列60a-x矩陣的交叉點(diǎn)?？梢园ㄍ鈬娐?2(例如，時(shí)鐘調(diào)整電路，地址解碼，字線驅(qū)動(dòng)器，行驅(qū)動(dòng)器，以及輸出驅(qū)動(dòng)器，讀出放大器和參考電壓電路)以便將控制信號(hào)提供到存儲(chǔ)單元10aa-xx來執(zhí)行和/或便于從存儲(chǔ)單元10aa-xx讀取以及向存儲(chǔ)單元10aa-xx寫入的操作。值得注意的是，參照?qǐng)D8B，存儲(chǔ)設(shè)備可以包括多個(gè)存儲(chǔ)陣列(或子陣列)，例如，陣列56a-d。當(dāng)然，存儲(chǔ)陣列56的存儲(chǔ)單元10aa-xx可以被安排或配置到任何結(jié)構(gòu)或布局中，包括例如，無論現(xiàn)在知道的或以后發(fā)展的，包括陣列，子陣列以及編址結(jié)構(gòu)或布局。
另一方面，本發(fā)明包括多個(gè)存儲(chǔ)單元，每個(gè)具有唯一的，不同的和/或獨(dú)特的電場(chǎng)可編程雙穩(wěn)態(tài)元件和共同的存取晶體管。在本發(fā)明的這方面，存儲(chǔ)單元的電場(chǎng)可編程雙穩(wěn)態(tài)元件“共享”一個(gè)存取晶體管。也就是說，多個(gè)存儲(chǔ)單元包括共同的存取晶體管和唯一的，不同的和/或獨(dú)特的電場(chǎng)可編程雙穩(wěn)態(tài)元件。
參照?qǐng)D9，在一個(gè)實(shí)施方案中，一個(gè)存取晶體管12耦合到多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n。電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n每個(gè)存儲(chǔ)數(shù)據(jù)即分別可編址的。在這方面，可以通過控制信號(hào)線22，24a-n和26的電壓水平分別地(串聯(lián)或并聯(lián))將數(shù)據(jù)狀態(tài)寫入到電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n以及從電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n讀取數(shù)據(jù)狀態(tài)。
可以使用許多技術(shù)制造圖9的多個(gè)存儲(chǔ)單元10a-n。此外，存儲(chǔ)單元10a-n可以包括多個(gè)不同的結(jié)構(gòu)或布局。例如，參照?qǐng)D10A和10B，在至少一個(gè)實(shí)施方案中，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c可以排列在層疊結(jié)構(gòu)中的存取晶體管12上。這樣，包括本發(fā)明這方面的存儲(chǔ)設(shè)備的密度可以被增強(qiáng)。
特別地，繼續(xù)參考圖10A，存儲(chǔ)單元10a-c分別包括電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c，并且共享或共同使用存取晶體管12。電場(chǎng)可編程雙穩(wěn)態(tài)元件14a包括排列在電極38a1和38a2之間的電場(chǎng)可編程薄膜40a。電極38a1通過觸點(diǎn)34被電連接到存取晶體管12的源極18。電極38a2被連接到信號(hào)線24a(未圖示)。當(dāng)然，在一個(gè)實(shí)施方案中，電極38a2是信號(hào)線24a。
電場(chǎng)可編程雙穩(wěn)態(tài)元件14b包括排列在電極38b1和38b2之間的電場(chǎng)可編程薄膜40b。導(dǎo)體通過V1將電極38b1電連接到存取晶體管12的源極18(通過電極38a1和觸點(diǎn)34)。電極38b2被連接到信號(hào)線24b(未圖示)。
相似地，電場(chǎng)可編程雙穩(wěn)態(tài)元件14c包括排列在電極38c1和38c2之間的電場(chǎng)可編程薄膜40c。導(dǎo)體通過V2將電極38c1電連接到存取晶體管12的源極18(通過電極38a1和38b1，導(dǎo)體通過V1和觸點(diǎn)34)。電極38c2被連接到信號(hào)線24c(未圖示)。
值得注意的是，在一個(gè)實(shí)施方案中，電極38a1，38b2和38c2可以分別是信號(hào)線24a-c。
參照?qǐng)D10B，本發(fā)明這方面的存儲(chǔ)單元10的另一個(gè)示范性布局包括比圖10A中所示的更緊湊的結(jié)構(gòu)。在這方面，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b“共享”電極38ab。同樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14c和14d“共享”電極38cd。這樣，可以使用較少的制造過程和材料提供更緊湊和密集的存儲(chǔ)陣列。值得注意的是，本發(fā)明這方面的存儲(chǔ)單元10的所有布局，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。
因此，參照?qǐng)D10A，11A和11B，本發(fā)明這方面的存儲(chǔ)單元10a-c包括層疊布局結(jié)構(gòu)。也就是說，存取晶體管12排列在底層32中而電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c分別排列在存儲(chǔ)陣列56的層64a-c中。存儲(chǔ)陣列56的每層64a-c有效地包括具有排列在底層32中或上的存取晶體管12以及層64中的電場(chǎng)可編程雙穩(wěn)態(tài)元件14的多個(gè)存儲(chǔ)單元10aa-xx。(參見圖11B)。
值得注意的是，如上所述，晶體管12可以制造，形成，排列和/或設(shè)置在與單晶底層不同(例如，“更高”)的平面或?qū)又小Ｔ谶@方面，可以用或在多晶硅，非晶硅或其他非結(jié)晶材料中制造晶體管12。在這種環(huán)境下，可以制造存儲(chǔ)器的3-維陣列，其中的一個(gè)或多個(gè)層(除了或代替底層)可以包括存取晶體管(和/或外圍電路)。(參見，例如，圖23A-23C中的層68)。同樣，可以在這些晶體管上和/或下的層或平面中形成，排列和/或設(shè)置電場(chǎng)可編程雙穩(wěn)態(tài)元件14。此外，晶體管12可以與其中形成，排列和/或設(shè)置了晶體管12的層和/或平面上和/或下面的層或平面中形成，排列和/或設(shè)置的電場(chǎng)可編程雙穩(wěn)態(tài)元件14相聯(lián)系。(例如，參見圖23B和23C)圖11A和11B的3-維存儲(chǔ)陣列56的存儲(chǔ)單元10可以在無論現(xiàn)在知道或以后發(fā)展的任何結(jié)構(gòu)或布局中被排列或配置。例如，子陣列和/或子陣列部分的方向可以是3-維或2-維(在垂直或水平平面上)。這樣，子陣列和/或子陣列部分的方向可以選擇地增強(qiáng)，例如，輸出，編址，讀取，寫入和/或擦除操作。
此外，子陣列和/或子陣列部分的方向可以被選擇用來最小化外圍電路，例如，在與底層32表面垂直的垂直平面上定義子陣列時(shí)，可以配置外圍電路并且消耗大部分底層32面積。
通過將控制電壓應(yīng)用到存取晶體管12和信號(hào)線24a-n來執(zhí)行用于存儲(chǔ)單元10a-n的寫或編程操作，從而啟動(dòng)或開啟存取晶體管12，并且在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)適當(dāng)?shù)臄?shù)據(jù)狀態(tài)。參照?qǐng)D12A，存儲(chǔ)單元10a的數(shù)據(jù)狀態(tài)，例如，可以通過將電場(chǎng)可編程雙穩(wěn)態(tài)元件14a耦合到讀出/編程信號(hào)線26并且通過編程電路52和參考電壓電路48應(yīng)用貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的電場(chǎng)可編程薄膜的合適的電壓被編程。在這方面，通過在信號(hào)線22(用于N-溝道晶體管)上應(yīng)用合適的正電壓，存儲(chǔ)單元選擇電路42啟動(dòng)或開啟存取晶體管12。這樣，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a被電耦合到讀出/編程信號(hào)線26。
此后，當(dāng)存取晶體管12為“開”時(shí)，編程電路52應(yīng)用合適的電壓(與通過參考電壓電路48應(yīng)用到信號(hào)線24上的電壓相關(guān))以便在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a中存儲(chǔ)邏輯高或邏輯低。例如，在一個(gè)實(shí)施方案中(例如，參見圖2中的示范性薄膜的IV特性)，貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的電場(chǎng)可編程薄膜提供或應(yīng)用差額大約為4.5伏特的電壓存儲(chǔ)邏輯高。相反，貫穿電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的電場(chǎng)可編程薄膜提供或應(yīng)用差額大約為2伏特的電壓擦除邏輯高，從而存儲(chǔ)邏輯低?？梢酝ㄟ^將合適的電壓應(yīng)用到控制信號(hào)線24和26來提供2伏特的電壓差異。(例如，參見圖7C和7D)。
參見圖12B，在一個(gè)實(shí)施方案中，通過啟動(dòng)或首先開啟存取晶體管12“開”(通過存儲(chǔ)單元選擇電路42在信號(hào)線22上應(yīng)用控制信號(hào))來讀取存儲(chǔ)單元10a的數(shù)據(jù)狀態(tài)。將電場(chǎng)可編程雙穩(wěn)態(tài)元件14a(通過存取晶體管12)電耦合到讀出/編程信號(hào)線26。值得注意的是，通過參考電壓電路48將參考電壓(例如，地)應(yīng)用到信號(hào)線24a上。
如上所述，讀出放大器44(例如，傳統(tǒng)的交叉耦合讀出放大器)被連接到讀出/編程信號(hào)線26以便檢測(cè)存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)。為簡(jiǎn)單起見，將不再重復(fù)那些討論，但是將被概括。讀出放大器44可以是基于電壓或電流的放大器。讀出放大器44通過比較應(yīng)用到輸入44a和44b的電壓或電流來檢測(cè)存儲(chǔ)單元10a的數(shù)據(jù)狀態(tài)。例如，應(yīng)用到讀出放大器44的輸入44a的電壓很大程度上取決于電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的電阻特性。應(yīng)用到輸入44b的電壓將取決于參考電壓即參考電路46的輸出。
值得注意的是，可以使用傳送門極和/或列開關(guān)電路(未圖示)將存取晶體管12(電場(chǎng)可編程雙穩(wěn)態(tài)元件14a)選擇地連接到讀出放大器44以便便于和/或執(zhí)行存儲(chǔ)單元10a的數(shù)據(jù)狀態(tài)的讀取操作。
如上所述，有許多用于執(zhí)行本發(fā)明這方面的存儲(chǔ)單元10a-n的讀取、寫入和/或擦除操作的不同技術(shù)(以及用于執(zhí)行該技術(shù)的電路)。所有的這些技術(shù)以及執(zhí)行它們的電路，無論現(xiàn)在知道的或以后發(fā)展的，都落入本發(fā)明的保護(hù)范圍中。
此外，如上所述，存儲(chǔ)單元10a-n可以包括許多不同的結(jié)構(gòu)和布局。當(dāng)然，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c可以包括不同的電性能，例如，不同的“開”和/或“關(guān)”電阻，寫入和/或擦除電壓。在這方面，在一個(gè)實(shí)施方案中，為了將不同的響應(yīng)提供到某些控制信號(hào)，每個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c的尺寸可以是不同的。這樣，可以更快地(相對(duì)于連續(xù)的讀取/寫入/擦除實(shí)施方案)和/或同時(shí)讀取電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-c的數(shù)據(jù)狀態(tài)，因?yàn)?，例如，包括電?chǎng)可編程雙穩(wěn)態(tài)元件14a-c的存儲(chǔ)單元10的響應(yīng)是不同的。因此，參照?qǐng)D12A和12B，控制信號(hào)線24a-n可以用于將數(shù)據(jù)狀態(tài)寫入到存儲(chǔ)單元10a-n。
參照?qǐng)D12C和12D，當(dāng)讀取存儲(chǔ)單元10a-n的數(shù)據(jù)狀態(tài)時(shí)，控制信號(hào)線24a-n可以被設(shè)置在相同或相似的電壓水平(例如，一起減小)，晶體管12“打開”并且可以通過具有不同參考輸入46a-n的多個(gè)讀出放大器44a-n讀出所得電流或電壓，并且結(jié)果置于圖12C中的數(shù)據(jù)輸出線(輸出A-N)上，或者可以通過模擬數(shù)字轉(zhuǎn)換器(ADC)讀出所得電流或電壓，并且結(jié)果置于數(shù)據(jù)輸出線(輸出A-N)上，如圖12D中所示。這些或其他方法可以辨別存儲(chǔ)單元10a-n多個(gè)電壓(或電流)信號(hào)或水平輸出。同樣，可以同時(shí)或連續(xù)地讀取存儲(chǔ)在多個(gè)存儲(chǔ)單元10中的數(shù)據(jù)狀態(tài)。
可以使用與上述例如，圖1A-C，2，3A-C，4，5A和5B中描述和說明的有關(guān)存儲(chǔ)單元10相同的技術(shù)和材料來制造本發(fā)明這方面的存儲(chǔ)單元10a-n。為簡(jiǎn)潔起見，將不再重復(fù)那些討論。
此外，本發(fā)明這方面的存儲(chǔ)單元10a-n可以排列在圖1A-1C的存儲(chǔ)單元10的任何結(jié)構(gòu)中(如上所述和說明的)。例如，參照?qǐng)D13，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n可以被連接到門極16。值得注意的是，該實(shí)施方案的晶體管12和電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n通過結(jié)合形成邏輯OR或邏輯NOR構(gòu)型。在該實(shí)施方案中，存儲(chǔ)單元10a-n也可以使用層疊布局結(jié)構(gòu)，其中的存取晶體管12排列在底層32中或上而電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n排列在存取晶體管12(和底層32)上的電場(chǎng)可編程薄膜40的層中。(參見圖14A和14B)。同樣，電場(chǎng)可編程薄膜40(連同存取晶體管12)的每層64a-n“有效地”包括多個(gè)具有排列在底層32中或上的存取晶體管12以及層64中的電場(chǎng)可編程雙穩(wěn)態(tài)元件14的存儲(chǔ)單元10。(例如，參見圖11B，14A和14B)。
可以通過選擇地控制應(yīng)用到電場(chǎng)可編程雙穩(wěn)態(tài)元件14的貫穿電場(chǎng)可編程薄膜40的電壓來編程圖13的存儲(chǔ)單元10a-n。在這方面，存儲(chǔ)單元選擇電路42將控制信號(hào)應(yīng)用到信號(hào)線22a-n上以便容易的編程(和讀取)電場(chǎng)可編程雙穩(wěn)態(tài)元件14a-n的數(shù)據(jù)狀態(tài)(或存儲(chǔ)在其中的信息)。特別地，參照?qǐng)D15A和15B，通過將第一控制信號(hào)(具有預(yù)定的電壓水平)應(yīng)用到一個(gè)或多個(gè)信號(hào)線22a-n來選擇地編程存儲(chǔ)單元10。編程電路52在結(jié)點(diǎn)66上應(yīng)用第二控制信號(hào)(具有預(yù)定的電壓水平)。參照?qǐng)D2，在一個(gè)實(shí)施方案中，存儲(chǔ)單元選擇電路42和編程電路52應(yīng)用合適的電壓在一個(gè)或多個(gè)被選擇的存儲(chǔ)單元中存儲(chǔ)邏輯高或邏輯低。在這方面，提供或應(yīng)用貫穿電場(chǎng)可編程薄膜40的差值大約為4.5伏特的電壓在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯高。相反，提供或應(yīng)用貫穿電場(chǎng)可編程薄膜的差值大約為2伏特的電壓來擦除邏輯高，從而在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯低。可以通過將合適的電壓應(yīng)用到控制信號(hào)線24和26來提供2伏特的電壓差。值得注意的是，存儲(chǔ)單元10a-n可以串聯(lián)或并聯(lián)地被編程。
可以通過存儲(chǔ)單元選擇電路42應(yīng)用到信號(hào)線22的控制信號(hào)和存取晶體管12的讀出電流或電壓響應(yīng)來選擇或啟動(dòng)存儲(chǔ)單元10a-n來讀取存儲(chǔ)在圖13的存儲(chǔ)單元10a-n中的數(shù)據(jù)狀態(tài)。特別地，參照?qǐng)D15C，在一個(gè)實(shí)施方案中，例如，可以通過存儲(chǔ)單元選擇電路42將讀取電壓應(yīng)用到信號(hào)線22a上來讀取存儲(chǔ)單元10a的數(shù)據(jù)狀態(tài)，其依次在代表存儲(chǔ)在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a中的數(shù)據(jù)狀態(tài)的存取晶體管12的門極16上應(yīng)用電壓(即，由于以前被編程的電場(chǎng)可編程薄膜的電阻特性)。存取晶體管12的門極16上的電壓決定通過讀出放大器44應(yīng)用(通過結(jié)點(diǎn)44a)和讀出的存取晶體管12的操作特性。
讀出放大器44(例如，傳統(tǒng)的交叉耦合讀出放大器)檢測(cè)存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)。在這方面，在一個(gè)實(shí)施方案中，讀出放大器44通過比較應(yīng)用到輸入44a和44b的電壓來檢測(cè)存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)。應(yīng)用到讀出放大器44的輸入44a的電壓很大程度上取決于電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的電阻特性及它對(duì)存取晶體管12的操作特性造成的影響。應(yīng)用到輸入44b的電壓將取決于參考電壓即參考電路46的輸出。
如上所述，參考電路46可以是電壓參考或電源和參考電壓電路48，在一個(gè)實(shí)施方案中，可以是提供穩(wěn)定參考電壓(例如，為了啟動(dòng)或開啟存取晶體管12穩(wěn)定和高度可控的正電壓，在該實(shí)施方案中，其是N-溝道型晶體管)的電路。為了簡(jiǎn)潔起見，這里將不再重復(fù)那些討論。
值得注意的是，用于讀取存儲(chǔ)單元10a-n(例如，讀出放大器44和參考電路46)的數(shù)據(jù)狀態(tài)的電路可以使用公知的電路、結(jié)構(gòu)和技術(shù)。任何用于讀出、采樣、檢測(cè)或確定存儲(chǔ)單元10a-n的數(shù)據(jù)狀態(tài)的電路，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。
值得注意的是，傳送門極和/或列開關(guān)電路(未圖示)可以被用于選擇地將存取晶體管12(電場(chǎng)可編程雙穩(wěn)態(tài)元件14a)連接到讀出放大器44以便便于和/或執(zhí)行存儲(chǔ)單元10的數(shù)據(jù)狀態(tài)的讀取操作。
另一方面，本發(fā)明包括具有多個(gè)存儲(chǔ)單元配置的用于存儲(chǔ)互補(bǔ)數(shù)據(jù)狀態(tài)的存儲(chǔ)單元的差動(dòng)存儲(chǔ)單元。在這方面，參照?qǐng)D16，差動(dòng)存儲(chǔ)單元100包括第一存儲(chǔ)單元10a和第二存儲(chǔ)單元10b，其中的第一存儲(chǔ)單元10a保持與第二存儲(chǔ)單元10b相對(duì)的互補(bǔ)狀態(tài)。每個(gè)存儲(chǔ)單元10a和10b包括存取晶體管12和電場(chǎng)可編程雙穩(wěn)態(tài)元件14。因此，當(dāng)編程時(shí)，一個(gè)存儲(chǔ)單元(例如，10a)存儲(chǔ)邏輯低而另一個(gè)存儲(chǔ)單元(在該例子中，10b)存儲(chǔ)邏輯高。
差動(dòng)存儲(chǔ)單元100的存儲(chǔ)單元10a和10b可以如這里所述的本發(fā)明的任何方面的任何實(shí)施方案所描述和說明的那樣被制造、設(shè)置和/或控制。此外，存儲(chǔ)單元10a和10b可以包括如這里所述的本發(fā)明的任何方面的任何實(shí)施方案所描述和說明的布局。(例如，參照?qǐng)D18A-18C)。為了簡(jiǎn)潔起見，將不再重復(fù)那些細(xì)節(jié)、討論和說明。
簡(jiǎn)言之，可以通過采樣，讀出，測(cè)量和/或檢測(cè)存儲(chǔ)在差動(dòng)存儲(chǔ)單元100的每個(gè)單元10中的邏輯狀態(tài)來讀取和/或決定二-晶體管差動(dòng)存儲(chǔ)單元100的數(shù)據(jù)狀態(tài)。也就是說，可以通過采樣，讀出，測(cè)量和/或檢測(cè)存儲(chǔ)或陳列在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b中的電阻值的差來讀取存儲(chǔ)單元100。在存儲(chǔ)單元100的第一邏輯狀態(tài)中，存儲(chǔ)單元10a存儲(chǔ)邏輯低而存儲(chǔ)單元10b存儲(chǔ)邏輯高。相反，在差動(dòng)存儲(chǔ)單元100的第二邏輯狀態(tài)中，存儲(chǔ)單元10a存儲(chǔ)邏輯高而存儲(chǔ)單元10b存儲(chǔ)邏輯低?？梢允褂没陔娏骰螂妷旱募夹g(shù)來采樣，讀出，測(cè)量和/或檢測(cè)電阻值的差。
繼續(xù)參照?qǐng)D16和17A，可以通過讀出放大器(比較器)44讀出和/或確定差動(dòng)存儲(chǔ)單元100的狀態(tài)，它可以是電壓或電流型比較器(例如，交叉耦合讀出放大器)。在這方面，讀出放大器44比較電流或電壓(其取決于存儲(chǔ)或陳列在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b中的電阻值)。通過讀出放大器44讀出的電流或電壓指示或表示存儲(chǔ)在存儲(chǔ)單元10a和10b中的不同邏輯狀態(tài)。
因此，本發(fā)明這方面的差動(dòng)存儲(chǔ)單元100可以包括一些與發(fā)明的其他方面的存儲(chǔ)單元10有關(guān)的優(yōu)點(diǎn)，例如，包括(i)因?yàn)橛纱鎯?chǔ)單元10a和10b的不同狀態(tài)確定邏輯狀態(tài)，讀取操作對(duì)二元狀態(tài)值的變化不敏感，(ii)可能不需要，例如，圖6的參考電路46，以及(iii)差動(dòng)存儲(chǔ)單元100可以包括較大的讀取窗口(與，例如，圖1A-C關(guān)于存儲(chǔ)單元的描述相比)。
參照?qǐng)D17B，在一個(gè)實(shí)施方案中，當(dāng)存取晶體管12a和12b為“開”時(shí)，編程電路52應(yīng)用(連續(xù)地或同時(shí)地)合適的電壓來存儲(chǔ)邏輯高或邏輯低。在這方面，參照?qǐng)D2，提供或應(yīng)用貫穿電場(chǎng)可編程薄膜40的差值大約為4.5伏特的電壓在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯高。相反，提供或應(yīng)用貫穿電場(chǎng)可編程薄膜的差值大約為2伏特的電壓來擦除邏輯高，從而在電場(chǎng)可編程雙穩(wěn)態(tài)元件14中存儲(chǔ)邏輯低?？梢酝ㄟ^控制信號(hào)線24和26將該電壓差應(yīng)用到電場(chǎng)可編程雙穩(wěn)態(tài)元件14來提供。
在一個(gè)實(shí)施方案中，存儲(chǔ)單元10a和10b具有相同或相似的特性。在那些例子中存儲(chǔ)單元10a和10b被設(shè)計(jì)得具有相同或相似的特性，它對(duì)于相互鄰近的存儲(chǔ)單元10a和10b的物理或空間定位可能是有利的。這樣，在制造過程中，存儲(chǔ)單元10a和10b可能以較小或沒有工藝變化或差異來制造，諸如(i)存儲(chǔ)單元10a和10b的存取晶體管12a和12b可能分別具有相同或類似的電、物理、摻雜濃度和/或外形(profile)特性，以及(2)存儲(chǔ)單元10a和10b的電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b可能分別具有相同或相似的電特性。當(dāng)然，存儲(chǔ)單元100的存儲(chǔ)單元10a和10b可能采用相同或相似的方法隨溫度和時(shí)間而變化。
存儲(chǔ)設(shè)備可以包括差動(dòng)存儲(chǔ)單元100的陣列(例如，安排在重復(fù)圖案(pattern)中的多個(gè)存儲(chǔ)單元)。(例如，參見圖22A和22B)。存儲(chǔ)單元100可以采用許多不同的方法被安排在陣列中。例如，存儲(chǔ)單元100可以以層疊結(jié)構(gòu)制造，該存儲(chǔ)單元具有多個(gè)層64，每個(gè)包括耦合到“共享”或公用存取晶體管的電場(chǎng)可編程雙穩(wěn)態(tài)元件，如上所述關(guān)于發(fā)明的第二方面。(參見圖22A)。在該實(shí)施方案中，電場(chǎng)可編程薄膜40(接合到共享的存取晶體管12)的每層“有效地”包括多個(gè)具有排列在底層32中或上的存取晶體管12以及在多個(gè)層64中的一個(gè)中的電場(chǎng)可編程雙穩(wěn)態(tài)元件14的存儲(chǔ)單元100aa-xx。
在一個(gè)實(shí)施方案中，差動(dòng)存儲(chǔ)單元100可以包括由存取晶體管和排列在第一層64a中的電場(chǎng)可編程雙穩(wěn)態(tài)元件組成的第一存儲(chǔ)單元。存儲(chǔ)單元100可以包括由相同的存取晶體管和排列在第二層64b中的電場(chǎng)可編程雙穩(wěn)態(tài)元件組成的第二存儲(chǔ)單元。(例如，參見圖10A，10B，14A和14B的布局)。這樣，差動(dòng)存儲(chǔ)單元100的存儲(chǔ)單元被定位得空間相互鄰近，由于包括公共存取晶體管和差動(dòng)存儲(chǔ)單元100的電場(chǎng)可編程雙穩(wěn)態(tài)元件的每一個(gè)被定位在相鄰的層64中，可以最小化、降低或消除第一和第二存儲(chǔ)單元之間的環(huán)境(例如，溫度)和/或過程的變化。
在另一個(gè)實(shí)施方案中，差動(dòng)存儲(chǔ)單元100可以包括(1)由存取晶體管和排列在電場(chǎng)可編程薄膜的第一層中的電場(chǎng)可編程雙穩(wěn)態(tài)元件組成的第一存儲(chǔ)單元，以及(2)由與第一存儲(chǔ)單元的存取晶體管鄰近的存取晶體管和也排列在電場(chǎng)可編程薄膜的第一層中的電場(chǎng)可編程雙穩(wěn)態(tài)元件組成的第二存儲(chǔ)單元。這樣，差動(dòng)存儲(chǔ)單元100的存儲(chǔ)單元被定位得空間相互鄰近，如上所述，其可以最小化、降低或消除第一和第二存儲(chǔ)單元的組成部分之間的環(huán)境(例如，溫度)和/或過程的變化。
此外，如上所述，晶體管12可以被制造、形成、排列和/或定位在與底層32不同(例如，“較高”)的平面或?qū)又小Ｔ谶@方面，可以用或在多晶硅，非晶硅或其他非結(jié)晶材料中制造晶體管12。在這種情況下，可以制造存儲(chǔ)器的3-維陣列，其中的一個(gè)或多個(gè)層(除了或代替底層)可以包括晶體管。(例如，參見圖23A-23C中的層68)。同樣，可以在該晶體管上和/或下的層或平面中形成、排列和/或定位電場(chǎng)可編程雙穩(wěn)態(tài)元件14。(例如，參見圖23B和23C)。
當(dāng)然，為了增強(qiáng)這里排列或制造的晶體管的操作特性，再結(jié)晶排列在底層上的多晶硅層是有利的。這樣，存儲(chǔ)器的3-維陣列可以包括一個(gè)或多個(gè)具有在該層中排列或制造的晶體管的單晶硅或半導(dǎo)體層(除了或代替底層)。
值得注意的是，存儲(chǔ)設(shè)備的存儲(chǔ)單元100也可以以非層疊結(jié)構(gòu)制造，該存儲(chǔ)單元具有電場(chǎng)可編程雙穩(wěn)態(tài)元件，配置單一層64，耦合到配置在底層32中的關(guān)聯(lián)存取晶體管。(參見圖22B)。
用于與關(guān)聯(lián)電場(chǎng)可編程雙穩(wěn)態(tài)元件有關(guān)的存取晶體管的所有布局結(jié)構(gòu)，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。(例如，參見圖16和18A-18C)。例如，在一種布局中，存儲(chǔ)單元10a和10b被配置得分別具有單獨(dú)的讀出線24a和24b。(與圖16和18A相比)。
在另一個(gè)實(shí)施方案中，差動(dòng)存儲(chǔ)單元可以包括多個(gè)由一個(gè)存取晶體管和兩個(gè)或多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件14組成的存儲(chǔ)單元，配置成用于存儲(chǔ)互補(bǔ)數(shù)據(jù)狀態(tài)。在這方面，參照?qǐng)D19，差動(dòng)存儲(chǔ)單元100包括第一存儲(chǔ)單元10a和第二存儲(chǔ)單元10b，其中的第一存儲(chǔ)單元10a保持與第二存儲(chǔ)單元10b有關(guān)的互補(bǔ)狀態(tài)。存儲(chǔ)單元10a和10b“共享”存取晶體管12。另外，每個(gè)存儲(chǔ)單元10a和10b分別包括電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b。
值得注意的是，圖19的差動(dòng)存儲(chǔ)單元100表示比圖16中說明的存儲(chǔ)單元100更密或緊湊的存儲(chǔ)單元(由于存取晶體管的共享)。
繼續(xù)參照?qǐng)D19，可以像這里描述的本發(fā)明的任何方面的任何實(shí)施方案描述和說明的那樣制造、配置和/或控制差動(dòng)存儲(chǔ)單元100的存儲(chǔ)單元10a和10b。此外，存儲(chǔ)單元10a和10b可以包括如這里描述的本發(fā)明的任何方面的任何實(shí)施方案描述和說明的布局和結(jié)構(gòu)。(例如，參見圖9-18C)。在這方面，電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b可以被連接到門極16，漏極20，或圖19中說明的源極18。為了簡(jiǎn)潔起見，將不再重復(fù)那些細(xì)節(jié)、討論和說明。
與用于圖16的差動(dòng)存儲(chǔ)單元100的讀取、編程和擦除操作有關(guān)的討論同樣適用于圖19中說明的差動(dòng)存儲(chǔ)單元100。為了簡(jiǎn)潔起見，將不再重復(fù)那些討論，但是將簡(jiǎn)要地概述。
參照?qǐng)D20A，可以通過采樣、讀出、測(cè)量和/或檢測(cè)存儲(chǔ)在每個(gè)存儲(chǔ)單元10a和存儲(chǔ)單元10b中的邏輯狀態(tài)來讀取和/或確定一個(gè)晶體管差動(dòng)存儲(chǔ)單元100的數(shù)據(jù)狀態(tài)。也就是說，可以通過采樣、讀取、測(cè)量和/或檢測(cè)存儲(chǔ)或陳列在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b中的電阻值的差來讀取存儲(chǔ)單元100。在這方面，在一個(gè)示范性的實(shí)施方案中，控制信號(hào)線22被提升到Vpp(通過存儲(chǔ)器選擇電路42)而控制信號(hào)線24保持在0V、公共電壓和/或參考電壓(通過參考電壓電路48)(例如，參照?qǐng)D7A)。可以使用基于電流或電壓的技術(shù)(通過讀出放大器44)采樣、讀出、測(cè)量和/或檢測(cè)電阻值的差。值得注意的是，在存儲(chǔ)單元100的第一邏輯狀態(tài)中，存儲(chǔ)單元10a存儲(chǔ)邏輯低而存儲(chǔ)單元10b存儲(chǔ)邏輯高。相反，在差動(dòng)存儲(chǔ)單元100的第二邏輯狀態(tài)中，存儲(chǔ)單元10a存儲(chǔ)邏輯高而存儲(chǔ)單元10b存儲(chǔ)邏輯低。
參照?qǐng)D20B，在一個(gè)實(shí)施方案中，可以通過“開啟”存取晶體管12(通過存儲(chǔ)器選擇電路42和參考電壓電路48)以及將合適的電壓連續(xù)地或同時(shí)地應(yīng)用到控制信號(hào)線26a和26b(通過編程電路52)來編程和/或擦除一個(gè)晶體管差動(dòng)存儲(chǔ)單元100的數(shù)據(jù)狀態(tài)，以便存儲(chǔ)邏輯高或邏輯低。例如，響應(yīng)應(yīng)用到信號(hào)線26a的4.5V以及應(yīng)用到信號(hào)線26b的2.5V，而應(yīng)用V+到晶體管12的門極16(通過存儲(chǔ)器選擇電路42)并且應(yīng)用0V或公共電壓到源極18(通過參考電壓電路48)，將邏輯高存儲(chǔ)在差動(dòng)存儲(chǔ)單元100中。相反，響應(yīng)應(yīng)用到信號(hào)線26a的2.5V以及應(yīng)用到信號(hào)線26b的4.5V，而應(yīng)用V+到晶體管12的門極16(通過存儲(chǔ)器選擇電路42)并且應(yīng)用0V到源極18(通過參考電壓電路48)，將邏輯低存儲(chǔ)在差動(dòng)存儲(chǔ)單元100中。
同樣，與用于圖16的差動(dòng)存儲(chǔ)單元100的讀取、編程和擦除操作有關(guān)的討論同樣適用于圖19中說明的差動(dòng)存儲(chǔ)單元100。
另一方面，本發(fā)明包括具有N-溝道型存儲(chǔ)單元和P-溝道型存儲(chǔ)單元的互補(bǔ)存儲(chǔ)單元，其存儲(chǔ)至少四種不同的數(shù)據(jù)狀態(tài)。在這方面，參照?qǐng)D21A-21C，互補(bǔ)存儲(chǔ)單元200包括具有N-溝道存取晶體管12a和電場(chǎng)可編程雙穩(wěn)態(tài)元件14a的第一存儲(chǔ)單元10a，以及具有P-溝道存取晶體管12b和電場(chǎng)可編程雙穩(wěn)態(tài)元件14b的第二存儲(chǔ)單元10b。在該實(shí)施方案中，N-溝道存取晶體管12a和P-溝道存取晶體管12b的門極16a和16b分別由公共信號(hào)(字)線22連接到一起和/或控制。
互補(bǔ)存儲(chǔ)單元200的存儲(chǔ)單元10a和10b可以如這里描述的本發(fā)明的任意方面的任意實(shí)施方案所描述和說明的那樣被制造、配置和/或控制。此外，存儲(chǔ)單元10a和10b可以包括如這里描述的本發(fā)明的任意方面的任意實(shí)施方案所描述和說明的那樣的布局。為了簡(jiǎn)潔起見，將不再重復(fù)那些細(xì)節(jié)、討論和說明。
簡(jiǎn)言之，可以通過采樣、讀出、測(cè)量和/或檢測(cè)存儲(chǔ)在互補(bǔ)存儲(chǔ)單元200的每個(gè)存儲(chǔ)單元10中的邏輯狀態(tài)來讀取和/或確定二-晶體管互補(bǔ)存儲(chǔ)單元200的數(shù)據(jù)狀態(tài)。也就是說，可以通過采樣、讀出、測(cè)量和/或檢測(cè)存儲(chǔ)或陳列在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b中的電阻值的差來讀取互補(bǔ)存儲(chǔ)單元200。
可以由讀出放大器(比較器)讀取和/或確定互補(bǔ)存儲(chǔ)單元200的狀態(tài)，其可以是電壓或電流類型的比較器(例如，交叉耦合讀出放大器)。在這方面，讀出放大器將一個(gè)存儲(chǔ)單元12a或12b的電流或電壓(其取決于存儲(chǔ)或陳列在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和14b中的電阻值)與參考電壓或電流(例如，通過參考電路46提供的)相比較。由讀出放大器44讀出的電流或電壓指示或表示存儲(chǔ)在存儲(chǔ)單元10a和10b中的不同的邏輯狀態(tài)。
特別地，可以通過提升應(yīng)用到存取晶體管12a(通過控制信號(hào)線22)的Vpp到“開啟”晶體管12a來讀取存儲(chǔ)單元10a。這樣，可以由讀出放大器44讀出電場(chǎng)可編程薄膜14a的電阻?？梢酝ㄟ^將低電壓(例如，0伏特或地/共用電壓)應(yīng)用到存取晶體管12b的門板“開啟”晶體管12b來讀取存儲(chǔ)單元12b。這樣，可以由讀出放大器44讀出電場(chǎng)可編程薄膜14b的電阻。
當(dāng)一個(gè)存取晶體管12a和12b為“開”時(shí)，可以通過編程電路52應(yīng)用合適的電壓存儲(chǔ)邏輯高或邏輯低來寫入或擦除互補(bǔ)存儲(chǔ)單元200的狀態(tài)。在這方面，控制信號(hào)線22可以被提升到Vpp以便“開啟”存取晶體管12a，并且參照?qǐng)D2，可以通過提供或應(yīng)用貫穿電場(chǎng)可編程薄膜40的差值大約為4.5伏特的電壓在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a中存儲(chǔ)邏輯高。相反，提供或應(yīng)用貫穿電場(chǎng)可編程薄膜14a的差值大約為2伏特的相反電壓(當(dāng)晶體管12a為“開啟”時(shí))來擦除邏輯高，從而在電場(chǎng)可編程雙穩(wěn)態(tài)元件14a中存儲(chǔ)邏輯低?？梢酝ㄟ^控制應(yīng)用到控制信號(hào)線24和26的電壓來提供2伏特的電壓差。
可以通過將足夠的低電壓(例如，0伏特)應(yīng)用到存取晶體管12b的門極16b(通過控制信號(hào)線22)“開啟”存取晶體管12b以及提供或應(yīng)用貫穿電場(chǎng)可編程薄膜40的差值大約為4.5伏特的電壓在電場(chǎng)可編程雙穩(wěn)態(tài)元件14b中存儲(chǔ)邏輯高。(參見圖2)?？蛇x地，可以通過提供或應(yīng)用貫穿電場(chǎng)可編程薄膜14b的差值大約為2伏特的電壓(當(dāng)晶體管12b為“開啟”時(shí))在電場(chǎng)可編程雙穩(wěn)態(tài)元件14b中存儲(chǔ)邏輯低(或擦除邏輯高)。如上所述，可以通過控制應(yīng)用到控制信號(hào)線24和26的電壓來提供2伏特的電壓差。
如上述的具有差動(dòng)存儲(chǔ)單元100陣列的存儲(chǔ)設(shè)備一樣，存儲(chǔ)設(shè)備可以包括互補(bǔ)存儲(chǔ)單元200的陣列(例如，設(shè)置在重復(fù)圖案(pattern)中的多個(gè)存儲(chǔ)單元)。(例如，參見圖22C和22D)。可以用多種不同的方法在陣列中設(shè)置互補(bǔ)存儲(chǔ)單元200。例如，可以以層疊結(jié)構(gòu)制造互補(bǔ)存儲(chǔ)單元200，如上所述的有關(guān)發(fā)明的第二方面，該互補(bǔ)存儲(chǔ)單元具有多個(gè)層64，每個(gè)包括耦合到相應(yīng)存取晶體管的電場(chǎng)可編程雙穩(wěn)態(tài)元件。(參見圖22C)。在該實(shí)施方案中，電場(chǎng)可編程薄膜40的每一層(接合到存取晶體管12)“有效地”包括多個(gè)具有設(shè)置在底層32中或上的存取晶體管12(N-溝道和P-溝道)和多個(gè)層64的一個(gè)中的電場(chǎng)可編程雙穩(wěn)態(tài)元件14的存儲(chǔ)單元200aa-xx。
此外，如上所述，可以在與底層32不同(例如，“較高”)的平面或?qū)又兄圃?、形成、設(shè)置和/或定位晶體管12。在這方面，可以用或在多晶硅、非晶硅或其他非結(jié)晶材料中制造晶體管12。在這種環(huán)境下，可以制造存儲(chǔ)器的3-維陣列，其中的一個(gè)或多個(gè)層(除了或代替底層)可以包括晶體管。(例如，參見圖23A-C中的層68)。同樣，可以在該晶體管上和/或下的層或平面中形成、設(shè)置和/或定位電場(chǎng)可編程雙穩(wěn)態(tài)元件14。此外，在一層或多層中(例如，在底層32中，或在底層32上或下)制造N-溝道存取晶體管以及在一個(gè)或多個(gè)不同層(例如，在底層32中，或在底層32上或下)中制造P-溝道存取晶體管是有利的。
值得注意的是，也可以在非層疊結(jié)構(gòu)制造存儲(chǔ)設(shè)備的存儲(chǔ)單元200，該存儲(chǔ)單元具有它的電場(chǎng)可編程雙穩(wěn)態(tài)元件，設(shè)置在單一層64中，耦合到設(shè)置在底層32中的關(guān)聯(lián)存取晶體管。(參見圖22D)。用于與關(guān)聯(lián)電場(chǎng)可編程雙穩(wěn)態(tài)元件相關(guān)的存取晶體管(N-溝道或P-溝道型存取晶體管)的所有布局結(jié)構(gòu)，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。(例如，參見圖21A-21E)。
當(dāng)描述和說明發(fā)明的某些實(shí)施方案，特征，材料，配置，屬性和優(yōu)點(diǎn)時(shí)，將被理解的是，根據(jù)說明書，附圖和權(quán)利要求，本發(fā)明的一些其他的，以及不同和/或相同的實(shí)施方案，特征，材料，配置，屬性，結(jié)構(gòu)和優(yōu)點(diǎn)是明顯的。同樣，這里描述和說明的發(fā)明的實(shí)施方案，特征，材料，配置，屬性，結(jié)構(gòu)和優(yōu)點(diǎn)不是窮舉的，而應(yīng)被理解的是，本發(fā)明其他相同的以及不同的實(shí)施方案，特征，材料，配置，屬性，結(jié)構(gòu)和優(yōu)點(diǎn)都在本發(fā)明的保護(hù)范圍中。
例如，上述存儲(chǔ)單元10(以及存儲(chǔ)單元100)的電場(chǎng)可編程薄膜40可以由多個(gè)薄膜組成。也就是說，電場(chǎng)可編程薄膜40可以包括在電場(chǎng)可編程薄膜專利申請(qǐng)中描述的兩個(gè)單獨(dú)的/分層的電場(chǎng)可編程薄膜。
此外，當(dāng)本說明書的重要部分包括的細(xì)節(jié)(例如，擦除，寫入，和讀取電壓)涉及N-溝道存取晶體管時(shí)，這里描述的發(fā)明(以及它的實(shí)施方案)完全適用于P-溝道存取晶體管。此外，存儲(chǔ)陣列外圍的電路(例如，字線譯碼器/驅(qū)動(dòng)器，這里未圖示，以及比較器)可以包括P-溝道和/或N-溝道型晶體管。根據(jù)該公開，用于控制該晶體管的電壓是現(xiàn)有技術(shù)中公知的。因此，為了簡(jiǎn)潔起見，將不再重復(fù)這些討論。
此外，如上所述，有許多從存儲(chǔ)單元10和存儲(chǔ)單元100讀取數(shù)據(jù)以及向存儲(chǔ)單元10和存儲(chǔ)單元100寫入數(shù)據(jù)的不同技術(shù)(以及用于實(shí)現(xiàn)該技術(shù)的電路)。所有這些技術(shù)和為此的電路，無論現(xiàn)在知道的或以后發(fā)展的，都落入本發(fā)明的保護(hù)范圍。例如，用于圖17A和17B的存儲(chǔ)單元100的電場(chǎng)可編程雙穩(wěn)態(tài)元件14a和/或14b的讀和寫，或讀取和擦除操作可以通過所包括的單獨(dú)的字信號(hào)線22被連續(xù)地，并行地(以及獨(dú)立地)執(zhí)行。
如上所述，可以使用標(biāo)準(zhǔn)的制造技術(shù)(例如，旋涂(spin-on)，噴射，蒸發(fā)，以及光刻)制造晶體管和電極。然而，也可以使用非標(biāo)準(zhǔn)的制造技術(shù)。該非標(biāo)準(zhǔn)或非傳統(tǒng)的技術(shù)對(duì)于創(chuàng)建修補(bǔ)模(patch die)涂覆、提供和/或形成電可編程薄膜和電極結(jié)構(gòu)是有利的。例如，毫微印刷，修補(bǔ)模(patch die)涂覆，槽或擠壓涂覆，滑動(dòng)或級(jí)聯(lián)涂覆，幕涂，輥涂諸如輥襯刮刀(刮片)涂覆，向前或反向輥涂，凹版涂覆，浸涂，噴涂，彎液面(meniscus)涂覆，旋涂，刷涂，氣刀涂覆，絲網(wǎng)印刷加工，靜電印刷加工，熱敏印刷加工，噴墨印刷加工，來自載體的直接轉(zhuǎn)移諸如激光輔助燒蝕，自組裝或直接生長(zhǎng)，電沉積，非電解沉積，電引發(fā)聚合，CVD，MOCVD，以及PVD都是可以方便地設(shè)置、形成、構(gòu)造、圖案化和/或提供電極和/或電場(chǎng)可編程薄膜的技術(shù)。
可以通過由發(fā)射(liftoff)技術(shù)或由化學(xué)，物理，電學(xué)，或光分解腐蝕，去除，或燒蝕(諸如激光燒蝕)的圖案化來實(shí)施和/或獲得進(jìn)一步構(gòu)造或圖案化的電極和/或電場(chǎng)可編程薄膜。當(dāng)然，電極的類型、組成、放置、形成、構(gòu)造、圖案化和改性、電極的材料、以及電場(chǎng)可編程薄膜可以影響所得設(shè)備的性能。同樣，從性能和可靠性的角度，由電極材料，諸如有機(jī)材料，無機(jī)材料，有機(jī)金屬化合物，金屬，金屬氧化物，氮化物，硫族元素化物，磷族元素化物，以及半導(dǎo)體的范圍中選擇是有利的。
用一種或多種方法來改性，調(diào)整和/或控制電極和電場(chǎng)可編程薄膜之間的界面是進(jìn)一步有利的，例如，(1)通過化學(xué)地改性電極，電場(chǎng)可編程薄膜，或二者的表面，和/或(2)通過物理地改性電極，電場(chǎng)可編程薄膜，或二者的表面，和/或(3)通過采用一個(gè)或多個(gè)可以改性電極和電場(chǎng)可編程薄膜之間的接觸面的物理特性的附加層，諸如連接層，擴(kuò)散阻隔層，和/或緩沖層，和/或通過采用一個(gè)或多個(gè)可以改性電極和電場(chǎng)可編程薄膜之間的接觸面的電特性的附加層，諸如具有特定功函的金屬或金屬氧化物層。
此外，電場(chǎng)可編程薄膜和/或電極可以具有并入到它們中的附加材料以便提高，增強(qiáng)和/或改變界面的某些特性，諸如流動(dòng)和潤(rùn)濕助劑，增粘劑，和/或防腐劑。材料的選擇和改性可以方便地用來提高諸如化學(xué)，物理，機(jī)械，熱，或電兼容性，從而提高設(shè)備的性能。
如上所述，可以用或在任意半導(dǎo)體材料，例如，包括碳化硅，砷化鎵，或有機(jī)材料諸如并五苯中制造晶體管12。(例如，參見圖23A-C中的層68)。所有制造晶體管12的方法(以及這里使用的材料)，無論現(xiàn)在知道的或以后發(fā)展的，都在本發(fā)明的保護(hù)范圍中。例如，可以用多晶硅或非晶硅制造晶體管12。該結(jié)構(gòu)可以簡(jiǎn)化存儲(chǔ)器的3-維陣列，其中設(shè)置在底層32上的一個(gè)或多個(gè)層(除了或代替底層)可以包括晶體管12。當(dāng)然，為了增強(qiáng)操作特性或提高這里設(shè)置或制造的晶體管12的密度，再結(jié)晶設(shè)置在底層32上的多晶硅層是有利的。
此外，在另一個(gè)實(shí)施方案中，可以結(jié)合薄單晶片以提供具有在層“上”或從“底層”隔開設(shè)置或制造的晶體管的存儲(chǔ)器的多個(gè)3-維陣列。電場(chǎng)可編程雙穩(wěn)態(tài)元件14(包括電極38和電場(chǎng)可編程薄膜40)可以設(shè)置在該薄單晶片(包含N-溝道和/或P-溝道晶體管)中或之間以便提供存儲(chǔ)器的3-維陣列。
應(yīng)該進(jìn)一步注意的是，術(shù)語“線路”可以尤其指，單一部件或多個(gè)部件(在集成電路結(jié)構(gòu)或其他中)，它是主動(dòng)的和/或被動(dòng)的，并且耦合在一起用于提供或執(zhí)行想要的功能。術(shù)語“電路”可以尤其指，線路(集成或其他)，該線路的組，處理器，處理器執(zhí)行軟件，或線路的結(jié)合(集成或其他)，該線路的組，處理器和/或處理器執(zhí)行軟件，處理器和線路，和/或處理器和線路執(zhí)行軟件。術(shù)語“數(shù)據(jù)”可以尤其指，模擬或數(shù)字形式的電流或電壓信號(hào)。術(shù)語“測(cè)量”尤其指，采樣，讀出，檢查，檢測(cè)，監(jiān)視和/或捕獲。短語“用于采樣”或“采樣”等等，可以尤其指，用于記錄，用于測(cè)量，用于檢測(cè)，用于監(jiān)視，和/或用于讀出。
權(quán)利要求
1.一種具有至少第一數(shù)據(jù)狀態(tài)和第二數(shù)據(jù)狀態(tài)的存儲(chǔ)單元，該存儲(chǔ)單元包括半導(dǎo)體晶體管，包括具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第一區(qū)域；具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第二區(qū)域；設(shè)置在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中主體區(qū)域包括用于提供第二傳導(dǎo)類型的雜質(zhì)，其中第二傳導(dǎo)類型與第一傳導(dǎo)類型不同；以及從主體區(qū)域分離并且電耦合到主體區(qū)域的門極；以及連接到半導(dǎo)體晶體管的電場(chǎng)可編程雙穩(wěn)態(tài)元件，該電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極；第二電極；以及至少一個(gè)設(shè)置在第一和第二電極之間的電場(chǎng)可編程薄膜，其中存儲(chǔ)單元的第一數(shù)據(jù)狀態(tài)表示電場(chǎng)可編程薄膜的第一電阻而第二數(shù)據(jù)狀態(tài)表示電場(chǎng)可編程薄膜的第二電阻。
2.權(quán)利要求1的存儲(chǔ)單元，其中第一區(qū)域是半導(dǎo)體晶體管的漏極區(qū)并且其中第一電極連接到漏極區(qū)。
3.權(quán)利要求1的存儲(chǔ)單元，其中第二區(qū)域是半導(dǎo)體晶體管的源極區(qū)并且其中第一電極連接到源極區(qū)。
4.權(quán)利要求1的存儲(chǔ)單元，其中的第一電極連接到半導(dǎo)體晶體管的門極。
5.一種包括多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件的存儲(chǔ)單元，該存儲(chǔ)單元具有至少第一數(shù)據(jù)狀態(tài)和第二數(shù)據(jù)狀態(tài)，該存儲(chǔ)單元包括半導(dǎo)體晶體管，包括具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第一區(qū)域；具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第二區(qū)域；設(shè)置在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中主體區(qū)域包括用于提供第二傳導(dǎo)類型的雜質(zhì)，其中第二傳導(dǎo)類型與第一傳導(dǎo)類型不同；以及從主體區(qū)域分離并且電耦合到主體區(qū)域的門極；連接到半導(dǎo)體晶體管的第一電場(chǎng)可編程雙穩(wěn)態(tài)元件，該電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極；第二電極；以及至少一個(gè)設(shè)置在第一和第二電極之間的電場(chǎng)可編程薄膜，其中電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)；連接到半導(dǎo)體晶體管的第二電場(chǎng)可編程雙穩(wěn)態(tài)元件，該電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極；第二電極；以及至少一個(gè)設(shè)置在第一和第二電極之間的電場(chǎng)可編程薄膜，其中電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)；并且其中存儲(chǔ)單元是(1)當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，在第一數(shù)據(jù)狀態(tài)，以及(2)當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，在第二數(shù)據(jù)狀態(tài)。
6.權(quán)利要求5的存儲(chǔ)單元，其中的存儲(chǔ)單元包括第三和第四數(shù)據(jù)狀態(tài)并且其中當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第三數(shù)據(jù)狀態(tài)；并且當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，存儲(chǔ)單元在第四數(shù)據(jù)狀態(tài)。
7.一種包括多個(gè)半導(dǎo)體晶體管和多個(gè)電場(chǎng)可編程雙穩(wěn)態(tài)元件的存儲(chǔ)單元，該存儲(chǔ)單元具有至少第一數(shù)據(jù)狀態(tài)和第二數(shù)據(jù)狀態(tài)，該存儲(chǔ)單元包括第一半導(dǎo)體晶體管，包括具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第一區(qū)域；具有用于提供第一傳導(dǎo)類型的雜質(zhì)的第二區(qū)域；設(shè)置在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中第一半導(dǎo)體晶體管的主體區(qū)域包括用于提供第二傳導(dǎo)類型的雜質(zhì)，其中第二傳導(dǎo)類型與第一傳導(dǎo)類型不同；以及從主體區(qū)域分離并且電耦合到第一半導(dǎo)體晶體管的主體區(qū)域的門極；連接到第一半導(dǎo)體晶體管的第一電場(chǎng)可編程雙穩(wěn)態(tài)元件，該電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極；第二電極；以及至少一個(gè)設(shè)置在第一和第二電極之間的電場(chǎng)可編程薄膜，其中電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)；第二半導(dǎo)體晶體管，包括具有用于提供第三傳導(dǎo)類型的雜質(zhì)的第一區(qū)域；具有用于提供第三傳導(dǎo)類型的雜質(zhì)的第二區(qū)域；設(shè)置在第一區(qū)域和第二區(qū)域之間的主體區(qū)域，其中第二半導(dǎo)體晶體管的主體區(qū)域包括用于提供第四傳導(dǎo)類型的雜質(zhì)，其中第四傳導(dǎo)類型與第三傳導(dǎo)類型不同；以及從主體區(qū)域分離并且電耦合到第二半導(dǎo)體晶體管的主體區(qū)域的門極；連接到第二半導(dǎo)體晶體管的第二電場(chǎng)可編程雙穩(wěn)態(tài)元件，該電場(chǎng)可編程雙穩(wěn)態(tài)元件包括第一電極；第二電極；以及至少一個(gè)設(shè)置在第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的第一和第二電極之間的電場(chǎng)可編程薄膜，其中第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜包括至少兩個(gè)電阻狀態(tài)，包括第一電阻狀態(tài)和第二電阻狀態(tài)；并且其中的存儲(chǔ)單元在(1)當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，在第一數(shù)據(jù)狀態(tài)；以及(2)當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，在第二數(shù)據(jù)狀態(tài)。
8.權(quán)利要求7的存儲(chǔ)單元，其中第一半導(dǎo)體晶體管的主體區(qū)域是N-型半導(dǎo)體材料并且第二晶體管的主體區(qū)域是P-型半導(dǎo)體材料。
9.權(quán)利要求7的存儲(chǔ)單元，其中第一半導(dǎo)體晶體管的主體區(qū)域是N-型半導(dǎo)體材料并且第二晶體管的主體區(qū)域是N-型半導(dǎo)體材料。
10.權(quán)利要求7的存儲(chǔ)單元，其中第一半導(dǎo)體晶體管的主體區(qū)域是P-型半導(dǎo)體材料并且第二晶體管的主體區(qū)域是P-型半導(dǎo)體材料。
11.權(quán)利要求7的存儲(chǔ)單元，其中存儲(chǔ)單元包括第三和第四數(shù)據(jù)狀態(tài)并且其中當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第二狀態(tài)時(shí)，存儲(chǔ)單元在第三數(shù)據(jù)狀態(tài)；以及當(dāng)?shù)谝浑妶?chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)而第二電場(chǎng)可編程雙穩(wěn)態(tài)元件的電場(chǎng)可編程薄膜在第一狀態(tài)時(shí)，存儲(chǔ)單元在第四數(shù)據(jù)狀態(tài)。
全文摘要
本發(fā)明公開了一種具有存取晶體管和電場(chǎng)可編程雙穩(wěn)態(tài)元件的存儲(chǔ)單元。存取晶體管可以是具有耦合到電場(chǎng)可編程雙穩(wěn)態(tài)或多穩(wěn)態(tài)元件的門極、源極或漏極的MOSFET晶體管。本發(fā)明也公開了多個(gè)存儲(chǔ)單元，每個(gè)具有唯一的、不同的和/或獨(dú)特的電場(chǎng)可編程雙穩(wěn)態(tài)元件以及共用的存取晶體管。本發(fā)明還公開了一種具有配置的用于存儲(chǔ)互補(bǔ)數(shù)據(jù)狀態(tài)的多個(gè)存儲(chǔ)單元的差動(dòng)存儲(chǔ)單元。差動(dòng)存儲(chǔ)單元包括第一存儲(chǔ)單元和第二存儲(chǔ)單元，其中的第一存儲(chǔ)單元保持與第二存儲(chǔ)單元有關(guān)的互補(bǔ)狀態(tài)。本發(fā)明還公開了具有N－溝道型存儲(chǔ)單元和P－溝道型存儲(chǔ)單元的互補(bǔ)存儲(chǔ)單元。
文檔編號(hào)C08K3/00GK1770461SQ20051009803
公開日2006年5月10日 申請(qǐng)日期2005年3月23日 優(yōu)先權(quán)日2004年3月24日
發(fā)明者E·C·戈里爾, R·J·默菲, C·R·斯茲曼達(dá) 申請(qǐng)人:羅姆和哈斯公司