專利名稱：一種電力機(jī)車過電壓抑制吸收系統(tǒng)及其控制方法
技術(shù)領(lǐng)域：
'
本發(fā)明涉及電力機(jī)車領(lǐng)域，特別是涉及一種電力機(jī)車過電壓抑制吸收系 統(tǒng)及其控制方法。
背景技術(shù)：
隨著國民經(jīng)濟(jì)的快速發(fā)展，電力機(jī)車因其具有高效率、低污染等優(yōu)點(diǎn)， 在軌道交通領(lǐng)域被廣泛采用，并代表了當(dāng)代鐵路運(yùn)輸?shù)陌l(fā)展方向。電力機(jī)車 是從接觸網(wǎng)上獲取電能，由電動機(jī)驅(qū)動運(yùn)行的機(jī)車。我國電氣化鐵路釆用的
是單相工頻交流制，其接觸網(wǎng)額定電壓為單相工頻25kV交流電，經(jīng)機(jī)車頂部 的受電弓將電能引入機(jī)車，每臺機(jī)車上裝有一套把交流電變換成直流電的整 流裝置，變壓整流成直流電后供給牽引電動機(jī)。
在單相工頻交流牽引供電系統(tǒng)中，電力機(jī)車是由單相電供電的，為了平 衡電力系統(tǒng)三相的復(fù)合，電氣化鐵道的接觸網(wǎng)采用分段換相供電。為了防止 相間短路，各相間用空氣或絕緣物分割，稱為電分相。國內(nèi)接觸網(wǎng)上每隔 20km 25km就有一段長約30m的供電死區(qū)，當(dāng)才幾車通過此區(qū)時稱為過分相。 當(dāng)電力機(jī)車即將過分相時，機(jī)車需進(jìn)行分主斷操作，關(guān)閉輔助機(jī)組、斷開主 斷路器等動作，慣性通過無電區(qū)后再進(jìn)行合主斷操作，閉合主斷路器。在閉 合或斷開主斷路器時，供電系統(tǒng)內(nèi)的工作狀態(tài)突然改變，在電磁能量相互轉(zhuǎn) 換的過渡過程中會形成瞬間的高電壓，即為操作過電壓。在電力機(jī)車運(yùn)行中， 頻繁出現(xiàn)操作過電壓可能導(dǎo)致機(jī)車設(shè)備、供電系統(tǒng)設(shè)備被損壞等嚴(yán)重事故， 影響鐵路運(yùn)輸，給國家造成一定的經(jīng)濟(jì)損失。
參閱圖1，為現(xiàn)有的電力機(jī)車供電系統(tǒng)圖，包括電力機(jī)車高壓互感器11 和電力機(jī)車核心電氣設(shè)備12,電力機(jī)車核心電氣設(shè)備12直接接在電力才幾車高 壓互感器11的次邊繞組上，來自于接觸網(wǎng)的高壓交流電經(jīng)過電力機(jī)車高壓互 感器11轉(zhuǎn)化為機(jī)車工作電壓，為電力機(jī)車核心電氣設(shè)備12供電。當(dāng)電力機(jī) 車過分相區(qū)，進(jìn)行分主斷或合主斷操作，在斷開或閉合主斷路器時，由于供 電系統(tǒng)內(nèi)工作狀態(tài)突然改變，將在電力機(jī)車高壓互感器11的原邊繞組側(cè)形成 瞬時高電壓，致使電力機(jī)車高壓互感器11次邊繞組側(cè)的輸出電壓的幅值高于
5電力機(jī)車核心電氣設(shè)備12工作電壓的額定值，經(jīng)常導(dǎo)致機(jī)車電氣設(shè)備被燒毀、 供電系統(tǒng)故障等現(xiàn)象，不利于機(jī)車的安全運(yùn)行。
但是，目前國內(nèi)外還沒有更好的方法解決電力機(jī)車的操作過電壓問題， 解決電力機(jī)車的操作過電壓問題，保護(hù)機(jī)車設(shè)備、供電系統(tǒng)設(shè)備不受過電壓 影響，是進(jìn)一步提高4失路運(yùn)輸安全的當(dāng)務(wù)之急。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種電力機(jī)車過電壓抑制吸收系 統(tǒng)及其控制方法，本發(fā)明能夠較好地解決電力機(jī)車的操作過電壓問題，保護(hù) 機(jī)車設(shè)備、供電系統(tǒng)設(shè)備不受過電壓影響，進(jìn)一步提高鐵路運(yùn)輸安全。
為實現(xiàn)上述目的，本發(fā)明提供了一種電力機(jī)車過電壓抑制吸收系統(tǒng)，該 系統(tǒng)包括電力機(jī)車高壓互感器、電力機(jī)車核心電氣設(shè)備，所述電力機(jī)車高壓 互感器用于將高壓交流電轉(zhuǎn)換為機(jī)車工作電壓，為所述電力機(jī)車核心電氣設(shè)
備供電，該系統(tǒng)還包括
過電壓抑制吸收裝置，與所述電力機(jī)車核心電氣設(shè)備并聯(lián)接于所述電力 機(jī)車高壓互感器的次邊繞組上，用于在電力機(jī)車過分相時，對因操作產(chǎn)生的 過電壓進(jìn)4亍抑制吸收；
過電壓抑制吸收系統(tǒng)控制裝置，與所述過電壓抑制吸收裝置相連，用于 在電力機(jī)車過分相時，控制所述過電壓抑制吸收裝置動作，在機(jī)車過完分相 區(qū)時，切斷所述過電壓抑制吸收裝置。
其中，所述過電壓抑制吸收系統(tǒng)控制裝置包括數(shù)字量輸入處理電路、邏 輯控制電路、及數(shù)字量輸出控制電路
所述數(shù)字量輸入處理電路，用于將機(jī)車運(yùn)行時的操作信號轉(zhuǎn)換為邏輯電
平信號；
所述邏輯控制電^^，用于根據(jù)上述邏輯電平信號，在機(jī)車過分相時，發(fā)
出相應(yīng)的控制脈沖至所述數(shù)字量輸出控制電路；
所述數(shù)字量輸出控制電路，用于對上述控制脈沖進(jìn)行放大處理，導(dǎo)通 M0SFET管，向所述過電壓抑制吸收裝置發(fā)送控制信號，控制所述過電壓抑制 吸收裝置動作。
其中，所述數(shù)字量輸入處理電路由8條相同的數(shù)字量輸入支路組成，其中一條數(shù)字量輸入支路包括第一二極管、第一電容、第一穩(wěn)壓二極管、第一 光電耦合器、及第一施密特觸發(fā)器；
所述第一二極管的負(fù)極與所述第 一穩(wěn)壓二極管的負(fù)極接于所述數(shù)字量輸 入支路正輸入端，所述第一二極管的正極與所述第 一光電耦合器的第二引腳 接于所述數(shù)字量輸入支路負(fù)輸入端，所述第一穩(wěn)壓二極管的正極接所述第一 光電耦合器的第一引腳，所述第一光電耦合器的第四引腳接電源，第三引腳 接所述第一施密特觸發(fā)器的反相輸入端，所迷第一施密特觸發(fā)器的輸出端接 所述邏輯控制電路，所述第 一 電容并聯(lián)于所述第一二極管兩端。
其中，所述數(shù)字量輸入支路還包括第一電阻，所述第一電阻并聯(lián)在所述 第一電容兩端。
其中，所述數(shù)字量輸入支路還包括第二電阻、第三電阻、及第二電容； 所述第二電阻的兩端分別連接所述第一光電耦合器的第三引腳與所述第
一施密特觸發(fā)器的反相輸入端，所述第三電阻的兩端分別連接所述第一光電 耦合器的第三引腳和地，所述第二電容的兩端分別連接所述第一施密特觸發(fā) 器的反相輸入端和地。
其中，所述數(shù)字量輸入支路還包括所述第一發(fā)光二極管，所述第一發(fā)光 二極管負(fù)極接所述第一施密特觸發(fā)器的輸出端，正極接電源。
其中，所述數(shù)字量輸出控制電路由4條相同的數(shù)字量輸出控制支路組成，
其中， 一條數(shù)字量輸出控制支路包括第一施密特觸發(fā)器、第一電阻、第一三 極管、第一二極管、第二電阻、第一脈沖變壓器、第一穩(wěn)壓二極管、第一M0SFET 管、及第一壓每丈電阻；
所述第一施密特觸發(fā)器的反相輸入端接所述邏輯控制電路，輸出端接所 述第 一三極管的基極和所述第一電阻一端，所述第 一三極管的發(fā)射極接所述 第一電阻的另 一端和地，所述第一三級管的集電極接所述第一二極管的正極 和所述第二電阻一端，所述第一二極管的負(fù)極接電源和所述第 一脈沖變壓器 的原邊正極，所述第二電阻的另一端接所述第一脈沖變壓器的原邊負(fù)極，所 述第一脈沖變壓器的次邊正才及接所述第一穩(wěn)壓管的負(fù)極和所述第一 M0SFET管 的源極，次邊負(fù)極接所述第一穩(wěn)壓二極管的正極和所述第一 M0SFET管的柵極， 所述第一壓敏電阻接所述第一 M0SFET管的漏極和棚-極，所述第一 M0SFET管的柵極接所述過電壓抑制吸收裝置。
其中，所述數(shù)字量輸出控制支路還包括第一發(fā)光二極管，所述第一發(fā)光 二極管正極連接所述第 一施密特觸發(fā)器的輸出端，負(fù)極接地。
其中，所述數(shù)字量輸出控制支路還包括第三電阻，所述第三電阻的兩端 分別接所述第一施密特觸發(fā)器的輸出端和所述第一三極管的基極。
其中，所述數(shù)字量輸出控制支路還包括第二二極管，所述第二二極管的
正極接所述第一 M0SFET管的柵極，負(fù)極接所述過電壓抑制吸收裝置。
其中，所述數(shù)字量輸出控制支路還包括第四電阻和第一電容，所述第四
電阻和所述第一電容并聯(lián)接在所述第一 M0SFET管的源極和4冊極間。
為實現(xiàn)上述目的，本發(fā)明提供了一種電力機(jī)車過電壓抑制吸收系統(tǒng)的控
制方法，該方法包4舌
在電力機(jī)車過分相時，控制過電壓抑制吸收裝置動作，對因操作產(chǎn)生的
過電壓進(jìn)行抑制吸收；
在電力機(jī)車過完分相區(qū)時，切斷所述過電壓抑制吸收裝置。
其中，控制過電壓抑制吸收裝置動作具體包括將機(jī)車操作電信號轉(zhuǎn)換
為邏輯電平信號；
根據(jù)所述邏輯電平信號發(fā)出相應(yīng)的控制脈沖；
將所述控制脈沖經(jīng)放大后導(dǎo)通MOSFET管，發(fā)出控制信號，發(fā)送到過電壓 抑制吸收裝置；
所述過電壓抑制吸收裝置動作。
其中，在將機(jī)車操作電信號轉(zhuǎn)換為邏輯電平信號之前，還包括
判斷所述機(jī)車才喿作電信號為分主斷信號、或主斷狀態(tài)為0、或發(fā)預(yù)告信號、 或受電弓狀態(tài)為1。
其中，切斷所述過電壓抑制吸收裝置之前，還包括
判斷所述機(jī)車操作電信號為合主斷信號、或主斷狀態(tài)為1、或發(fā)恢復(fù)信號、 或受電弓狀態(tài)為0。
本發(fā)明具有如下有益效果
本發(fā)明在電力機(jī)車過電壓抑制吸收系統(tǒng)中加設(shè)過電壓抑制吸收裝置和過 電壓抑制吸收系統(tǒng)控制裝置，過電壓抑制吸收系統(tǒng)控制裝置對過電壓抑制吸收裝置進(jìn)行相應(yīng)的控制，過電壓抑制吸收裝置在電力機(jī)車過分相時，對因操
作產(chǎn)生的過電壓進(jìn)行抑制吸收；在機(jī)車過完分相區(qū)時，切斷過電壓柙制吸收
裝置。這樣，在機(jī)車過分相時，生成的操作過電壓被有效的抑制和吸收，避 免對機(jī)車設(shè)備造成損壞。
相對于現(xiàn)有技術(shù)中直接把機(jī)車電氣核心設(shè)備接在電力機(jī)車高壓互感器的 次邊繞組上，本發(fā)明在機(jī)車高壓互感器的次邊繞組側(cè)加設(shè)了過電壓抑制吸收 裝置和過電壓抑制吸收系統(tǒng)控制裝置，在機(jī)車過分相產(chǎn)生操作過電壓時，通 過過電壓抑制吸收系統(tǒng)控制裝置使過電壓抑制吸收裝置動作，與機(jī)車電氣核 心設(shè)備并聯(lián)于機(jī)車高壓互感器的次邊繞組側(cè)，抑制吸收操作過電壓，保護(hù)機(jī) 車核心電氣設(shè)備安全運(yùn)行。


圖1為現(xiàn)有技術(shù)中電力機(jī)車供電系統(tǒng)圖。
圖2為本發(fā)明所提供的電力機(jī)車過電壓抑制吸收系統(tǒng)結(jié)構(gòu)圖。
圖3為本發(fā)明所提供的電力機(jī)車過電壓抑制吸收系統(tǒng)控制裝置結(jié)構(gòu)圖。
圖4為數(shù)字量輸入支路電路圖。
圖5為邏輯控制電路結(jié)構(gòu)圖。
圖6為FPGA-XCF01S配置芯片電路原理圖。
圖7為FPGA-XCF01S配置流程圖。
圖8為數(shù)字量輸出控制支路電路圖。
圖9為+ 24V DC電源電路設(shè)計圖。
圖10為+ 5V DC電源電路設(shè)計圖。
圖11為+ 2. 5V DC電源電路設(shè)計圖。
圖12為+ 3. 3V DC電源電路i殳計圖。
圖13為本發(fā)明所提供的電力機(jī)車過電壓抑制吸收系統(tǒng)的控制方法流程圖。
具體實施例方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明。 參見附圖2，為本發(fā)明所提供的電力機(jī)車過電壓抑制吸收系統(tǒng)結(jié)構(gòu)圖，系 統(tǒng)由電力機(jī)車高壓互感器21、電力機(jī)車核心電氣"i殳備22、過電壓抑制吸收裝置23、及過電壓抑制吸收系統(tǒng)控制裝置24構(gòu)成，其中，過電壓抑制吸收系統(tǒng) 控制裝置24與過電壓抑制吸收裝覃23相連，過電壓抑制吸收裝置23與電力 機(jī)車核心電氣設(shè)備22并行聯(lián)接在電力機(jī)車高壓互感器21的次邊繞組上。
電力機(jī)車高壓互感器21將高壓交流電轉(zhuǎn)換為機(jī)車工作電壓，為電力機(jī)車 核心電氣設(shè)備22供電。過電壓抑制吸收裝置23在電力機(jī)車過分相時，抑制 吸收因操作產(chǎn)生的過電壓，對持續(xù)運(yùn)行的電力機(jī)車核心電氣設(shè)備22實施過電 壓保護(hù)。過電壓抑制吸收系統(tǒng)控制裝置24在電力機(jī)車過分相時，控制過電壓 抑制吸收裝置23動作，對操作過電壓進(jìn)行抑制吸收，當(dāng)機(jī)車過完分相區(qū)時， 切斷過電壓抑制吸收裝置23。
電力機(jī)車過分相時，過電壓抑制吸收系統(tǒng)控制裝置24根據(jù)接收到的機(jī)車 操作信號來控制抑制吸收裝置23的動作。上述機(jī)車操作信號包括分主斷信號、 合主斷信號、主斷狀態(tài)、預(yù)告/恢復(fù)信號、及受電弓狀態(tài)。
分主斷信號當(dāng)機(jī)車進(jìn)行分主斷操作，斷開主斷路器時，將發(fā)出分主斷
信號；
合主斷信號當(dāng)機(jī)車進(jìn)行合主斷操作，閉合主斷路器時，將發(fā)出合主斷
信號；
主斷狀態(tài)當(dāng)機(jī)車主斷路器處于閉合狀態(tài)時，機(jī)車主斷狀態(tài)為1,當(dāng)機(jī)車 主斷路器處于斷開狀態(tài)時，機(jī)車主斷狀態(tài)變?yōu)?;
預(yù)告/恢復(fù)信號當(dāng)機(jī)車即將過分相時，將提前發(fā)出預(yù)告信號，提示機(jī)車 進(jìn)行分主斷操作，當(dāng)機(jī)車即將過完分相區(qū)時，將提前發(fā)出恢復(fù)信號，提示機(jī) 車進(jìn)行合主斷操作；
受電弓狀態(tài)當(dāng)機(jī)車受電弓升起時，機(jī)車受電弓狀態(tài)為1，當(dāng)機(jī)車受電弓 未升起時，機(jī)車受電弓狀態(tài)為O。
電力機(jī)車過電壓抑制吸收系統(tǒng)具體工作方式如下
當(dāng)電力機(jī)車發(fā)出分主斷信號、或主斷狀態(tài)為0、或發(fā)預(yù)告信號、或受電弓 狀態(tài)為1時，過電壓抑制吸收系統(tǒng)控制裝置24控制過電壓抑制吸收裝置23 動作；
當(dāng)電力機(jī)車過分相時，機(jī)車進(jìn)行分主斷操作，關(guān)閉輔助機(jī)組、斷開主斷 路器，此時過電壓抑制吸收系統(tǒng)控制裝置24根據(jù)接收到的機(jī)車分主斷信號，
10控制過電壓抑制吸收裝置23動作，當(dāng)電力機(jī)車通過分相區(qū)時，機(jī)車進(jìn)4亍合主 斷操作，閉合主斷路器，過電壓抑制吸收系統(tǒng)控制裝置24在接收到機(jī)車發(fā)出 的合主斷信號后，延遲5秒，切斷過電壓抑制吸收裝置23;
當(dāng)電力才幾車的主斷路器處于分主斷狀態(tài)時，將向過電壓抑制吸收系統(tǒng)控 制裝置24發(fā)出主斷狀態(tài)為0的信號，過電壓抑制吸收系統(tǒng)控制裝置24控制 過電壓抑制吸收裝置23動作，當(dāng)電力機(jī)車進(jìn)行合主斷才喿作，使主斷狀態(tài)變?yōu)?1,此時，過電壓抑制吸收系統(tǒng)控制裝置24再根據(jù)接收到機(jī)車發(fā)出的主斷狀 態(tài)為1的信號，延遲5秒，切斷過電壓抑制吸收裝置23;
在電力機(jī)車即將過分相時，將提前發(fā)出預(yù)告信號，提示進(jìn)行分主斷才喿作， 當(dāng)過電壓抑制吸收系統(tǒng)控制裝置24接收到機(jī)車發(fā)出的預(yù)告信號后，使過電壓 抑制吸收裝置23動作，當(dāng)隨后過電壓抑制吸收系統(tǒng)控制裝置24再接收到機(jī) 車發(fā)出的恢復(fù)信號或合主斷信號后，延遲5秒，切斷過電壓抑制吸收裝置23;
當(dāng)電力機(jī)車受電弓升起時，機(jī)車受電弓狀態(tài)為l,此時，過電壓抑制吸收 系統(tǒng)控制裝置24根據(jù)接收到的受電弓狀態(tài)為1的信號，控制過電壓抑制吸收 裝置23動作，當(dāng)過電壓抑制吸收系統(tǒng)控制裝置24再根據(jù)接收到機(jī)車發(fā)出的 主斷狀態(tài)為1的信號或合主斷信號后，延遲5秒，切斷過電壓抑制吸收裝置 23;
過電壓抑制吸收系統(tǒng)控制裝置24在接收到機(jī)車發(fā)出的分主斷信號、主斷 狀態(tài)為0、預(yù)告信號、受電弓狀態(tài)為1中任一種情況后，控制過電壓抑制吸收 裝置23動作，當(dāng)過電壓抑制吸收裝置23投入使用60秒后過電壓抑制吸收系 統(tǒng)控制裝置24仍沒接收到切斷信號，將自動切斷過電壓抑制吸收裝置23。
本發(fā)明在機(jī)車高壓互感器21的次邊繞組側(cè)加設(shè)了過電壓抑制吸收裝置23 和過電壓抑制吸收系統(tǒng)控制裝置24,在機(jī)車過分相產(chǎn)生操作過電壓時，通過 過電壓抑制吸收系統(tǒng)控制裝置24使過電壓抑制吸收裝置23動作，與電力機(jī) 車電氣核心設(shè)備22并聯(lián)于電力機(jī)車高壓互感器21的次邊繞組側(cè)，抑制吸收 操作過電壓，保護(hù)電力機(jī)車核心電氣設(shè)備22安全運(yùn)行。
參見圖3，為本發(fā)明所提供的電力機(jī)車過電壓抑制吸收系統(tǒng)控制裝置24 的結(jié)構(gòu)圖，包括數(shù)字量輸入處理電路241、邏輯控制電3各242、數(shù)字量輸出控 制電路243。由機(jī)車上采集的分主斷、合主斷、主斷狀態(tài)、預(yù)告\恢復(fù)、受電弓狀態(tài)等
機(jī)車信號，通過數(shù)字量輸入處理電路241轉(zhuǎn)換為可供邏輯控制電路242直接 引用的邏輯電平信號，邏輯控制電路242才艮據(jù)采集到的邏輯電平信號，判斷 主斷路器狀態(tài)，當(dāng)機(jī)車主斷路器處于斷開狀態(tài)時，邏輯控制電路242便發(fā)出 控制脈沖，經(jīng)過數(shù)字量輸出控制電路243進(jìn)行放大處理后，導(dǎo)通MOSFET管， 發(fā)出控制信號，使過電壓抑制吸收裝置23動作，對才喿作產(chǎn)生的過電壓進(jìn)行抑 制吸收。
數(shù)字量輸入處理電路241包含8路輸入控制信號，圖4給出了其中一路 的原理圖。
參見圖4所示，數(shù)字量輸入支路正輸入端INH1經(jīng)過電阻R33、 R34與電 阻R49、電容C13、 二極管V21的負(fù)極相連，數(shù)字量輸入支路負(fù)輸入端INH2 與電阻R49的另一端、電容C13的另一端和二才及管V21的正才及相連，二;f及管 V21的負(fù)極通過穩(wěn)壓二極管V9的負(fù)極接于光電耦合器VI的第一引腳，二極管 V21的正極接光電耦合器V1的第二引腳，光電耦合器VI的第四引腳接電源， 其第三引腳接電阻R57和電阻R58，電阻R57的另一端接電容C21和施密特觸 發(fā)器DIA的反相輸入端，電容C21的另一端和電阻R58的另一端接地，施密 特觸發(fā)器DIA的輸出端輸出可供邏輯控制電路242直接引用的邏輯電平信號。 同時，輸出端經(jīng)過電阻R81接測試口 9A。輸出端經(jīng)過電阻R73接到黃色發(fā)光 二極管1A的負(fù)極，二極管1A的正極接電源。
數(shù)字量輸入處理電路241工作原理為加在任何輸入端上的有效電平(高 電平)，將使光電耦合器VI工作，施密特反相觸發(fā)器DIA的輸入端1將變?yōu)?高電平，其輸出端2輸出低電平，使發(fā)光二極管1A發(fā)光，控制面板上相應(yīng)指 示燈變亮。有效的電平信號由0UTH通路供給邏輯控制電路242中的現(xiàn)場可編 程門陣列(FPGA)判斷機(jī)車主斷路器狀態(tài)，以便發(fā)出控制脈沖，使過電壓抑 制吸收裝置23動作。
邏輯控制電路242采用XILINX/^司的現(xiàn)場可編程門陣列FPGA (XC2S50) 芯片，該芯片采用邏輯單元陣列(LCA)的概念，其內(nèi)部包括可配置邏輯模塊 (CLB)、輸入輸出模塊(IOB)和內(nèi)部連線三部分，其主要特點(diǎn)有
通過設(shè)計ASIC電路，用戶可以輕易得到合用的芯片；其內(nèi)部具有豐富的觸發(fā)器和I/O引腳，擴(kuò)展空間大；設(shè)計周期短，開發(fā)費(fèi)用低，風(fēng)險較??；該 芯片采用高速CMOS工藝，功耗低，可以與CMOS、 TTL電平兼容。
才艮據(jù)過電壓抑制吸收系統(tǒng)控制裝置24實現(xiàn)的功能需求，所述邏輯控制電 路242主要實現(xiàn)如下幾個功能，其結(jié)構(gòu)圖如圖5所示
(1) 輸入機(jī)車數(shù)字量信號 輸入機(jī)車數(shù)字量信號指的是由機(jī)車上采集的分主斷、合主斷、主斷狀態(tài)、
預(yù)告/恢復(fù)、受電弓狀態(tài)等機(jī)車信號，通過數(shù)字量輸入處理電路241，轉(zhuǎn)換為 可供FPGA直接引用的邏輯電平信號，以4更FPGA進(jìn)行邏輯分析。
(2) 輸出脈沖信號
FPGA根據(jù)采集到的輸入邏輯電平信號，判斷主斷路器的狀態(tài)，當(dāng)電力機(jī) 車主斷路器處于斷開狀態(tài)時，F(xiàn)PGA便發(fā)出控制脈沖，經(jīng)數(shù)字量輸出控制電路 243處理后，導(dǎo)通開關(guān)MOSFET管，使過電壓抑制吸收裝置23沖殳入使用，對操 作過電壓起抑制吸收作用。
(3) FPGA專用配置芯片
目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信 息就會丟失， 一定需要外加一片專用配置芯片，上電的時候，由這個專用配 置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常的工作，由于配置時間 很短，不會影響系統(tǒng)的正常工作。
本系統(tǒng)中采用的專用配置芯片為XILINX公司的2Mbit容量的XCF01S，通 過JIAG 口編程。
芯片XCF01S的電路原理圖如圖6所示，邏輯控制電路242的配置流程如 圖7所示
在系統(tǒng)上電的時候，若電源電壓還沒達(dá)到芯片要求的電壓，XCF01S保持 INIT (RESET管腳)為低，復(fù)位XCF01S， 一旦配置芯片的電源正常了 (達(dá)到 Vpor), RESET管腳釋》文(OTL輸出)，通過1個3. 3K的電阻上4i至+3. 3V。此 時，INIT電平由FPGA的INIT管腳決定。FPGA同樣也4企測FPGA的電源電壓， 若未準(zhǔn)備好，保持INIT低電平，清除FPGA的上次配置信息；正常了^f吏INIT 變高，復(fù)位XCF01S。
邏輯控制電路242有兩種啟動配置方式， 一種是上電配置模式， 一種為用戶操作配置模式，對于第一種RST在上電過程將在電源電壓正常后維持低 電平一段時間，第二種為當(dāng)XCF01S在被.JTAG 口編程后由CF管腳將RST拉至 低電平，這兩種方式均可啟動一次FPGA的配置，具體配置流程為
步驟701:把RST管腳拉至低電平；
步驟702:清除FPGA上次的配置信息；
步驟703:判斷RST管腳是否仍為低，若是，則推遲配置，F(xiàn)PGA繼續(xù)保 持清除上次配置信息，INIT繼續(xù)為低，同時FPGA也使DONE管腳變低，XCF01S 被選中，否則，進(jìn)入步驟704;
步驟704:判斷清除是否完成，若否，推遲配置，若是，INIT變?yōu)楦唠?平，進(jìn)入步驟705;
步驟705: FPGA產(chǎn)生時鐘采樣，開始從XCF01S讀取配置信息；
步驟706:由FPGA產(chǎn)生的每個CCLK (頻率為25MHz)的上升沿從PROM讀 取l位配置信息，直到全部配置信息全部讀入；
步驟707:檢驗CRC是否正確，若是進(jìn)入步驟708,若否，INIT變低，退 出下載過程，清除已下載的信息；
步驟708: DONE將變高，置XCF01S為低功耗運(yùn)行狀態(tài)，同時FPGA初始 化，I/O管腳從高阻狀態(tài)轉(zhuǎn)換為按配置文件所決定的狀態(tài)；
步驟7Q9:配置完成。
邏輯控制電路242的工作原理為XC2S50芯片的關(guān)鍵引腳有I/O輸入引 腳，從數(shù)字量輸入處理電路241接收5路表示電力機(jī)車操作的邏輯電平信號， 分別為分主斷信號、合主斷信號、主斷狀態(tài)、預(yù)告/恢復(fù)、受電弓狀態(tài)，用A 至E表示各路輸入引腳的邏輯值，設(shè)定邏輯值O代表低電平，邏輯值l代表 高電平。用A表示機(jī)車進(jìn)行分主斷操作，若人=1,表示機(jī)車進(jìn)行分主斷操作， 斷開主斷路器，當(dāng)機(jī)車進(jìn)行合主斷操作時，A = 0;用B表示機(jī)車進(jìn)行合主斷 操作，#B = 1，表示機(jī)車進(jìn)行合主斷操作，主斷路器閉合，當(dāng)機(jī)車進(jìn)行分主 斷操作時，B=0;因此有，當(dāng)人=1時，必有8 = 0，同樣，B-l時，必有A =0;用C表示機(jī)車主斷路器狀態(tài)，若C-l,表示機(jī)車主斷路器處于閉合狀態(tài)， 若0 = 0，表示機(jī)車主斷路器處于斷開狀態(tài)；用D表示機(jī)車進(jìn)、出分相前給出 的提示操作，若0 = 1，表示機(jī)車即將過分相時給出預(yù)告提示，若0=0,表示
14機(jī)車即將過完分相時給出恢復(fù)提示；用E表示機(jī)車受電弓狀態(tài)，若E:1，表 示機(jī)牟處于受電弓狀態(tài)，若E-O,表示機(jī)車不處于受電弓狀態(tài)。
XC2S50芯片的1/0輸出引腳為數(shù)字量輸出控制電路243輸出控制脈沖， 經(jīng)過;^1大處理，導(dǎo)通或關(guān)斷MOSFET管，控制過電壓抑制吸收裝置23的動作 與切斷。用M表示動作或切斷過電壓抑制吸收裝置23， *M=1，表示輸出控 制脈沖，導(dǎo)通MOSFET管，使過電壓抑制吸收裝置23工作；若M-O，表示輸 出控制脈沖，關(guān)斷MOSFET管，切斷過電壓抑制吸收裝置23。
當(dāng)機(jī)車主斷路器斷開，即A=l,或機(jī)車主斷路器處于斷開狀態(tài)，即C = O，或機(jī)車即將過分相時給出預(yù)告提示，即0 = 1,或機(jī)車處于受電弓狀態(tài)，即 E-l時，輸出控制脈沖至數(shù)字量輸出控制電路243,導(dǎo)通MOSFET管，使過電 壓抑制吸收裝置23動作，即M-1，用邏輯語言表示為
IF A=l OR C=0 OR D=l OR E=l THEN M=l
當(dāng)電力機(jī)車過分相時，機(jī)車進(jìn)行分主斷操作，斷開主斷路器，即A-l, 向數(shù)字量輸出控制電路243輸出控制脈沖，導(dǎo)通MOSFET管，使過電壓抑制吸 收裝置23動作，WM=1，機(jī)車過完分相，進(jìn)行合主斷梯:作，閉合主斷路器， 即B-1，則延遲5秒后輸出控制脈沖，關(guān)斷MOSFET管，切斷過電壓抑制吸收 裝置23,即M-O，用邏輯語言表示為
IF A=l THEN M=l此時，再當(dāng)B = 1時，延遲5秒M=0
當(dāng)電力機(jī)車進(jìn)行分主斷操作，主斷路器處于斷開狀態(tài)時，即C-O，輸出 控制脈沖，導(dǎo)通MOSFET管，使過電壓抑制吸收裝置23動作，即M-l,當(dāng)機(jī) 車再進(jìn)行合主斷操作，使主斷路器處于閉合狀態(tài)時，即0 = 1,則延遲5秒后 輸出控制脈沖，關(guān)斷MOSFET管，切斷過電壓抑制吸收裝置23,即M-O，用 邏4辱i吾言表示為
IF C=0 THEN M=l此時，再當(dāng)C=l時，延遲5秒M=0
在電力機(jī)車即將過分相區(qū)時，將提前發(fā)出預(yù)告信號，提示進(jìn)行分主斷操 作，即0=1,輸出控制脈沖，導(dǎo)通MOSFET管，使過電壓抑制吸收裝置23動 作，即M-1，當(dāng)機(jī)車即將過完分相區(qū)，將提前發(fā)出恢復(fù)信號，提示進(jìn)行分主 斷操作，即D = 0，或電力機(jī)車進(jìn)行合主斷操作，使B = 1時，則延遲5秒后輸 出控制脈沖，關(guān)斷MOSFET管，切斷過電壓抑制吸收裝置23，即M-O,用邏l專i吾言表示為
IF D=l THEN M=l此時，再當(dāng)D=0 OR B=l時，延遲5秒M- 0 當(dāng)電力機(jī)車受電弓升起時，機(jī)車受電弓狀態(tài)為1，即E = l,輸出控制脈 沖導(dǎo)通，M0SFET管，過電壓抑制吸收裝置23投入使用，即M-l,當(dāng)電力機(jī) 車進(jìn)行合主斷操作，使8=1,或機(jī)車主斷路器處于閉合狀態(tài)，即0 = 1時，則 延遲5秒后輸出控制脈沖，關(guān)斷MOSFET管，切斷過電壓抑制吸收裝置23,即 M=0,用邏輯語言表示為
IF E=l THEN M=l此時，再當(dāng)B=l OR C=l時，延遲5秒M二0 過電壓抑制吸收系統(tǒng)控制裝置24在接收到機(jī)車發(fā)出的分主斷信號(A = 1)、主斷狀態(tài)為0 (C = 0)、預(yù)告信號(D = l)、受電弓狀態(tài)為1 (E=l)中任 一種情況下，輸出控制脈沖，導(dǎo)通MOSFET管，使過電壓抑制吸收裝置23動 作，WM=1,則當(dāng)過電壓抑制吸收裝置23投入使用60秒后過電壓抑制吸收 系統(tǒng)控制裝置24仍沒接收到切除信號，將自動切斷過電壓抑制吸收裝置23, 即1^=0,用邏輯語言表示為
IF A=l OR 00 OR D=l OR E=l THEN M=l當(dāng)60秒后無信號，則M=0 此即為邏輯控制電路242的具體工作原理。
所述數(shù)字量輸出控制電路243,采用4路數(shù)字信號M0SFET管驅(qū)動輸出， 且4路輸出支路在原理上是一致的，圖8給出其中的一條支路原理圖。
參見圖8，所述數(shù)字量輸出控制支路的脈沖信號輸入端INH'接施密特觸 發(fā)器D3A的反相輸入端和電阻R89,電阻R89的另一端接測試口 15A,施密特 觸發(fā)器D3A的輸出端接電阻R97和發(fā)光二極管7A的正極，發(fā)光二極管7A的 負(fù)才及經(jīng)過電阻R93接地，電阻R97的另 一端接電阻Rl01和三極管V45的基才及， 三極管V45的發(fā)射極與電阻R101的另一端共同接地，三極管V45的集電極接 電阻R105、電阻R106、 二才及管V29的正極，二才及管V29的負(fù)才及接電源和脈沖 變壓器T1的原邊正極，電阻R105和電阻R106的另一端共同接到脈沖變壓器 Tl的原邊負(fù)極，Tl的次邊正極接二極管V33的正極，次邊負(fù)極接穩(wěn)壓二才及管 V17的正極，二極管V33的負(fù)極和穩(wěn)壓二極管V17的負(fù)極共同接于電容C29的 一端和M0SFET管V41的源極，電容的另一端與穩(wěn)壓二極管V17的正極及M0SFET 管V41的柵極共同4妄于二4及管V37的正才及，電阻R113并聯(lián)于電容C29的兩端，M0SFET管V41的漏極接壓敏電阻R117、電容C33和保險絲F1，保險絲Fl接 電源，電容C33經(jīng)電阻R121與壓敏電阻的另一端共同接于二極管V37的負(fù)極， 并接到輸出端OUTH'。
數(shù)字量輸出控制電路243工作原理為4路M0SFET管驅(qū)動輸出電路是通 過邏輯控制電路242中的現(xiàn)場可編程門陣列FPGA掛在數(shù)據(jù)總線上的。當(dāng)總線 上對應(yīng)位被寫"1"時，F(xiàn)PGA器件控制輸出的50KHz、 + 5V的脈沖列控制信號 由INH'輸入，經(jīng)過施密特反相觸發(fā)器D3A進(jìn)行反相處理后，點(diǎn)亮對應(yīng)的黃色 發(fā)光二極管7A,使之發(fā)光，對于每一條輸出通道，在本系統(tǒng)的控制面板上均 有一黃色發(fā)光二極管，用于指示該路有信號輸出。同時，該反相信號控制三 極管V45的通斷狀態(tài)，在脈沖變壓器Tl的原邊加上頻率相同、幅值為+24V 的脈沖列，經(jīng)過脈沖變壓器Tl,在次邊形成隔離的脈沖控制信號驅(qū)動IRF840 型MOSFET驅(qū)動管V41〗吏之觸發(fā)導(dǎo)通。在電3各的U-IN端，有常在電壓+ 110V， 當(dāng)MOSFET驅(qū)動管V41導(dǎo)通時，V41的D、 S極作為一對開關(guān)觸點(diǎn)閉合導(dǎo)通，使 U-IN端和輸出OUTH'端經(jīng)過MOSFET驅(qū)動管V41形成回路，在OUTH'端輸出 IIOV控制信號給過電壓抑制吸收裝置23,使之動作，進(jìn)行過電壓的抑制和吸 收。
在本發(fā)明所提供的過電壓抑制吸收系統(tǒng)控制裝置24中，其供電模塊采用 多電源組合供電，要用到的電壓有+24V DC、 +5V DC、 +3. 3V DC、 +2. 5V DC。 其中，+24V DC電壓供輸出脈沖變壓器T1使用，+5V DC供部分電3各的邏輯芯 片使用，+3. 3V DC及+2. 5V DC供可編程邏輯器件FPGA使用。其具體電路設(shè) 計如下所述
(1) +24V DC電源電路
+24VDC電源由機(jī)車上的直流110V電源通過DC-DC轉(zhuǎn)換芯片TL20-110S24 取得。電路在設(shè)計時，為了提高系統(tǒng)運(yùn)行的可靠性，在直流110V接入時進(jìn)行 了電磁兼容處理EMI和諧波吸收處理。其中，電磁兼容EMC是指設(shè)備或系統(tǒng) 在其電磁環(huán)境中符合要求運(yùn)行并不對其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電 磁干擾的能力。電路設(shè)計時，為了防止電源接反及外部電源干擾，在其外圍 加了一個快速恢復(fù)二極管及電容、電感進(jìn)行濾波。
其具體電路參見圖9所示，Ul為TL20-110S24轉(zhuǎn)換芯片，電路IN1端入十110V電壓，IN1接二極管V49的正極，二極管V49的負(fù)極經(jīng)過電感L1接到 Ul芯片的Vin+腳和有向電容C3的正極，電容p的負(fù)才及接到Ul芯片的Vin-腳，Ul芯片的Vo+引腳為輸出端0UT1,輸出+24V電壓，U1芯片的GND引腳^妻 地，同時，電容C4接在U1芯片的Vo+引腳和GND引腳之間。
TL20-110S24轉(zhuǎn)換芯片，其標(biāo)稱輸入電壓為110V DC,標(biāo)稱輸出電壓為 +24. IV DC，直流110V DC電壓由芯片Vin+、 Vin-引腳輸入，由Vo+引腳輸出 +24V DC電壓，為產(chǎn)生+5V DC電源的LM317芯片提供+24V電源。
(2) +5V DC電源電3各
+5V DC電源采用穩(wěn)壓器件LM317產(chǎn)生，其具體電^各參見圖10所示，U2 為穩(wěn)壓期間LM317,輸入端IN2接收來自Ul芯片的+24V電壓，輸入到U2芯 片的Vin引腳，電容C5和有向電容C6的正才及接到U2的Vin引腳，電容C5 的另一端和電容C6的負(fù)極與電阻R3的共同接地，電阻R3的另一端和電阻R4 的接于U2芯片的ADJ引腳，電阻R4的另一端接U2芯片的+Vout引腳，該引 腳為U2芯片的輸出端0UT2,輸出+5V電壓，在輸出端接有向電容C7的正極 和電容C8， C7的負(fù)極和C8的另一端接地。
來自Ul的+24V DC電源由Vin引腳引入，由+Vout引腳輸出+5V DC電源， 為產(chǎn)生+3. 3V DC、 +2. 5V DC的芯片^是供工作電源。
其中電容C5、 C6和電容C7、 C8分別構(gòu)成兩組濾波電路。
穩(wěn)壓器件LM317的輸出電壓在1. 2V 37V之間，輸出電流高達(dá)l. 5A，其 輸出電壓與輸入電壓之間沒有一個明顯的數(shù)學(xué)關(guān)系，只與外部電阻R3、 R4有 關(guān)，在輸入電壓與輸出電壓滿足下列關(guān)系3V<Vin-+￥01^《40￥時，有
+Vout = 1. 25V(1+R3/R4)
因此，只要R3/R4-3,便可輸出5V電壓。
(3) +2. 5V DC電源電i 各
+2. 5V DC電源電路的設(shè)計采用芯片TPS76825Q,該芯片為20引腳的PWP 封裝，輸入為+5VDC電壓，加上外圍電路，直接產(chǎn)生+2. 5V DC電壓，為FPGA 提供工作電源。
其具體電路設(shè)計圖如圖11所示，U3為TPS76825Q芯片，U3芯片的IN引 腳輸入電壓+5V; U3芯片的OUT引腳為輸出端0UT3,輸出電壓+2. 5V，在輸出端對地加一鉭電解電容C42，以穩(wěn)定內(nèi)部的控制電路；EN引腳為使能控制， 當(dāng)該引腳為iE輯高電平時，芯片將工作在關(guān)斷模式，當(dāng)該引腳為低電平時， 使能芯片；U3芯片的PG引腳的作用是電壓跌落檢測，當(dāng)輸出電壓大于標(biāo)準(zhǔn)值 的83%時，引腳為高阻狀態(tài)，當(dāng)輸出電壓小于標(biāo)準(zhǔn)值的83%時，該引腳輸出 一個低電平，該引腳加一上拉電阻R127,以保證在空閑狀態(tài)其輸出值為高電 平；U3芯片的GND/HSINK引腳接地，并通過電容C41 4妄+5V電源。 (4) +3. 3V DC電源電3各
+3. 3V DC電源電路的設(shè)計采用芯片TPS75433Q,豐命入+5V DC，輸出+3. 3V DC,為FPGA提供工作電源。
其具體電路設(shè)計圖如圖12所示，U4為TPS75433Q芯片，該芯片的引腳含 義和U3芯片大致相同。U4芯片的IN引腳為輸入端IN4,輸入電壓+5V; OUT 引腳為輸出端0UT4，輸出電壓+3. 3V，對地加一鉭電解電容C39,以穩(wěn)定內(nèi)部 的控制電路；EN引腳為使能控制，通過電阻R125接地，電容C37與電阻R126 并聯(lián)于EN引腳與地之間；FB引腳接收來自于OUT引腳的輸出電壓+3. 3V,形 成反饋電路，起穩(wěn)定電壓作用；GND/HSINK引腳接地。
以上所有電源芯片均能提供最大1A的輸出電流，滿足系統(tǒng)各部分供電需 求，并留有充足裕量，精度>2%。
以上即為本發(fā)明所提供的過電壓抑制吸收系統(tǒng)及其控制裝置的具體實施 方式。
在本發(fā)明的實施例中，邏輯控制電路242采用可編程邏輯陣列FPGA實現(xiàn)， 在本發(fā)明的其他實施例中，也可由復(fù)雜可編程邏輯器件CPLD或單片機(jī)來實現(xiàn)。
在本發(fā)明的實施例中，數(shù)字量輸入處理電路241和數(shù)字量輸出控制電^各 243分別采用8條和4條通道實現(xiàn)，在本發(fā)明的其他實施例中，輸入輸出通道 可擴(kuò)展到N (N為整數(shù))通道，并可用其他輸入輸出通道代替。
在本發(fā)明的實施例中，采用的是表面貼裝SMT器件，在本發(fā)明的其他實 施例中，可用插裝器件替代。
其上所述為本發(fā)明提供的電力機(jī)車過電壓抑制吸收系統(tǒng)的介紹，同時， 本發(fā)明還提供一種電力機(jī)車過電壓抑制吸收系統(tǒng)的控制方法，該方法包括以 下步驟步驟131:電力機(jī)車向過電壓抑制吸收系統(tǒng)控制裝置發(fā)送機(jī)車操作信號； 步驟132:過電壓抑制吸收系統(tǒng)控制裝置根據(jù)接收到的操作電信號進(jìn)行判
斷，當(dāng)操作電信號為動作指令時，進(jìn)入步驟133,當(dāng)操作電信號為切斷指令時，
進(jìn)入步驟134;
步驟133:將機(jī)車操作電信號轉(zhuǎn)換為邏輯電平信號，通過邏輯控制電路發(fā) 出相應(yīng)的控制脈沖，經(jīng)過放大處理后，導(dǎo)通MOSFET門電路，發(fā)送控制信號至 過電壓抑制吸收裝置，進(jìn)入步驟135;
步驟134:將機(jī)車操作電信號轉(zhuǎn)換為邏輯電平信號，通過邏輯控制電路發(fā) 出相應(yīng)的控制脈沖，經(jīng)過放大處理后，關(guān)斷MOSFET門電路，發(fā)送控制信號至 過電壓抑制吸收裝置，進(jìn)入步驟136;
步驟135:過電壓抑制吸收裝置動作，結(jié)束流程；
步驟136:切斷過電壓抑制吸收裝置，結(jié)束流程；
其中，在步驟131中，當(dāng)電力機(jī)車過分相時，要進(jìn)行分主斷操作，斷開 機(jī)車主斷路器，此時，向過電壓抑制吸收系統(tǒng)控制裝置發(fā)送動作指令，包括 分主斷信號、主斷狀態(tài)為0、發(fā)預(yù)告信號、或受電弓狀態(tài)為l;當(dāng)電力機(jī)車過 完分相區(qū)，要進(jìn)行合主斷操作，閉合機(jī)車主斷路器，此時，向過電壓抑制吸 收系統(tǒng)控制裝置發(fā)送切斷指令，包括合主斷信號、或主斷狀態(tài)為1、或發(fā)恢復(fù) 信號、或受電弓狀態(tài)為0。
以上對本發(fā)明所提供的 一種電力機(jī)車過電壓抑制吸收系統(tǒng)及控制方法進(jìn)
述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時， 對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應(yīng)用范 圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1、一種電力機(jī)車過電壓抑制吸收系統(tǒng)，該系統(tǒng)包括電力機(jī)車高壓互感器、電力機(jī)車核心電氣設(shè)備，所述電力機(jī)車高壓互感器用于將高壓交流電轉(zhuǎn)換為機(jī)車工作電壓，為所述電力機(jī)車核心電氣設(shè)備供電，其特征在于，該系統(tǒng)還包括過電壓抑制吸收裝置，與所述電力機(jī)車核心電氣設(shè)備并聯(lián)接于所述電力機(jī)車高壓互感器的次邊繞組上，用于在電力機(jī)車過分相時，對因操作產(chǎn)生的過電壓進(jìn)行抑制吸收；過電壓抑制吸收系統(tǒng)控制裝置，與所述過電壓抑制吸收裝置相連，用于在電力機(jī)車過分相時，控制所述過電壓抑制吸收裝置動作，在機(jī)車過完分相區(qū)時，切斷所述過電壓抑制吸收裝置。
2、 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述過電壓抑制吸收系統(tǒng) 控制裝置包括數(shù)字量輸入處理電路、邏輯控制電路、及數(shù)字量輸出控制電路所述數(shù)字量輸入處理電路，用于將機(jī)車運(yùn)行時的操作信號轉(zhuǎn)換為邏輯電 平信號；所述邏輯控制電路，用于根據(jù)上述邏輯電平信號，在機(jī)車過分相時，發(fā) 出相應(yīng)的控制脈沖至所述數(shù)字量輸出控制電路；所述數(shù)字量輸出控制電路，用于對上述控制脈沖進(jìn)行放大處理，導(dǎo)通 M0SFET管，向所述過電壓抑制吸收裝置發(fā)送控制信號，控制所述過電壓抑制 吸收裝置動作。
3、 根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述^t字量輸入處理電路 由8條相同的數(shù)字量輸入支路組成，其中一條數(shù)字量輸入支路包括第一二極 管、第一電容、第一穩(wěn)壓二極管、第一光電耦合器、及第一施密特觸發(fā)器；所述第一二極管的負(fù)極與所述第 一穩(wěn)壓二極管的負(fù)極接于所述數(shù)字量輸 入支路正輸入端，所述第一二極管的正極與所述第一光電耦合器的第二引腳 接于所述數(shù)字量輸入支路負(fù)輸入端，所述第 一穩(wěn)壓二極管的正極接所述第一 光電耦合器的第一引腳，所述第一光電耦合器的第四引腳接電源，第三引腳 接所述第一施密特觸發(fā)器的反相輸入端，所述第一施密特觸發(fā)器的輸出端接 所述邏輯控制電路，所述第一電容并聯(lián)于所述第一二極管兩端。
4、 根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述數(shù)字量輸入支路還包括第一電阻，所述第一電阻并聯(lián)在所述第一電容兩端。
5、 根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述數(shù)字量輸入支路還包括第二電阻、第三電阻、及第二電容；所述第二電阻的兩端分別連接所述第一光電耦合器的第三引腳與所述第 一施密特觸發(fā)器的反相輸入端，所述第三電阻的兩端分別連接所述第一光電 耦合器的第三引腳和地，所述第二電容的兩端分別連接所述第一施密特觸發(fā) 器的反相輸入端和地。
6、 根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述數(shù)字量輸入支i 各還包 括所述第一發(fā)光二極管，所述第一發(fā)光二極管負(fù)極接所述第 一施密特觸發(fā)器 的豐lr出端，正招i矣電源。
7、 根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述數(shù)字量輸出控制電路 由4條相同的數(shù)字量輸出控制支路組成，其中， 一條數(shù)字量輸出控制支路包 括第一施密特觸發(fā)器、第一電阻、第一三極管、第一二極管、第二電阻、第 一脈沖變壓器、第一穩(wěn)壓二極管、第一MOSFET管、及第一壓敏電阻；所述第一施密特觸發(fā)器的反相輸入端接所述邏輯控制電路，輸出端接所 述第一三極 管的基極和所述第一電阻一端，所述第一三極管的發(fā)射極接所述 第一電阻的另 一端和地，所述第一三級管的集電極接所述第一二極管的正極 和所述第二電阻一端，所述笫一二極管的負(fù)極接電源和所述第 一脈沖變壓器 的原邊正極，所述第二電阻的另一端接所述第一脈沖變壓器的原邊負(fù)極，所 述第 一脈沖變壓器的次邊正極接所述第 一穩(wěn)壓管的負(fù)極和所述第一 M0SFET管 的源極，次邊負(fù)極接所述第一穩(wěn)壓二極管的正極和所述第一M0SFET管的柵極， 所述第一壓敏電阻接所述第一 M0SFET管的漏極和4冊極，所述第一 M0SFET管 的柵極接所述過電壓抑制吸收裝置。
8、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述數(shù)字量輸出控制支路 還包括第一發(fā)光二極管，所述第一發(fā)光二極管正極連接所述第一施密特觸發(fā) 器的輸出端，負(fù)極接地。
9、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述數(shù)字量輸出控制支路 還包括第三電阻，所述第三電阻的兩端分別接所述第 一施密特觸發(fā)器的輸出 端和所述第 一三極管的基極。
10、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述數(shù)字量輸出控制支路還包括第二二極管，所述第二二極管的正極接所述第一MOSFET管的柵極， 負(fù)極4妾所述過電壓抑制吸收裝置。
11、 根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述數(shù)字量輸出控制支 路還包括第四電阻和第一電容，所述第四電阻和所述第一電容并聯(lián)接在所述 第一 M0SFET管的源極和柵極間。
12、 一種電力機(jī)車過電壓抑制吸收系統(tǒng)的控制方法，其特征在于，該方 法包括在電力機(jī)車過分相時，控制過電壓抑制吸收裝置動作，對因梯:作產(chǎn)生的 過電壓進(jìn)行抑制吸收；在電力機(jī)車過完分相區(qū)時，切斷所述過電壓抑制吸收裝置。
13、 根據(jù)權(quán)利要求12所述的方法，其特征在于，控制過電壓抑制吸收裝 置動作具體包括將機(jī)車操作電信號轉(zhuǎn)換為邏輯電平信號；根據(jù)所述邏輯電平信號發(fā)出相應(yīng)的控制脈沖；將所述控制脈沖經(jīng)放大后導(dǎo)通MOSFET管，發(fā)出控制信號，發(fā)送到過電壓 抑制吸收裝置；所述過電壓抑制吸收裝置動作。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于，在將機(jī)車操作電信號轉(zhuǎn) 換為邏輯電平信號之前，還包括判斷所述機(jī)車操作電信號為分主斷信號、或主斷狀態(tài)為0、或發(fā)預(yù)告信號、 或受電弓狀態(tài)為1。
15、 根據(jù)權(quán)利要求13所述的方法，其特征在于，切斷所述過電壓抑制吸 收裝置之前，還包括判斷所述機(jī)車操作電信號為合主斷信號、或主斷狀態(tài)為1、或發(fā)恢復(fù)信號、 或受電弓狀態(tài)為0。
全文摘要
本發(fā)明涉及一種電力機(jī)車過電壓抑制吸收系統(tǒng)，該系統(tǒng)包括過電壓抑制吸收裝置，與所述電力機(jī)車核心電氣設(shè)備并聯(lián)接于所述電力機(jī)車高壓互感器的次邊繞組上，用于在電力機(jī)車過分相時，對因操作產(chǎn)生的過電壓進(jìn)行抑制吸收；過電壓抑制吸收系統(tǒng)控制裝置，與所述過電壓抑制吸收裝置相連，用于在電力機(jī)車過分相時，控制所述過電壓抑制吸收裝置動作，在機(jī)車過完分相區(qū)時，切斷所述過電壓抑制吸收裝置。同時，本發(fā)明還公開一種電力機(jī)車過電壓抑制吸收系統(tǒng)控制方法。本發(fā)明能夠較好地解決電力機(jī)車的操作過電壓問題，保護(hù)機(jī)車設(shè)備、供電系統(tǒng)設(shè)備不受過電壓影響，進(jìn)一步提高鐵路運(yùn)輸安全。
文檔編號B60L3/00GK101524965SQ20081000939
公開日2009年9月9日 申請日期2008年3月3日 優(yōu)先權(quán)日2008年3月3日
發(fā)明者劉學(xué)全, 華 周, 姚曉東, 鵬 李, 李小平, 羅繼光, 文 賀, 建 郭 申請人:株洲南車時代電氣股份有限公司