上傳達(dá)啟用信號以接通相應(yīng)開關(guān)132、136。例如，F(xiàn)PGA控制器104將在通信線路130上傳達(dá)固定電壓信號以接通高側(cè)驅(qū)動器電路112，并且在通信線路134上傳達(dá)PffM信號以接通低側(cè)驅(qū)動器電路114。啟用電路112、114將提供穿過制動器線圈106的電壓和電流，所述電壓和電流激勵所述制動器線圈并且將它接通。傳感電阻器138(R傳感)感測流過制動器線圈106的電流，并且通過隔離放大器140和電壓定標(biāo)器142將與感測電流成比例的電壓提供至比較器116、118。電壓比較器116將輸出電壓144與針對上限電流的參考電壓150的存儲閾值進(jìn)行比較，而電壓比較器118將輸出電壓144與針對下限電流的參考電壓148的存儲閾值進(jìn)行比較。FPGA控制器104確定參考電壓是否高于或低于輸出電壓，并且可將PWM電壓信號提供至低側(cè)驅(qū)動器114的開關(guān)136，以控制制動器線圈106中的電流從而將它保持在高電流閾值與低電流閾值內(nèi)。另外，線路152上的電壓作為反饋信號通過電壓定標(biāo)器122和模擬復(fù)用器124提供至控制處理器102的A/D轉(zhuǎn)換器126，以用于與電流的上電流閾值和下閾值極限進(jìn)行比較，從而確定與制動器線圈106相關(guān)聯(lián)的一個或多個信道是否正在針對次級獨(dú)立路徑的已知值內(nèi)操作，以監(jiān)測FPGA控制器104的正當(dāng)操作。
[0035]圖2是根據(jù)本發(fā)明的實(shí)施方案的用于FPGA控制器104的內(nèi)置自測試(BIST)的控制系統(tǒng)200的電路系統(tǒng)的示意圖。最初，控制處理器102將一個或多個參數(shù)傳達(dá)至FPGA控制器104以用于驗(yàn)證控制系統(tǒng)200內(nèi)的相關(guān)聯(lián)硬件。例如，控制處理器102可將與負(fù)載循環(huán)、PffM周期、頻率、高電流閾值、低電流閾值相關(guān)聯(lián)的一個或多個信號傳達(dá)至FPGA控制器104，從而存儲在FPGA控制器104上的存儲器中。為了驗(yàn)證硬件，F(xiàn)PGA控制器104可在串行接口 146上任意地將作為參考極限的較高拉入電流和較低拉入電流的值提供至D/A轉(zhuǎn)換器120，以便設(shè)定針對電壓比較器116、118的參考電壓148、150。FPGA控制器104通過或門(OR-gate) 208來命令測試信號202和204。電壓比較器116將來自或門的輸出電壓210與針對上限電流的參考電壓150的存儲值進(jìn)行比較，而電壓比較器118將輸出電壓210與針對下限電流的參考電壓148的存儲值進(jìn)行比較。
[0036]為了切換或改變來自電壓比較器116、118的狀態(tài)，F(xiàn)PGA控制器104將高拉入電流和低拉入電流的其它任意值提供至D/A轉(zhuǎn)換器，并且設(shè)定針對參考電壓148、150的不同閾值極限。電壓比較器116、118將新輸出電壓210與參考電壓148、150比較，以便確保來自比較器116、118的電壓在初始比較器電壓的原始方向的另一個方向上切換或改變狀態(tài)。
[0037]本文描述的實(shí)施方案的益處包括FPGA控制器，其可將去往制動器線圈的電流精確地控制在閾值電流值內(nèi)，從而為電路和飛機(jī)電氣接口增加工作效率。FPGA通過將控制信號提供至高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路中的每一個來控制制動器線圈電流。FPGA控制器感測制動器線圈中的電流并且可提供調(diào)整信號，使得如果感測電流在閾值電流值的已知值范圍以外，那么所述調(diào)整信號控制制動器線圈電流。
[0038]本文中所使用的術(shù)語僅僅是為了描述具體實(shí)施方案，并且不意圖限制本發(fā)明。雖然已經(jīng)出于說明和描述的目的提出了對本發(fā)明的描述，但是所述描述在所公開的形式方面并不意圖為詳盡的或限于本發(fā)明。在不脫離本發(fā)明的范圍和精神的情況下，本領(lǐng)域普通技術(shù)人員將顯而易見在此未做描述的許多修改、變化、改變、置換或等效布置。另外，雖然介紹了本發(fā)明的各種實(shí)施方案，但應(yīng)理解，本發(fā)明的各方面可僅包括所描述實(shí)施方案中的一些。因此，本發(fā)明不應(yīng)被視為受前文描述的限制，而是視為僅受所附權(quán)利要求書的范圍限制。
【主權(quán)項(xiàng)】
1.一種用于控制制動器中的制動器線圈的系統(tǒng)，所述系統(tǒng)包括: 控制處理器； 與所述控制處理器通信的控制器，所述控制器包括處理器和存儲有指令的存儲器，所述指令在由所述處理器執(zhí)行時使所述控制器: 接收指示針對所述制動器線圈的閾值電流值的信號； 為高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路中的每一個提供啟用信號； 接收指示所述制動器線圈中的感測電流的信號； 將所述感測電流與所述閾值電流值進(jìn)行比較；并且 如果所述感測電流在所述閾值電流值的已知范圍以外，那么提供調(diào)整信號。2.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來使用脈沖寬度調(diào)制信號啟用所述低側(cè)驅(qū)動器電路。3.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來在所述感測電流處于所述閾值電流值以外的情況下為所述低側(cè)驅(qū)動器電路提供所述調(diào)整信號。4.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來接收作為高電流值和低電流值的所述閾值電流。5.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來使用初始固定電壓信號，接著在所述初始固定電壓信號的預(yù)定時間段之后使用脈沖寬度調(diào)制信號來啟用所述低側(cè)驅(qū)動器電路。6.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來啟用所述高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路，以在拉入模式中、在所述制動器線圈中提供高電流。7.如權(quán)利要求1所述的系統(tǒng)，其中所述處理器被配置來啟用所述高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路，以在所述制動器線圈中提供激勵低電流值，所述激勵低電流值是在穿通操作模式中提供。8.如權(quán)利要求1所述的系統(tǒng)，其還包括數(shù)模(D/A)轉(zhuǎn)換器，所述轉(zhuǎn)換器與接收所述閾值電流值的所述控制器串行通信。9.一種控制電動機(jī)中的制動器線圈的方法，所述方法包括: 使用處理器接收指示針對所述制動器線圈的一個或多個閾值電流值的信號； 使用處理器為高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路中的每一個提供啟用信號； 使用所述處理器接收指示所述制動器線圈中的感測電流的信號； 使用所述處理器將所述感測電流與所述一個或多個閾值電流值進(jìn)行比較；以及如果所述感測電流在所述閾值電流值的已知值范圍以外，那么使用所述處理器來提供調(diào)整信號。10.如權(quán)利要求9所述的方法，其還包括使用脈沖寬度調(diào)制信號來啟用所述低側(cè)驅(qū)動器電路。11.如權(quán)利要求9所述的方法，其還包括在所述感測電流處于所述閾值電流值以外的情況下為所述低側(cè)驅(qū)動器電路提供所述調(diào)整信號。12.如權(quán)利要求9所述的方法，其還包括接收作為高電流值和低電流值的所述閾值電流值。13.如權(quán)利要求9所述的方法，其還包括使用初始固定電壓信號，接著在所述初始固定電壓信號的預(yù)定時間段之后使用脈沖寬度調(diào)制信號來啟用所述低側(cè)驅(qū)動器電路。14.如權(quán)利要求9所述的方法，其還包括啟用所述高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路，以在拉入模式中、在所述制動器線圈中提供高電流。15.如權(quán)利要求9所述的方法，其還包括啟用所述高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路，以在所述制動器線圈中提供激勵低電流值，所述激勵低電流值是在穿通操作模式中提供。
【專利摘要】一種用于控制電動機(jī)中的制動器線圈的系統(tǒng)和方法，所述系統(tǒng)具有控制處理器和與所述控制處理器通信的控制器，所述控制器包括處理器和存儲有指令的存儲器，所述指令在由所述處理器執(zhí)行時使所述控制器：接收指示針對所述制動器線圈的閾值電流值的信號；為高側(cè)驅(qū)動器電路和低側(cè)驅(qū)動器電路中的每一個提供啟用信號；接收指示所述制動器線圈中的感測電流的信號；將所述感測電流與所述閾值電流值比較：并且如果所述感測電流在所述閾值電流值的已知值范圍以外，那么提供調(diào)整信號。
【IPC分類】B60T8/17, B60T13/74
【公開號】CN105083252
【申請?zhí)枴緾N201510262654
【發(fā)明人】E.W.多爾菲
【申請人】哈米爾頓森德斯特蘭德公司
【公開日】2015年11月25日
【申請日】2015年5月21日
【公告號】CA2892110A1, US20150340973