專利名稱：一種基于tcn的多總線車輛通信控制模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鐵道交通通信控制技術(shù)，特別是涉及一種基于TCN的多總線車輛通信控制模塊。
背景技術(shù)：
現(xiàn)有基于TCN網(wǎng)絡(luò)的車輛通信控制模塊或單元主要采用機(jī)箱結(jié)構(gòu)，要實(shí)現(xiàn)總線管理與控制功能，至少要使用電源、處理器、總線管理器等插件，使得系統(tǒng)十分復(fù)雜，成本高，功耗高，體積大。目前同類產(chǎn)品主要存在以下不足之處(1)通信功能有限只滿足了基于TCN的車輛通信控制模塊基本功能，沒有以太網(wǎng)、USB等通信接口，不能滿足車輛內(nèi)多種現(xiàn)場(chǎng)總線同時(shí)并存現(xiàn)狀的需求，也不能滿足高速數(shù)據(jù)傳輸?shù)囊螅?2)處理速度慢對(duì)于總線管理器及車輛控制而言，實(shí)時(shí)性要求極高，而采用幾十Mhz的處理器難以滿足實(shí)時(shí)通信與控制的要求；(3)存儲(chǔ)空間太小由于采用傳統(tǒng)NAND FLASH+SRAM的設(shè)計(jì)方式，使得容量無法加大，相對(duì)故障診斷與記錄而言，不能滿足現(xiàn)有要求；(4)功耗大，體積大由于插件數(shù)量多，且沒有采用節(jié)電設(shè)計(jì)技術(shù)，使得功耗大，體積無法縮??；結(jié)構(gòu)上，采用機(jī)箱結(jié)構(gòu)或即使采用模塊化，卻是從標(biāo)準(zhǔn)3U與6U插件演變而來，體積龐大，重量較重，不便安裝，且插件的拆卸也極其困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種運(yùn)行速度快，通訊功能齊全，存儲(chǔ)空間大，功耗低，體積小的基于TCN的多總線車輛通信控制模塊。
本發(fā)明的目的通過下述技術(shù)方案予以實(shí)現(xiàn)包括CPU處理器，與CPU處理器電連接的存儲(chǔ)器、復(fù)位電路、LED、時(shí)鐘電路、溫控電路、報(bào)警電路、電源電路，所述CPU處理器還與FPGA(現(xiàn)場(chǎng)可編程門陣列)連接，所述FPGA與存儲(chǔ)器、MVB總線接口、CAN總線接口連接，所述MVB總線接口還通過緩沖與CPU處理器連接，所述FPGA還與CAN總線接口連接，所述CPU處理器還與通用通信接口連接，所述MVB總線接口與FPGA及CPU連接。
所述CAN總線接口可由CAN協(xié)議處理器和帶隔離的電平轉(zhuǎn)換電路組成，電平轉(zhuǎn)換電路設(shè)計(jì)制作在一塊獨(dú)立的PCB板上。MVB總線接口由MVB通信控制器、通信存儲(chǔ)器TM、CPU接口緩沖、FPGA及MVB總線物理層接口，F(xiàn)PGA實(shí)現(xiàn)總線仲裁組成，通過MVB總線管理將程序拷貝到CPU SDRAM中運(yùn)行以提高處理速度；MVB電平轉(zhuǎn)換設(shè)計(jì)在一塊獨(dú)立的PCB板上，實(shí)現(xiàn)MVB不同介質(zhì)(ESD/EMD/OGF)而不需修改PCB板設(shè)計(jì)。通用通信接口為太網(wǎng)接口、USB接口、串行總線RS232/RS422/RS485接口。CPU處理器宜選用內(nèi)置多種通信接口，SDRAM總線與外部總線分離、帶數(shù)據(jù)指令Catch的嵌入式網(wǎng)絡(luò)處理器。存儲(chǔ)器通過程序劃分為程序存儲(chǔ)器、狀態(tài)信息及故障信息存儲(chǔ)器，存儲(chǔ)器的介質(zhì)為NOR FLASH存儲(chǔ)器或NAND FLASH存儲(chǔ)器或它們的組合。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)速度快，功能齊全，存儲(chǔ)空間大，設(shè)備體積小，造價(jià)便宜，便于用戶編程，將應(yīng)用層與底層軟件區(qū)分開來，特別是能夠?qū)崿F(xiàn)用戶圖形編程。適用于機(jī)車/車輛的車輛級(jí)控制、故障診斷與通信管理，也可適用于地鐵列車或工業(yè)自動(dòng)化等相關(guān)領(lǐng)域。


圖1為本發(fā)明的原理框圖；圖2為本發(fā)明一實(shí)施例結(jié)構(gòu)框圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明參照?qǐng)D1，本發(fā)明包括CPU處理器1，與CPU處理器1電連接的內(nèi)存2、復(fù)位電路3、LED4、時(shí)鐘電路5、溫控電路6、報(bào)警電路7、電源電路8，所述CPU處理器1還與FPGA10連接，所述FPGA10與存儲(chǔ)器9、CAN總線接口12、MVB總線接口11連接，所述MVB總線接口11還直接與CPU處理器1連接，CPU處理器1還與通用通信接口13連接。
參照?qǐng)D2，本實(shí)施例在CPU處理器1上連接有復(fù)位電路3，LED4，時(shí)鐘電路5、溫控電路6，報(bào)警電路7，電源電路8，與CPU處理器1連接的內(nèi)存2為SDRAM或SRAM2-1，與CPU處理器1連接的存儲(chǔ)器9為NOR FLASH 9-1和NAND FLASH 9-2組合，與CPU處理器1連接的通用通信接口13有RS485/RS422接口13-1、USB接口13-2、串口13-3和以太網(wǎng)接口13-4。CPU處理器1和存儲(chǔ)器9都與FPGA 10連接，在FPGA 10上連接了MVB總線接口11和CAN總線接口12。
CPU處理器1選用目前國(guó)際上流行的Intel公司Xscale核嵌入式網(wǎng)絡(luò)處理器IXP425，它的主頻最高可達(dá)533MHz，是一款性價(jià)比很高的片上系統(tǒng)SOC芯片，其主要接口有PCI接口、UTOPIA接口、USB接口、高速串口、通用串口、SDRAM接口、JTAG調(diào)試口以及多個(gè)通用I/O口，內(nèi)部還集成了四路定時(shí)器、32K的指令緩存和數(shù)據(jù)緩存等資源；其內(nèi)核電壓低至1.3V，在高速運(yùn)行時(shí)功耗僅為2W；具有266MHz、400MHz、533MHz三種可配置速度，特別適用于基于網(wǎng)絡(luò)的控制系統(tǒng)。
LED4設(shè)置四個(gè)通用狀態(tài)指示燈，用于指示CPU處理器運(yùn)行狀態(tài)、MVB網(wǎng)絡(luò)狀態(tài)、故障顯示，以及用戶應(yīng)用程序運(yùn)行狀態(tài)指示，狀態(tài)指示燈由CPU的GPIO口緩沖驅(qū)動(dòng)。
時(shí)鐘電路5選用時(shí)鐘裝置RTC，用于設(shè)置系統(tǒng)時(shí)鐘及故障診斷時(shí)的數(shù)據(jù)記錄等。RTC選用串行接口的芯片，通過SPI或IIC接入CPUGPIO口，RTC電池采用電容備份方式。
溫控電路6用于測(cè)量VCM內(nèi)部的空氣溫度，并通過SPI或IIC協(xié)議接入CPUGPIO口，用以監(jiān)測(cè)VCM內(nèi)部過熱等故障。
報(bào)警電路7設(shè)置一個(gè)報(bào)警輸出繼電器，由CPU的GPIO口緩沖驅(qū)動(dòng)，用于對(duì)外指示VCM的故障狀態(tài)。模塊工作電源與繼電器報(bào)警輸出由面板X7引出，該插座具有電流大、便于PCB安裝的特點(diǎn)，為鐵路行業(yè)首次選用。
電源電路8電源電路為整個(gè)VCM提供5V、3.3V、2.5V、1.3V電源。由DC/DC開關(guān)電源模塊及低壓差線性穩(wěn)壓器芯片組成。模塊工作電源電壓范圍為DC24V~137V，額定輸出功率為12W。電源輸入級(jí)設(shè)置浪涌電流限制器和備份電容。電源中斷耐受時(shí)間大于10ms，并向CPU子系統(tǒng)提供電源故障中斷指示信號(hào)。
FPGA10由FPGA及相應(yīng)配置電路組成，用于實(shí)現(xiàn)MVB、CAN、NAND FLASH等的協(xié)議控制與管理及各種總線的仲裁。
MVB總線接口11MVB總線接口是VCM的核心之一，為VCM提供與MVB總線的連接通道。它包括MVB通信控制器、1M字節(jié)的通信存儲(chǔ)器TM、CPU接口緩沖與控制邏輯以及MVB總線物理層接口。實(shí)現(xiàn)MVB總線管理及實(shí)現(xiàn)CAN、以太網(wǎng)的網(wǎng)關(guān)接口，對(duì)外接口采用3個(gè)DIN41652標(biāo)準(zhǔn)9芯D型連接器，引腳定義符合TCN標(biāo)準(zhǔn)的規(guī)定，由面板X1-X3引出，其中X3為進(jìn)行總線監(jiān)視與程序下載用。
CAN總線接口12控制器局域網(wǎng)總線CAN，由CAN協(xié)議處理器專用芯片或由FPGA及帶隔離的電平轉(zhuǎn)換電路組成，實(shí)現(xiàn)對(duì)CAN總線管理及與MVB、以太網(wǎng)的網(wǎng)關(guān)接口。CAN接口由VCM面板X4 DIN41652標(biāo)準(zhǔn)9芯D型連接器引出。
復(fù)位電路3主要實(shí)現(xiàn)電源監(jiān)視，確保CPU上電時(shí)序及軟件監(jiān)視功能，確保軟件正常運(yùn)行，當(dāng)出現(xiàn)軟件“跑飛”或死機(jī)時(shí)及時(shí)“喚醒”CPU進(jìn)入復(fù)位狀態(tài)。
存儲(chǔ)器9采用NAND FLASH存儲(chǔ)器是技術(shù)上的創(chuàng)新和突破，過去只采用NOR FLASH存儲(chǔ)器。本實(shí)施例的存儲(chǔ)器由NOR FLASH和NAND FLASH組成，其中NOR FLASH用作程序存儲(chǔ)器及故障記錄用，每片NOR FLASH容量為16MB，由多片組成。NAND FLASH用于故障履歷記錄用，容量16MB~1GB，為首次列車控制領(lǐng)域運(yùn)用。因NAND FLASH操作時(shí)序復(fù)雜，故由GPIO或FPGA模擬時(shí)序。
內(nèi)存2SDRAM或SRAM容量為64～256MB，使用不同容量SDRAM時(shí)不必更改設(shè)計(jì)。操作于133MHZ的時(shí)鐘頻率。IXP425提供了SDRAM控制器，最多可接4片SDRAM。實(shí)時(shí)操作系統(tǒng)RTOS在內(nèi)存初始化后，將BOOT映像和RTOS應(yīng)用映像復(fù)制到SDRAM中執(zhí)行。
通用通信接口13有以太網(wǎng)接口，串行總線接口，USB接口和RS485/RS422接口，可以滿足目前流行的各種輸入輸出接口的需要。
以太網(wǎng)接口13-4通過RJ45工業(yè)以太網(wǎng)連接器引出，實(shí)現(xiàn)MVB裝置、CAN裝置到以太網(wǎng)的轉(zhuǎn)換，以利于高速數(shù)據(jù)傳輸；調(diào)試與故障數(shù)據(jù)下載等接口、可下載程序、監(jiān)視CPU運(yùn)行狀態(tài)及將故障履歷數(shù)據(jù)下載到PC或車載監(jiān)視等設(shè)備。
串行總線接口13-3串行接口由CPU及串口電平轉(zhuǎn)換電路組成，主要作為基于PC機(jī)的VCM裝置調(diào)試終端接口，用于底層程序下載、監(jiān)視等調(diào)試功能，波特率最大為115.2Kbps。
USB接口13-2由CPU及接口電路組成，實(shí)現(xiàn)PC機(jī)及可移動(dòng)存儲(chǔ)設(shè)備如U盤，USBdisk與VCM的連接，從而實(shí)現(xiàn)VCM的程序下載、參數(shù)設(shè)置、故障履歷數(shù)據(jù)下載等功能。
RS485/RS422接口13-1提供一個(gè)帶光電隔離RS485/RS422接口，主要用于提供基于多點(diǎn)RS485/RS422標(biāo)準(zhǔn)協(xié)議的通信接口，便于與三方設(shè)備連接，波特率最大為1Mbps。該接口經(jīng)X5、X6DB9插頭從VCM面板引出。
本發(fā)明的工作原理CPU處理器1為車輛通信控制模塊整個(gè)通信管理的核心部分，一方面對(duì)通用通信接口13、MVB總線接口11、CAN總線接口12的通信總線實(shí)施管理，實(shí)現(xiàn)網(wǎng)關(guān)功能，即通過上述通信總線實(shí)現(xiàn)各現(xiàn)場(chǎng)總線設(shè)備間的數(shù)據(jù)交換和資源共享。另一方面將采集到的各現(xiàn)場(chǎng)設(shè)備的信息進(jìn)行處理后在必要時(shí)傳送到其他現(xiàn)場(chǎng)設(shè)備，實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制、診斷、顯示，并將相關(guān)信息存儲(chǔ)在存儲(chǔ)器9中。通過上述現(xiàn)場(chǎng)總線特別是USB及以太網(wǎng)，非常方便地將信息資料下載到PC機(jī)和其他地面處理系統(tǒng)進(jìn)行分析處理。FPGA 10在此參與通信協(xié)議處理及實(shí)現(xiàn)對(duì)模塊內(nèi)部各芯片間的總線仲裁。上述現(xiàn)場(chǎng)總線設(shè)備除了包括各種I/O模塊外，還包括了顯示器及其他執(zhí)行機(jī)構(gòu)。
權(quán)利要求
1.一種基于TCN的多總線車輛通信控制模塊，包括CPU處理器，與CPU處理器電連接的存儲(chǔ)器、復(fù)位電路、LED、時(shí)鐘電路、溫控電路、報(bào)警電路、電源電路，所述CPU處理器還與FPGA連接，所述FPGA與存儲(chǔ)器、MVB總線接口、CAN總線接口連接，所述MVB總線接口還通過緩沖與CPU處理器連接，其特征在于所述FPGA還與CAN總線接口連接，所述CPU處理器還與通用通信接口連接，所述MVB總線接口與FPGA及CPU連接。
2.根據(jù)權(quán)利要求1所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述CAN總線接口由CAN協(xié)議處理器和帶隔離并制作在一塊獨(dú)立的PCB板上的電平轉(zhuǎn)換電路組成。
3.根據(jù)權(quán)利要求1或2所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述MVB總線接口由MVB通信控制器、通信存儲(chǔ)器TM、CPU接口緩沖及用于實(shí)現(xiàn)總線仲裁的FPGA組成，MVB總線管理程序拷貝到CPU SDRAM中運(yùn)行。
4.根據(jù)權(quán)利要求1或2所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述通用通信接口為以太網(wǎng)接口、USB接口、串行總線RS232/RS422/RS485接口。
5.根據(jù)權(quán)利要求3所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述通用通信接口為以太網(wǎng)接口、USB接口、串行總線RS232/RS422/RS485接口。
6.根據(jù)權(quán)利要求4所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述CPU處理器為內(nèi)置多種通信接口，SDRAM總線與外部總線分離、帶數(shù)據(jù)指令Catch的嵌入式網(wǎng)絡(luò)處理器。
7.根據(jù)權(quán)利要求5所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述CPU處理器為內(nèi)置多種通信接口，SDRAM總線與外部總線分離、帶數(shù)據(jù)指令Catch的嵌入式網(wǎng)絡(luò)處理器。
8.根據(jù)權(quán)利要求6所述的基于TCN的多總線車輛通信控制模塊，其特征在于所述存儲(chǔ)器通過程序劃分為程序存儲(chǔ)器、狀態(tài)信息及故障信息存儲(chǔ)器，所述存儲(chǔ)器的介質(zhì)為NORFLASH存儲(chǔ)器或NAND FLASH存儲(chǔ)器或它們的組合。
全文摘要
本發(fā)明公開了一種基于TCN的多總線車輛通信控制模塊，其包括CPU處理器，與CPU處理器電連接的內(nèi)存、復(fù)位電路、LED、時(shí)鐘電路、溫控電路、報(bào)警電路、電源電路，所述CPU處理器還與FPGA(現(xiàn)場(chǎng)可編程門陣列)連接，所述FPGA與存儲(chǔ)器、CAN總線接口、MVB總線接口連接，所述MVB總線接口還通過緩沖與CPU處理器連接，CPU處理器還與通用通信接口連接。本發(fā)明采用通用芯片的模塊化結(jié)構(gòu)，運(yùn)行速度快，通訊功能齊全，存儲(chǔ)空間大，便于用戶采用符合IEC61131－3的可編程計(jì)算機(jī)編程語言實(shí)現(xiàn)用戶圖形編程的基于TCN的多總線車輛通信控制模塊。本發(fā)明適用于機(jī)車/車輛的車輛級(jí)控制、故障診斷與通信管理，也可適用于地鐵列車或工業(yè)自動(dòng)化等相關(guān)領(lǐng)域。
文檔編號(hào)B61L23/00GK1889494SQ200610031879
公開日2007年1月3日 申請(qǐng)日期2006年6月26日 優(yōu)先權(quán)日2006年6月26日
發(fā)明者吳正平, 曾嶸, 楊衛(wèi)峰, 易偉民, 姚曉陽(yáng), 曹洋, 任湘輝 申請(qǐng)人:株洲南車時(shí)代電氣股份有限公司