專利名稱：一種多功能車廂總線設(shè)備及微處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電氣自動化技術(shù)領(lǐng)域，特別涉及一種多功能車廂總線設(shè)備及^敖 處理器。
背景技術(shù)：
目前國際上影響最大的鐵路行業(yè)標(biāo)準(zhǔn)總線是正C61375標(biāo)準(zhǔn)所規(guī)定的列車 通信網(wǎng)(TCN, Train Communication Network)。符合正C61375標(biāo)準(zhǔn)的TCN產(chǎn) 品特別是多功能車廂總線(MVB, Multifunction Vehicle Bus )在中國鐵路行業(yè) 的應(yīng)用越來越廣泛。
MVB4類設(shè)備可以實現(xiàn)過程數(shù)據(jù)和消息數(shù)據(jù)的通訊，具有完全的MVB主站 功能。過程數(shù)據(jù)是正C61375標(biāo)準(zhǔn)中規(guī)定的周期收發(fā)的數(shù)據(jù)，主要用來傳輸一些 實時性較高的參數(shù)。例如積分曲線要求的參數(shù)等。消息數(shù)據(jù)是IEC61375標(biāo)準(zhǔn)中 規(guī)定的偶發(fā)性的數(shù)據(jù)，用來傳輸較大容量和實時性比過程數(shù)據(jù)低的一些參數(shù)， 例如故障數(shù)據(jù)等。由于MVB4類設(shè)備的上述特點，MVB4類設(shè)備需要采用多種 中斷。
例如主站發(fā)出主幀后一段時間內(nèi)未收到從幀的應(yīng)答，則產(chǎn)生從幀應(yīng)答超時 中斷(RTI， Reply Timeout Interrupt)。某設(shè)備在1.3毫秒內(nèi)未收到主幀，則產(chǎn) 生總線超時中斷(BTI， Bus Timeout Interrupt)。每收到OxFFFF個通訊幀，則 產(chǎn)生一個幀計數(shù)中斷(FEV, Frames Evaluated Interrupt)、發(fā)送隊列異常中斷 (XQE， Transmit Queue Exception)和接收隊列異常中斷(RQE, Receive Queue Exception)。還包括某個通訊端口綁定的數(shù)據(jù)傳輸中斷等。這樣會帶來兩方面 的問題 一是太多的中斷使CPU頻繁地執(zhí)行入棧出棧，極大影響CPU的工作效 率；二是有的中斷需要較長的處理時間，這將影響CPU處理任務(wù)的實時性。
為了解決上述問題，目前有兩種解決方案， 一種是雙CPU; —種是單CPU, 外加其他模塊。下面首先介紹雙CPU的方案。 一個CPU專門用來處理中斷；另 一個CPU專門用來處理MVB通訊。但是雙CPU的硬件體系龐大，設(shè)計起來比 較麻煩。由于列車個體狹長，空間緊湊，所以體積龐大的MVB設(shè)備不利于在
機車車廂安裝。由于兩個CPU之間需要傳輸數(shù)據(jù)，這樣致使軟件程序結(jié)構(gòu)復(fù)雜。
因此，這種雙CPU的MVB設(shè)備不利于擴展應(yīng)用。
單CPU的MVB設(shè)備，需要配合其他模塊才能實現(xiàn)控制功能。CPU主要處 理MVB通訊。其他模塊例如數(shù)據(jù)采集模塊，用于采集數(shù)字量、模擬量。多 串口通訊模塊，用于與列車上其它具有RS485接口 、 CAN總線接口或 LONWORK總線接口的設(shè)備進行數(shù)據(jù)交換。數(shù)字量和模擬量輸出模塊，用于直 接控制現(xiàn)場設(shè)備如開關(guān)、繼電器等，實現(xiàn)控制功能。這種單CPU外加功能模塊 的MVB設(shè)備的體積較大，不易應(yīng)用在空間緊湊的汽車或列車上。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種多功能車廂總線設(shè)備及微處理器，所述 設(shè)備的體積d、，能夠方便安裝于空間緊湊的汽車或列車上。
本發(fā)明提供一種多功能車廂總線設(shè)備，包括微處理器，以及與所述微處理 器連接的存儲器、多功能車廂總線子系統(tǒng)、電源電路及復(fù)位電路，所述微處理 器包括一個主中央處理單元和一個增強型時間處理器；所述主中央處理單元， 用于響應(yīng)中斷和運行列車通信網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列 車運行。
優(yōu)選地，所述多功能車廂總線設(shè)備還包括與所述微處理器連接的可編程邏 輯器件，所述可編程邏輯器件用于將所述微處理器的控制信號、地址信號進行 時序調(diào)整后傳遞至所述多功能車廂總線子系統(tǒng)。
優(yōu)選地，所述存儲器包括同步動態(tài)隨機存儲器、非易失性隨機訪問存儲器 和Flash;
所述同步動態(tài)隨機存儲器，用于作為程序的運行空間； 所述非易失性隨才幾訪問存儲器，用于暫存程序； 所述Flash,用于存儲程序。
優(yōu)選地，所述電源電路包括5V電源，用于為多功能車廂總線系統(tǒng)供電。 優(yōu)選地，所述電源電路還包括開關(guān)電源，用于將5V電源轉(zhuǎn)換為3.3V電
源；所述3.3V電源，用于為微處理器的IO 口以及CPU外圍設(shè)備供電。
優(yōu)選地，所述電源電路還包括線性電源，用于將3.3V電源轉(zhuǎn)換為1.5V電
源；所述1.5V電源，用于為微處理器的內(nèi)核供電。
優(yōu)選地，所述多功能車廂總線設(shè)備還包括第一指示燈和第二指示燈，分別
用于指示所述5V電源和3.3V電源是否接通。
優(yōu)選地，所述多功能車廂總線設(shè)備還包括第三指示燈，用于指示所述微處 理器工作是否正常。
優(yōu)選地，所述多功能車廂總線設(shè)備還包括第四指示燈、第五指示燈和/或
第六指示燈；
所述第四指示燈，用于指示多功能車廂總線站的工作狀態(tài)； 所述第五指示燈，用于指示多功能車廂總線控制器工作是否正常； 所述第六指示燈，用于指示多功能車廂總線通訊的質(zhì)量。 優(yōu)選地，所述微處理器還包括通用異步串行通信接口 ，用于進行程序調(diào)試。 優(yōu)選地，所述微處理器還包括以太網(wǎng)控制器，用于控制以太網(wǎng)收發(fā)器。 本發(fā)明還提供了一種微處理器，所述微處理器包括一個主中央處理單元和
一個增強型時間處理器；所述主中央處理單元，用于響應(yīng)中斷和運行列車通信
網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列車運行。 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點
本發(fā)明提供一種多功能車廂總線設(shè)備及微處理器，所述i更備包括4效處理器 及其外圍設(shè)備。所述微處理器包括主中央處理單元和增強型時間處理器。所述 主中央處理單元，用于響應(yīng)中斷和運行列車通信網(wǎng)協(xié)議棧。所述增強型時間處 理器，控制脈沖寬度調(diào)制、步進電機、油嘴噴油及打火。所述增強型時間處理 器用于實現(xiàn)與時間參數(shù)密切相關(guān)的功能。這樣所述主中央處理單元可以解放出 來專門處理中斷，進而提高整個微處理器的工作效率。由于本發(fā)明所述微處理 器集成了中央處理單元和增強型時間處理器，所以本發(fā)明提供的多功能車廂總 線設(shè)備體積小，便于安裝應(yīng)用。
圖1是基于本發(fā)明多功能車廂總線設(shè)備第一實施例結(jié)構(gòu)圖； 圖2是基于本發(fā)明所述多功能車廂總線子系統(tǒng)結(jié)構(gòu)圖； 圖3是基于本發(fā)明多功能車廂總線設(shè)備的電源電路原理圖； 圖4是基于本發(fā)明多功能車廂總線設(shè)備第二實施例結(jié)構(gòu)圖； 圖5是基于本發(fā)明所述指示燈陣列示意圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對 本發(fā)明的具體實施方式
做詳細的說明。
參見圖1，該圖為基于本發(fā)明多功能車廂總線設(shè)備第一實施例結(jié)構(gòu)圖。
本發(fā)明所述多功能車廂總線設(shè)備包括主中央處理單元101、增強型時間處 理器102 (ETPU， Enhanced Time Processor)、存儲器103、 MVB子系統(tǒng)104、 電源電路105和復(fù)位電路106。
需要說明的是，本發(fā)明所述多功能車廂總線設(shè)備包括的微處理器包括所述 主中央處理單元101與所述ETPU102。
所述主中央處理單元101,用于處理中斷以及運行TCN協(xié)議棧等。 所述ETPU102,用于控制脈沖寬度調(diào)制、步進電機、油嘴噴油及打火。 例如，本發(fā)明所述設(shè)備通過所述MVB子系統(tǒng)104接收來自司機室主控屏的加 速信號，在所述ETPU102單元中進行數(shù)據(jù)運算，通過ETPU102輸出滿足控制 要求的脈寬調(diào)制信號，控制電機按設(shè)定曲線進行加速。
本發(fā)明優(yōu)選飛思卡爾coldfire系列的MCF5235的孩i處理器。MCF5235包 括一個主CPU和一個ETPU。所述ETPU處理一些與時間密切相關(guān)的參數(shù)， 例如PWM調(diào)制、脈沖、步進電機控制和頻率測量等等。
需要說明的是，本發(fā)明所述微處理器可以根據(jù)需要選擇其他型號，只要可 以完成本發(fā)明所述的功能即可。
所述存儲器103,用于存儲系統(tǒng)運行時的程序和數(shù)據(jù)。 所述MVB子系統(tǒng)104,用于完成列車通訊網(wǎng)絡(luò)通訊。 所述電源電路105，用于為整個多功能車廂總線設(shè)備提供工作電源。 所述復(fù)位電路106,用于為微處理器提供復(fù)位。
本發(fā)明所述多功能車廂總線設(shè)備，釆用先進的微處理器，所述微處理器 包括主CPU101和ETPU102。由于所述ETPU102專門用于處理與時間參數(shù)密 切相關(guān)的參數(shù)，因此所述主CPU101可以解放出來專門處理中斷，這樣大大提 高了主CPU101的工作效率。而且所述主CPU101與所述ETPU102集成在一 個微處理器上，功能強大，體積小，整體減少了所述多功能車廂總線設(shè)備的體 積，便于安裝應(yīng)用。
下面結(jié)合附圖詳細說明本發(fā)明所述多功能車廂總線子系統(tǒng)。 參見圖2,該圖為本發(fā)明所述多功能車廂總線子系統(tǒng)結(jié)構(gòu)圖。 所述多功能車廂總線子系統(tǒng)包括多功能車廂總線緩沖器、存儲器和控制
器。所述緩沖器與所述孩t處理器連接；所述存儲器與所述緩沖器連接；所述控 制器與所述存儲器連接。
主CPU101控制MVBC104a的讀寫信號及片選，如圖2所示的控制總線。 主CPU101的地址總線通過MVB地址緩沖器104b連接所述MVBC104a。主 CPU101的數(shù)據(jù)總線通過MVB數(shù)據(jù)緩沖器104c連接MVB通訊存儲器104d。 MVBC104a的MVB總線接口 104e連接外部MVB節(jié)點。需要說明的是，所 述MVB的總線沖妻口 104e可以連4妻兩個以上MVB節(jié)點。
所述MVBC104a主要完成正C61375-1標(biāo)準(zhǔn)的物理層和鏈路層，對數(shù)字 信號進行編碼、解碼、冗余和校驗，與協(xié)議棧結(jié)合可以實現(xiàn)過程數(shù)據(jù)通訊、消 息凄t據(jù)通訊、事件輪詢、設(shè)備狀態(tài)輪詢、主權(quán)轉(zhuǎn)移、總線管理等等功能等。 下面結(jié)合附圖詳細說明本發(fā)明所述多功能車廂總線設(shè)備的電源電路。 參見圖3,該圖為基于本發(fā)明多功能車廂總線設(shè)備的電源電路原理圖。 本發(fā)明所述多功能車廂總線設(shè)備的板級電源使用三種電源，分別是5V、 3.3V和1.5V。
第一 DC/DC301將110V電壓轉(zhuǎn)換為5V直流電壓。第二 DC/DC302將所 述5V直流電壓轉(zhuǎn)換為3.3V直流電壓。線性電源(LDO， Low Dropout Regulator) 303將所述3.3V轉(zhuǎn)換為1.5V直流電壓。
需要說明的是，本發(fā)明所述第二 DC/DC302優(yōu)選開關(guān)電源，開關(guān)電源可 以提高電源效率。所述開關(guān)電源具體可以選擇開關(guān)電源LM2853來實現(xiàn)。當(dāng)然 也可以根據(jù)實際需要選擇其他型號的開關(guān)電源，將5V直流電壓轉(zhuǎn)換為3.3V 直流電壓。
本發(fā)明所述線性電源303優(yōu)選線性電源，線性電源可以提高微處理器內(nèi) 核電壓的穩(wěn)定性。所述線性電源具體可以選擇LP3882來實現(xiàn)。當(dāng)然也可以根 據(jù)需要選擇其他型號的線性電源，將3.3V直流電壓轉(zhuǎn)換為1.5V直流電壓。 需要說明的是，本發(fā)明所述5V直流電壓為所述MVB子系統(tǒng)104供電。 所述3.3V直流電壓為所述微處理器的IO 口以及微處理器的外圍設(shè)備供
電。例如為存儲器、以太網(wǎng)物理層芯片(PHY， Physical Layer)、微處理器的
地址、數(shù)據(jù)和控制總線的緩沖器等供電。
所述1.5V直流電壓為所述微處理器的內(nèi)核提供電源。
參見圖4,該圖為基于本發(fā)明多功能車廂總線設(shè)備第二實施例結(jié)構(gòu)圖。
本發(fā)明多功能車廂總線設(shè)備第二實施例與第 一 實施例的區(qū)別是增加了 可
編程邏輯器件(CPLD， Complex Programmable Logic Device)107、以太網(wǎng)控制
器108、以太網(wǎng)收發(fā)器109、通用異步串行收發(fā)器接口 (UART, Universal
Asynchronous Receiver/Transmitter) 110、 RS232接口 111和指示燈陣列112。 所述CPLD107，用于將CPU的控制信號和地址信號進行時序調(diào)整后傳遞
至所述MVBC104，以滿足二者的時序匹配。
所述微處理器內(nèi)嵌以太網(wǎng)控制器108，因此本發(fā)明所述設(shè)備只需要外加以
太網(wǎng)收發(fā)器109。
外為了防止所述以太網(wǎng)收發(fā)器109受到外部沖擊，在以太網(wǎng)入口處增加 SLVU2.8作為防浪涌保護器件。
所述以太網(wǎng)收發(fā)器109可以直接連接外部網(wǎng)絡(luò)，從而實現(xiàn)多功能車廂總線 設(shè)備與外部網(wǎng)絡(luò)通訊。
所述微處理器內(nèi)嵌UART110。所述UART110連接所述RS232接口 111。 所述RS232接口 111,用于將主CPU101的電平轉(zhuǎn)換為232電平。本發(fā)明所述 RS232接口 111優(yōu)選MAX202 。
本發(fā)明所述RS232接口主要作為串口，用來調(diào)試程序。
另外為了防止所述MAX202收到外部沖擊，在所述MAX202入口處連接 PSOT15C作為防浪涌保護器件。
下面結(jié)合附圖5詳細說明所述指示燈陣列112。
參見圖5，該圖為基于本發(fā)明所述指示燈陣列示意圖。
所述指示燈陣列112包括8個指示燈。其中2個指示燈用于預(yù)留給客戶應(yīng) 用程序使用。
第一指示燈112a和第二指示燈112b，分別用于指示所述5V和3.3V電源 是否接通。
當(dāng)電源接通時，所述指示燈亮；當(dāng)電源未接通時，所述指示燈滅。 第三指示燈112c,用于指示所述微處理器工作是否正常。 當(dāng)微處理器工作正常時，所述第三指示燈112c滅；當(dāng)微處理器工作故障
時，所述第三指示燈112c亮。
第四指示燈112d、第五指示燈112e和第六指示燈112f用于指示多功能車
廂總線控制器的工作狀態(tài)。
第四指示燈U2d，用于指示MVB站的工作狀態(tài)。
例如，當(dāng)所述第四指示燈112d常亮?xí)r，表明MVB工作于主站狀態(tài)。當(dāng) 所述第四指示燈112d常滅時，表明MVB工作于從站狀態(tài)。當(dāng)所述第四指示 燈112d閃爍時，表明MVB作為主站備份冗余時，切換主站的工作狀態(tài)。
第五指示燈112e常亮表示MVBC芯片工作正常，常滅表示MVBC芯片 工作異常。
第六指示燈112f，用于指示MVB總線通訊的質(zhì)量。
第六指示燈112f常滅表示MVBC通訊質(zhì)量良好，閃爍表示4妄收到4晉幀， 閃爍的速度與該時段的錯幀率成正比。
例如，當(dāng)?shù)诹甘緹?12f不亮?xí)r，表明MVB總線上通訊良好，傳輸?shù)臄?shù) 據(jù)沒有錯幀。當(dāng)?shù)诹甘緹?12f閃爍的速度慢時，表明MVB總線上通訊出現(xiàn) 故障，但傳輸?shù)臄?shù)據(jù)中有較少的錯幀。當(dāng)?shù)诹甘緹?12f閃爍的速度快時， 表明MVB總線上通訊出現(xiàn)故障，但傳輸?shù)臄?shù)據(jù)中有很多錯幀。
第七指示燈112g和第八指示燈112h用于本發(fā)明多功能車廂總線i殳備中除 了 MVB子系統(tǒng)以外的外設(shè)的硬件自檢。例如微處理器ls內(nèi)自檢一次其外設(shè) 的工作狀態(tài)，當(dāng)檢測到有的外設(shè)出現(xiàn)故障時，第七指示燈或第八指示燈亮，提 示設(shè)備出現(xiàn)故障。
需要說明的是，所述指示燈陣列112可以根據(jù)實際需要添加或減少指示燈 的個數(shù)。
需要說明的是，本發(fā)明實施例所述多功能車廂總線設(shè)備包含的復(fù)位電路 106的復(fù)位信號同時傳輸給^t處理器和CPLD107。
所述復(fù)位電路106的復(fù)位主要有兩種情況。第一種是上電復(fù)位。第二種是 看門狗復(fù)位，即當(dāng)微處理器或CPLD107工作出現(xiàn)故障時，外部看門狗得不到
10
周期性指令，從而復(fù)位微處理器和CPLD107。
需要說明的是，本發(fā)明所述多功能車廂總線設(shè)備的存儲器103包括同步動 態(tài)隨機存儲器(SDRAM, Synchronous Dynamic Random Access Memory )、 非 易失性隨機訪問存儲器(NVRAM， Non-Volatile Random Access Memory)和 Flash 。
所述SDRAM，用于作為程序的運行空間。 所述NVRAM,用于暫存程序。
所述NVRAM暫存將要寫到FLASH種的數(shù)據(jù)。因為FLASH的壽命有限， 不能太頻繁的寫入。因此將要寫入的數(shù)據(jù)先寫到NVRAM中，例如可以累積 到4K字節(jié)再一次性寫入Flash,不用逐個字節(jié)的寫入Flash。
所述Flash,用于存儲程序。
本發(fā)明實施例所述多功能車廂總線設(shè)備，所述設(shè)備包括指示燈陣列112。 通過所述指示燈陣列112可以直觀知悉設(shè)備的工作狀態(tài)，當(dāng)設(shè)備運行出現(xiàn)故障 時，用戶便于及時做出反應(yīng)。本發(fā)明所述微處理器內(nèi)嵌以太網(wǎng)控制器108,可 以通過外擴以太網(wǎng)收發(fā)器與外部網(wǎng)絡(luò)進行通信。由于本發(fā)明所述微處理器集成 了功能強大的外設(shè)資源，因此本發(fā)明所述多功能車廂總線設(shè)備可以集成在體積 很小的電路板上，便于安裝應(yīng)用。
本發(fā)明還提供了一種微處理器，應(yīng)用于所述MVB設(shè)備上，所述微處理器 包括一個主中央處理單元和一個增強型時間處理器；所述主中央處理單元，用 于響應(yīng)中斷和運行列車通信網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列車 運行。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的 限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明。任何 熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述 揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改 為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本 發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬 于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1、一種多功能車廂總線設(shè)備，包括微處理器，以及與所述微處理器連接的存儲器、多功能車廂總線子系統(tǒng)、電源電路及復(fù)位電路，其特征在于，所述微處理器包括一個主中央處理單元和一個增強型時間處理器；所述主中央處理單元，用于響應(yīng)中斷和運行列車通信網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列車運行。
2、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述多功能車廂總線設(shè)備 還包括與所述微處理器連接的可編程邏輯器件，所述可編程邏輯器件用于將所 述微處理器的控制信號、地址信號進行時序調(diào)整后傳遞至所述多功能車廂總線 子系統(tǒng)。
3、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述存儲器包括同步動態(tài) 隨機存儲器、非易失性隨機訪問存儲器和Flash;所述同步動態(tài)隨才幾存儲器，用于作為程序的運行空間； 所述非易失性隨機訪問存儲器，用于暫存程序； 所述Flash,用于存儲程序。
4、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述電源電路包括5V電 源，用于為多功能車廂總線系統(tǒng)供電。
5、 根據(jù)權(quán)利要求4所述的設(shè)備，其特征在于，所述電源電路還包括開關(guān) 電源，用于將5V電源轉(zhuǎn)換為3.3V電源；所述3.3V電源，用于為微處理器的 IO 口以及CPU外圍設(shè)備供電。
6、 根據(jù)權(quán)利要求5所述的設(shè)備，其特征在于，所述電源電路還包括線性 電源，用于將3.3V電源轉(zhuǎn)換為1.5V電源；所述1.5V電源，用于為微處理器 的內(nèi)核供電。
7、 根據(jù)權(quán)利要求5所述的設(shè)備，其特征在于，所述多功能車廂總線設(shè)備 還包括第一指示燈和第二指示燈，分別用于指示所述5V電源和3.3V電源是否接通。
8、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述多功能車廂總線設(shè)備 還包括第三指示燈，用于指示所述微處理器工作是否正常。
9、 根據(jù)權(quán)利要求7或8所述的設(shè)備，其特征在于，所述多功能車廂總線 設(shè)備還包括第四指示燈、第五指示燈和/或第六指示燈； 所述第四指示燈，用于指示多功能車廂總線站的工作狀態(tài)； 所述第五指示燈，用于指示多功能車廂總線控制器工作是否正常； 所述第六指示燈，用于指示多功能車廂總線通訊的質(zhì)量。
10、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述微處理器還包括通用 異步串行通信接口 ，用于進行程序調(diào)試。
11、 根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述微處理器還包括以太 網(wǎng)控制器，用于控制以太網(wǎng)收發(fā)器。
12、 一種微處理器，其特征在于，所述微處理器包括一個主中央處理單元 和一個增強型時間處理器；所述主中央處理單元，用于響應(yīng)中斷和運行列車通 信網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列車運行。
全文摘要
本發(fā)明提供一種多功能車廂總線設(shè)備，包括微處理器，以及與所述微處理器連接的存儲器、多功能車廂總線子系統(tǒng)、電源電路及復(fù)位電路，所述微處理器包括一個主中央處理單元和一個增強型時間處理器；所述主中央處理單元，用于響應(yīng)中斷和運行列車通信網(wǎng)協(xié)議棧；所述增強型時間處理器，用于控制列車運行。本發(fā)明還提供了一種微處理器，所述微處理器應(yīng)用于所述多功能車廂總線設(shè)備上。由于本發(fā)明所述微處理器集成了中央處理單元和增強型時間處理器，所以本發(fā)明提供的多功能車廂總線設(shè)備體積小，便于安裝應(yīng)用。
文檔編號B61L1/00GK101380959SQ20081017120
公開日2009年3月11日 申請日期2008年10月24日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者付如愿, 軍 劉, 易偉民, 林 羅, 肖家博 申請人:株洲南車時代電氣股份有限公司