專利名稱：一種列控中心通信接口設備的制作方法
技術領域：
本實用新型涉及控制系統(tǒng)技術領域，特別是涉及一種列控中心通信接口設備。
背景技術：
在鐵路系統(tǒng)中，列控中心是CTCS (China Train Control System，中國列車控制系 統(tǒng))的核心安全設備，用于根據(jù)調(diào)度命令、進路狀態(tài)、線路參數(shù)等產(chǎn)生進路及臨時限速等相 關控車信息，通過有源應答器及軌道電路傳送給列車。其中，列控中心系統(tǒng)平臺包括A系統(tǒng) 和B系統(tǒng)兩套子系統(tǒng)，構成雙機熱備系統(tǒng)。其中，主處理設備(Main Processing Unit, MPU)是列控中心的核心設備，現(xiàn)有技 術中，主處理設備為串行總線結(jié)構，且為集中控制板，外部接口板都為非智能控制板。所有 的邏輯運算、時序控制等處理都由主處理設備來完成。例如，主處理設備在從外部接口板接 收到數(shù)據(jù)時，首先都需要進行協(xié)議轉(zhuǎn)換等處理，然后再進行數(shù)據(jù)的邏輯運算，因此，主處理 設備的性能相對較低，處理能力富余量少。
實用新型內(nèi)容有鑒于此，本實用新型的目的在于提供一種列控中心通信接口設備，能夠完成MPU 板對外通信的協(xié)議轉(zhuǎn)換，增加了 MPU處理能力的富余量。為實現(xiàn)上述目的，本實用新型提供了如下方案一種列控中心通信接口設備，包括至少兩個中心處理器CPU子系統(tǒng)及一個外部同 步時鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標準體系結(jié)構ISA總線及CAN總線，各CPU之間 具有雙口隨機存取存儲器RAM ；其中，所述中心處理器CPU，用于對從CAN總線或ISA總線上接收到的數(shù)據(jù)進行協(xié)議轉(zhuǎn) 換，所述雙口 RAM，用于對各CPU的協(xié)議轉(zhuǎn)換結(jié)果進行交叉比較；所述ISA總線及CAN總線，用于當所述比較結(jié)果一致時，將各自的協(xié)議轉(zhuǎn)換結(jié)果輸 出，并輸出生命信號；所述外部同步時鐘，用于推動輸入輸出各CPU的數(shù)據(jù)保持同步。優(yōu)選的，所述CPU的每一路CAN通過高速光耦隔離后通過驅(qū)動芯片連接到總線上， 每一路CAN單獨采用隔離電源供電。優(yōu)選的，還包括總線切換電路，用于接收到通道切換信號時，進行總線的切換。優(yōu)選的，每個CPU都集成有兩路異步串口 UART，其中一路異步串口 UART1作為調(diào)試 接口引出到面板上；另一路異步串口 UART2作為備用通道連接到后母板上。優(yōu)選的，各CPU之間還包括同步串行接口及輸入/輸出信號接口，其中，所述同步串行接口采用雙工通信模式，用于傳輸同步握手信號及控制信號；所述輸入/輸出信號接口用于各CPU交換工作狀態(tài)。優(yōu)選的，各CPU還集成有另一同步串行接口，與對應系通信接口設備中CPU的同步 串行接口總線相連，用于交換雙機的握手信號和同步數(shù)據(jù)。[0021]優(yōu)選的，還包括通用輸入/輸出GPI0信號接口，用于與主處理設備上對應的CPU交換握手信號。優(yōu)選的，還包括電源轉(zhuǎn)換模塊，用于母板輸入的電源轉(zhuǎn)化為所述列控中心通信接口設備所需的電源。根據(jù)本實用新型提供的具體實施例，本實用新型公開了以下技術效果本實用新型提供了一種獨立的通信接口設備，能夠進行對MPU或其他外部接口板 的數(shù)據(jù)進行協(xié)議轉(zhuǎn)換，同時具有至少兩套CPU子系統(tǒng)，能夠?qū)崿F(xiàn)二取二功能，保證數(shù)據(jù)的可 靠性。因此，能夠使原來集成在MPU板上的協(xié)議轉(zhuǎn)換功能獨立出來，這樣，MPU板就可以在 接收到數(shù)據(jù)后直接進行邏輯運算處理，而不用再進行協(xié)議轉(zhuǎn)換等處理，因此，可以從整體上 提高系統(tǒng)的性能，增加MPU處理能力的富余量。

為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例 中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的 一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù) 這些附圖獲得其他的附圖。圖1是本實用新型提供的列控中心通信接口設備示意圖；圖2是本實用新型提供的處理器間通信示意圖；圖3是本實用新型提供的雙機數(shù)據(jù)交換通道示意圖；圖4是本實用新型提供的異步串口接口示意圖；圖5是本實用新型提供的GPI0連接示意圖；圖6是本實用新型提供的電源模塊原理示意圖。
具體實施方式
下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行 清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的 實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下 所獲得的所有其他實施例，都屬于本實用新型保護的范圍。首先需要說明的是，為了保證系統(tǒng)的安全性和穩(wěn)定性，鐵路系統(tǒng)中通常采用取二 的安全冗余結(jié)構。其中，可以是二取二的安全冗余結(jié)構，也可以是三取二的冗余結(jié)構，甚至 是更高層次的冗余結(jié)構，具體可以由列控中心系統(tǒng)平臺的安全級別和可靠級別決定。例如， 目前比較廣泛應用的二乘二取二技術，其中二乘二側(cè)重于系統(tǒng)的可用性和可靠性，二取二 側(cè)重于系統(tǒng)的安全性和穩(wěn)定性。本實用新型實施例就是在此基礎上對列控中心系統(tǒng)進行的 改進，其中，對所采用的冗余結(jié)構的層次并不限定，可以根據(jù)具體的安全性和可靠性需求或 者結(jié)合對設備的成本和尺寸要求而采用適合層次的冗余結(jié)構?，F(xiàn)有技術中，列控中心的主處理設備(Main Processing Unit,MPU)是一種集中控 制板，在MPU上需要完成數(shù)據(jù)協(xié)議的轉(zhuǎn)換、數(shù)據(jù)的邏輯運算、系統(tǒng)的安全監(jiān)視、時序控制等 功能，因此使得MPU的性能相對較低，而且處理能力富余量較少，當發(fā)生應急事物時，可能會造成處理速度慢等問題，影響系統(tǒng)的性能。因此，在本實用新型實施例中，提供了這樣一種列控中心通信接口設備 (Communication Interface Unit, CIU)至少兩個 CPU (Central ProcessingUnit,中心處 理器)子系統(tǒng)及一個外部同步時鐘，各CPU子系統(tǒng)具有各自的CPU、ISA(InduStry Standard Architecture,工業(yè)標準體系結(jié)構)總線及CAN總線，各CPU之間具有雙口 RAM (Random Access Memory,隨機存取存儲器)。其中，所述CIU可以通過ISA總線與列控中心主處理設備MPU進行數(shù)據(jù)交互，還可 以通過CAN總線與其他外部接口板進行數(shù)據(jù)交互。所述中心處理器CPU，用于通過ISA總線 從MPU接收數(shù)據(jù)，各CPU分別對接收到的數(shù)據(jù)進行鏈路層協(xié)議到物理層協(xié)議的轉(zhuǎn)換，然后通 過雙口 RAM對協(xié)議轉(zhuǎn)換結(jié)果進行交叉比較，如果一致，將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相 應的CAN總線上輸出，并輸出生命信號。所述ISA總線為16位體系結(jié)構，支持16位的1/0設備，數(shù)據(jù)傳輸率大約是8MB/S。 所述生命信號用于表示CIU的安全狀態(tài)。當有生命信號輸出時，則表明CIU輸出的數(shù)據(jù)是 可靠的。此外，所述中心處理器CPU，還用于通過CAN總線從其他外部接口板接收數(shù)據(jù)，然 后，各CPU分別對接收到的數(shù)據(jù)進行物理層協(xié)議到鏈路層協(xié)議的轉(zhuǎn)換，再通過雙口 RAM對協(xié) 議轉(zhuǎn)換結(jié)果進行交叉比較，如果交叉比較一致，則將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相應的 ISA總線上輸出，并輸出生命信號。所述CAN總線可以為多路；所述外部同步時鐘，用于推 動輸入輸出各CPU的數(shù)據(jù)保持同步。任何一個CPU在檢測到危及系統(tǒng)安全的錯誤和故障時(如交叉比較結(jié)果不一致 時)，都將停止本CPU對外的數(shù)據(jù)輸出和生命信號的輸出，同時由VSU(Vital Supervision Unit，安全監(jiān)視單元)板檢測到后關閉本系的所有輸出，以保證數(shù)據(jù)的可靠性。由于通信接口設備與MPU獨立，能夠進行對MPU或其他外部接口板的數(shù)據(jù)進行協(xié) 議轉(zhuǎn)換，同時具有至少兩套CPU子系統(tǒng)，能夠?qū)崿F(xiàn)二取二功能，保證數(shù)據(jù)的可靠性。因此， 能夠使原來集成在MPU板上的協(xié)議轉(zhuǎn)換功能獨立出來，這樣，MPU板就可以在接收到數(shù)據(jù)后 直接進行邏輯運算處理，而不用再進行協(xié)議轉(zhuǎn)換等處理，因此，可以從整體上提高系統(tǒng)的性 能，增加MPU處理能力的富余量。為了更好地理解本實用新型提供的技術方案，
以下結(jié)合附圖對本實用新型進行詳 細地介紹。參見圖1，其為本實用新型提供的一種列控中心通信接口設備的結(jié)構示意圖，在該 通信接口設備中，采用了二取二的冗余結(jié)構，因此，具有兩個CPU子系統(tǒng)，其中包括兩個CPU子系統(tǒng)及一個外部同步時鐘，各CPU子系統(tǒng)具有各自的CPU、一條ISA總 線及四條CAN總線，兩個CPU之間具有雙口 RAM。S卩，該CIU板為雙CPU結(jié)構，從ISA1/2總 線上輸入的數(shù)據(jù)經(jīng)過CPU1/2進行協(xié)議轉(zhuǎn)換打包后，通過CPU之間的雙口 RAM交叉比較打包 數(shù)據(jù)是否一致。比較一致后在同步時鐘(SYN_CLKl/2)的推動下，由CPU1和CPU2發(fā)送到到 相應的CAN總線，對數(shù)據(jù)接收端來說可以實現(xiàn)2取2功能。如果數(shù)據(jù)交叉比較不一致，則 CPU停止相應的數(shù)據(jù)和生命信號(LIFE_CLKl/2)的輸出。同時，還可以將從CAN總線上接收到的數(shù)據(jù)經(jīng)過相應的CPU進行解包后，通過雙 CPU間的雙口 RAM進行交叉比較，比較一致后由2個CPU分別傳送到ISA總線上，數(shù)據(jù)的傳送同樣在同步時鐘的推動下完成。此外，在圖1所示的CIU結(jié)構示意圖中，還包括總線切換電路，每個CPU都集成有 兩個異步串口 UART，各CPU之間還包括同步串行接口及輸入/輸出信號接口等，下面分別進 行詳細地介紹。雙CPU可以采用PHILIPS的基于ARM7TDMI-S內(nèi)核的32位微控制器內(nèi)部集成16KB 片內(nèi)SRAM和256KB片內(nèi)Flash程序存儲器；128位寬度接口 /加速器可實現(xiàn)高達60MHz工 作頻率；4路互連的CAN接口，帶有先進的驗收濾波器，另有2路異步串口 UART (Universal Asynchronous Receiver/Transmitter，通用異步接收 / 發(fā)送裝置)，高速 IIC (400Kbit/s) 及2路SPI(SerialPeripheral Interface，串行外圍設備接口)總線；2個32位定時器(帶 4路捕獲和4路比較通道)、PWM單元(6路輸出)、實時時鐘和看門狗；向量中斷控制器；可 配置優(yōu)先級和向量地址；112個通用輸入/輸出接口 GPI0(可承受5V電壓)，9個邊沿或電 平觸發(fā)的外部中斷引腳。這些特性適合用于實現(xiàn)CIU板的功能。CPU處理器主要完成ISA總線上的數(shù)據(jù)到CAN總線上的數(shù)據(jù)的物理協(xié)議和鏈路層 協(xié)議的轉(zhuǎn)換，因此，CIU中的CPU并不參與數(shù)據(jù)的邏輯運算(由MPU完成)，保證數(shù)據(jù)通信的 安全性。由于CIU板為雙CPU結(jié)構，所有經(jīng)過CIU板發(fā)送的數(shù)據(jù)都要經(jīng)過雙CPU間進行交 叉比較一致后才能輸出，而且發(fā)送到CAN總線上的每個數(shù)據(jù)包都由CPU1發(fā)送一半，由CPU2 發(fā)送另一半，可以實現(xiàn)2取2功能。其中，CPU的每一路CAN通過高速光耦隔離后通過驅(qū)動芯片連接到總線上，光耦的 隔離電壓大于2000V，每一路CAN單獨采用DC/DC隔離電源供電，即CAN1、2、3、4分別采用4 路單獨的電源供電，實現(xiàn)更好的電磁兼容性能。兩個CPU的4路CAN總線分別在CIU板上 對應相連，并分別設有終端電阻的配置端子。需要說明的是，圖1所示的CIU板僅是一系中的通信接口設備，由于列控中心系統(tǒng) 平臺通常包括A系統(tǒng)和B系統(tǒng)兩套子系統(tǒng)，構成雙機熱備系統(tǒng)(二乘二結(jié)構)，因此，為了防 止在一系中的MPU板或者CIU板的故障而長期占用CAN總線，進而干擾總線，可以采用總線 切換電路來控制CAN總線的導通和關閉，總線切換電路由VSU板來控制。即，如果從VSU板 接收到通道切換信號(CHANNEL_SEL From VSU)，則進行總線的切換，切斷本系的所有輸出， 轉(zhuǎn)換為備機。由于CIU在將數(shù)據(jù)進行協(xié)議轉(zhuǎn)換后，需要傳送給MPU進行邏輯運算，因此，CIU板 擴展出兩套獨立的ISA總線，用于CIU板和MPU板交換數(shù)據(jù)，ISA總線通過母板總線連接。由于CIU板也需要向VSU板報告安全狀態(tài)，因此，CIU板的每個CPU對VSU板提供 一路動態(tài)生命信號(LIFE_CLKl/2)，用于報告CIU板的工作狀態(tài)，生命信號由CPU的10引 腳驅(qū)動，并按規(guī)定時間由軟件翻轉(zhuǎn)電平，當CIU的CPU監(jiān)測到錯誤(如交叉比較結(jié)果不一致 等)或者死機時，則停止向VSU輸出生命信號，VSU板監(jiān)測到故障后將發(fā)出通道切換信號， 切斷本系的所有輸出，轉(zhuǎn)換為備機。由于兩個處理器CPU在處理數(shù)據(jù)時需要保持時間上的同步，因此，外部VSU板還需 要為CIU板上的兩個處理器CPU提供兩路同步時鐘信號(SYN_CLK1、SYN_CLK2)，雙CPU同 時接收這兩路同步時鐘信號，使雙CPU保持在任務級同步，兩路同步時鐘為相同頻率的時 鐘脈沖，只是在相位上有差異。同步時鐘信號接到處理器的外部中斷輸入引腳上，它上升沿 或者下降沿的到來將引發(fā)處理器的硬件中斷。同步時鐘的周期和相位差都是由硬件可調(diào)。[0055]參見圖2，其為處理器間通信示意圖，CIU板的雙CPU間有3種交換數(shù)據(jù)的通道，以 實現(xiàn)兩個CPU之間數(shù)據(jù)的交叉比較。其一為同步串行接口 SPI，用于傳輸少量的同步握手信 號和控制信號，該接口采用雙工通信模式；其二為PI0信號，用于雙CPU交換工作狀態(tài)，每個 CPU各使用4路PI0輸出狀態(tài)，同時使用4路PI0讀入狀態(tài)，PI0信號采用交叉連接方式，以 保證雙CPU軟件的一致性；其三為雙口 RAM(DPRAM)通道，用于雙處理器交換大容量的數(shù)據(jù)。此外，每個CPU還集成有另外一路SPI串行總線，分別與對應系CIU板相應處理器 的SPI總線相連，用于交換雙機的握手信號和同步數(shù)據(jù)，通信方式為全雙工方式，并帶有光 耦隔離，參見如圖3所示，其為雙機數(shù)據(jù)交換通道示意圖。由于CIU板需要插在母板上，因此每個CPU還集成有兩路UART串口，每個CPU的 UART1都經(jīng)過隔離驅(qū)動為RS232電平后，連接到面板的測試接口上，用于軟件調(diào)試時測試 用，由電源模塊單獨提供5V隔離電源，另一路UART2串口通過母板插座連接到母板上備用， 連接原理如圖4所示，其中，MPU板、CIU板等都需要插在所述母板上。由于CIU板需要與MPU板進行數(shù)據(jù)交互，因此，CIU板上每個CPU還設置有 GPIO (General Purpose Input Output，通用輸入/輸出)信號引腳，用于和MPU板上對應 的CPU交換握手信號，GPI0信號線分為兩條輸入信號和兩條輸出信號，連接示意圖如圖5所 示，GPI0信號通過母板連接。此外，還包括電源模塊，電源模塊利用母板輸入的5V電源，為CIU板提供穩(wěn)定的 1. 8V、3. 3V、5V和5路隔離的5V電源，電源模塊原理示意圖如圖6所示。其中5V1、5V2、5V 3、5V4、5V5電源的電流需求為100mA, 3. 3V和1. 8V電源的電流需求都為1A。以上對本實用新型所提供的一種列控中心通信接口設備，進行了詳細介紹，本文 中應用了具體個例對本實用新型的原理及實施方式進行了闡述，以上實施例的說明只是用 于幫助理解本實用新型的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本實 用新型的思想，在具體實施方式
及應用范圍上均會有改變之處。綜上所述，本說明書內(nèi)容不 應理解為對本實用新型的限制。
權利要求一種列控中心通信接口設備，其特征在于，包括至少兩個中心處理器CPU子系統(tǒng)及一個外部同步時鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標準體系結(jié)構ISA總線及CAN總線，各CPU之間具有雙口隨機存取存儲器RAM；其中，所述中心處理器CPU，用于對從CAN總線或ISA總線上接收到的數(shù)據(jù)進行協(xié)議轉(zhuǎn)換，所述雙口RAM，用于對各CPU的協(xié)議轉(zhuǎn)換結(jié)果進行交叉比較；所述ISA總線及CAN總線，用于當所述比較結(jié)果一致時，將各自的協(xié)議轉(zhuǎn)換結(jié)果輸出，并輸出生命信號；所述外部同步時鐘，用于推動輸入輸出各CPU的數(shù)據(jù)保持同步。
2.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，所述CPU的每一路CAN 通過高速光耦隔離后通過驅(qū)動芯片連接到總線上，每一路CAN單獨采用隔離電源供電。
3.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，還包括總線切換電路，用于接收到通道切換信號時，進行總線的切換。
4.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，每個CPU都集成有兩 路異步串口 UART，其中一路異步串口 UART1作為調(diào)試接口引出到面板上；另一路異步串口 UART2作為備用通道連接到后母板上。
5.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，各CPU之間還包括同步 串行接口及輸入/輸出信號接口，其中，所述同步串行接口采用雙工通信模式，用于傳輸同步握手信號及控制信號；所述輸入/輸出信號接口用于各CPU交換工作狀態(tài)。
6.根據(jù)權利要求5所述的列控中心通信接口設備，其特征在于，各CPU還集成有另一同 步串行接口，與對應系通信接口設備中CPU的同步串行接口總線相連，用于交換雙機的握 手信號和同步數(shù)據(jù)。
7.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，還包括通用輸入/輸出GPI0信號接口，用于與主處理設備上對應的CPU交換握手信號。
8.根據(jù)權利要求1所述的列控中心通信接口設備，其特征在于，還包括電源轉(zhuǎn)換模塊，用于母板輸入的電源轉(zhuǎn)化為所述列控中心通信接口設備所需的電源。
專利摘要本實用新型公開了一種列控中心通信接口設備，包括至少兩個中心處理器CPU子系統(tǒng)及一個外部同步時鐘，各CPU子系統(tǒng)具有各自的CPU、工業(yè)標準體系結(jié)構ISA總線及CAN總線，各CPU之間具有雙口隨機存取存儲器RAM；其中，所述中心處理器CPU，用于從CAN總線或ISA總線上接收數(shù)據(jù)，各CPU分別對接收到的數(shù)據(jù)進行協(xié)議轉(zhuǎn)換，通過雙口RAM對協(xié)議轉(zhuǎn)換結(jié)果進行交叉比較，如果一致，將各自的協(xié)議轉(zhuǎn)換結(jié)果分別送到相應的ISA總線或CAN總線上輸出，并輸出生命信號；所述外部同步時鐘，用于推動輸入輸出各CPU的數(shù)據(jù)保持同步。通過本實用新型，能夠使協(xié)議轉(zhuǎn)換功能獨立出來，從整體上提高系統(tǒng)性能，增加MPU處理能力富余量。
文檔編號B61L27/00GK201604665SQ20092024677
公開日2010年10月13日 申請日期2009年11月2日 優(yōu)先權日2009年11月2日
發(fā)明者何剛, 余學虎, 侯石巖, 葉峰, 孫可, 孫永來, 張文彬, 徐松, 楊光倫, 王一民, 譚曉光 申請人:北京全路通信信號研究設計院;北京新松佳和電子系統(tǒng)股份有限公司