專利名稱：具有執(zhí)行器的半導體裝置的制作方法
技術領域：
本發(fā)明涉及具有具備執(zhí)行器的MEMS(微型機電系統(tǒng))元件的半導體裝置。
背景技術：
近年，具有利用微細加工技術形成的可動結構的MEMS元件的開發(fā)日益興盛。
作為主要的MEMS元件，例如，有可變電容、開關、傳感器、陀螺儀、鏡面器件等。在這種MEMS元件中，有使用在施加電壓時變形的壓電體的壓電型MEMS元件。
此處，作為用作可變電容的壓電型MEMS元件的一例，有美國專利第6359374號說明書及美國專利第6355498號說明書。此美國專利第6359374號說明書及美國專利第6355498號說明書中的執(zhí)行器是由上部電極、下部電極及夾在這些上部電極和下部電極之間的壓電體膜構成的。于是，通過調整施加在執(zhí)行器的上部電極及下部電極上的電壓就可以使執(zhí)行器成為可動，通過可變電容的上部電極及下部電極間的距離的改變，可使電容值改變。
然而，在美國專利第6359374號說明書及美國專利第6355498號說明書這樣的結構中，在壓電體膜上存在臺階，并非是平坦的。因此，在對壓電體膜的上下電極施加電壓時，壓電體膜的伸展方向不均勻，向壓電體膜的橫向方向的伸展量減小。在執(zhí)行器可動時，可能在壓電體膜的臺階部分產生裂紋而降低成品率。
如上所述，在現(xiàn)有的壓電型MEMS元件中，由于壓電體膜不是平坦的，存在MEMS元件的可靠性低下的問題。
本發(fā)明提供謀求提高MEMS元件的可靠性的半導體裝置。

發(fā)明內容
根據(jù)本發(fā)明的第1觀點的半導體裝置是具有表面MEMS元件的半導體裝置，包括半導體基板；以及在上述半導體基板的上方設置空間而配置的執(zhí)行器，該執(zhí)行器具有下部電極及上部電極和夾在這些下部電極及上部電極之間的壓電體層，在上述下部電極、上述上部電極及上述壓電體層之中至少上述壓電體層的整個表面基本上是平坦的。
根據(jù)本發(fā)明的第2觀點的半導體裝置包括具有第1區(qū)域和第2區(qū)域的半導體基板；在上述第1區(qū)域中的上述半導體基板的上方設置空間而配置的、具有下部電極及上部電極和夾在這些下部電極及上部電極之間的壓電體層的執(zhí)行器；在上述第1區(qū)域中的上述半導體基板上形成的第1電極層；在上述第1區(qū)域中的上述半導體基板的上方與上述第1電極層對置配置，設置上述半導體基板和上述空間而形成的相應于上述執(zhí)行器的可動而運動的第2電極層；以及在上述第2區(qū)域中的上述半導體基板上形成的由與上述第1電極層同質材料構成的柵電極。


圖1為示出本發(fā)明的實施方式1的MEMS元件的平面圖。
圖2為示出沿著圖1的II-II線的MEMS元件的剖面圖。
圖3為示出沿著圖1的III-III線的MEMS元件的剖面圖。
圖4為示出本發(fā)明的實施方式1的MEMS元件的概略等效電路圖。
圖5為示出在圖2的執(zhí)行器為可動時的MEMS元件的剖面圖。
圖6為示出在本發(fā)明的實施方式1的執(zhí)行器為可動時的可變電容的變化的示圖。
圖7～圖13為示出本發(fā)明的實施方式1的MEMS元件的制造工序的剖面圖。
圖14為示出本發(fā)明的實施方式2的半導體裝置的剖面圖。
圖15～圖17為示出本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。
圖18為示出本發(fā)明的實施方式3的半導體裝置的剖面圖。
圖19為示出本發(fā)明的實施方式4的半導體裝置的剖面圖。
圖20為示出本發(fā)明的實施方式5的半導體裝置的剖面圖。
圖21為示出本發(fā)明的實施方式5的VCO電路的電路圖。
圖22為示出本發(fā)明的實施方式6的收發(fā)裝置的示意圖。
圖23為示出本發(fā)明的實施方式6的收發(fā)裝置的匹配電路的電路圖。
圖24為關于本發(fā)明的實施方式6的可變電容的寄生電阻的說明圖。
圖25為示出本發(fā)明的實施方式7的濾波電路的電路圖。
圖26為示出本發(fā)明的實施方式8的MEMS元件的平面圖。
圖27為示出沿著圖26的XXVII-XXVII線的MEMS元件的剖面圖。
圖28為示出沿著圖26的XXVIII-XXVIII線的MEMS元件的剖面圖。
圖29為示出本發(fā)明的實施方式9的MEMS元件的平面圖。
圖30(a)、(b)為示出沿著圖29的XXX-XXX線的MEMS元件的剖面圖。
圖31為示出沿著圖29的XXXI-XXXI線的MEMS元件的剖面圖。
圖32為示出本發(fā)明的實施方式9的MEMS元件的概略等效電路圖。
圖33為示出本發(fā)明的實施方式10的半導體芯片的結構圖。
圖34為示出實施方式10的微調系統(tǒng)的測試工序的流程圖。
圖35為示出本發(fā)明的實施方式11的半導體芯片的結構圖。
圖36為示出實施方式11的微調系統(tǒng)的測試工序的流程圖。
圖37為示出本發(fā)明的實施方式11的半導體裝置的剖面圖。
圖38為示出本發(fā)明的實施方式11的半導體裝置的變形例的剖面圖。
圖39為示出本發(fā)明的實施方式12的MEMS元件的平面圖。
圖40為示出沿著圖39的XL-XL線的MEMS元件的剖面圖。
圖41為示出沿著圖39的XLI-XLI線的MEMS元件的剖面圖。
圖42為示出圖40的執(zhí)行器為可動時的MEMS元件的剖面圖。
圖43～圖47為示出本發(fā)明的實施方式12的MEMS元件的制造工序的剖面圖。
圖48為示出本發(fā)明的實施方式12的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖49為示出本發(fā)明的實施方式12的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖50為示出本發(fā)明的實施方式13的MEMS元件的平面圖。
圖51為示出沿著圖50的LI-LI線的MEMS元件的剖面圖。
圖52為示出沿著圖50的LII-LII線的MEMS元件的剖面圖。
圖53為示出本發(fā)明的實施方式13的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖54為示出本發(fā)明的實施方式13的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖55為示出本發(fā)明的實施方式14的可動前的MEMS元件的剖面圖。
圖56為示出本發(fā)明的實施方式14的可動時的MEMS元件的剖面圖。
圖57為示出本發(fā)明的實施方式14的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖58為示出本發(fā)明的實施方式14的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖59為示出本發(fā)明的實施方式15的MEMS元件的平面圖。
圖60為示出沿著圖59的LX-LX線的MEMS元件的剖面圖。
圖61為示出沿著圖59的LXI-LXI線的MEMS元件的剖面圖。
圖62(a)、(b)為示出本發(fā)明的實施方式15的MEMS元件的可動狀態(tài)的示圖。
圖63為示出本發(fā)明的實施方式15的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖64為示出本發(fā)明的實施方式15的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖65為示出本發(fā)明的實施方式15的MEMS元件的變形例的剖面圖。
圖66為示出本發(fā)明的實施方式16的MEMS元件的平面圖。
圖67為示出沿著圖66的LXVII-LXVII線的MEMS元件的剖面圖。
圖68為示出沿著圖66的LXVIII-LXVIII線的MEMS元件的剖面圖。
圖69為示出本發(fā)明的實施方式16的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖70為示出本發(fā)明的實施方式16的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖71為示出本發(fā)明的實施方式17的由變換元件陣列構成的MEMS元件的平面圖。
圖72為示出本發(fā)明的實施方式17的MEMS元件的平面圖。
圖73為示出沿著圖72的LXXIII-LXXIII線的MEMS元件的剖面圖。
圖74為示出本發(fā)明的實施方式17的MEMS元件的變形例的剖面圖。
圖75為示出本發(fā)明的實施方式17的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖76為示出本發(fā)明的實施方式17的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖77為示出本發(fā)明的實施方式18的MEMS元件的平面圖。
圖78為示出沿著圖77的LXXVIII-LXXVIII線的MEMS元件的剖面圖。
圖79為示出本發(fā)明的實施方式18的MEMS元件和MOS晶體管的混裝結構的剖面圖。
圖80為示出本發(fā)明的實施方式18的MEMS元件和鐵電存儲器的混裝結構的剖面圖。
圖81～圖85為示出本發(fā)明的各實施方式的MEMS元件的變形例的剖面圖。
圖86為本發(fā)明的各實施方式的MEMS元件的剖面圖，示出在非可動時雙支承梁結構的執(zhí)行器斜向下方的示例的示圖。
圖87為本發(fā)明的各實施方式的MEMS元件的剖面圖，示出在非可動時單臂梁結構的執(zhí)行器斜向下方的示例的示圖。
圖88為本發(fā)明的各實施方式的MEMS元件的剖面圖，示出在非可動時雙支承梁結構的執(zhí)行器斜向上方的示例的示圖。
圖89為本發(fā)明的各實施方式的MEMS元件的剖面圖，示出在非可動時單臂梁結構的執(zhí)行器斜向上方的示例的示圖。
具體實施例方式
下面參照附圖對本發(fā)明的實施方式進行說明。在說明時，對所有附圖共用的部分賦予相同的標號。
本發(fā)明的實施方式涉及具有執(zhí)行器的表面MEMS。
執(zhí)行器，為了使MEMS元件的可動部運動，例如，將電氣信號變換為機械動作。這一執(zhí)行器，依驅動方式可以分類為靜電型、熱力型、電磁型及壓電型。其中壓電型是利用壓電材料的壓電效應實現(xiàn)可動結構。具有壓電型執(zhí)行器的MEMS元件(壓電型MEMS元件)具有可以同時實現(xiàn)低電壓動作和低功耗的優(yōu)點，例如，適用于便攜式機器的部件。
在本發(fā)明的實施方式中，是以將這種壓電型MEMS元件應用于[1]可變電容、[2]開關、[3]鏡面、[4]傳感器、[5]超聲波變換元件、[6]FBAR(薄膜體聲諧振器)濾波器為例進行說明。
可變電容本發(fā)明的實施方式1至實施方式11示出壓電型MEMS元件用作可變電容的結構。
實施方式1實施方式1是MEMS元件用作可變電容的一例。
(1)結構圖1為示出本發(fā)明的實施方式1的MEMS元件的平面圖。圖2為示出沿著圖1的II-II線的MEMS元件的剖面圖。圖3為示出沿著圖1的III-III線的MEMS元件的剖面圖。圖4為示出本發(fā)明的實施方式1的MEMS元件的概略等效電路圖。下面對實施方式1的MEMS元件的結構進行說明。
如圖1及圖2所示，在半導體基板(例如，硅基板)11上形成熱氧化膜12，在此熱氧化膜12上形成可變電容30的第1電極層13。在第1電極層13及熱氧化膜12上形成第1絕緣膜14，由該第1絕緣膜14覆蓋可變電容30的第1電極層13。
在第1絕緣膜14的一部分上形成第2絕緣膜15，在第1電極層13的上方就存在空洞部34使執(zhí)行器22a、22b可動。于是，在第2絕緣膜15上跨越空洞部34形成第3絕緣膜18，在此第3絕緣膜18上與第1電極層13對置形成可變電容30的第2電極層27。
在可變電容30的第2電極層27的兩側，與此第2電極層27分開形成執(zhí)行器22a、22b。此執(zhí)行器22a、22b由下部電極19、上部電極21以及夾在這些下部電極19及上部電極21之間的壓電體層20構成。另外，下部電極19與觸點28a、28b及布線層31a、31b相連接，上部電極21與觸點29a、29b及布線層32a、32b相連接，在下部電極19及上部電極21上分別施加電壓V1、V2。包含這種可變電容30的芯片的尺寸，例如，小于等于2cm×2cm。
如圖3所示，在MEMS元件中設置有用來將溝16內的犧牲層(未圖示)去掉的開口部33，通過從此開口部33除去犧牲層而在可變電容30的第1及第2電極層13、27之間形成空洞部34。另外，第2電極層27的一部分由開口部33分斷，此分斷部分成為引出布線層27’。此引出布線層27’經觸點35與第1電極層13相連接，對第1電極層13，例如，供給接地電位及可變電位等。
如圖4所示，在將上述MEMS元件以概略等效電路圖表示時，例如，在可變電容30的兩端分別存在引出線的寄生電阻Rv1、Rv2和寄生電感Lv1、Lv2，在可變電容30和基板之間存在寄生電容Cg1、Cg2。因此，優(yōu)選是半導體基板11與地連接。不過，半導體基板11并不一定必須與地連接。
另外，熱氧化膜12，也不一定必須在半導體基板11上形成。另一方面，在形成熱氧化膜12時，可以形成很薄的。例如，在將熱氧化膜12用作第1電極層13加工時的刻蝕抑制層時，膜厚可以是例如大于等于400nm，而在將熱氧化膜12用作絕緣層時，膜厚可以是例如大于等于3nm。
(執(zhí)行器)上述執(zhí)行器22a、22b的結構如下。
首先，在下部電極19、上部電極21及壓電體層20之中，至少壓電體層20是大致平坦的，優(yōu)選是這三層全都是平坦的。此外，優(yōu)選是壓電體層20的整個表面大致是平坦的，換言之，優(yōu)選是壓電體層20的整個表面，相對半導體基板11的表面是大致平行的平面。
另外，下部電極19的面積，既可以是與上部電極21的面積大致相等，也可以是大于或小于上部電極21的面積。另外，如圖所示，在下部電極19的面積大于上部電極21的面積時，具有容易將與下部電極19相連接的觸點28a、28b從上方引出的優(yōu)點。
另外，壓電體層20的面積，既可以是與下部電極19的面積大致相等，也可以是大于或小于下部電極19的面積，此外，既可以是與上部電極21的面積大致相等，也可以是大于或小于上部電極21的面積。換言之，壓電體層20、下部電極19及上部電極21的平面形狀，既可以全部相同，也可以是至少有一層不同。具體言之，例如，也可以使壓電體層20的面積小于下部電極19的面積，以使壓電體層20只在下部電極19上形成。另外，在由下部電極19、壓電體層20及上部電極21構成的層疊結構中，也可以是越是上層面積越小。
另外，壓電體層20、下部電極19及上部電極21的側面，既可以是全部一致(大致平坦)，也可以有不一致的部分。具體言之，例如，壓電體層20的側面也可以是與上部電極21的側面大致一致。另外，在執(zhí)行器22a、22b的可變電容30一側的端部，壓電體層20、下部電極19及上部電極21的側面也可以是大致一致。另外，在執(zhí)行器22a、22b的與可變電容30相反側的端部，下部電極19的側面也可以是比壓電體層20及上部電極21的側面突出。另外，在下部電極19、壓電體層20及上部電極21中，既可以是形成為由上層的膜(例如，壓電體層20)覆蓋下層的膜(例如，下部電極19)的側面，也可以是全部這些層的側面形成為與絕緣膜23相接。
另外，壓電體層20、下部電極19及上部電極21的平面形狀可以是各種形狀，例如，也可以是多角形(例如，正方形、長方形、四角形、六角形等等)及圓形。其中，上部電極21的平面形狀，也可以是由具有鈍角的大于等于5個的邊構成的形狀，并且在此場合，具有可以抑制上部電極21從壓電體層20剝離變形的效果。
另外，壓電體層20、下部電極19及上部電極21的膜厚，既可以大致相同，也可以不同。例如，可以使下部電極19的膜厚比上部電極21的膜厚薄，也可以比其厚。另外，壓電體層20的膜厚，例如，可以是小于等于0.2nm。
另外，在執(zhí)行器22a、22b的與可變電容30的相反側的端部的下方存在絕緣膜15是優(yōu)選的。就是說，與執(zhí)行器22a、22b全部位于空洞部34之上相比，優(yōu)選是執(zhí)行器22a、22b的一部分位于絕緣膜15之上。這是因為在執(zhí)行器22a、22b可動時通過將絕緣膜15用作支點，可以提高可動的控制性之故。
(可變電容)上述可變電容30的結構如下。
首先，第2電極層27的面積與第1電極層13的面積相比，或大或小或大致相等均可以。
另外，第1及第2電極層13、27，既可以是不同的平面形狀，也可以是大致相同的平面形狀。
另外，第1及第2電極層13、27中的至少一個的表面電阻，例如，是小于等于10Ω/□。
另外，第1及第2電極層13、27，可以是大致相同膜厚，也可以是不同膜厚。例如，第1電極層13的膜厚可以比第2電極層27的膜厚為薄，也可以比其厚。
(2)材料上述MEMS元件的各層，例如，可以由下面的材料形成。
作為可變電容30的第2電極層27的材料，例如，可以是Al、Cu、W等。
作為可變電容30的第1電極層13的材料，例如，可以是W、Al、Cu、Au、Ti、Pt、多晶硅等，但為了使第1電極層13低電阻化，優(yōu)選是使用W。另外，在使用多晶硅作為第1電極層13的材料時，在第1電極層13上設置硅化物層是優(yōu)選的。除此之外，作為第1電極層13的材料也可以包含Co、Ni、Si、N中的任一種。
作為執(zhí)行器22a、22b的壓電體層20的材料，例如，可以使用PZT(Pb(Zr，Ti)O3)、AlN、ZnO、PbTiO、BTO(BaTiO3)等陶瓷壓電材料及PVDF(聚偏氟乙烯)等高分子壓電材料。
作為執(zhí)行器22a、22b的上部電極21及下部電極19的材料，例如，可以使用(a)由Pt、Sr、Ru、Cr、Mo、W、Ti、Ta、Al、Cu、Ni構成的材料組中的任一種組成的材料；(b)包含上述材料組中的至少一種的氮化物；(c)包含上述材料組中的至少一種的導電性氧化物(例如，SrRuO)；(d)由從上述材料組中選擇的材料組成的化合物；(e)將從上述(a)至(d)中選擇的材料層疊而成的材料等等。
作為第1絕緣膜14，例如，可以使用由SiN組成的單層、由SiO2組成的單層、由Al2O3組成的單層、由SiN/SiO2組成的疊層、由SiN/Al2O3組成的疊層等等。
作為第3絕緣膜18，例如，可以使用由SiN組成的單層、由SiO2組成的單層、由Al2O3組成的單層、由SiN/SiO2組成的疊層、由SiN/Al2O3組成的疊層等等。
作為第4絕緣膜23，例如，可以使用由SiO2組成的單層等。
另外，可變電容30的第1及第2電極層13、27，既可以由相同材料形成，也可以由不同材料形成。另外，執(zhí)行器22a、22b的上部電極21及下部電極19，既可以由相同材料形成，也可以由不同材料形成。另外，第1及第3絕緣膜14、18，既可以由相同材料形成，也可以由不同材料形成。
(3)動作圖5為示出在圖2的執(zhí)行器為可動時的MEMS元件的剖面圖。圖6為示出在本發(fā)明的實施方式1的執(zhí)行器為可動時的可變電容的變化的示圖。本發(fā)明的實施方式1的MEMS元件，以下述方式用作可變電容。
(非可動時)首先，使用圖2，對執(zhí)行器22a、22b的非可動時進行說明。
在執(zhí)行器22a、22b的下部電極19及上部電極21的電壓V1、V2，例如，為0V時，執(zhí)行器22a、22b為不可動，保持圖2所示的狀態(tài)原樣不變。在此圖2的狀態(tài)時，可變電容30的電容Cv為最小。
其中，在變成最小電容Cvmin時的第1及第2電極層13、27之間的距離dmax為(第1絕緣膜14的淀積膜厚T1)+(第1電極層13存在的區(qū)域中的第1及第3絕緣膜14、18之間的距離X1)+(第3絕緣膜18的淀積膜厚T3)。
在此圖2的狀態(tài)中，第1電極層13存在的區(qū)域中的第1及第3絕緣膜14、18之間的距離X1，例如，大約為(距離X2)-(第1電極層13的膜厚)。上述距離X2，是第1電極層13不存在的區(qū)域中的第1及第3絕緣膜14、18之間的距離，換言之，成為第1電極層13不存在的區(qū)域中的溝16的深度或第2絕緣膜15的淀積厚度T2。
具體言之，距離X2例如為約0.5μm至3.0μm。第1電極層13的膜厚例如為約250nm。第1絕緣膜14的淀積厚度T1例如為約10nm至1μm，例如，為200nm。第3絕緣膜18的淀積厚度T3例如為約10nm至1μm，例如，為200nm。
另外，第1及第3絕緣膜14、18的淀積膜厚T1、T3既可以是大致相同的厚度，也可以是T1比T3厚或薄。
(可動時)下面利用圖5對執(zhí)行器22a、22b的可動時進行說明。
假設在執(zhí)行器22a、22b的下部電極19的電V1，例如，為接地電位(0V)，上部電極21的電壓V2從0V，例如，上升到3V時，執(zhí)行器22a、22b可動而成為圖5所示的狀態(tài)。就是說，通過使壓電體層20在橫向方向上彎曲而使執(zhí)行器22a、22b的可變電容30一側的端部向下方移動，可變電容30的第1及第2電極層13、27之間的距離縮短。這樣，在執(zhí)行器22a、22b可動而成為第1及第3絕緣膜14、18接觸的圖5的狀態(tài)時，可變電容30的電容Cv最大。
此處，成為最大電容Cvmax時的第1及第2電極層13、27之間的距離dmin為(第1絕緣膜14的淀積膜厚T1)+(第3絕緣膜18的淀積膜厚T3)。
這樣，通過調整施加到執(zhí)行器22a、22b的下部電極19及上部電極21上的電壓V1、V2可以使執(zhí)行器22a、22b成為可動，其結果，通過第1及第2電極層13、27之間的距離的變化可以使可變電容30的電容Cv改變。換言之，利用施加到執(zhí)行器22a、22b上的施加電壓V1、V2值可以使可變電容30的電容值Cv改變。
例如，如圖6所示，在使執(zhí)行器22a、22b的下部電極19的電壓V1為接地電位(0V)，上部電極21的電壓V2從0V變化到3V時，可變電容30的電容Cv從0.08pF變化到13.00pF。另外，其中示出的是可變電容30的電極尺寸為100μm，非可動時的第1及第2電極層13、27之間的距離X1為1μm時的情況。
此處，優(yōu)選是最大電容Cvmax和最小電容Cvmin的電容比大，例如，在45℃至125℃程度的熱處理狀態(tài)時大于等于20為優(yōu)選。在以上述方式使可變電容30改變時，例如，可以取大于等于150的電容比。另外，可變電容30的電容比，可以因使用形態(tài)不同而有各種改變。
(4)制造方法圖7～圖13為示出本發(fā)明的實施方式1的MEMS元件的制造工序的剖面圖。以下對實施方式1的MEMS元件的制造方法進行說明。
首先，如圖7所示，例如，在750μm左右的膜厚的半導體基板(例如，硅基板)11上，例如，形成1.3μm左右厚度的熱氧化膜12。之后，在熱氧化膜12上淀積導電層作為第1電極層13，對此導電層構圖。結果，形成可變電容30的第1電極層13。
之后，如圖8所示，在第1電極層13及熱氧化膜12之上淀積第1絕緣膜14。之后，在第1絕緣膜14之上淀積第2絕緣膜15，對此第2絕緣膜15，例如，利用深度RIE(反應離子刻蝕)進行加工。結果，形成使第1絕緣膜14的一部分暴露的深的溝16。
之后，如圖9所示，在第1及第2絕緣膜14、15上淀積犧牲層17。此處，作為犧牲層17的材料，例如，可以使用多晶硅、非晶硅、光刻膠、有機物等等，優(yōu)選是使用對第1至第3絕緣膜14、15、18的刻蝕選擇比高的材料。其后，例如，利用CMP(化學機械拋光)法及背蝕法對犧牲層17進行平坦化一直到第2絕緣膜15暴露出來為止。結果，由犧牲層17填埋溝16。之后，例如，利用CVD(化學汽相淀積)法，在犧牲層17及第2絕緣膜15上形成第3絕緣膜18。
之后，如圖10所示，例如，利用濺射法，在第3絕緣膜18之上順序淀積下部電極19、壓電體層20及上部電極21。之后，通過上部電極21及壓電體層20的構圖使下部電極19的一部分暴露，以及進一步對上部電極21、壓電體層20及下部電極19進行構圖。這樣，就形成由下部電極19、壓電體層20及上部電極21構成的壓電型的執(zhí)行器22a、22b。
之后，如圖11所示，在執(zhí)行器22a、22b及第3絕緣膜18之上淀積第4絕緣膜23。其后，在第4絕緣膜23內，形成布線溝24、第1至第4接觸孔25a、25b、26a、26b。此處，布線溝24使第3絕緣膜18的一部分暴露，第1及第2接觸孔25a、25b使下部電極19的一部分暴露，而第3及第4接觸孔26a、26b使上部電極21的一部分暴露。
之后，如圖12所示，在布線溝24及第1至第4接觸孔25a、25b、26a、26b中埋入導電材料，形成可變電容30的第2電極層27和第1至第4觸點28a、28b、29a、29b。
之后，如圖13所示，形成與觸點28a、28b、29a、29b相連接的布線層31a、31b、32a、32b。之后，形成使犧牲層17的一部分暴露的開口部(圖3的開口部33)。其后，從該開口部除去犧牲層17而形成空洞部34。此犧牲層17的除去，在各向同性刻蝕時既可以采用干法刻蝕也可以采用濕法刻蝕，例如，CDE(化學干法刻蝕)進行。這樣就可以形成壓電型MEMS元件。
另外，此處，因為是示出實施方式1的MEMS元件的制造方法的一例，并不限定于上述方法，可以有各種改變。
在圖8及圖9的工序中，在絕緣膜15內形成溝16之后，在此溝16中埋入犧牲層17，但并不限定于此。例如，在絕緣膜14上淀積犧牲層17之后，通過構圖在此犧牲層17上形成圖形，于是，也可以將犧牲層17的周圍埋入絕緣膜15。
另外，執(zhí)行器22a、22b，并不限定于在第3絕緣膜18上直接形成，如圖2所示，也可以中間夾著絕緣層在第3絕緣膜18上形成。
另外，在圖11及圖12的工序中，是在絕緣膜23內形成布線溝24之后，通過在此布線溝24中埋入導電材料形成可變電容30的第2電極層27，但并不限定于此。例如，也可以在絕緣膜18上淀積導電材料之后，通過構圖在此導電材料上形成圖形，于是，通過在導電材料的周圍埋入絕緣膜23而形成可變電容30的第2電極層27。在使用這種方法時，例如，可形成如圖2所示的第2電極層27。
另外，在圖11及圖12的工序中，可變電容30的第2電極層27及觸點28a、28b、29a、29b是由同一材料同時形成的，但也可以由不同材料在不同工序中形成是自不待言的。
如上所述，根據(jù)上述實施方式1，在使用壓電體層20的執(zhí)行器22a、22b中，壓電體層20為大致平坦的。因此，在下部電極19及上部電極21上施加電壓V1、V2時，也可以避免壓電體層20的伸展方向不均勻，向壓電體層20的橫向方向的伸展量減小的問題。另外，在執(zhí)行器22a、22b可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。其結果，可以使MEMS元件的可靠性提高。
實施方式2實施方式2是實施方式1的變形例，是在與可變電容同一基板上設置MOS晶體管(例如，CMOS晶體管)的示例。這種MEMS元件和MOS晶體管混裝結構，例如，可以應用于低噪聲放大器等。
(1)結構圖14為示出本發(fā)明的實施方式2的半導體裝置的剖面圖。下面對實施方式2的半導體裝置進行說明。
如圖14所示，在實施方式2中，與實施方式1不同之點主要在于在設置可變電容30的第1電極層13的半導體基板(例如，硅基板)11上設置MOS晶體管40。具體言之，其結構如下。
在半導體基板11內，例如，形成具有500nm深度的STI(淺溝槽隔離)結構的元件隔離區(qū)域43，存在形成用作可變電容30的MEMS元件的第1區(qū)域和形成MOS晶體管40的第2區(qū)域。
在第2區(qū)域中，在半導體基板11的表面上形成P阱42，在此P阱42上中間夾著柵絕緣膜44形成柵電極45。此柵電極45的柵長，例如，為小于等于0.6μm左右。在柵電極45的兩側的P阱42內，形成源/漏擴散層46。在柵電極45的側面形成側壁層47。
另一方面，在第1區(qū)域，在元件隔離區(qū)域43上形成可變電容30的第1電極層13。在此第1電極層13的側面形成側壁層48。另外，由于在第1電極層13之下，例如，存在由氧化膜構成的元件隔離區(qū)域43，在第1電極層13之下不形成與柵絕緣膜44相當?shù)谋∧ぃ部梢栽诘?電極層13及元件隔離區(qū)域43之間形成絕緣膜。
這樣，在MEMS元件和MOS晶體管混裝結構中，可變電容30的第1電極層13與MOS晶體管40的柵電極45可由同一材料形成。
(2)制造方法圖15～圖17為示出本發(fā)明的實施方式2的半導體裝置的制造工序的剖面圖。以下對實施方式2的半導體裝置的制造方法進行說明。
首先，如圖15所示，在第2區(qū)域的半導體基板(例如，硅基板)11的表面上形成P阱42。之后，在半導體基板11內，例如，形成由氧化膜構成的STI結構的元件隔離區(qū)域43。其中，為了確保形成MOS晶體管40的區(qū)域，在第2區(qū)域的一部分之上不存在元件隔離區(qū)域43。
之后，在第1區(qū)域的半導體基板11上形成可變電容30的第1電極層13，在第2區(qū)域的半導體基板11上中間夾著柵絕緣膜44形成柵電極45。其中，第1電極層13和柵電極45既可以由同一材料同時形成，也可以由不同材料分別形成。
之后，在第2區(qū)域中，在柵電極45的兩側的半導體基板11內，形成源/漏擴散層46。之后，在柵電極45的側面形成側壁層47，在第1電極層13的側面形成側壁層48。其中，既可以在第1電極層13的側面上由與側壁層47同一材料同時形成側壁層48，但也可以不形成側壁層48。這樣，就在第2區(qū)域的半導體基板11上形成MOS晶體管40。
之后，如圖16所示，淀積第1及第2絕緣膜14、15，在第1區(qū)域的第2絕緣膜15上形成溝16。在此溝16內形成犧牲層17，在犧牲層17及第2絕緣膜15上形成第3絕緣膜18。之后，在第1區(qū)域的第3絕緣膜18上形成由下部電極19、壓電體層20及上部電極21構成的執(zhí)行器22a、22b。
之后，如圖17所示，在執(zhí)行器22a、22b及第3絕緣膜18上淀積第4絕緣膜23。其后，分別形成布線溝24、第1至第7接觸孔25a、25b、26a、26b、49、50a、50b。其中，布線溝24，使第3絕緣膜18的一部分暴露，第1及第2接觸孔25a、25b使下部電極19的一部分暴露，第3及第4接觸孔26a、26b使上部電極21的一部分暴露，第5接觸孔49使柵電極45暴露，而第6及第7接觸孔50a、50b使源/漏擴散層46暴露。
之后，如圖14所示，在布線溝24、第1至第7接觸孔25a、25b、26a、26b、49、50a、50b中埋入導電材料。結果，形成可變電容30的第2電極層27和第1至第7觸點28a、28b、29a、29b、51、52a、52b。此外，還形成與觸點28a、28b、29a、29b、51、52a、52b相連接的布線層31a、31b、32a、32b、53、54a、54b。之后，形成使犧牲層17的一部分暴露的開口部(與圖3的開口部33相當)。于是，從此開口部除去犧牲層17而在第1區(qū)域中形成空洞部34。這樣就可以形成壓電型MEMS元件和MOS晶體管混裝的半導體裝置。
這樣，根據(jù)上述實施方式2，不僅可以得到與實施方式1同樣的效果，還可以在同一基板11上形成MOS晶體管40和可變電容30。此時，可變電容30的第1電極層13和MOS晶體管40的柵電極44可由同一材料同時形成。也可以做到使制造工序簡化。
實施方式3實施方式3是實施方式2的變形例，是在MOS晶體管的形成區(qū)域中形成包圍P阱的N阱的示例。
圖18為示出本發(fā)明的實施方式3的半導體裝置的剖面圖。下面對實施方式3的半導體裝置進行說明。
如圖18所示，在實施方式3中，與實施方式2主要不同之點在于在第2區(qū)域中在比P阱42深的位置形成不同于P阱42的導電型N阱41，并且此N阱41包圍P阱42這一點。
如上所述，根據(jù)上述實施方式3，可以得到與實施方式2同樣的效果。此外，由于P阱42受到N阱41的包圍，可以抑制由于MOS晶體管40工作而產生的基板噪聲對可變電容30的侵入。
實施方式4實施方式4是實施方式2的變形例，是可變電容的下部電極也用作MOS晶體管的柵電極的示例。
圖19為示出本發(fā)明的實施方式4的半導體裝置的剖面圖。下面對實施方式4的半導體裝置進行說明。
如圖19所示，在實施方式4中，與實施方式2不同之點在于可變電容30的第1電極層13具有與MOS晶體管40相同的結構，并用作MOS晶體管60的柵電極。具體言之，其結構如下。
在第1區(qū)域的半導體基板11內形成N阱62，在第2區(qū)域的半導體基板11內形成P阱42。在比這些N阱62及P阱42深的半導體基板11內形成N阱61。
于是，在第1區(qū)域中，在N阱62之上中間夾著柵絕緣膜63形成可變電容30的第1電極層13用作柵電極。在此第1電極層13的兩側的N阱62內，形成源/漏擴散層64。在第1電極層13的側面形成側壁層48。
在這種實施方式4中，執(zhí)行器22a、22b可動，在可變電容30的第2電極層27接近第1電極層13時，第1電極層13之下的N阱62的導電型反轉，在源/漏擴散層64之間有電流流過。這樣，第1電極層13作為柵電極工作。
如上所述，根據(jù)上述實施方式4，不僅可以得到與實施方式2同樣的效果，還可以得到如下效果。
在實施方式4中，可變電容30的第1電極層13，用作MOS晶體管60的柵電極。因此，MOS晶體管60的柵絕緣膜63薄，即使是在此柵絕緣膜63的耐壓低時，由于可變電容30大小的電容Cv串聯(lián)于柵電極(第1電極層13)之上，有效電容值降低，與柵絕緣膜63厚的場合等效，可以提高柵絕緣膜63的耐壓。這樣，由于MOS晶體管60是用作高耐壓元件，所以可以處理在同一基板上形成的MOS晶體管40不能處理的高電壓的信號。
實施方式5實施方式5是將實施方式2應用于VCO(電壓控制振蕩器)電路的示例。
圖20為示出本發(fā)明的實施方式5的半導體裝置的剖面圖。圖21為示出本發(fā)明的實施方式5的VCO電路的電路圖。下面對實施方式5的半導體裝置進行說明。
如圖20所示，在實施方式5中，存在于圖21的VCO電路中的可變電容30、MOS晶體管40、電阻70在同一基板上形成。就是說，在同一半導體基板11中，在第1區(qū)域中形成可變電容30，在第2區(qū)域中形成MOS晶體管40，而在第3區(qū)域中形成電阻70。
其中，第1及第3區(qū)域具有大致相同的結構，但是與第1區(qū)域中設置有空洞部34以使執(zhí)行器22a、22b可動相對，在第3區(qū)域中保留犧牲層17原樣不變。于是，第3區(qū)域中的電阻70，由于在第1及第2電極層13、27之間存在由絕緣體形成的犧牲層17，可以用作電阻體。
如上所述，根據(jù)上述實施方式5，不僅可以得到與實施方式2同樣的效果，還可以在同一基板上形成構成VCO電路的可變電容30、MOS晶體管40及電阻70。
實施方式6例如，在像高頻(RF)電路及天線這樣的應用中，需要寄生分量(設計上必需的電容值以外的寄生電阻、寄生電容、寄生電感等)小，即Q值高的部件。另外，需要這種應用的電子機器主要是在移動式機器(便攜式電話、PDA等)中使用，要求低功耗。
于是，在實施方式6中，在收發(fā)上述這種應用信號的裝置中，使用MEMS元件的可變電容。
圖22為示出本發(fā)明的實施方式6的收發(fā)裝置的示意圖。圖23為示出本發(fā)明的實施方式6的收發(fā)裝置的匹配電路的電路圖。圖24為關于本發(fā)明的實施方式6的可變電容的寄生電阻的說明圖。下面對實施方式6的收發(fā)裝置進行說明。
如圖22所示，實施方式6的收發(fā)裝置的結構包含匹配電路80；例如，移動電視機用天線81；調諧器82；OFDM(正交頻分復用)解調LSI83；控制器84以及驅動器IC85。
其中，匹配電路80，如圖23所示，是由多個MEMS元件的可變電容30構成的。于是，成為多個可變電容30并聯(lián)的電路，這些可變電容30的一端與天線81連接，另一端與地連接。另外，匹配電路80，設置在比天線81的前端更靠近調諧器82的位置是優(yōu)選的。
另外，驅動器IC85，例如，由MOS晶體管構成。此驅動器IC85，可以在與構成匹配電路80的可變電容30的同一基板上形成，例如，也可以在實施方式2等中的第1區(qū)域中形成構成匹配電路80的可變電容30，在第2區(qū)域中形成構成驅動器IC85的MOS晶體管40。
另外，在與構成匹配電路80的可變電容30的同一基板上也可以形成構成調諧器82的MOS晶體管、構成OFDM解調LSI83的MOS晶體管、構成控制器84的MOS晶體管等。
在這種收發(fā)裝置中，利用驅動器IC85使匹配電路80的可變電容30改變，接收來自天線81的信號。由匹配電路80接受的信號，利用調諧器82進行調諧，并利用OFDM解調LSI83進行解調。其中，驅動器IC85、調諧器82及OFDM解調LSI83，是由控制器84進行控制的。
如上所述，根據(jù)上述實施方式6，不僅可以得到與實施方式1同樣的效果，還可以得到如下這樣的效果。
在匹配電路80中，例如，使用GaAs開關及PIN二極管時，天線81的電阻Rrad大約為5Ω。因此，信號的損失很大，效率也低。
與此相對，在實施方式6中，由于在匹配電路80中使用由MEMS元件構成的可變電容30，可以將可變電容30的寄生電阻Rrad減小到1Ω左右。結果，由于高頻電路及天線等的信號可以以很小的損失進行收發(fā)，所以效率可以提高到大于等于40％。此外，由于可以減小可變電容30的寄生電阻Rrad，天線81本身的長度也可以縮短(參照圖24)。
實施方式7實施方式7是將實施方式1應用于濾波電路的示例。
圖25為示出本發(fā)明的實施方式7的濾波電路的電路圖。下面對實施方式7的濾波電路進行說明。
如圖25所示，在實施方式7中，使用實施方式1的可變電容30形成濾波電路86。此濾波電路86，是由可變電容30和電感87形成串聯(lián)的單元并由此單元并聯(lián)而成。
這種濾波電路86，可以借助使可變電容30改變只使所要求的信號通過而用作濾波器。
就是說，在濾波電路86中，頻率高的信號(高頻信號)由于電感分量而不能通過。因此，濾波電路86，基本上是用作使頻率低的信號(低頻信號)通過的低通濾波器。不過，即使是低頻信號，通過使可變電容30的電容值改變，也可以使其不能通過。就是說，通過減小可變電容30的電容值，可使低頻信號不能通過，并且只在加大可變電容30的電容值時，可以只使某一頻率的信號通過。這樣，通過使可變電容30的電容值改變，就可以只使具有所要求的頻率的信號通過。
另外，在濾波電路86內，并聯(lián)的電感87的電感值既可以全部是相同的值，也可以是不同的值。
如上所述，根據(jù)上述實施方式7，不僅可以得到與實施方式1同樣的效果，還由于MEMS元件是低電阻，通過使用MEMS元件的可變電容30形成濾波電路86，可以抑制信號衰減。
實施方式8實施方式8是實施方式1的變形例，可變電容的第1電極層(上部電極層)設置兩個，而可變電容的第2電極層(下部電極層)處于浮動狀態(tài)。
圖26為示出本發(fā)明的實施方式8的MEMS元件的平面圖。圖27為示出沿著圖26的XXVII-XXVII線的MEMS元件的剖面圖。圖28為示出沿著圖26的XXVIII-XXVIII線的MEMS元件的剖面圖。下面對實施方式8的MEMS元件進行說明。
如圖26至圖28所示，在實施方式8中，與實施方式1不同之點在于用作可變電容30的下部電極的第1電極層13a、13b分離成為兩個，用作可變電容30的上部電極的第2電極層27處于浮動狀態(tài)這一點。
在此場合，形成包含第1電極層13a和第2電極層27的可變電容30a(電容Cva)，并形成包含第1電極層13b和第2電極層27的可變電容30b(電容Cvb)。于是，可變電容30a、30b為串聯(lián)狀態(tài)。因此，此MEMS元件的整個可變電容Cv如下式(1)所示1/Cv＝1/Cva+1/Cvb...(1)其中，半導體基板11與地連接是優(yōu)選的。另外，第1電極層13a、13b中的一個與地連接是優(yōu)選的。另外，半導體基板11的電阻率大于等于500Ω·cm是優(yōu)選的。
如上所述，根據(jù)上述實施方式8，不僅可以得到與實施方式1同樣的效果，還可以得到如下這樣的效果。
在實施方式8中，用作可變電容30的下部電極的第1電極層13a、13b是分離形成的，用作可變電容30的上部電極的第2電極層27處于浮動狀態(tài)。因此，因為在第1電極層13a、13b之間可以使信號流過，所以可以使寄生電阻減小。另外，由于第1電極層13a、13b是可以與執(zhí)行器22a、22b分開獨立形成的，就是在只有第1電極層13a、13b形成很厚以求減小寄生電阻時，也不會影響可變電容30。
實施方式9實施方式9是實施方式1的變形例，可變電容的上部電極和執(zhí)行器的下部電極是共用的。
圖29為示出本發(fā)明的實施方式9的MEMS元件的平面圖。圖30(a)、(b)為示出沿著圖29的XXX-XXX線的MEMS元件的剖面圖。圖31為示出沿著圖29的XXXI-XXXI線的MEMS元件的剖面圖。圖32為示出本發(fā)明的實施方式9的MEMS元件的概略等效電路圖。下面對實施方式9的MEMS元件進行說明。
如圖29至圖31所示，在實施方式9中，與實施方式1不同之點在于(a)可變電容30n(n＝1，2，3，...)的上部電極和執(zhí)行器22an、22bn的下部電極19是共用的這一點及(b)多個可變電容30n并聯(lián)這一點。另外，在本實施方式中，并不一定限定于上述(b)的結構，只要是上述(a)這樣的結構即可。
關于(a)點，通過改變執(zhí)行器22an、22bn的下部電極19與可變電容30n的第1電極層13的距離，可變電容30n的電容Cvn變化。于是，對執(zhí)行器22an、22bn的下部電極19賦予接地電位。
其中，執(zhí)行器22an、22bn，也可以是如圖30(a)所示，壓電體層20及上部電極21，對每一個執(zhí)行器22an、22bn是分開的，只有下部電極19是共用的，也可以是如圖30(b)所示，第n個執(zhí)行器22an、22bn每一個都是共用由下部電極19、壓電體層20及上部電極21構成的3層。
關于(b)點，多個執(zhí)行器22an、22bn平行配置，通過將這些執(zhí)行器22an、22bn的兩端中間夾著布線層91連接，可以將多個可變電容30n并聯(lián)。所以，此MEMS元件的整個可變電容Cv如下式(2)所示Cv＝Cv1+Cv2+Cv3+...+Cvn...(2)另外，如圖31所示，由于多個執(zhí)行器22an、22bn，對n列每一個可進行可動控制，所以可以只使一部分執(zhí)行器22a1、22b1、22a2、22b2的電容Cv1、Cv2改變。
另外，如圖32所示，在利用概略等效電路表示上述MEMS元件時，例如，在可變電容30n的兩端分別存在引出線的寄生電阻Rvn和寄生電感Lvn，在可變電容30n和基板之間存在寄生電容Cg1、Cg2。
如上所述，根據(jù)上述實施方式9，不僅可以得到與實施方式1同樣的效果，還可以得到如下這樣的效果。
首先，通過共用可變電容30的上部電極和執(zhí)行器22a、22b的下部電極19，可以縮小MEMS元件的面積，達到部件小型化，低成本化。
另外，通過將多個可變電容30并聯(lián)，適當設定電極層13、19的面積，電極層13、19之間的距離并進行組合，可以得到所要求的電容Cv1、Cv2、...Cvn的值。此外，即使是各個電容Cv1、Cv2、...Cvn存在偏差，由于在整個MEMS元件中可以吸收各個電容的偏差，所以可以減小整個電容Cv的偏差。
實施方式10上述各實施方式中的可變電容30的電容值Cv，由施加于執(zhí)行器22a、22b上的電位差|V2-V1|決定。同時，此電容值Cv，受壓電材料及執(zhí)行器結構的制造偏差的影響。具體言之，受壓電常數(shù)(d31)、楊氏模量、膜厚等制造偏差的影響。所以，為實現(xiàn)所要求的電容值Cv，除了測定制造偏差的效果，優(yōu)選是還對施加電壓V1、V2的值進行微調。
于是，在實施方式10中，對用來實現(xiàn)這種微調的微調系統(tǒng)的示例進行說明。此實施方式10的微調系統(tǒng)，是將對每一個芯片不同的微調值存放到熔絲ROM中的系統(tǒng)。
(1)芯片的結構圖33為示出本發(fā)明的實施方式10的半導體芯片的結構圖。下面對實施方式10的半導體芯片的結構進行說明。
如圖33所示，芯片100的結構包含壓電型MEMS元件101、熔絲ROM 102、控制電路103及輸入輸出接口104。
其中，壓電型MEMS元件101，是實施方式1等那種結構的MEMS元件。另外，熔絲ROM 102，用作存儲壓電型MEMS元件101的微調數(shù)據(jù)的存儲器。
(2)測試工序圖34為示出實施方式10的微調系統(tǒng)的測試工序的流程圖。下面對微調系統(tǒng)的測試工序的流程進行說明。
首先，測定壓電型MEMS元件101的制造偏差，確定微調數(shù)據(jù)(ST1)。此時，在執(zhí)行器22a、22b上施加的電壓V1、V2為規(guī)定的電壓值，對此時的可變電容30的電容值Cv進行監(jiān)測即可。
之后，通過利用例如激光裝置將熔絲ROM 102的布線切斷，將微調數(shù)據(jù)寫入熔絲ROM 102中(ST2)。
之后，利用微調數(shù)據(jù)監(jiān)測可變電容30的電容值Cv，驗證微調是否正常進行(ST3)。
如上所述，根據(jù)上述實施方式10，不僅可以得到與實施方式1相同的效果，還可以得到如下的效果。
考慮到執(zhí)行器22a、22b的制造偏差等，微調施加電壓V1、V2的值，通過將該微調數(shù)據(jù)編程到熔絲ROM 102中，實現(xiàn)所要求的電容值Cv。
另外，因為微調數(shù)據(jù)是寫入在同一芯片100內的熔絲ROM 102中，所以可以在短時間內進行微調系統(tǒng)的測試工序ST1～ST3。
實施方式11實施方式11是實施方式10的變形例，作為存儲微調數(shù)據(jù)的存儲器，代替熔絲ROM使用鐵電存儲器。
(1)芯片結構圖35示出本發(fā)明的實施方式11的半導體芯片的結構圖。下面，對實施方式11的半導體芯片的結構進行說明。
如圖35所示，在實施方式11中，與實施方式10相比不同點在于，為了存儲壓電型MEMS元件101的微調數(shù)據(jù)，代替熔絲ROM，使用了鐵電存儲器110。另外，該鐵電存儲器110也可以用來存儲微調數(shù)據(jù)以外的數(shù)據(jù)，例如，程序。
(2)測試工序圖36示出實施方式11的微調系統(tǒng)的測試工序的流程圖。下面對微調系統(tǒng)的測試工序的流程進行說明。
首先，測定壓電型MEMS元件101的制造偏差，確定微調數(shù)據(jù)(ST1)。此時，在執(zhí)行器22a、22b上施加的電壓V1、V2為規(guī)定的電壓值，對此時的可變電容30的電容值Cv進行監(jiān)測即可。
之后，將微調數(shù)據(jù)寫入到鐵電存儲器110(ST2)。
之后，使用微調數(shù)據(jù)監(jiān)視可變電容30的電容值Cv，驗證微調是否正常進行(ST3)。
(3)結構圖37為示出本發(fā)明的實施方式11的半導體裝置的剖面圖。圖38為示出本發(fā)明的實施方式11的半導體裝置的變形例的剖面圖。下面對實施方式11的半導體裝置的結構進行說明。
如圖37所示，在實施方式11的半導體芯片105中，在同一半導體基板(例如，硅基板)11上，混裝壓電型MEMS元件101和鐵電存儲器110。
第1區(qū)域中的壓電型MEMS元件101，應用圖19所示的實施方式4的結構。
第2區(qū)域中的鐵電存儲器110為包含MOS晶體管40和鐵電電容115的結構。MOS晶體管40，具有在半導體基板11上中間夾著柵絕緣膜44形成的柵電極45和在此柵電極45的兩側的半導體基板11內形成的源/漏擴散層46。鐵電電容115，具有上部電極114、下部電極112以及夾在這些上部電極114及下部電極112之間的鐵電膜113。于是，鐵電電容115的上部電極114，經觸點117、116、111及布線119與源/漏擴散層46連接，下部電極112經觸點118與布線120連接。
在這樣的實施方式11的半導體裝置中，執(zhí)行器22a、22b的壓電體層20和鐵電電容115的鐵電膜113，是以相同的材料同時形成的。使用鐵電膜113之所以可以有兩個目的，是因為鐵電體具有具有壓電性。作為鐵電膜113，例如，可以采用PZT。由于此PZT具有很大的壓電常數(shù)(d31、d32、d33)，作為執(zhí)行器22a、22b的壓電體層20的材料也很優(yōu)異。此處，PZT的Zr和Ti的組成比優(yōu)選是從20∶80到50∶50之間。另外，與此相反，具有壓電性的材料并不限定于鐵電體，例如，A1N具有壓電性，但并不是鐵電體。
另外，執(zhí)行器22a、22b的下部電極19和鐵電電容115的下部電極112，也可以以同樣的材料同時形成。同樣，執(zhí)行器22a、22b的上部電極21和鐵電電容115的上部電極114也可以以同樣的材料同時形成。
另外，可變電容30的第1電極層13和MOS晶體管40的柵電極45也可以以同樣的材料同時形成。
另外，觸點28a、28b、118也可以以同樣的材料同時形成。同樣，觸點29a、29b、117也可以以同樣的材料同時形成。
另外，布線31a、31b、32a、32b、119、120也可以以同樣的材料同時形成。
這樣，通過以同樣的材料同時形成上述各構成要素，可以削減加工工序，并且還可以降低成本。
如上所述，根據(jù)上述實施方式11，不僅可以得到與實施方式10同樣的效果，而且還可以得到如下的效果。
在實施方式10中，熔絲ROM 102的編程需要專用的激光裝置，并且為了進行激光切斷有時增加測試工序及測試時間，其結果，令人擔心會增加芯片的成本。
與此相對，在實施方式11中，使用鐵電存儲器110代替熔絲ROM102。結果，用于存放壓電型MEMS元件101的微調數(shù)據(jù)的非易失性存儲器可以很便宜。另外，由于不使用激光切斷，也可以削減測試成本。
另外，在實施方式11中，執(zhí)行器22a、22b的壓電體層20和鐵電電容115的鐵電膜113在同一成膜工序中制作。因此，可以削減加工的工序，可以達到降低成本的目的。
另外，在采用如EEPROM這樣的非易失性存儲器代替熔絲ROM 102時，可以不經過激光切斷工序。然而，在使EEPROM和MEMS元件混裝時，掩模數(shù)增加也使加工工序變得復雜。所以，與使用EEPROM這種非易失性存儲器相比較，使用鐵電存儲器110這種非易失性存儲器是優(yōu)選的。
上述實施方式11，例如，可以有以下種種改變。
(a)第1區(qū)域的壓電型MEMS元件的結構，并不限定于圖19所示的實施方式4中的結構，可以有種種改變。例如，如圖38所示，也可以是可變電容30的上部電極和執(zhí)行器22a、22b的下部電極19共用，可變電容30的第1電極層13上的絕緣膜14省略，第1電極層13不用作晶體管60的柵電極。
(b)通過在芯片105內設置自動檢測電路，全部檢測工序都可以自動進行。
(c)因為應該存放于鐵電存儲器110中的微調數(shù)據(jù)的位數(shù)并不怎么多，存儲器單元的大小差不多大也就可以了。所以，也可以采用讀出余量大的2T2C型的鐵電存儲器。或者，為了增加讀出的次數(shù)，也可以采用非破壞型的鐵電存儲器。另外，與此相反，也可以增加混裝的鐵電存儲器的容量，存放微調數(shù)據(jù)以外的信息。將來，MEMS元件與LSI的混裝得到發(fā)展，可能進行更高程度的信息處理。在這種LSI的程序數(shù)據(jù)的存放中也可以使用上述鐵電存儲器。
開關本發(fā)明的實施方式12及實施方式13，是示出將壓電型MEMS元件用作接觸型開關的結構的實施方式。
實施方式12實施方式12，是示出雙支承梁結構的開關的MEMS元件的示例的實施方式。
(1)結構圖39示出本發(fā)明的實施方式12的MEMS元件的平面圖。圖40示出沿著圖39的XL-XL線的MEMS元件的剖面圖。圖41示出沿著圖39的XLI-XLI線的MEMS元件的剖面圖。下面對實施方式12的MEMS元件的結構進行說明。
如圖39至圖41所示，實施方式12的MEMS元件的第1及第2電極層13a、13b、27用作開關130a、130b。于是，在實施方式12中，與用作實施方式1等的可變電容30的MEMS元件不同之點是第1電極層13a、13b的上表面從第1絕緣膜14暴露，并且第2電極層27的下面從第3絕緣膜18暴露這一點。這是為了在開關130a、130b可動時使第1及第2電極層13a、13b、27可直接連接，實現(xiàn)電導通。
(2)動作圖42示出圖40的執(zhí)行器為可動時的MEMS元件的剖面圖。實施方式12的MEMS元件，以下述方式用作開關。
(非可動時)首先，利用圖40對執(zhí)行器22a、22b的非可動時進行說明。
在執(zhí)行器22a、22b的下部電極19及上部電極21的電壓V1、V2，例如，都是0V時，執(zhí)行器22a、22b不可動。所以，由于開關130a、130b不接觸，開關130a、130b處于斷開(off)狀態(tài)。
(可動時)其次，利用圖42對執(zhí)行器22a、22b的可動時進行說明。
在執(zhí)行器22a、22b的下部電極19的電壓V1，例如，是接地電位(0V)，上部電極21的電壓V2，例如，是3V時，執(zhí)行器22a、22b可動。就是說，通過使壓電體層20在橫向方向上彎曲使執(zhí)行器22a、22b的開關130a、130b一側的端部向下方移動而使開關130a、130b的第1及第2電極層13、27相接觸。其結果，開關130a、130b成為接通(on)狀態(tài)。
(3)制造方法圖43至圖47示出本發(fā)明的實施方式12的MEMS元件的制造工序的剖面圖。下面對實施方式12的MEMS元件的制造方法進行說明。
首先，如圖43所示，在半導體基板(例如，硅基板)11上形成熱氧化膜12，在此熱氧化膜12上形成開關130的第1電極層13。之后，在第1電極層13及熱氧化膜12上淀積第1絕緣膜14。之后，在第1絕緣膜14上淀積第2絕緣膜15后，形成溝16。
之后，如圖44所示，在溝16內，形成犧牲層17并在犧牲層17及第2絕緣膜15上形成第3絕緣膜18。之后，在第3絕緣膜18上形成由下部電極19、壓電體層20和上部電極21構成的壓電型執(zhí)行器22a、22b。
之后，如圖45所示，執(zhí)行器22a、22b及第3絕緣膜18上淀積第4絕緣膜23。之后，形成開關130的第2電極層27、第1至第4觸點28a、28b、29a、29b。其中，第2電極層27的下表面與第3絕緣膜18的下表面在同一面上或貫通第3絕緣膜18是優(yōu)選，更優(yōu)選是能夠達到犧牲層17內。其后，形成與觸點28a、28b、29a、29b相連接的布線層31a、31b、32a、32b。
之后，如圖46所示，形成暴露犧牲層17的一部分的開口部(圖41的開口部33)。其后，從該開口部除去犧牲層17，而形成空洞部34。
之后，如圖47所示，將第1絕緣膜14的一部分除去，使開關130的第1電極層13的上面暴露。這樣，就形成用作開關130的壓電型MEMS元件。
另外，第1絕緣膜14的材料，優(yōu)選是對開關130的第1電極層13及第2絕緣膜15的材料的刻蝕選擇比高的材料(即刻蝕速率快的材料)。所以，例如，在第1電極層13由Al構成，第2絕緣膜15由SiN及SiO2構成的場合，作為第1絕緣膜14的材料可使用的有Al2O3、無摻雜SiGe、非晶硅、以高濃度摻雜了磷及硼中的至少一個的SiO2等等。
如上所述，根據(jù)上述實施方式12，與實施方式1一樣，在使用壓電體層20的執(zhí)行器22a、22b中，至少壓電體層20是大致平坦的。因此，即使是在執(zhí)行器22a、22b的下部電極19及上部電極21上施加電壓V1、V2的場合，也可以避免壓電體層20的伸展方向不均勻，向壓電體層20的橫向方向的伸展量減小的問題。另外，在執(zhí)行器22a、22b可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。此外，通過提高執(zhí)行器22a、22b的控制性，也可以提高開關130的控制性。其結果，可以使MEMS元件的可靠性提高。
另外，在實施方式12中的雙支承梁結構的開關MEMS元件，例如，也可以具有以下種種改變。
如圖48所示，在與開關MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，開關130的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖49所示，在與開關MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，開關130的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成，執(zhí)行器22的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
另外，在開關130中，對于一個第2電極層27并不限定于形成兩個第1電極層13a、13b，例如，開關的第1及第2電極層也可以以一對一方式相對應地形成，或對于一個第2電極層形成大于等于3個第1電極層，或對于一個第1電極層形成大于等于2個第2電極層。
實施方式13實施方式13是實施方式12的單臂梁結構變形例。
圖50示出本發(fā)明的實施方式13的MEMS元件的平面圖。圖51示出沿著圖50的LI-LI線的MEMS元件的剖面圖。圖52示出沿著圖50的LII-LII線的MEMS元件的剖面圖。下面對實施方式13的MEMS元件進行說明。
如圖50至圖52所示，在實施方式13中，與實施方式12的不同之點是執(zhí)行器22設置在開關130a、130b的單側。
如上所述，根據(jù)上述實施方式13，不僅可以獲得與實施方式12同樣的效果，而且由于開關的MEMS元件是單臂梁結構，還可以達到MEMS元件小型化的目的。
另外，在實施方式13中的單臂梁結構的開關MEMS元件，例如，也可以具有以下種種改變。
如圖53所示，在與開關MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，開關130的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖54所示，在與開關MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，開關130的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成，執(zhí)行器22的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
另外，在開關130中，對于一個第2電極層27并不限定于形成兩個第1電極層13a、13b，例如，開關的第1及第2電極層也可以以一對一方式相對應地形成，或對于一個第2電極層形成大于等于3個第1電極層，或對于一個第1電極層形成大于等于2個第2電極層。
鏡面本發(fā)明的實施方式14是示出將壓電型MEMS元件用作鏡面的結構的實施方式。
(1)結構圖55示出本發(fā)明的實施方式14的可動前的MEMS元件的剖面圖。下面對實施方式14的MEMS元件的結構進行說明。
如圖55所示，設置在實施方式14的MEMS元件的空洞部34的上方的電極層27用作鏡面140。于是，在實施方式14中，與用作可變電容或開關的MEMS元件不同之點是在熱氧化膜12上不存在電極層13。不過，在實施方式14中也可以，例如，為了在元件隔離區(qū)域43上形成布線141(參照圖57及圖58)而在熱氧化膜12上設置電極層13。
另外，作為電極層27的材料，例如，可以使用的有Al、Cu、W等，在使其用作鏡面140的場合，也可以使用Pt、Ag等材料。另外，Pt、Ag，在不是用作鏡面的場合，當然也可以用作電極層27的材料。
(2)動作圖56示出本發(fā)明的實施方式14的可動時的MEMS元件的剖面圖。實施方式14的MEMS元件，以下述方式用作鏡面。
(非可動時)首先，利用圖55對執(zhí)行器22的非可動時進行說明。
在執(zhí)行器22的下部電極19及上部電極21的電壓V1、V2，例如，都是0V時，如圖55所示，執(zhí)行器22不可動。在此狀態(tài)中，與鏡面140的表面的垂線P形成角度θ傾斜入射的光Lin入射到鏡面140的場合，反射與垂線P形成角度θ傾斜的反射光Lref。
(可動時)其次，利用圖56對執(zhí)行器22的可動時進行說明。
使執(zhí)行器22的下部電極19的電壓V1，例如，是接地電位(0V)，上部電極21的電壓V2，例如，是3V。結果，通過使壓電體層20在橫向方向上彎曲，使執(zhí)行器22的鏡面140一側的端部向下方移動，如圖56所示，使執(zhí)行器22以角度α傾斜。在此狀態(tài)中，當光在與圖55相同的方向上入射到鏡面140時，由于鏡面140的表面的垂線P’相對垂線P以角度α傾斜，相對圖55的反射光Lref的反射角度，反射光Lref’的角度也以角度α傾斜。這樣，通過使執(zhí)行器22可動，就可以使入射到鏡面140上的光的反射角度改變。
如上所述，根據(jù)上述實施方式14，與實施方式1一樣，在使用壓電體層20的執(zhí)行器22中，至少壓電體層20是大致平坦的。因此，即使是在執(zhí)行器22的下部電極19及上部電極21上施加電壓V1、V2的場合，也可以避免壓電體層20的伸展方向不均勻，壓電體層20的橫向方向的伸展量減小的問題。另外，在執(zhí)行器22可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。此外，通過提高執(zhí)行器22的控制性，也可以提高鏡面140的光的反射角度的控制性。其結果，可以使MEMS元件的可靠性提高。
另外，在實施方式14中的鏡面MEMS元件，例如，也可以具有以下種種改變。
如圖57所示，在與鏡面MEMS元件同一基板11上，也可以形成MOS晶體管40。
另外，如圖58所示，在與鏡面MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，執(zhí)行器22的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
在上述圖57及圖58中，也可以以與MOS晶體管40的柵電極45同一材料同時在空洞部34內的元件隔離區(qū)域43上形成布線141。例如，此布線141也可以用作執(zhí)行器22的上部電極21及下部電極19的引出布線層。另外，例如，通過使鏡面140作為可變電容的上部電極，使布線141作為可變電容的下部電極，也可以用作感測鏡面140是否由于此可變電容的電容值導致朝向所要求的位置的位置傳感器。
另外，圖55的MEMS元件，是只在鏡面140的單側存在執(zhí)行器22的單臂梁結構，但也可以制作成為在鏡面140的兩側存在執(zhí)行器22的雙支承梁結構。不過，為了易于進行鏡面140的角度調整，與雙支承梁結構相比較，單臂梁結構為優(yōu)選。
傳感器本發(fā)明的實施方式15及16是示出將壓電型MEMS元件用作傳感器的結構的實施方式。
實施方式15實施方式15是示出慣性傳感器(加速度傳感器)的例子的實施方式。
(1)結構圖59示出本發(fā)明的實施方式15的MEMS元件的平面圖。圖60示出沿著圖59的LX-LX線的MEMS元件的剖面圖。圖61示出沿著圖59的LXI-LXI線的MEMS元件的剖面圖。下面對實施方式15的MEMS元件的結構進行說明。
如圖59至61所示，在半導體基板(例如，硅基板)11上形成熱氧化膜12，在此熱氧化膜12上形成可變電容30的第1電極層13。在第1電極層13及熱氧化膜12上形成第1絕緣膜14，在此第1絕緣膜14上形成第2絕緣膜15。在此第2絕緣膜15上設置使第1絕緣膜14的一部分暴露的溝16，在此第1電極層13的上方存在空洞部34使執(zhí)行器22a、22b、22c、22d、22e可動。于是，在空洞部34及第2絕緣膜15之上形成第3絕緣膜18。
在第3絕緣膜18上，與可變電容30的第1電極層13對置形成執(zhí)行器22a。在此執(zhí)行器22a的角部分別設置細長的執(zhí)行器22b、22c、22d、22e。這些執(zhí)行器22a、22b、22c、22d、22e，由上部電極21、下部電極19及夾在這些上部電極21及下部電極19之間的壓電體層20構成。其中，在上部電極21、下部電極19及壓電體層20之中，至少壓電體層20大致是平坦的。
中央的執(zhí)行器22a的上部電極21，經觸點29a與布線層32a連接。角部的執(zhí)行器22b、22c、22d、22e的上部電極21，經觸點29b、29c、29d、29e與布線層32b、32c、32d、32e分別連接。角部的執(zhí)行器22b、22c、22d、22e的下部電極19經觸點28b、28c、28d、28e與布線層31b、31c、31d、31e分別連接。
(2)動作圖62(a)、(b)示出本發(fā)明的實施方式15的MEMS元件的可動狀態(tài)。實施方式15的MEMS元件如下用作慣性傳感器。
首先，在慣性傳感器150上有慣性力作用時，與此慣性力相應地執(zhí)行器22a、22b、22c、22d、22e動作。此時，中央的執(zhí)行器22a也作為針對慣性力的重物而起作用。
其中，如圖62(a)所示，在執(zhí)行器22a、22b、22c、22d、22e上有XY方向的慣性力Fx、Fy作用時，角部的執(zhí)行器22b、22c、22d、22e，變形成為波浪式的凸凹形狀。其結果，相應于這些執(zhí)行器22b、22c、22d、22e的形狀的畸變，壓電體層20上下的電極19、21的電壓改變。于是，通過感測這一電壓的變化，感測慣性力Fx、Fy。
另一方面，如圖62(b)所示，在執(zhí)行器22a、22b、22c、22d、22e上有Z方向的慣性力Fz作用時，角部的執(zhí)行器22b、22c、22d、22e，全部變形成為凸狀(或凹狀)。其結果，由于這些執(zhí)行器22b、22c、22d、22e全部產生同一方向(凸狀或凹狀)上的畸變，壓電體層20上下的電極19、21的電壓發(fā)生一定的改變。于是，通過感測這一電壓的變化，感測慣性力Fz。
此外，Z方向的慣性力Fz，也可以通過可變電容30的電容值C的變化而感測。就是說，如圖60及61所示，由于執(zhí)行器22a和第1電極層13的距離的變化，可變電容30的電容值C變動。通過感測這一電容值C的變化，也可以感測慣性力Fz。
如上所述，根據(jù)上述實施方式15，在使用壓電體層20的執(zhí)行器22a、22b、22c、22d、22e中，壓電體層20成為大致平坦。因此，可以抑制壓電體層20對于慣性力的伸展方向不均勻，壓電體層20的向橫向方向的伸展量減小。另外，在執(zhí)行器22a、22b、22c、22d、22e可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。此外，由于可以提高壓電體層20的畸變引起的電壓的變化的可靠性，也可以提高慣性力的檢測度。其結果，可以使MEMS元件的可靠性提高。
另外，實施方式15的慣性傳感器的MEMS元件，例如，也可以具有如下種種改變。
如圖63所示，在與慣性傳感器的MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，可變電容30的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖64所示，在與慣性傳感器的MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，可變電容30的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成，執(zhí)行器22a、22b、22c、22d、22e的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
另外，如圖65所示，也可以將中央的執(zhí)行器22a變更為可變電容30的第2電極層27。
另外，執(zhí)行器22b、22c、22d、22e，并不限定于設置在執(zhí)行器22a的角部，例如，也可以設置在執(zhí)行器22a的各邊的中央。
另外，執(zhí)行器22a的形狀并不限定于正方形，例如，也可以是長方形及圓形。同樣，執(zhí)行器22b、22c、22d、22e的形狀并不限定于細長形狀，例如，也可以是正方形及圓形，為了提高慣性力的檢測度，細長形狀為優(yōu)選。
實施方式16
實施方式16是示出壓力傳感器的示例的實施方式。
圖66示出本發(fā)明的實施方式16的MEMS元件的平面。圖67示出沿著圖66的LXVII-LXVII線的MEMS元件的剖面圖。圖68示出沿著圖66的LXVIII-LXVIII線的MEMS元件的剖面圖。
下面對實施方式16的MEMS元件進行說明。
如圖66至68所示，實施方式16的MEMS元件用作壓力傳感器160。此壓力傳感器160的結構，與上述的慣性傳感器150大致相同，但與慣性傳感器150相比角部的執(zhí)行器22b、22c、22d、22e也可以制作得更粗。這是因為執(zhí)行器22b、22c、22d、22e越細，傳感器的感測精度越高，但是壓力傳感器160對感測精度的要求并不像慣性傳感器150那樣嚴格。
實施方式16的MEMS元件，以與慣性傳感器150同樣的方法用作壓力傳感器160。就是說，在壓力傳感器160上有壓力作用時，與此壓力相應地執(zhí)行器22a、22b、22c、22d、22e動作。其結果，由于相應于這些執(zhí)行器22b、22c、22d、22e的畸變，壓電體層20的上下電極19、21的電壓改變，可通過感測這一電壓的變化，感測壓力。此外，由于執(zhí)行器22a和第1電極層13的距離的變化，可變電容30的電容值C變動。通過感測這一電容值C的變化，也可以感測壓力。
如上所述，根據(jù)上述實施方式16，可以得到與實施方式15同樣的效果。
另外，實施方式16的壓力傳感器的MEMS元件，例如，也可以具有如下種種改變。
如圖69所示，在與壓力傳感器的MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，可變電容30的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖70所示，在與壓力傳感器的MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，可變電容30的第1電極層13和MOS晶體管40的柵電極45可以由同一材料同時形成，執(zhí)行器22a、22b、22c、22d、22e的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
另外，也可以將中央的執(zhí)行器22a變更為可變電容30的第2電極層27(參照圖65)。
另外，執(zhí)行器22b、22c、22d、22e，并不限定于設置在執(zhí)行器22a的角部，例如，也可以設置在執(zhí)行器22a的各邊的中央。
另外，執(zhí)行器22a的形狀并不限定于正方形，例如，也可以是長方形及圓形。同樣，執(zhí)行器22b、22c、22d、22e的形狀并不限定于細長形狀，例如，也可以是正方形及圓形。
超聲波變換元件本發(fā)明的實施方式17是示出將壓電型MEMS元件用作超聲波變換元件的結構的實施方式。
(1)結構圖71示出本發(fā)明的實施方式17的由變換元件陣列構成的MEMS元件的平面圖。圖72示出本發(fā)明的實施方式17的MEMS元件的平面圖。圖73示出沿著圖72的LXXIII-LXXIII線的MEMS元件的剖面圖。下面對實施方式17的MEMS元件的結構進行說明。
如圖71至73所示，實施方式17的MEMS元件用作超聲波變換元件171。
如圖71所示，形成了鋪滿多個超聲波變換元件170的變換元件陣列171。其中，超聲波變換元件170為例如多角形的形狀，此處是例如六角形的形狀。
如圖72及圖73所示，超聲波變換元件170，橫跨設置在絕緣膜15內的空洞部34而設置執(zhí)行器22。此執(zhí)行器22，由下部電極19、上部電極21以及夾在這些下部電極19及上部電極21之間的壓電體層20構成，在這三層之中至少壓電體層20是大致平坦的。
另外，在半導體基板(例如，硅基板)11上形成熱氧化膜12，在此熱氧化膜12上形成布線層173。在此布線層173上形成第1絕緣膜14，而在此第1絕緣膜14上形成第2絕緣膜15。在此第2絕緣膜15中設置有使第1絕緣膜14的一部分暴露的溝16，存在空洞部34使執(zhí)行器22可動。在空洞部34及第2絕緣膜15之上形成第3絕緣膜18。于是，執(zhí)行器22的下部電極19，經觸點28～布線層31～觸點172與布線層173連接，執(zhí)行器22的上部電極21，經觸點29與布線層32連接。
(2)動作實施方式17的MEMS元件，以下述方式用作超聲波變換元件170。
首先，通過在執(zhí)行器22的上部電極21及下部電極19上施加脈沖電壓，使執(zhí)行器22振動，從執(zhí)行器22產生超聲波U。于是，將電信號變換為聲音。另一方面，從檢測體(未圖示)反射來的振動(聲音)由執(zhí)行器22感測，并由壓電體層20變換為電信號。于是，聲音變換為電信號。這樣，通過利用執(zhí)行器22進行電信號和聲音的變換，用作超聲波變換元件170。
如上所述，根據(jù)上述實施方式17，在使用壓電體層20的執(zhí)行器22中，至少壓電體層20大致是平坦的。因此，可以抑制振動引起的壓電體層20的振動的不均勻。另外，在執(zhí)行器22可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。其結果，可以使MEMS元件的可靠性提高。
另外，實施方式17的超聲波變換元件170的MEMS元件，例如，也可以具有如下種種改變。
如圖74所示，執(zhí)行器22的下部電極19和布線層173也可以不是使其向上方引出連接，而是直接由觸點172連接。
另外，如圖75所示，在與超聲波變換元件170的MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，布線層173和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖76所示，在超聲波變換元件170的MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，布線層173和MOS晶體管40的柵電極45可以由同一材料同時形成，執(zhí)行器22的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。
FBAR濾波器本發(fā)明的實施方式18是示出將壓電型MEMS元件用作FBAR濾波器的結構的實施方式。此FBAR濾波器，是使用了壓電薄膜的共振子，使用例如2GHz的微波波段的振動。
(1)結構圖77示出本發(fā)明的實施方式18的MEMS元件的平面圖。圖78示出沿著圖77的LXXVIII-LXXVIII線的MEMS元件的剖面圖。下面對實施方式18的MEMS元件的結構進行說明。
如圖77及78所示，F(xiàn)BAR濾波器180，橫跨設置在絕緣膜15內的空洞部34而設置執(zhí)行器22。此執(zhí)行器22，由下部電極19、上部電極21以及夾在這些下部電極19及上部電極21之間的壓電體層20構成，在這三層之中至少壓電體層20是大致平坦的。
另外，在半導體基板(例如，硅基板)11上形成熱氧化膜12，在此熱氧化膜12上形成第1絕緣膜14，而在此第1絕緣膜14上形成第2絕緣膜15。在此第2絕緣膜15中設置有使第1絕緣膜14的一部分暴露的溝16，存在空洞部34使執(zhí)行器22可動。在空洞部34及第2絕緣膜15之上形成第3絕緣膜18。于是，執(zhí)行器22的下部電極19，經觸點28與布線層31連接，執(zhí)行器22的上部電極21，經觸點29與布線層32連接。
(2)動作實施方式18的MEMS元件，以下述方式用作FBAR濾波器180。首先，從執(zhí)行器22的上部電極21輸入電信號。此電信號，只在頻率與壓電體層20諧振時通過。這樣一來，MEMS元件就用作FBAR濾波器180。
如上所述，根據(jù)上述實施方式18，在使用壓電體層20的執(zhí)行器22中，至少壓電體層20大致是平坦的。因此，可以抑制振動引起的壓電體層20的振動的不均勻。另外，在執(zhí)行器22可動時，由于可以抑制在壓電體層20的臺階部分產生裂紋而可以提高成品率。其結果，可以使MEMS元件的可靠性提高。
另外，實施方式18的FBAR濾波器180的MEMS元件，例如，也可以具有如下種種改變。
如圖79所示，在與FBAR濾波器180的MEMS元件同一基板11上，也可以形成MOS晶體管40。在此場合，執(zhí)行器22的上部電極21及下部電極19的引出布線層173在空洞部34的元件隔離區(qū)域43上形成，此引出布線層173和MOS晶體管40的柵電極45可以由同一材料同時形成。
另外，如圖80所示，在FBAR濾波器180的MEMS元件同一基板11上，也可以形成鐵電存儲器110。在此場合，執(zhí)行器22的各層19、20、21和鐵電電容115的各層112、113、114可以由同一材料同時形成。此外，在執(zhí)行器22的上部電極21及下部電極19的引出布線層173在空洞部34的元件隔離區(qū)域43上形成時，此引出布線層173和MOS晶體管40的柵電極45可以由同一材料同時形成。
除此之外，本發(fā)明并不限定于上述各實施方式，在實施階段，在不脫離其精神的范圍內，例如，可以有以下的種種變型。
(1)在上述實施方式中，如圖81所示，代替半導體基板11，也可以使用由基板201、埋入絕緣膜202及半導體層203構成的SOI(絕緣層上硅)基板200。在此場合，由于通過由埋入絕緣膜202和STI區(qū)域(未圖示)包圍MEMS元件，可提高絕緣特性，所以可以抑制來自其他元件的噪聲的不良影響。
(2)在上述實施方式中，半導體基板11也可以使用具有通常的電阻率(例如，小于等于20Ω·cm)的材料，但優(yōu)選是具有大于等于500Ω·cm的高電阻率的材料。
(3)在上述實施方式中，例如，在圖5等之中，通過將上部電極21的電壓V2從0V升高到3V，使執(zhí)行器22a、22b向下方方向可動，但執(zhí)行器的可動并不限定于此。例如，控制電極19、21的電壓V1、V2，例如，利用構成可變電容30的第2電極層27的膜的內部應力等，也可以使執(zhí)行器上方方向相反可動。
(4)在上述實施方式中，如圖82所示，支承執(zhí)行器22a、22b的絕緣膜18也可以省略。在此場合，為了使執(zhí)行器22a、22b的可動提高，可以使下部電極19比上部電極21厚(參照圖83)或使用不同材料制作下部電極19和上部電極21來代替第3絕緣膜18。另外，即使是不省略絕緣膜18時，也可以使下部電極19比上部電極21厚或使用不同材料制作下部電極19和上部電極21。
(5)在上述實施方式中，第1絕緣膜14，是為了保護第1電極層13不被氧化等的目的而設置的，但也可以如圖84所示將其省略。另外，由于通過在第1及第2電極層13、27之間設置絕緣膜18(有絕緣膜14也可以)，可以使第1及第2電極層13、27的施加電壓值具有幅度，可以提高執(zhí)行器的控制性。
(6)執(zhí)行器，是將壓電體層20夾在下部電極19及上部電極21之間的所謂的單壓電芯片(unimorph)結構，但也可以是所謂的雙壓電芯片(bimorph)結構。就是說，如圖85所示，執(zhí)行器22a、22b，由下部電極211、壓電體層212、中部電極213、壓電體層214、上部電極215構成，對下部電極211和上部電極215施加電壓V1、V2即可。在此場合，通過利用所謂的雙壓電芯片效應，在執(zhí)行器22a、22b上施加低電壓即可得到很大的驅動。
(7)在上述實施方式中，在非可動時，對于雙支承梁及單臂梁結構的任何一個的執(zhí)行器都是平坦為優(yōu)選，但也并不限定于此。
例如，如圖86及87所示，在非可動時，即執(zhí)行器22、22a、22b的下部電極19及上部電極21的電壓V1、V2兩者，例如，為0V時，執(zhí)行器22、22a、22b的可變電容30一側的端部也可以成為向下方下沉的狀態(tài)。這樣，在非可動時，執(zhí)行器22、22a、22b從可動時的支點向下方彎曲，可變電容30的第1及第2電極層13、27之間的距離d也可以比溝16的深度短。
另外，如圖88及89所示，在非可動時，即執(zhí)行器22、22a、22b的下部電極19及上部電極21的電壓V1、V2兩者，例如，為0V時，執(zhí)行器22、22a、22b的可變電容30一側的端部也可以成為朝向上方的相反的狀態(tài)。這樣，在非可動時，執(zhí)行器22、22a、22b從可動時的支點向上方彎曲，可變電容30的第1及第2電極層13、27之間的距離d也可以比溝16的深度長。
其它的優(yōu)點和改型對于本領域技術人員是顯而易見的。因此，本發(fā)明在更廣義上不受限于上述具體細節(jié)和代表性的實施方式。所以，在不脫離后附的權利要求及其等同物限定的總的發(fā)明構思的精神和范圍的情況下可以實現(xiàn)各種改型。
權利要求
1.一種具有表面MEMS元件的半導體裝置，具有半導體基板；以及在上述半導體基板的上方設置空間而配置的執(zhí)行器，該執(zhí)行器具有下部電極及上部電極和夾在這些下部電極及上部電極之間的壓電體層，至少上述壓電體層的整個表面基本上是平坦的。
2.如權利要求1所述的半導體裝置，其特征在于還具有在上述半導體基板上形成的第1電極層；以及在上述半導體基板的上方設置上述空間而配置的、與上述第1電極層對置且相應于上述執(zhí)行器的可動而移動的第2電極層；且通過使上述第1及第2電極層之間的距離相應于上述執(zhí)行器的可動而變化，使上述第1及第2電極層用作可變電容。
3.如權利要求2所述的半導體裝置，其特征在于還具有在上述第1及第2電極層之間形成的絕緣膜。
4.如權利要求2所述的半導體裝置，其特征在于上述半導體基板具有第1區(qū)域和第2區(qū)域；在上述第1區(qū)域中形成上述可變電容；在上述第2區(qū)域中形成具有柵電極和源/漏擴散層的晶體管；上述第1電極層由與上述柵電極同質材料形成。
5.如權利要求4所述的半導體裝置，其特征在于還具有包圍上述源/漏擴散層的第1導電型的第1阱層；以及包圍上述第1阱層的第2導電型的第2阱層。
6.如權利要求2所述的半導體裝置，其特征在于上述半導體基板具有第1區(qū)域和第2區(qū)域；在上述第1區(qū)域中形成上述可變電容；在上述第2區(qū)域中形成具有第1柵電極和第1源/漏擴散層的第1晶體管；上述第1電極層由與上述第1柵電極同質材料形成，在用作上述可變電容的同時用作第2晶體管的第2柵電極。
7.如權利要求2所述的半導體裝置，其特征在于上述半導體基板具有第1區(qū)域、第2區(qū)域和第3區(qū)域；在上述第1區(qū)域中形成上述可變電容；在上述第2區(qū)域中形成具有柵電極和源/漏擴散層的晶體管；在上述第3區(qū)域中形成具有在上述半導體基板上形成的第3電極層、在上述半導體基板的上方與上述第3電極層對置配置的第4電極層、以及在上述第3及第4電極層之間形成的絕緣層的電阻元件；上述第1及第3電極層由與上述柵電極同質材料形成；上述第4電極層由與上述第2電極層同質材料形成。
8.如權利要求2所述的半導體裝置，其特征在于上述可變電容應用于天線部的匹配電路。
9.如權利要求2所述的半導體裝置，其特征在于上述可變電容用作濾波電路。
10.如權利要求2所述的半導體裝置，其特征在于還具有在上述半導體基板上形成的與上述第1電極層分離并與上述第2電極層對置的第3電極層；且通過使上述第2及第3電極層之間的距離相應于上述執(zhí)行器的可動而變化，使上述第2及第3電極層用作可變電容。
11.如權利要求1所述的半導體裝置，其特征在于還具有在上述半導體基板上形成的與上述下部電極對置的電極層；且通過使上述下部電極和上述電極層之間的距離相應于上述執(zhí)行器的可動而變化，使上述下部電極及上述電極層用作可變電容。
12.如權利要求2所述的半導體裝置，其特征在于上述半導體基板具有第1區(qū)域和第2區(qū)域；在上述第1區(qū)域中形成上述可變電容；在上述第2區(qū)域中形成存放對施加于上述上部電極及上述下部電極的電壓值進行微調的數(shù)據(jù)的熔絲ROM。
13.如權利要求2所述的半導體裝置，其特征在于上述半導體基板具有第1區(qū)域和第2區(qū)域；在上述第1區(qū)域中形成上述可變電容；在上述第2區(qū)域中形成存放對施加于上述上部電極及上述下部電極的電壓值進行微調的數(shù)據(jù)的鐵電存儲器。
14.如權利要求13所述的半導體裝置，其特征在于上述鐵電存儲器具有具有柵電極和源/漏擴散層的晶體管；以及具有第1電容電極、第2電容電極及夾在上述第1及第2電容電極之間的鐵電膜的鐵電電容；且上述鐵電膜和上述壓電體層是由同一材料形成的。
15.如權利要求1所述的半導體裝置，其特征在于還具有在上述半導體基板上形成的第1電極層；在上述半導體基板的上方設置上述空間進行配置，與上述第1電極層對置，相應于上述執(zhí)行器的可動而移動的第2電極層；且通過使上述第1及第2電極層相應于上述執(zhí)行器的可動而接觸或者不接觸，使上述第1及第2電極層用作開關。
16.如權利要求1所述的半導體裝置，其特征在于還具有在上述半導體基板的上方設置上述空間進行配置，通過相應于上述執(zhí)行器的可動而移動使光的反射角度變化的鏡面層。
17.如權利要求1所述的半導體裝置，其特征在于感測由于作用在上述執(zhí)行器上的慣性力或壓力而引起的上述執(zhí)行器的移動，將上述執(zhí)行器用作慣性傳感器或壓力傳感器。
18.如權利要求1所述的半導體裝置，其特征在于通過使上述執(zhí)行器振動進行電信號和聲音的變換，將上述執(zhí)行器用作超聲波變換元件。
19.如權利要求1所述的半導體裝置，其特征在于通過在上述執(zhí)行器中使與上述壓電體層諧振的電信號通過，將上述執(zhí)行器用作濾波器。
20.如權利要求1所述的半導體裝置，其特征在于上述壓電體層只在上述下部電極上形成。
21.如權利要求1所述的半導體裝置，其特征在于上述壓電體層的平面形狀與上述上部電極的平面形狀大致相同。
22.如權利要求1所述的半導體裝置，其特征在于上述壓電體層的面積比上述下部電極的面積小。
23.如權利要求1所述的半導體裝置，其特征在于上述下部電極的側面與絕緣膜相接。
24.一種半導體裝置，具有具有第1區(qū)域和第2區(qū)域的半導體基板；在上述第1區(qū)域中的上述半導體基板的上方設置空間而配置的、具有下部電極及上部電極和夾在這些下部電極及上部電極之間的壓電體層的執(zhí)行器；在上述第1區(qū)域中的上述半導體基板上形成的第1電極層；在上述第1區(qū)域中的上述半導體基板的上方設置上述空間而配置的、與上述第1電極層對置且相應于上述執(zhí)行器的可動而移動的第2電極層；以及在上述第2區(qū)域中的上述半導體基板上配置，由與上述第1電極層同質材料形成的柵電極。
25.如權利要求24所述的半導體裝置，其特征在于通過使上述第1及第2電極層之間的距離相應于上述執(zhí)行器的可動而變化，使上述第1及第2電極層用作可變電容。
26.如權利要求25所述的半導體裝置，其特征在于在上述第2區(qū)域中形成存放對施加于上述上部電極及上述下部電極的電壓值進行微調的數(shù)據(jù)的鐵電存儲器；上述鐵電存儲器具有具有上述柵電極和源/漏擴散層的晶體管；以及具有第1電容電極、第2電容電極及夾在上述第1及第2電容電極之間的鐵電膜的鐵電電容。
全文摘要
提供一種具有執(zhí)行器的半導體裝置，其中具有半導體基板；在上述半導體基板的上方設置空間進行配置，具有下部電極及上部電極和夾在這些下部電極及上部電極之間的壓電體層，在上述下部電極、上述上部電極及上述壓電體層之中至少上述壓電體層的整個表面大致是平坦的執(zhí)行器。
文檔編號B81B7/02GK1790751SQ20051011943
公開日2006年6月21日 申請日期2005年11月11日 優(yōu)先權日2004年11月11日
發(fā)明者大黑達也, 池橋民雄, 松尾美惠, 關根秀一 申請人:株式會社東芝