專利名稱：電子元件封裝體及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子元件封裝體(electronics package)，特別是涉及一種利用 晶片級(jí)封裝(Wafer Level Package, WLP)工藝制作的電子元件封裝體及其制作方法。
背景技術(shù)：
微機(jī)電結(jié)構(gòu)MEMS (Micro Electro Mechanical Systems)是利用半導(dǎo)體工藝技術(shù)， 整合電子及機(jī)械功能制作而成的微型裝置，主要的產(chǎn)品類別大致可分為加速計(jì)、陀螺儀、壓 力傳感器、光通訊元件、DLP(數(shù)字光源處理)、噴墨頭，以及無線網(wǎng)路RF感測元件等，目前已 逐漸應(yīng)用在包括汽車胎壓量測、光通訊網(wǎng)路、投影機(jī)、感測網(wǎng)路、數(shù)字麥克風(fēng)、時(shí)脈振蕩器， 以及包括游戲機(jī)在內(nèi)的各種產(chǎn)品之中。甚至在新一代存儲(chǔ)器技術(shù)、生物芯片、顯示技術(shù)、新 興能源等先進(jìn)研究方面，它也扮演了一個(gè)重要的角色。例如壓力傳感器(pressure sensor) 主要是在感知物體所處環(huán)境壓力的變化，部分汽車應(yīng)用如油壓表等已相當(dāng)成熟，新應(yīng)用如 胎壓監(jiān)控等未來需求亦十分具有成長潛力，因此，亟需一種可用于上述微機(jī)電結(jié)構(gòu)的封裝 體及其制造方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的實(shí)施例提供一種電子元件封裝體的制作方法，包括提供晶片， 其具有上表面和下表面，上述上表面上設(shè)有導(dǎo)電電極；于上述晶片的上述上表面覆蓋蓋板； 于上述晶片的上述下表面覆蓋保護(hù)層；于上述保護(hù)層上形成電性接觸上述導(dǎo)電電極的導(dǎo)電 凸塊；于上述蓋板上形成開口結(jié)構(gòu)；其中形成上述開口結(jié)構(gòu)的步驟，是于上述晶片的上述 上表面覆蓋上述蓋板之前實(shí)施，或者于上述晶片的上述下表面覆蓋上述保護(hù)層之后且于形 成上述導(dǎo)電凸塊之前實(shí)施。 本發(fā)明的另一實(shí)施例提供一種電子元件封裝體，包括感測芯片，上述感測芯片的 上表面包括感測薄膜；具有開口結(jié)構(gòu)的蓋板，覆蓋上述感測芯片的上述上表面，上述蓋板與 上述感測芯片之間于對(duì)應(yīng)上述感測薄膜位置上包括連通上述開口結(jié)構(gòu)的間隙；間隔層，介 于上述蓋板與上述感測芯片之間且圍繞著上述間隙，其中上述間隔層與上述感測薄膜水平 方向之間包括應(yīng)力緩沖區(qū)。


圖1A-圖II顯示制作 圖2A-圖2E顯示制作 附圖標(biāo)記說明 1 承載基板； 5 凹洞； 9 感測薄膜； 11 間隔層；
種根據(jù)本發(fā)明實(shí)施例的電子元件封裝體的示意圖；及 種根據(jù)本發(fā)明另一實(shí)施例的電子元件封裝體的示意圖。
3 晶片；
7 導(dǎo)電電極；
10 背面；
13、53 蓋板；
4





15 ;55 間隙;
17、19、21、25、31、35、65 開口 ；
40 應(yīng)力緩沖區(qū)；
20 上表面 27 導(dǎo)線層 30 下表面
23 絕緣層；
29 保護(hù)層； 33 導(dǎo)電凸塊；
67 密封層； SC 切割道； 500a、500b 電子元件封裝體。
具體實(shí)施例方式
以下以各實(shí)施例詳細(xì)說明并伴隨著

的范例，做為本發(fā)明的參考依據(jù)。在 附圖或說明書描述中，相似或相同的部分皆使用相同的圖號(hào)。且在附圖中，實(shí)施例的形狀 或是厚度可擴(kuò)大，并以簡化或是方便標(biāo)示。再者，附圖中各元件的部分將以分別描述說明， 值得注意的是，圖中未繪示或描述的元件，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，另 外，特定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。
本發(fā)明是以制作電子元件封裝體，例如是壓力傳感器(pressure sensor)的實(shí)施 例作為說明。然而，可以了解的是，在本發(fā)明的封裝體實(shí)施例中，其可應(yīng)用于各種包含有源 (主動(dòng))元件或無源(被動(dòng))元件(active or passiveelements)、數(shù)字電路或類比電路 (digital or analog circuits)等集成電路的電子兀件(electronic components)，例如 是有關(guān)于光電元件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(microfluidic systems)、或利用熱、光線及壓力等物理量變化 來測量的物理傳感器(Physical Sensor)。特別是可選擇使用晶片級(jí)封裝(Wafer Level Package, WLP)工藝對(duì)影像感測元件(image sensors)、發(fā)光二極管、太陽能電池(solar cells)、射頻元件(RF circuits)、力口速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制云力 器(micro actuators)、表面聲波兀件(surface acoustic wave devices)、壓力傳感器 (process sensors)或噴墨頭(ink printer heads)等半導(dǎo)體芯片進(jìn)行封裝。
其中上述晶片級(jí)封裝工藝主要是指在晶片階段完成封裝步驟后，再予以切割成 獨(dú)立的封裝體，然而，在特定實(shí)施例中，例如將已分離的半導(dǎo)體芯片重新分布在承載晶片 上，再進(jìn)行封裝工藝，亦可稱之為晶片級(jí)封裝工藝。另外，上述晶片級(jí)封裝工藝亦適用于通 過堆疊(stack)方式安排具有集成電路的多片晶片，以形成多層集成電路(multi-layer integrated circuit devices)的電子兀件封裝體。 圖1A-圖II顯示根據(jù)本發(fā)明的實(shí)施例中，制作例如壓力傳感器封裝體的電子元件 封裝體500a的示意圖。如圖1A所示，提供晶片(wafer)3，其具有上表面20和下表面30， 其下表面30向內(nèi)部形成有多個(gè)凹洞(cavity) 5，且通過接合晶片3的下表面30的承載基板 1所密封。承載基板1可例如為玻璃基板，其厚度可介于300 m至500 m之間，優(yōu)選可為 400 ym。在本發(fā)明實(shí)施例中，上述晶片3的材料可以是硅，或者是其它具有良好散熱能力或 高傳導(dǎo)熱系數(shù)的基底，并通過例如是濕蝕刻(wet etching)的方式，蝕刻此晶片3，以形成 上述凹洞5。上述晶片3的厚度可介于100iim至200iim之間，優(yōu)選可為140iim。在本發(fā) 明實(shí)施例中，可采用粘著膠如環(huán)氧樹脂(印oxy)，用以接合晶片3與承載基板l，但非必須采用環(huán)氧樹脂接合。在本發(fā)明實(shí)施例中，晶片3上可設(shè)有包括壓力感測芯片等多個(gè)微機(jī)電裝 置，感測薄膜9形成于晶片3中并鄰近于晶片3的上表面20，且覆蓋上述微機(jī)電裝置，感測 薄膜9例如可為壓電材料，可用以感應(yīng)外界環(huán)境或流體的變化，在感測薄膜9的周圍則包括 導(dǎo)電電極或?qū)щ妷|7。如圖1A所示，導(dǎo)電電極7與感測薄膜9連接，用以傳導(dǎo)來自感測薄膜 9的感測信號(hào)。在本發(fā)明另一實(shí)施例中，感測薄膜9亦可形成于晶片3的上表面20上且與 導(dǎo)電電極7相連接。而且硅晶片3與導(dǎo)電電極7之間通過形成絕緣層予以隔離，例如，由氧 化硅、氮氧化硅或低介電常數(shù)材料層組成，在此未予顯示。 如圖1B所示，接著，在晶片3的上表面20上還可以形成封裝層或蓋板13。在實(shí) 施例中，蓋板13與導(dǎo)電電極7之間可設(shè)置間隔層(spacer) 11或支撐架(dam)，以在蓋板13 與感測薄膜9之間形成間隙(cavity) 15，而間隔層11則圍繞著間隙15。蓋板13可以是例 如玻璃、石英(quartz)、蛋白石(opal)、塑膠等，在此以硅基板為例，主要是用以在后續(xù)形 成開口以供流體進(jìn)出，其厚度可介于500iim至800iim之間，優(yōu)選可為700 y m。間隔層11 可例如為環(huán)氧樹脂(印oxy)等粘著材料，一般而言，間隔層11位于導(dǎo)電電極7上。
接著，可選擇進(jìn)一步薄化承載基板1的步驟。例如從承載基板1的背面10予以 薄化至預(yù)定厚度，例如由400um研磨至120um。該薄化工藝可以是蝕刻(etching)、銑削 (milling)、磨肖lj (grinding)或研磨(polishing)等方式。 其次，請(qǐng)參閱圖1C，在預(yù)定切割道或?qū)щ婋姌O7下方的位置形成貫穿承載基板1并 深入至部分晶片3的開口 17，在實(shí)施例中，可通過刻痕裝置(notch equipment)實(shí)施刻痕步 驟，如以大致為60度角的切刀切開承載基板1及晶片3而形成可視為通道凹口 (cha皿el notch)的開口 17。 然后，如圖1D所示，沿著開口 17對(duì)晶片3進(jìn)行蝕刻以形成底部較寬的開口 19，例 如對(duì)硅晶片3實(shí)施硅蝕刻步驟以去除掉開口側(cè)壁及底部的晶片材料，其中導(dǎo)電電極7與晶 片3之間的絕緣層在此步驟中可作為蝕刻停止層。 請(qǐng)參閱圖1E，接著，在開口 19的位置形成由寬漸窄的開口 21，例如使用刻痕裝置 (notch equipment)實(shí)施刻痕步驟以切割承載基板1，其中此刻痕裝置的切刀較寬或切角較 大，例如選擇大于60度角的切刀，優(yōu)選者為選擇75度至80度角的切刀，因此所形成的開口 21其上部(位于承載基板l內(nèi)部的部分)較寬且傾斜角大于底部(位于晶片3內(nèi)部的部 分)，有利于后續(xù)導(dǎo)線層的沉積，此外，開口 21的上部(位于承載基板l內(nèi)部的部分)及底 部(位于晶片3內(nèi)部的部分)的側(cè)壁連接在一起，因此，可避免后續(xù)填充如圖1F所示的絕 緣層23時(shí)產(chǎn)生孔洞。 請(qǐng)參閱圖1F，在上述開口 21中形成絕緣層23。在實(shí)施例中，上述絕緣層23 形成于承載基板1下表面10，并填充至開口 21中。上述絕緣層23優(yōu)選可以是環(huán)氧樹 脂(印oxy)、防焊材料(solder mask)或其它適合的絕緣物質(zhì)，例如無機(jī)材料的氧化硅 層、氮化硅層、氮氧化硅層、金屬氧化物或其組合，或者是有機(jī)高分材料的聚酰亞胺樹脂 (polyimide ;PI)、苯環(huán)丁烯(butylcyclobutene ;BCB)、聚對(duì)二甲苯(parylene)、萘聚合 物(poly卿hthalenes)、氟碳化物(fluorocarbons)、丙烯酸酉旨(accrylates)等的絕緣 沉積層，且可以是利用涂布方式，例如旋轉(zhuǎn)涂布(spin coating)、噴涂(spray coating) 或淋幕涂布(curtain coating)，或者是其它適合的沉積方式，例如液相沉積(liquid phasedeposition)、物理氣相 冗積(physical vapor deposition ;PVD) 、 4t學(xué)氣相 冗積(chemical vapor deposition ;CVD)、低壓化學(xué)氣相沉禾只(low pressure chemicalvapor d印osition ;LPCVD)、等離子體增強(qiáng)式4t學(xué)氣相 冗積(plasma enhancedchemical vapor d印osition ;PECVD)、快速熱化學(xué)氣相沉積(r即id thermal-CVD ;RTCVD)或常壓化學(xué)氣相 沉禾只(atmospheric pressure chemical vapor deposition ;APCVD)的方式形成。
接著，請(qǐng)參閱圖IG，形成深入間隔層11中且暴露導(dǎo)電電極7的開口 25。例如通過 光刻/蝕刻(photolithogr即hy/etching)步驟，圖案化此絕緣層23，介于導(dǎo)電電極7與晶 片3之間的絕緣層以及部分間隔層11，以形成深入間隔層11中且暴露導(dǎo)電電極7的開口 25(未顯示)；或是通過刻痕裝置實(shí)施刻痕步驟以切開絕緣層23及導(dǎo)電電極7而深入至部 分的間隔層11，以形成暴露電極7側(cè)邊的開口 25。 然后，在開口 25內(nèi)側(cè)壁及底部上形成導(dǎo)線層27，且延伸至承載基板1下表面的部 分絕緣層23上，其中，導(dǎo)線層27可與導(dǎo)電電極7電性接觸，在本例中為與導(dǎo)電電極7的側(cè) 邊電性接觸；在另一實(shí)施例中，導(dǎo)線層27可與導(dǎo)電電極7的下表面電性接觸。導(dǎo)線層27 — 般可以是銅、鋁、銀、鎳或其合金的導(dǎo)電材料層，并利用例如是電鍍或?yàn)R鍍的方式，順應(yīng)性地 沉積于承載基板1的背面10上，并延伸至開口 25的傾斜側(cè)面及底部。之后，進(jìn)行光刻/蝕 刻工藝(photolithogr即hy/etching)，圖案化上述導(dǎo)電材料層，以形成導(dǎo)線層27。
其次，如圖1H所示，在上述導(dǎo)線層27完成后，形成保護(hù)層(passivationlayer)29 于各導(dǎo)線層27上，覆蓋承載基板1的背面10及填滿開口 25，保護(hù)層29例如為阻焊膜 (solder mask)，在實(shí)施例中，在形成上述保護(hù)層29后，可通過圖案化此保護(hù)層29以形成暴 露部分導(dǎo)線層27的開口 31。 接著，請(qǐng)參閱圖1I，在形成導(dǎo)電凸塊(conductive bump) 33之前，在蓋板13中對(duì)應(yīng) 感測薄膜9的位置上形成連通至間隙15的開口 35，其中此開口 35可以是單一開口或是多 孔結(jié)構(gòu)以連通外在的流體，并薄化蓋板13。在實(shí)施例中，感測薄膜9的面積大于或等于開 口 35的總面積，優(yōu)選比例為介于1至1. 5之間，如此可維持蓋板13的強(qiáng)度和保護(hù)的效果， 同時(shí)不影響感測薄膜9偵測通過開口 35的流體，其中當(dāng)蓋板13由硅基板構(gòu)成時(shí)，上述開口 35可通過干蝕刻工藝形成；此外為避免蓋板13透過間隔層11傳導(dǎo)應(yīng)力而影響到感測薄膜 9的偵測，此間隔層11與感測薄膜9水平方向之間可包括應(yīng)力緩沖區(qū)40，例如此間隔層11 與感測薄膜9水平方向之間可相隔既定間距40，例如100um以上，或者在間隔層11與感測 薄膜9水平方向之間的硅晶片3上可形成一或多個(gè)凹洞以阻隔應(yīng)力，此凹洞中亦可考慮填 入緩沖材料。最后，在開口 31的位置形成導(dǎo)電凸塊(conductive bump) 33以與導(dǎo)線層27電 性連接。在實(shí)施例中，可通過電鍍或網(wǎng)版印刷(screen printing)的方式，將焊料(solder) 填入于上述開口 31中，且進(jìn)行回焊(re-flow)工藝，以形成例如是焊球(solderball)或焊 墊(solder paste)的導(dǎo)電凸塊33。接著，沿切割道SC (scribe line)分割上述晶片3，以 分離出各壓力感測芯片，完成上述電子元件封裝體500a的制作。 在上述實(shí)施例中，蓋板13的開口 35選擇于保護(hù)層29工藝之后才暴露出來，因此 可避免感測薄膜9遭受先前工藝的污染，而于導(dǎo)電凸塊33工藝之前形成上述蓋板13的開 口 35，則可避免于工藝中破壞導(dǎo)電凸塊結(jié)構(gòu)33。 圖2A-2E顯示根據(jù)本發(fā)明另一實(shí)施例的制作例如壓力傳感器封裝體的電子元件 封裝體500b的示意圖。如圖2A所示，提供晶片(wafer)3，其具有上表面20和下表面30， 其下表面30向內(nèi)部形成有多個(gè)凹洞(cavity) 5，且通過接合晶片3下表面30的承載基板
71所密封，承載基板1可例如為玻璃基板，其厚度可介于300 m至500 m之間，優(yōu)選可為 400 ym。上述晶片3的材料可以是硅，或者是其它具有良好散熱能力或高傳導(dǎo)熱系數(shù)的基 底，并通過例如是濕蝕刻(wet etching)的方式，蝕刻此晶片3，以形成上述凹洞5。上述晶 片3的厚度可介于100 ii m至200 ii m之間，優(yōu)選可為140 y m。在實(shí)施例中，粘著膠如環(huán)氧樹 脂(印oxy)，可用來接合晶片3與承載基板1。在本發(fā)明實(shí)施例中，晶片3上可設(shè)有包括壓 力感測芯片等多個(gè)微機(jī)電裝置，在晶片3的上表面20則覆蓋著一層感測薄膜9，例如壓電材 料，可用以感應(yīng)外界環(huán)境或流體的變化，在感測薄膜9的周圍則包括導(dǎo)電電極或?qū)щ妷|7， 用以傳導(dǎo)來自感測薄膜9的感測信號(hào)。而且硅晶片3與導(dǎo)電電極7之間通過形成絕緣層予 以隔離，例如，由氧化硅、氮氧化硅或低介電常數(shù)材料層組成，在此未予顯示。
如圖2B所示，接著，在晶片3的上表面20上還可以形成封裝層或蓋板53。在實(shí) 施例中，蓋板53與導(dǎo)電電極7之間可設(shè)置間隔層(spacer) 11，以在蓋板53與感測薄膜9 之間形成間隙(cavity) 55，而間隔層11則圍繞著間隙15。蓋板53可以是例如玻璃、石英 (quartz)、蛋白石(opal)、塑膠等，在此以硅基板為例，主要是用以在后續(xù)形成開口以供流 體進(jìn)出，其厚度可介于200iim至400iim之間，優(yōu)選可為300 y m。間隔層11可例如為環(huán)氧 樹脂(印oxy)等粘著材料，一般而言，間隔層11位于導(dǎo)電電極7上。其中，上述蓋板53可 先行制作開口 65，并于蓋板53上表面先行貼上一層密封層67如膠帶并封住該開口 65，之 后再將此蓋板53附著于晶片3的上表面上以連通間隙55與開口 65，其中此開口 65可以是 單一開口或是多孔結(jié)構(gòu)。 接著，可選擇進(jìn)一步薄化承載基板1的步驟。例如從承載基板1的背面10予以 薄化至預(yù)定厚度，例如由400um研磨至120um。該薄化工藝可以是蝕刻(etching)、銑削 (milling)、磨肖lj (grinding)或研磨(polishing)等方式。 其次，請(qǐng)參閱圖2C，在預(yù)定切割道或?qū)щ婋姌O7下方的位置形成貫穿承載基板1并 深入至晶片3的開口 17，在實(shí)施例中可通過刻痕裝置(notchequipment)實(shí)施刻痕步驟，如 以大致為60度角的切刀切開承載基板1及晶片3而形成可視為通道凹口 (cha皿el notch) 的開口 17。然后，沿著開口 17對(duì)晶片3進(jìn)行蝕刻以形成底部較寬的開口 19，例如對(duì)硅晶片 3實(shí)施硅蝕刻步驟以去除掉開口側(cè)壁及底部的晶片材料，其中導(dǎo)電電極7與晶片3之間的絕 緣層在此步驟中可作為蝕刻停止層。 請(qǐng)參閱圖2D，接著于開口 19的位置形成上部較寬的開口 21，例如使用刻痕裝置 (notch equipment)實(shí)施刻痕步驟以切割承載基板1，其中此刻痕裝置的切刀較寬或切角較 大，例如選擇大于60度角的切刀，優(yōu)選者為選擇75度至80度角的切刀，因此所形成的開 口 21其上部(位于承載基板1內(nèi)部的部分)較寬且傾斜角大于底部(位于晶片3內(nèi)部的 部分)，有利于后續(xù)導(dǎo)線的沉積，此外，開口 21的上部(位于承載基板l內(nèi)部的部分)及底 部(位于晶片3內(nèi)部的部分)的側(cè)壁連接在一起，因此，可避免后續(xù)填充絕緣層23時(shí)產(chǎn)生 孔洞。接著，形成絕緣層23于上述開口 21中。在實(shí)施例中，上述絕緣層23形成于承載基 板1下表面10，并填充至開口 21中。上述絕緣層23優(yōu)選可以是環(huán)氧樹脂(印oxy)、防焊材 料(solder mask)或其它適合的絕緣物質(zhì)，例如無機(jī)材料的氧化硅層、氮化硅層、氮氧化硅 層、金屬氧化物或其組合，或者是有機(jī)高分材料的聚酰亞胺樹脂(polyimide ;PI)、苯環(huán)丁 烯(butylcyclobutene ;BCB)、聚對(duì)二甲苯(parylene)、萘聚合物(poly卿hthalenes)、氟 碳化物(fluorocarbons)、丙烯酸酯(accrylates)等的絕緣沉積層，且可以是利用涂布方式，例如方定轉(zhuǎn)涂布(spin coating)、噴涂(spray coating)或淋幕涂布(curtain coating)， 或者是其它適合的沉積方式，例如液相沉積(liquid phase exposition)、物理氣相沉積 (physical vapor deposition ;PVD)、化學(xué)氣相沉禾只(chemical vapor deposition ;CVD)、 低壓化學(xué)氣相沉積(low pressure chemical vapor d印osition ;LPCVD)、等離子體增強(qiáng)式 4七學(xué)氣相 冗積(plasma enhanced chemical vapor deposition ;PECVD)、'決速熱4t學(xué)氣相 沉積(r即id the麗l-CVD ;RTCVD)或常壓化學(xué)氣相沉積(atmospheric pressure chemical vapor d印osition ;APCVD)的方式形成 接著，仍請(qǐng)參閱圖2D，形成暴露導(dǎo)電電極7的開口 25。例如通過光刻/蝕刻 (photolithogr即hy/etching)步驟，圖案化此絕緣層23以及介于導(dǎo)電電極7與晶片3之間 的絕緣層，以形成暴露導(dǎo)電電極7的開口 25(未顯示)；或是通過刻痕裝置實(shí)施刻痕步驟以 切開絕緣層23及導(dǎo)電電極7而深入至部分的間隔層11，以形成暴露導(dǎo)電電極7側(cè)邊的開口 25。 然后，在開口 25內(nèi)側(cè)壁及底部上形成導(dǎo)線層27，且延伸至承載基板1下表面的絕 緣層上，其中，導(dǎo)線層27可與導(dǎo)電電極7電性接觸，在本例中為與導(dǎo)電電極7的側(cè)邊電性接 觸；在另一實(shí)施例中，導(dǎo)線層27可與導(dǎo)電電極7的下表面電性接觸。導(dǎo)線層27 —般可以 是銅、鋁、銀、鎳或其合金的導(dǎo)電材料層，并利用例如是電鍍或?yàn)R鍍的方式，順應(yīng)性地沉積于 承載基板1的背面10上，并延伸至開口 25的傾斜側(cè)面及底部。之后，進(jìn)行光刻/蝕刻工藝 (photolithogr即hy/etching)，圖案化上述導(dǎo)電材料層，以形成導(dǎo)線層27。
其次，如圖2E所示，在上述導(dǎo)線層27完成后，形成保護(hù)層(passivationlayer) 29 于各導(dǎo)線層27上，覆蓋承載基板1的背面10及填滿開口 25，保護(hù)層29例如為阻焊膜 (solder mask)，在實(shí)施例中，在形成上述保護(hù)層29后，可通過圖案化此保護(hù)層29以形成暴 露部分導(dǎo)線層27的開口 31。 接著，在開口 31的位置形成導(dǎo)電凸塊(conductive bump) 33以與導(dǎo)線層27電性 連接。在實(shí)施例中，可通過電鍍或網(wǎng)版印刷(screen printing)的方式，將焊料(solder) 填入于上述開口 31中，且進(jìn)行回焊(re-flow)工藝，以形成例如是焊球(solder ball)或 焊墊(solder paste)的導(dǎo)電凸塊33。在形成導(dǎo)電凸塊(conductive bump)33之后，將膠 帶67去除，以于蓋板13中對(duì)應(yīng)感測薄膜9的位置上露出連通至間隙55的開口 65，其中此 開口可以是單一開口或是多孔結(jié)構(gòu)以連通外在的流體。在實(shí)施例中，感測薄膜9的面積大 于或等于開口 65的總面積，優(yōu)選比例為介于1至1. 5之間，如此可維持蓋板53的強(qiáng)度和保 護(hù)的效果，同時(shí)不影響感測薄膜9偵測通過開口 65的流體；此外為避免蓋板13透過間隔層 11傳導(dǎo)應(yīng)力而影響到感測薄膜9的偵測，此外為避免蓋板13透過間隔層11傳導(dǎo)應(yīng)力而影 響到感測薄膜9的偵測，此間隔層11與感測薄膜9水平方向之間可包括應(yīng)力緩沖區(qū)40，例 如此間隔層11與感測薄膜水平方向之間可相隔既定間距40，例如100um以上，或者在間隔 層11與感測薄膜9水平方向之間的硅晶片3上可形成一或多個(gè)凹洞以阻隔應(yīng)力，此凹洞中 亦可考慮填入緩沖材料。最后，將例如膠帶的密封層67撕開，沿切割道SC(scribe line) 分割上述晶片，以分離出各壓力感測芯片，完成上述電子元件封裝體500b。
在上述實(shí)施例中，由于蓋板53先行制作開口 65且以例如膠帶的密封層67密封 后，再附著于晶片3上，因此可避免制造過程中對(duì)感測薄膜9的污染。 由于上述實(shí)施例的電子元件封裝體500a或500b皆以晶片級(jí)封裝工藝制作，因此，電子元件封裝體具有相對(duì)較小的尺寸。此外，在電子元件封裝體中是使用導(dǎo)線層或?qū)щ娡?塊電性連接芯片的電極，并非是接合導(dǎo)線(wirebond)，因此，也可縮小電子元件封裝體的尺 寸。 雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域一般技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范 圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
一種電子元件封裝體的制作方法，包括提供晶片，其具有上表面和下表面，該上表面上設(shè)有導(dǎo)電電極；在該晶片的該上表面覆蓋蓋板；在該晶片的該下表面覆蓋保護(hù)層；在該保護(hù)層上形成電性接觸該導(dǎo)電電極的導(dǎo)電凸塊；以及在該蓋板上形成開口結(jié)構(gòu)；其中形成該開口結(jié)構(gòu)的步驟，是于該晶片的該上表面覆蓋該蓋板之前實(shí)施，或者在該晶片的該下表面覆蓋該保護(hù)層之后且于形成該導(dǎo)電凸塊之前實(shí)施。
2. 如權(quán)利要求1所述的電子元件封裝體的制作方法，其中該晶片上設(shè)有多個(gè)微機(jī)電裝置。
3. 如權(quán)利要求2所述的電子元件封裝體的制作方法，其中所述微機(jī)電裝置包括壓力感 測芯片，該上表面覆蓋感測薄膜。
4. 如權(quán)利要求3所述的電子元件封裝體的制作方法，其中該感測薄膜與該蓋板之間包 括間隙，該間隙由間隔層所圍繞，且該間隔層與該感測薄膜水平方向之間包括應(yīng)力緩沖區(qū)。
5. 如權(quán)利要求4所述的電子元件封裝體的制作方法，其中該間隔層位于該蓋板與該導(dǎo) 電電極之間。
6. 如權(quán)利要求4所述的電子元件封裝體的制作方法，其中該間隔層與該感測薄膜相距 既定間距。
7. 如權(quán)利要求1所述的電子元件封裝體的制作方法，其中該開口結(jié)構(gòu)包括單一開口或 多孔結(jié)構(gòu)。
8. 如權(quán)利要求1所述的電子元件封裝體的制作方法，其中該晶片的該下表面向內(nèi)部形 成有多個(gè)凹洞，且所述凹洞通過接合該晶片的該下表面的承載基板所密封。
9. 如權(quán)利要求8所述的電子元件封裝體的制作方法，在該晶片的該上表面覆蓋該蓋板 之后還包括對(duì)該承載基板的背面進(jìn)行薄化工藝，以薄化該承載基板至預(yù)定厚度。
10. 如權(quán)利要求9所述的電子元件封裝體的制作方法，其中該薄化工藝包括蝕刻、銑 削、磨削或研磨。
11. 如權(quán)利要求1所述的電子元件封裝體的制作方法，在該晶片的該下表面覆蓋該保 護(hù)層之前還包括從該晶片的該下表面移除部分該晶片，以于該導(dǎo)電電極下方的位置形成第一開口 ； 在該晶片的該下表面和該第一開口中形成絕緣層；移除部分該第一開口中的部分該絕緣層，以形成第二開口 ，并暴露出該導(dǎo)電電極；以及 在該第二開口的內(nèi)側(cè)壁及底部上形成導(dǎo)線層，且延伸至該晶片的該下表面的部分該絕 緣層上，其中該導(dǎo)線層電性接觸該導(dǎo)電電極。
12. 如權(quán)利要求11所述的電子元件封裝體的制作方法，其中該保護(hù)層形成于該導(dǎo)線層 上，且填入該第二開口。
13. 如權(quán)利要求4所述的電子元件封裝體的制作方法，其中該開口結(jié)構(gòu)對(duì)應(yīng)形成于該 感測薄膜位置的正上方，且連通至該間隙。
14. 如權(quán)利要求3所述的電子元件封裝體的制作方法，其中該感測薄膜與該開口結(jié)構(gòu) 的面積比介于1至1.5之間。
15. —種電子元件封裝體，包括 感測芯片，該感測芯片的上表面包括感測薄膜；具有開口結(jié)構(gòu)的蓋板，覆蓋該感測芯片的該上表面，該蓋板與該感測芯片之間于對(duì)應(yīng) 該感測薄膜位置上包括連通該開口結(jié)構(gòu)的間隙；以及間隔層，介于該蓋板與該感測芯片之間且圍繞著該間隙。
16. 如權(quán)利要求15所述的電子元件封裝體，其中該間隔層與該感測薄膜水平方向之間 包括應(yīng)力緩沖區(qū)。
17. 如權(quán)利要求15所述的電子元件封裝體，還包括導(dǎo)電電極，設(shè)置于該感測芯片的該 上表面上，且介于該間隔層與該感測芯片之間。
18. 如權(quán)利要求15所述的電子元件封裝體，其中，該間隔層與該感測薄膜相距既定間距。
19. 如權(quán)利要求15所述的電子元件封裝體，其中，該蓋板為硅基板。
20. 如權(quán)利要求16所述的電子元件封裝體，其中，該開口結(jié)構(gòu)包括單一開口或多孔結(jié)構(gòu)。
21. 如權(quán)利要求15所述的電子元件封裝體，其中該感測芯片的該下表面向內(nèi)部形成有 多個(gè)凹洞，且所述凹洞通過接合該感測芯片的該下表面的承載基板所密封。
22. 如權(quán)利要求16所述的電子元件封裝體，還包括開口，從該感測芯片的該下表面深入至該晶片，其中該開口的底部暴露出該導(dǎo)電電極；絕緣層，形成于感測芯片的該下表面和該開口的內(nèi)側(cè)壁上；導(dǎo)線層，形成于該開口的該內(nèi)側(cè)壁及該底部上，且延伸至該感測芯片的該下表面的部 分該絕緣層上，其中該導(dǎo)線層電性接觸該導(dǎo)電電極； 保護(hù)層，覆蓋于感測芯片的該下表面；以及 導(dǎo)電凸塊，形成于該保護(hù)層上，且電性接觸該導(dǎo)電電極。
23. 如權(quán)利要求22所述的電子元件封裝體，其中該保護(hù)層形成于該導(dǎo)線層上，且填入 該開口。
24. 如權(quán)利要求15所述的電子元件封裝體，其中該感測薄膜與該開口結(jié)構(gòu)的面積比介 于1至1. 5之間。
全文摘要
本發(fā)明提供一種電子元件封裝體及其制作方法，上述電子元件封裝體，包括感測芯片，上述感測芯片的上表面包括感測薄膜；具有開口結(jié)構(gòu)的蓋板，覆蓋上述感測芯片的上述上表面，上述蓋板與上述感測芯片之間于對(duì)應(yīng)上述感測薄膜位置上包括連通上述開口結(jié)構(gòu)的間隙；間隔層，介于上述蓋板與上述感測芯片之間且圍繞著上述間隙，其中上述間隔層與上述感測薄膜水平方向之間包括應(yīng)力緩沖區(qū)。
文檔編號(hào)B81C3/00GK101786594SQ201010001420
公開日2010年7月28日 申請(qǐng)日期2010年1月6日 優(yōu)先權(quán)日2009年1月6日
發(fā)明者劉建宏 申請(qǐng)人:精材科技股份有限公司