專利名稱：微機電裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微機電裝置(microelectromechanical system device,MEMSdevice) 的制作，且特別是涉及一種微機電裝置的制造方法，以確保其內(nèi)的微加工結(jié)構(gòu)的介電膜層 或金屬膜層的毀損。
背景技術(shù)：
微機電裝置目前已廣為應用于慣性測量、壓力感測、溫度測量、微射流 (micro-fluidics)、光學與射頻通訊等方面，且其應用范圍更進一步地逐漸擴張與延伸。 如加速度器(accelerometer)、壓力感測器、流量感測器及相似物等的現(xiàn)有微機電裝置內(nèi) 通常包括懸浮的微加工結(jié)構(gòu)(suspended micromachinedstmcture)，其通常包括釋放部 (released portion)以及粘附于基板上的柱體部，上述釋放部與基板間存在有空間或空 隙。一般而言，在制作微加工結(jié)構(gòu)時，采用位于最上層的圖案化金屬膜層作為蝕刻掩 模以及應用適當?shù)奈g刻程序，以去除未為此圖案化金屬膜層所遮蔽的膜層部分，并用于完 成微加工結(jié)構(gòu)的制備。然而，在前述蝕刻程序中，由于圖案化的金屬膜層所扮演的蝕刻掩模的抗蝕刻能 力仍然有限，因此所制備出的微加工結(jié)構(gòu)的輪廓恐非為預期的形態(tài)，而最后得到的微加工 結(jié)構(gòu)內(nèi)的的部分膜層則恐于所使用的蝕刻程序中部分地或甚至全部地被移除，從而影響了 最終得到的微機電裝置的功能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供了一種微機電裝置及其制造方法，以確保微機 電裝置內(nèi)所包括的微加工結(jié)構(gòu)的結(jié)構(gòu)膜層完整性，進而確保所制備出的微機電裝置的功能 性。依據(jù)一實施例，本發(fā)明提供了一種微機電裝置的制造方法，包括提供一半導體基板，包括一半導體層以及位于該半導體層上的一內(nèi)連結(jié)構(gòu)；依序 形成一保護層與一光致抗蝕劑層在該內(nèi)連結(jié)構(gòu)之上；在該光致抗蝕劑層內(nèi)形成多個開口， 該些開口分別露出該保護層的一部；施行一第一蝕刻程序，以該光致抗蝕劑層為蝕刻掩模， 去除為該些開口所露出的該保護層及其下方的該內(nèi)連結(jié)構(gòu)，以形成露出該半導體層的一部 的多個第一溝槽；去除該光致抗蝕劑層并露出該保護層；施行一第二蝕刻程序，以該保護 層作為蝕刻掩模，部分去除為該些第一溝槽所露出的該半導體層，以在該半導體層內(nèi)形成 多個第二溝槽；提供一上蓋基板，貼附于該保護層以形成一第一復合基板；薄化該第一復 合基板內(nèi)的未設(shè)置有該些第二溝槽的該半導體層的一表面，留下一經(jīng)薄化的半導體層；以 及施行一第三蝕刻程序，部分去除該經(jīng)薄化的半導體層以在其內(nèi)形成一第三溝槽，其中該 第三溝槽露出并連接了該些第二溝槽，且該些第一溝槽、該些第二溝槽與該第三溝槽之間 的一區(qū)域內(nèi)定義形成了一懸浮的微加工結(jié)構(gòu)。
依據(jù)另一實施例，本發(fā)明提供了一種微機電裝置，包括一半導體基板，包括一半導體層以及位于該半導體層上的一內(nèi)連結(jié)構(gòu)，其中該半 導體層具有相對的第一側(cè)與第二側(cè)，而該內(nèi)連結(jié)構(gòu)設(shè)置于該半導體層的該第一側(cè)的一表面 上；一保護層，設(shè)置于該內(nèi)連結(jié)構(gòu)之上；多個第一溝槽，分隔地設(shè)置于該保護層、該內(nèi)連結(jié) 構(gòu)與該半導體層的一部內(nèi)；一上蓋基板，設(shè)置于該保護層之上；一第二溝槽，設(shè)置于該半導 體層的第二側(cè)的一部內(nèi)，其中該第二溝槽露出并連接了該些第一溝槽，而在該些第一溝槽、 該些第二溝槽與該第三溝槽所定義形成的一區(qū)域內(nèi)的該保護層、該內(nèi)連結(jié)構(gòu)與該半導體層 形成了一懸浮的微加工結(jié)構(gòu)；以及一下蓋膜層，貼附于該半導體層的該第二側(cè)的表面上，其 中該些第一溝槽與與該第二溝槽在該上蓋基板、該半導體基板與該下蓋膜層之間形成了一 密閉空室。為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實 施例，并配合所附圖示，作詳細說明如下


圖1 圖7為一系列剖視圖法。
主要元件符號說明
10 〃半導體基板；
100 半導體層；
100， 經(jīng)薄化的半導體層；
101 內(nèi)連結(jié)構(gòu)；
102 介電層；
104 導電層；
106 焊墊；
110 保護層；
112 光致抗蝕劑層；
112， 經(jīng)薄化的光致抗蝕劑
120 開口 ；
130 蝕刻程序；
132 溝槽；
140 蝕刻程序；
142 溝槽；
150 上蓋基板；
152 粘著層；
160 蝕刻程序；
162 寬溝槽；
164 微加工結(jié)構(gòu)的區(qū)域；
170 切割程序；
180 下蓋膜層；
182 密閉空室；200 復合基板；300 微機電裝置；θ 介電層與半導體層的夾角；D1、D2 深度。
具體實施例方式圖1 圖7為一系列剖視圖，顯示了依據(jù)本發(fā)明一實施例的微機電裝置的制造方 法，用于確保所制備出的微加工結(jié)構(gòu)的結(jié)構(gòu)膜層完整性以及確保包括此微加工結(jié)構(gòu)的微機 電裝置的功能性。請參照圖1，首先提供一半導體基板10。如圖1所示，半導體基板10為尚未經(jīng)過 分割的一半導體晶片，其上已形成有大體制備完成但未完成分割的數(shù)個集成電路區(qū)域(未 顯示)?；诤喕瘓D示的目的，在此在圖1中僅部分顯示于一集成電路區(qū)域內(nèi)的微機電裝 置的微加工結(jié)構(gòu)的制作情形。如圖1所示，半導體基板10上的一集成電路芯片區(qū)域內(nèi)主 要包括一半導體層100以及位于其上的一內(nèi)連結(jié)構(gòu)101。在此，內(nèi)連結(jié)構(gòu)101中主要包括 介電層102以及設(shè)置于介電層102內(nèi)不同區(qū)域的數(shù)個導電層104與一焊墊106，而導電層 104大體由下至上而堆疊地設(shè)置于同一區(qū)域之內(nèi)。而半導體層100例如為一塊狀硅(bulk silicon)，而在適當位置處的半導體層100之內(nèi)及/或之上則形成有如電阻、電容、電感及 /或熔絲的被動元件、如P通道場效應晶體管(PFET)、N通道場效應晶體管(NFET)、金屬氧 化半導體場效應晶體管(MOSFETs)、互補型金屬氧化物半導體(CMOk)晶體管、高電壓晶體 管、及/或高頻晶體管的主動元件以及其他元件及/或上述元件的組合，而介電層102則可 包括如二氧化硅或氮化硅等介電材料且具有約為8 9微米的厚度?；诤喕綀D目的，圖1內(nèi)的集成電路區(qū)域內(nèi)的半導體元件并未詳細繪示而僅以 一平坦的半導體層100表示，而內(nèi)連結(jié)構(gòu)101在此雖僅繪示了設(shè)置于介電層102內(nèi)的多個 導電層104與焊墊106的結(jié)構(gòu)，在介電層102內(nèi)可更設(shè)置多個如導電層、導電介層物的導電 構(gòu)件(未顯示)所組成的內(nèi)連物，用于作為此些導電層104及焊墊106與設(shè)置于半導體層 100之內(nèi)及/或之上的半導體元件間的電性連結(jié)。位于半導體層100與內(nèi)連結(jié)構(gòu)101內(nèi)及/ 或之上的前述膜層與元件可采用標準的互補型金屬氧化物半導體制作工藝(standardCMOS process)所形成，故在此不再詳述其制造流程。接著，在介電層102上坦覆地形成一保護層110與一光致抗蝕劑層112。在此，保 護層Iio采用二氧化硅的介電材料，其厚度約為0. 8 1. 0微米。保護層110與介電層102 較佳地使用相同類型的材質(zhì)，因而可具有較為接近的蝕刻選擇比。另外，光致抗蝕劑層112 例如是等常見于微機電裝置制作中所應用的光致抗蝕劑材料，其厚度約為5 15微米。請參照圖2，接著施行一光刻程序(未顯示)，以在光致抗蝕劑層112內(nèi)形成數(shù)個 開口 120。此些開口 120分別位于此些導電層104之間的介電層102的一部上并部分露出 了保護層110的表面。接著施行一蝕刻程序130，如反應離子蝕刻(RIE)程序的一非等向 性蝕刻程序，以移除為此些開口 120所露出的保護層110與其下的部分介電層102并停止 于半導體層100之上，進而在介電層102內(nèi)形成了數(shù)個溝槽132。在此，蝕刻程序130中所 使用的蝕刻反應物(etchants)除了去除了介電層102以外，其也部分去除了光致抗蝕劑層112的一部，因而在保護層110的表面留下了經(jīng)薄化的光致抗蝕劑層112’。所形成的溝槽 132則露出了半導體層100的一部，而鄰近溝槽132的介電層102與半導體層100之間較 佳地具有大于85°的夾角θ，用于確保各溝槽I32可具有為大體垂直于半導體層100的輪廓。請參照圖3，接著施行一蝕刻程序(未顯示)以去除位于保護層110表面上的經(jīng)薄 化的光致抗蝕劑層112’后，接著施行一蝕刻程序140，如深反應離子蝕刻(DRIE)程序的一 非等性向蝕刻程序，以移除為溝槽132 (見于圖幻所露出的半導體層100部分，以及在半導 體層100內(nèi)形成了數(shù)個溝槽142。在蝕刻程序140中，保護層110在此也具有蝕刻終止層的 功效，以避免為保護層102所覆蓋的介電層102在蝕刻程序140中被進一步的移除。形成 在半導體層100內(nèi)的溝槽142具有距半導體層100表面約20 50微米的深度Dl。請參照圖4，接著在部分的保護層110表面上形成一粘著層152，其可包括如融塊 (frit)的粘著材料。接著提供一上蓋基板150在半導體基板10之上并通過粘著層152而 與半導體基板10相粘著，以形成如圖4所示的一復合基板200。在此，上蓋基板150例如為 硅或玻璃材質(zhì)的一晶片。請參照圖5，將圖4所示的復合基板200上下反置之后，接著采用上蓋基板150為 一握持部以針對半導體層100未設(shè)置有溝槽142的一表面施行一薄化程序(未顯示)，例如 為一化學機械研磨程序，進而得到經(jīng)薄化的半導體層100’。接著施行一蝕刻程序160，如深 反應性離子蝕刻(DRIE)程序的一非等向性蝕刻程序，以于部分的經(jīng)薄化的半導體層100’ 內(nèi)形成一寬溝槽162。如圖5所示，此寬溝槽162大體露出了先前形成于半導體層內(nèi)的數(shù) 個溝槽142并與之相連接。如此，在寬溝槽162形成后，便制作出如區(qū)域164所示的一懸浮 的微加工結(jié)構(gòu)。在此，區(qū)域164內(nèi)所示的微加工結(jié)構(gòu)主要包括了半導體層100’、介電層102 以及位于介電層102內(nèi)的數(shù)個導電層104，由于此些導電層104大體平行地設(shè)置且為介電 層102所相分隔，故區(qū)域164內(nèi)所示的懸浮的微加工結(jié)構(gòu)可作為一感測電容器之用。在此 區(qū)域164內(nèi)所示的一懸浮的微加工結(jié)構(gòu)的實施情形并其并不以上述實施情形而加以限制。 區(qū)域164內(nèi)的微加工結(jié)構(gòu)也可不同于圖5內(nèi)所示情形而具有其他構(gòu)件，以表現(xiàn)出其他的不 同功能性。請參照圖6，將如圖5所示結(jié)構(gòu)上下反置后，接著施行一切割程序170，以露出形成 位于介電層102內(nèi)的焊墊106。在此，切割程序170例如為激光切割或機械切割等程序，在 切割程序170中部分移除了位于焊墊106上方的上蓋基板150、保護層110與介電層102的 一部直至露出了焊墊106的表面。請參照圖7，接著在如圖6所示結(jié)構(gòu)中鄰近寬溝槽162處的經(jīng)薄化的半導體層 100，表面上貼附一下蓋膜層180，其例如為一芯片附加薄膜(dieattached film，DAF)。下 蓋膜層180的材料則例如為熱熔膠(hot melt adhesive)等絕緣材質(zhì)的一干式薄膜，進而 與復合基板200結(jié)合形成另一復合基板(未顯示)。在下蓋膜層180形成之后，接著針對此 復合基板施行一切割程序(未顯示)，例如為晶片切割程序，以將由上蓋基板、半導體基板 與下蓋膜層等構(gòu)件所組合形成的結(jié)構(gòu)切割形成數(shù)個獨立的微機電裝置300。如圖7所示， 在切割形成于微機電裝置300之后，其內(nèi)經(jīng)薄化的半導體層110’與設(shè)置于其兩相對表面上 的上蓋基板150與下蓋膜層180之間便定義形成了一密閉空室182。此密閉空室182具有 約一大氣壓的壓力，且其提供了位于區(qū)域164內(nèi)的懸浮的微加工結(jié)構(gòu)的適度移動空間，因而確保此微加工結(jié)構(gòu)的感測能力。而如圖7所示的微機電裝置300可更視后續(xù)制作工藝的 需求而將之設(shè)置于一封裝基板(未顯示)之上，并通過如打線接合的接合方式，連接一焊線 (未顯示)于封裝基板以及其露出的焊墊106之間，進而形成了微機電裝置300與封裝基板 之間的電連接關(guān)系。請參照圖7，顯示了依據(jù)本發(fā)明一實施例的微機電裝置，其包括一半導體基板，包括一半導體層(經(jīng)薄化的半導體層100’ )以及位于該半導體層 上的一內(nèi)連結(jié)構(gòu)(內(nèi)連結(jié)構(gòu)101)，其中該半導體層具有相對的第一側(cè)與第二側(cè)，而該內(nèi)連 結(jié)構(gòu)設(shè)置于該半導體層的該第一側(cè)的一表面上；一保護層(保護層110)，設(shè)置于該內(nèi)連結(jié) 構(gòu)之上；多個第一溝槽(溝槽132與142的結(jié)合)，分隔地設(shè)置于該保護層、該內(nèi)連結(jié)構(gòu)與 該半導體層的一部內(nèi)；一上蓋基板(上蓋基板150)，設(shè)置于該保護層之上；一第二溝槽(溝 槽16 ，設(shè)置于該半導體層的第二側(cè)的一部內(nèi)，其中該第二溝槽露出并連接了該些第一溝 槽，而在該些第一溝槽、該些第二溝槽與該第三溝槽所定義形成的一區(qū)域內(nèi)的該保護層、該 內(nèi)連結(jié)構(gòu)與該半導體層形成了一懸浮的微加工結(jié)構(gòu)(區(qū)域164內(nèi)的構(gòu)件)；以及一下蓋膜 層(180)，貼附于該半導體層的該第二側(cè)的表面上，其中該些第一溝槽與與該第二溝槽在該 上蓋基板、該半導體基板與該下蓋基板之間形成了一密閉空室(密閉空室182)。參照圖1 圖7所示的微機電裝置的制造方法及所制備出的微機電裝置可知，本 發(fā)明所提供的制造方法是通過額外設(shè)置的保護層與光致抗蝕劑層作為蝕刻掩模之用，以在 微加工結(jié)構(gòu)制作中確保其內(nèi)膜層以及輪廓的完整性。因此有助于提升所制備出的包括如此 微加工結(jié)構(gòu)的微機電裝置的可靠度。再者，由于本發(fā)明的微機電裝置的制作可通過晶片層級的制作與封裝技術(shù)的實 施，因而可同時完成用于微機電裝置的微加工元件與其應用集成電路元件的制作與封裝， 故不需要施行額外的元件封裝步驟。因此，本發(fā)明的微機電裝置所需的大部分制作工藝可 于晶片代工廠內(nèi)先行完成，并僅需送至封裝廠進行最終的晶片分割制作工藝，如此有助于 微機電裝置的制造成本的降低。雖然已結(jié)合以上較佳實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何熟 悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與潤飾，因此本發(fā)明的保護 范圍應以附上的權(quán)利要求所界定的為準。
權(quán)利要求
1.一種微機電裝置的制造方法，包括提供一半導體基板，包括一半導體層以及位于該半導體層上的一內(nèi)連結(jié)構(gòu)； 依序形成一保護層與一光致抗蝕劑層于該內(nèi)連結(jié)構(gòu)之上； 在該光致抗蝕劑層內(nèi)形成多個開口，該些開口分別露出該保護層的一部； 施行一第一蝕刻程序，以該光致抗蝕劑層為蝕刻掩模，去除為該些開口所露出的該保 護層及其下方的該內(nèi)連結(jié)構(gòu)，以形成露出該半導體層的一部的多個第一溝槽； 去除該光致抗蝕劑層并露出該保護層；施行一第二蝕刻程序，以該保護層作為蝕刻掩模，部分去除為該些第一溝槽所露出的 該半導體層，以在該半導體層內(nèi)形成多個第二溝槽；提供一上蓋基板，貼附于該保護層以形成一第一復合基板；薄化該第一復合基板內(nèi)的未設(shè)置有該些第二溝槽的該半導體層的一表面，留下一經(jīng)薄化的半導體層；以及施行一第三蝕刻程序，部分去除該經(jīng)薄化的半導體層以于其內(nèi)形成一第三溝槽，其中 該第三溝槽露出并連接了該些第二溝槽，且該些第一溝槽、該些第二溝槽與該第三溝槽之 間的一區(qū)域內(nèi)定義形成了一懸浮的微加工結(jié)構(gòu)。
2.如權(quán)利要求1所述的微機電裝置的制造方法，還包括施行一第一切割程序，部分去除該上蓋基板、該保護層以及該介電層的一部，以露出該 內(nèi)連結(jié)構(gòu)內(nèi)的一焊墊；提供一下蓋膜層，貼附于設(shè)置有該第三溝槽的該經(jīng)薄化的半導體層的表面，以形成一 第二復合基板；以及實施一第二切割程序，以切割該第二復合基板并形成包括該懸浮的微加工結(jié)構(gòu)與該焊 墊的一微機電裝置。
3.如權(quán)利要求1所述的微機電裝置的制造方法，其中該內(nèi)連結(jié)構(gòu)包括一介電層與多個 導電層，而該保護層與該介電層具有相近的蝕刻選擇比。
4.如權(quán)利要求3所述的微機電裝置的制造方法，其中該懸浮的微加工結(jié)構(gòu)包括由該介 電層與該些導電層所組成的一感測電容器。
5.如權(quán)利要求1所述的微機電裝置的制造方法，其中該第一蝕刻程序為反應離子蝕刻 程序，該第二蝕刻程序為深反應離子蝕刻程序，該第三蝕刻程序為深反應離子蝕刻程序。
6.如權(quán)利要求1所述的微機電裝置的制造方法，其中該上蓋基板包括硅或玻璃，該下 蓋膜層為一芯片附加薄膜。
7.如權(quán)利要求2所述的微機電裝置的制造方法，其中該第一切割程序為激光切割程序 或機械切割程序，該第二切割程序為一晶片切割程序。
8.如權(quán)利要求2所述的微機電裝置的制造方法，其中該上蓋基板、該半導體基板與該 下蓋膜層之間形成了 一密閉空室。
9.一種微機電裝置，包括半導體基板，包括一半導體層以及位于該半導體層上的一內(nèi)連結(jié)構(gòu)，其中該半導體層 具有相對的第一側(cè)與第二側(cè)，而該內(nèi)連結(jié)構(gòu)設(shè)置于該半導體層的該第一側(cè)的一表面上； 保護層，設(shè)置于該內(nèi)連結(jié)構(gòu)之上；多個第一溝槽，分隔地設(shè)置于該保護層、該內(nèi)連結(jié)構(gòu)與該半導體層的一部內(nèi)；上蓋基板，設(shè)置于該保護層之上；第二溝槽，設(shè)置于該半導體層的第二側(cè)的一部內(nèi)，其中該第二溝槽露出并連接了該些 第一溝槽，而在該些第一溝槽、該些第二溝槽與該第三溝槽所定義形成的一區(qū)域內(nèi)的該保 護層、該內(nèi)連結(jié)構(gòu)與該半導體層形成了一懸浮的微加工結(jié)構(gòu)；以及下蓋膜層，貼附于該半導體層的該第二側(cè)的表面上，其中該些第一溝槽與該第二溝槽 在該上蓋基板、該半導體基板與該下蓋膜層之間形成了一密閉空室。
10.如權(quán)利要求9所述的微機電裝置，其中該內(nèi)連結(jié)構(gòu)包括一焊墊，而該上蓋基板與該 保護層部分覆蓋該內(nèi)連結(jié)構(gòu)但不覆蓋該焊墊。
11.如權(quán)利要求9所述的微機電裝置，其中該上蓋基板包括玻璃或硅，該下蓋膜層為一 芯片附加薄膜。
12.如權(quán)利要求9所述的微機電裝置，其中該芯片附加薄膜為一干式薄膜。
13.如權(quán)利要求9所述的微機電裝置，其中該內(nèi)連結(jié)構(gòu)包括一介電層以及位于該介電 層內(nèi)的數(shù)個導電層，以作為一感測電容器。
全文摘要
本發(fā)明公開一種微機電裝置及其制造方法，包括提供一半導體基板，其包括半導體層與內(nèi)連結(jié)構(gòu)。接著，形成一保護層與一光致抗蝕劑層在內(nèi)連結(jié)構(gòu)之上，并在光致抗蝕劑層內(nèi)形成露出保護層一部的多個開口，且去除為開口所露出的保護層及其下方的內(nèi)連結(jié)構(gòu)，以形成多個第一溝槽。部分去除為第一溝槽所露出的半導體層，以在半導體層內(nèi)形成多個第二溝槽。以及貼附一上蓋基板于保護層以形成復合基板，薄化復合基板內(nèi)的半導體層，留下經(jīng)薄化的半導體層。最后部分去除經(jīng)薄化的半導體層并形成一第三溝槽，以在第一溝槽、第二溝槽與第三溝槽之間的一區(qū)域內(nèi)形成了懸浮的微加工結(jié)構(gòu)。
文檔編號B81C1/00GK102145874SQ201010117019
公開日2011年8月10日 申請日期2010年2月9日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者劉慈祥 申請人:立積電子股份有限公司