專利名稱：運(yùn)動(dòng)傳感器的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地來說，涉及微機(jī)電系統(tǒng)器件及其制造方法。
背景技術(shù)：
在微機(jī)電系統(tǒng)(MEMS)器件的晶圓級(jí)封裝中，實(shí)施共晶接合方法。然而，共晶接合 過程中的壓縮(例如，擠出)問題導(dǎo)致污染，甚至器件故障。因此，需要晶圓級(jí)封裝的改進(jìn)結(jié)構(gòu)和方法來解決以上問題。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種運(yùn)動(dòng)傳感器結(jié)構(gòu)，包括第一襯底，具有形成在其上的集成電路；第二襯底，在第一表面處與所述第一襯底接合，其中，所述第二襯底包括形成在其上的運(yùn)動(dòng)傳感器；以及第三襯底，與所述第二襯底的第二表面接合，其中，所述第三襯底包括與運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第二襯底通過熔融接合與所述第一襯底接合。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第一襯底包括氧化硅層；所述第二襯底包括硅；以及所述第二襯底通過硅和氧化硅之間的熔融接合與所述第一襯底接合。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第三襯底通過共晶接合與所述第二襯底接合。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第三襯底包括鍺層；所述第二襯底包括位于所述第二表面上的鋁銅層；以及所述第三襯底通過所述鍺層和所述鋁銅層之間的共晶接合與所述第二襯底接合。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第二襯底進(jìn)一步包括防擠出溝槽，所述防擠出溝槽形成在所述第二襯底上方并且被配置成防止在所述第二襯底和所述第三襯底之間的共晶接合期間的擠出問題。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第一襯底包括形成在其上的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第一襯底包括至少一個(gè)限位器，所述限位器被配置成限制所述運(yùn)動(dòng)傳感器。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第三襯底包括至少一個(gè)限位器，所述限位器被配置成限制所述運(yùn)動(dòng)傳感器。在該運(yùn)動(dòng)傳感器結(jié)構(gòu)中，所述第二襯底進(jìn)一步包括通孔，所述通孔被配置成將所述運(yùn)動(dòng)傳感器電連接至所述第一襯底的所述集成電路。
根據(jù)本發(fā)明的另一方面，提供了一種微機(jī)電系統(tǒng)(MEMS)結(jié)構(gòu),包括第一娃襯底，具有形成在其上的集成電路；第二硅襯底，具有形成在其上的運(yùn)動(dòng)傳感器以及形成在其上的防擠出溝槽；以及第三硅襯底，具有與所述運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域，其中，所述第二襯底被配置在所述第一襯底和所述第三襯底之間；所述第二襯底與所述第一襯底熔融接合并與所述第三襯底共晶接合。在該MEMS結(jié)構(gòu)中，所述第一硅襯底包括氧化硅層；以及所述第二襯底通過硅和氧化硅之間的熔融接合與所述第一襯底接合。在該MEMS結(jié)構(gòu)中，所述第三硅襯底包括鍺層；所述第二硅襯底包括鋁銅層；以及所述第三硅襯底通過所述鍺層和所述鋁銅層之間的共晶接合與所述第二硅襯底接合。在該MEMS結(jié)構(gòu)中，所述第一硅襯底的所述集成電路包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。
在該MEMS結(jié)構(gòu)中，所述第一硅襯底包括第一限位器，所述第一限位器被配置成限制所述運(yùn)動(dòng)傳感器；以及所述第三硅襯底包括第二限位器，所述第二限位器被配置成限制所述運(yùn)動(dòng)傳感器。在該MEMS結(jié)構(gòu)中，所述第二硅襯底進(jìn)一步包括硅通孔，所述硅通孔被配置成將所述運(yùn)動(dòng)傳感器與所述第一硅襯底的所述集成電路電連接。根據(jù)本發(fā)明的又一方面，提供了一種制造微機(jī)電系統(tǒng)(MEMS)器件的方法，包括在第一襯底上形成接合焊盤；在第二襯底上形成運(yùn)動(dòng)傳感器；通過熔融接合經(jīng)由所述接合焊盤將所述第二襯底接合至所述第一襯底；以及通過共晶接合將保護(hù)襯底接合至所述第二襯底。該方法進(jìn)一步包括在所述保護(hù)襯底上形成鍺層；以及在所述第二襯底上形成鋁銅合金層，其中，所述保護(hù)襯底接合至所述第二襯底包括在所述鍺層和所述鋁銅合金層之間形成共晶接合。該方法進(jìn)一步包括在所述第一襯底上形成氧化硅層，其中，所述第二襯底包括硅表面；以及所述第二襯底接合至所述第一襯底包括在所述氧化硅層和所述第二襯底的所述硅表面之間形成熔融接合。該方法進(jìn)一步包括形成穿過所述第二襯底的鎢塞，其中，所述鎢塞被配置成將所述第二襯底電連接至所述第一襯底。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)以下詳細(xì)描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖I示出了在根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的截面圖中的運(yùn)動(dòng)傳感器結(jié)構(gòu)的一個(gè)實(shí)施例。圖2示出了在根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的截面圖中的運(yùn)動(dòng)傳感器結(jié)構(gòu)的另一個(gè)實(shí)施例。圖3示出了根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的圖2中的運(yùn)動(dòng)傳感器結(jié)構(gòu)的部分截面圖。
圖4 (a)至圖4(f)示出了在一個(gè)或多個(gè)實(shí)施例中根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的處于各個(gè)制造階段的運(yùn)動(dòng)傳感器結(jié)構(gòu)的截面圖。圖5(a)至圖5(g)示出了在一個(gè)或多個(gè)其他實(shí)施例根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的處于各個(gè)制造階段的運(yùn)動(dòng)傳感器結(jié)構(gòu)的截面圖。
具體實(shí)施例方式為了實(shí)施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實(shí)施例或示例。以下描述元件和布置的具體示例以簡化本公開內(nèi)容。當(dāng)然這些僅僅是示例并不打算限定。此夕卜，本公開內(nèi)容可以在各個(gè)實(shí)例中重復(fù)參照數(shù)字和/或字母。該重復(fù)是為了簡明和清楚，而且其本身沒有規(guī)定所述各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。再者，以下本描述中第一部件 形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實(shí)施例，并且也可以包括額外部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實(shí)施例。本公開內(nèi)容提供了運(yùn)動(dòng)傳感器結(jié)構(gòu)，諸如微機(jī)電系統(tǒng)(MEMS)器件以及根據(jù)各種實(shí)施例構(gòu)建的運(yùn)動(dòng)傳感器結(jié)構(gòu)的制造方法。圖I以截面圖示出了運(yùn)動(dòng)傳感器結(jié)構(gòu)10的一個(gè)實(shí)施例。運(yùn)動(dòng)傳感器結(jié)構(gòu)10包括具有形成在其上的集成電路的第一襯底20和具有形成在其上的運(yùn)動(dòng)傳感器的第二襯底30。保護(hù)襯底40形成在運(yùn)動(dòng)傳感器上方。通過各種接合部件50，第二襯底30和保護(hù)襯底40都直接接合至第一襯底20。具體地，通過第二襯底30的通孔，保護(hù)襯底40直接接合至第一襯底20。在一個(gè)實(shí)例中，保護(hù)襯底40接合至第一襯底20的互連結(jié)構(gòu)的頂部金屬。在該實(shí)施例中，由于通過通孔減小了接合面積，所以第一襯底20和第二襯底30之間的接合率較低。這導(dǎo)致不良接合問題。由于非移動(dòng)接合區(qū)域較小，所以對(duì)于與減小的管芯尺寸相關(guān)的先進(jìn)技術(shù)來說，會(huì)進(jìn)一步減小接合率。由于有限的接合面積，所以第一襯底20和保護(hù)襯底40之間的接合率也較低。另一方面，由于金屬間介電層(MD)開裂，可能導(dǎo)致漏電流。保護(hù)襯底40具有能夠通過第二襯底30的通孔到達(dá)第一襯底20的相對(duì)較大的厚度。保護(hù)深度Dl也相對(duì)較大。相應(yīng)地，由于蝕刻工藝的均勻性，蝕刻深度不容易控制，并且相應(yīng)降低了蝕刻成品率。圖2是在另一個(gè)實(shí)施例中根據(jù)本公開內(nèi)容的多個(gè)方面構(gòu)建的運(yùn)動(dòng)傳感器結(jié)構(gòu)100的截面圖。參考圖2，運(yùn)動(dòng)傳感器結(jié)構(gòu)100包括第一襯底102。第一襯底102包括各種集成電路，諸如一個(gè)或多個(gè)運(yùn)動(dòng)傳感器的驅(qū)動(dòng)電路和/或檢測(cè)電路。在一個(gè)實(shí)例中，第一襯底102是具有形成在其上的集成電路的硅晶圓或部分硅晶圓。集成電路包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場(chǎng)效晶體管(FET)或另外的其他有源或無源器件。相應(yīng)地，第一襯底102也稱為CMOS襯底。通過諸如沉積和圖案化的合適技術(shù)，各種金屬部件103形成在第一襯底102上方。在一個(gè)實(shí)例中，金屬部件103包括鋁銅(AlCu)合金。在另一個(gè)實(shí)例中，第一襯底102進(jìn)一步包括形成在表面上并圖案化的氧化硅層104，以形成各種開口和各種限位器(stoper)106。運(yùn)動(dòng)傳感器結(jié)構(gòu)100包括接合至第一襯底102的第二襯底108。第二襯底108包括一個(gè)或多個(gè)運(yùn)動(dòng)傳感器或其他MEMS器件110，因此也稱為MEMS襯底。在一個(gè)實(shí)例中，第二襯底108是具有形成在其上的運(yùn)動(dòng)傳感器的硅晶圓。在本實(shí)施例中，使用熔融接合將第二襯底108接合至第一襯底102。在又一個(gè)實(shí)施例中，在硅和氧化硅之間實(shí)現(xiàn)熔融接合。第二襯底108進(jìn)一步包括硅通孔(TSV)部件112，該硅通孔(TSV)部件連接至金屬部件103，并形成將運(yùn)動(dòng)傳感器110電連接至第一襯底102的集成電路的導(dǎo)電通路。在一個(gè)實(shí)例中，TSV部件112包括鎢塞。第二襯底108還包括圖案化的金屬層114 (諸如AlCu)以提供互連和接合焊盤(用于后續(xù)接合)。具體地，為了后續(xù)接合和減少相關(guān)的接合問題，在第二襯底108內(nèi)形成各種溝槽(或孔)116。運(yùn)動(dòng)傳感器結(jié)構(gòu)100包括接合至第二襯底108的第三襯底(或保護(hù)襯底)118，以提供用于運(yùn)動(dòng)傳感器110的封閉空間并且對(duì)其提供保護(hù)。在一個(gè)實(shí)例中，第三襯底118是硅晶圓。圖案化第三襯底118以形成與運(yùn)動(dòng)傳感器110對(duì)準(zhǔn)的凹進(jìn)區(qū)域，并進(jìn)一步形成用于后續(xù)接合的擠壓部件120和凹進(jìn)區(qū)域內(nèi)的限位器122。在一個(gè)實(shí)例中，諸如鍺(Ge)的接合材料層124，形成在擠壓部件120上方。第三襯底118直接接合至第二襯底108而不是第一襯底102。在本實(shí)施例中，使用共晶接合將第三襯底118直接接合至第二襯底108。在該實(shí)例中，在鍺層124和AlCu部件114之間實(shí)現(xiàn)共晶接合。具體地，在共晶接合期間中，接合材料可以被擠出，導(dǎo)致污染，或者甚至導(dǎo)致運(yùn)動(dòng)傳感器結(jié)構(gòu)故障。溝槽116被配置成防止擠 出問題。設(shè)計(jì)溝槽116的深度和寬度以有效地防止擠出問題。在圖3中，進(jìn)一步地示出了運(yùn)動(dòng)傳感器結(jié)構(gòu)100的部分截面圖。在后續(xù)接合工藝期間，溝槽116用作保持?jǐn)D出的共晶化合物的阻擋件(barrier)。因此，消除或減少了擠出問題。在運(yùn)動(dòng)傳感器結(jié)構(gòu)100的各個(gè)實(shí)例中可以具有各種優(yōu)點(diǎn)。例如，因?yàn)樵诮雍檄h(huán)處的沒有氧化物區(qū)域開放，所以熔融接合比率增加。因此，第一襯底102和第二襯底108之間的熔融接合面積增大。下文提供了在各個(gè)實(shí)例中可以具有的其他優(yōu)點(diǎn)。在一個(gè)實(shí)例中，改善了熔融接合和共晶接合工藝的生成線的成品率(line yield)。在另一個(gè)實(shí)例中，第二襯底108和第三襯底118之間的共晶接合強(qiáng)度增強(qiáng)。由于第三襯底118不直接接合至第一襯底102，消除了 MD開裂問題。在另一個(gè)實(shí)例中，由于排除了通孔接合，所以保護(hù)襯底118的保護(hù)深度D2良好地控制在相對(duì)較低的值。更多地提高了使用先進(jìn)技術(shù)和減小的管芯尺寸的運(yùn)動(dòng)傳感器結(jié)構(gòu)的工藝和器件質(zhì)量。圖4(a)至圖4(f)提供了處于各個(gè)制造階段的保護(hù)襯底118的截面圖。圖5 (a)至圖5 (g)提供了處于各個(gè)制造階段(包括制造CMOS襯底102和MEMS襯底108)的運(yùn)動(dòng)傳感器結(jié)構(gòu)100的截面圖。參考圖4和圖5，根據(jù)一個(gè)實(shí)施例，進(jìn)一步描述了運(yùn)動(dòng)傳感器結(jié)構(gòu)100及其制造方法。參考圖4(a)，提供硅襯底118作為保護(hù)襯底。在一個(gè)實(shí)施例中，鍺(Ge)層124形成在保護(hù)襯底118上方，并且使用光刻工藝和蝕刻工藝進(jìn)一步圖案化該鍺層。將圖案化的光刻膠(PR)層132用作蝕刻掩模以圖案化Ge層124。在本實(shí)施例中，圖案化的Ge層124限定接合環(huán)。參考圖4(b)，使用圖案化的Ge層124作為蝕刻掩模，將第一溝槽蝕刻工藝應(yīng)用于硅襯底上，形成保護(hù)襯底118的凹進(jìn)區(qū)域(或溝槽)134。在第一蝕刻工藝之后，或者可選地，在圖案化Ge層124之后，去除圖案化的PR層132。在本實(shí)施例中，第一蝕刻工藝限定限位器間隙。參考圖4(c)，氧化硅層136形成在保護(hù)襯底118上方，并使用光刻工藝和蝕刻工藝進(jìn)一步圖案化該氧化硅層，以形成位于Ge層124上方的部分和位于凹進(jìn)區(qū)域134中的部分。在本實(shí)施例中，圖案化氧化硅層136限定限位器位置。參考圖4(d)，另一個(gè)圖案化的PR層138通過光刻工藝形成在保護(hù)襯底118上方。在本實(shí)施例中，圖案化的PR層138限定保護(hù)襯底118的幾何形狀。參考圖4 (e)，在第二溝槽蝕刻工藝中使用圖案化的PR層138作為蝕刻掩模進(jìn)一步蝕刻保護(hù)襯底118。參考圖4(f)，通過濕法脫?；虻入x子體灰化去除圖案化的PR層138。然后，在第三溝槽蝕刻工藝中使用圖案化的氧化硅層136作為蝕刻掩模，進(jìn)一步蝕刻保護(hù)襯底118，生成用于接合的擠壓部件(接合焊盤)120、凹進(jìn)區(qū)域13 4和凹進(jìn)區(qū)域中的限位器122。此后，為了接合，通過諸如氫氟化物(hydro-fluorine, HF)蝕刻的合適工藝去除氧化娃層136。現(xiàn)在參考圖5(a)，提供另一硅襯底102作為CMOS襯底。在其上形成各種器件(諸如CMOS晶體管)和互連部件(諸如金屬線和通孔/接觸件)。在本實(shí)施例中，各種金屬(例如，AlCu)部件103形成在CMOS襯底102上方。通過諸如化學(xué)汽相沉積(CVD)的合適工藝使腔介電層104沉積在CMOS襯底102上方。在該實(shí)例中，腔介電層104包括氧化硅層。因此，腔介電層104也被稱為氧化層104。在另一個(gè)實(shí)例中，腔介電層104可以另外地或可選地包括其他合適的介電層。在又一個(gè)實(shí)例中，金屬部件103是位于形成在CMOS襯底102上方的互連結(jié)構(gòu)的頂部金屬層中的金屬部件。參考圖5(b)，使用光刻工藝和蝕刻工藝進(jìn)一步圖案化氧化硅層104，以形成限位器106和開口。在一個(gè)實(shí)施例中，圖案化氧化硅層104包括兩個(gè)步驟。在第一步驟中，在要形成限位器106的區(qū)域內(nèi)的氧化硅層中形成凹槽。在第二步驟中，形成各種開口 142以暴露金屬部件103并且在凹進(jìn)區(qū)域中形成各種限位器106。每個(gè)步驟都可以包括相應(yīng)的光刻工藝和蝕刻工藝。參考圖5 (C)，使用熔融接合將MEMS襯底108接合至CMOS襯底102。在本實(shí)施例中，MEMS襯底108是硅襯底。在CMOS襯底102的氧化硅和MEMS襯底108的硅之間實(shí)現(xiàn)熔融接合。應(yīng)用合適的接合工藝以熔融接合相應(yīng)的兩個(gè)襯底。例如，可以清潔接合表面。為了熔融接合，可以在升高的溫度下施加壓力/力?？梢员』疢EMS襯底108以減小厚度。參考圖5(d)，通過蝕刻工藝，在MEMS襯底108中形成各種硅通孔144。在蝕刻工藝期間將圖案化的PR層或硬掩模用作蝕刻掩模，以形成硅通孔144。參考圖5(e)，在通孔144中填充金屬112，以提供CMOS襯底102和MEMS襯底108之間的電互連。在本實(shí)施例中，在通孔144中沉積鎢以形成鎢塞。在一個(gè)實(shí)例中，可以通過包括CVD或者另外的化學(xué)機(jī)械拋光(CMP)的步驟形成鎢塞。隨后，通過沉積和圖案化，在MEMS襯底108上方形成各種金屬部件。在本實(shí)施例中，通過濺射或其他合適的技術(shù)，在MEMS襯底108上方沉積AlCu層114，并通過蝕刻進(jìn)一步圖案化該AlCu層。通過濺射或其他合適的技術(shù)，在MEMS襯底108上方沉積氮化鈦(TiN)層146，并通過蝕刻進(jìn)一步圖案化該氮化鈦層。形成TiN層146以提供對(duì)AlCu層的保護(hù)以免腐蝕。可以通過用于保護(hù)的諸如氮化鉭(TaN)的其他合適的材料來代替TiN層146。參考圖5(f)，通過包括蝕刻和光刻工藝的各種工藝，在MEMS襯底108上方形成運(yùn)動(dòng)傳感器110或其他MEMS器件。另外，通過光刻工藝和蝕刻，在MEMS襯底中形成防擠出溝槽116。在本實(shí)施例中，AlCu層114圖案化有與溝槽116鄰近的額外部件，以提供防止擠出的額外機(jī)械裝置。
參考圖5 (g)，使用共晶接合將保護(hù)襯底118 (在圖4中制造的)接合至MEMS襯底108。在本實(shí)施例中，在鍺層124和AlCu層114之間實(shí)現(xiàn)共晶接合。具體地，在共晶接合期間，接合材料可以被擠出，導(dǎo)致污染或者甚至導(dǎo)致器件故障。防擠出溝槽116被配置成防止擠出問題。設(shè)計(jì)溝槽116的深度和寬度以有效地防止擠出問題。在共晶接合工藝期間，溝槽116用作保持?jǐn)D出共晶化合物的阻擋件。因此，消除或減少了擠出問題。隨后，通過蝕刻、切割或結(jié)合保護(hù)襯底118可以是開放的。在圖4和圖5描述的工藝步驟之前、之中和之后，方法可以進(jìn)一步包括其他工藝步驟。在一個(gè)實(shí)例中，為了質(zhì)量鑒定、分類或其他目的，可以通過暴露的金屬焊盤在晶圓級(jí)實(shí)施探針測(cè)試。在另一個(gè)實(shí)例中，將切割工藝應(yīng)用于接合襯底，以切割器件芯片(或管芯)。在又一個(gè)實(shí)例中，方法進(jìn)一步包括使用本領(lǐng)域公知的或要開發(fā)的技術(shù)將切割的芯片分別附接至封裝襯底的步驟。在又一個(gè)實(shí)例中，方法進(jìn)一步包括實(shí)施布線工藝以將CMOS襯底的電路連接至相應(yīng)的封裝襯底的步驟。在一個(gè)實(shí)施例中，布線工藝使用金線在一端附接至布線焊盤(wiring pad)并且在另一端附接至相應(yīng)的封裝襯底。在可選實(shí)施例中，使用諸如凸塊 的其他技術(shù)，將布線焊盤電連接至封裝襯底。盡管詳細(xì)地描述了方法和運(yùn)動(dòng)傳感器結(jié)構(gòu)，但是可以包括其他可選和工藝步驟。例如，運(yùn)動(dòng)傳感器可以包括用于包括顯示、光開關(guān)和無掩模曝光的各種應(yīng)用的一個(gè)或多個(gè)微鏡。為了各種目的，可以設(shè)計(jì)不同結(jié)構(gòu)、幾何形狀和尺寸的各種接合焊盤。在一個(gè)實(shí)例中，各種接合材料可以包括用于熔融接合和/或共晶接合的其他合適的材料。因此，本公開內(nèi)容提供了運(yùn)動(dòng)傳感器結(jié)構(gòu)的一個(gè)實(shí)施例。運(yùn)動(dòng)傳感器結(jié)構(gòu)包括第一襯底，具有形成在其上的集成電路；第二襯底，通過第一表面接合至第一襯底，其中，第二襯底包括形成在其上的運(yùn)動(dòng)傳感器；以及第三襯底，接合至第二襯底的第二表面，其中，第三襯底包括與運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域。在運(yùn)動(dòng)傳感器結(jié)構(gòu)的一個(gè)實(shí)施例中，通過熔融接合將第二襯底接合至第一襯底。在另一個(gè)實(shí)施例中，第一襯底進(jìn)一步包括氧化硅層；第二襯底包括硅；以及在硅和氧化硅之間通過熔融接合將第二襯底接合至第一襯底。在另一個(gè)實(shí)施例中，通過共晶接合將第三襯底接合至第二襯底。在又一個(gè)實(shí)施例中，第三襯底包括鍺層；第二襯底包括位于第二表面上方的鋁銅層；以及在鍺層和鋁銅層之間通過共晶接合將第三襯底接合至第二襯底。在又一個(gè)實(shí)施例中，第二襯底進(jìn)一步包括防擠出溝槽，形成在第二襯底上方，并被配置以防止在第二襯底和第三襯底之間的共晶接合期間的擠出問題。在又一個(gè)實(shí)施例中，第一襯底包括在其上形成的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。在又一個(gè)實(shí)施例中，第一襯底包括至少一個(gè)限位器，被配置成限制運(yùn)動(dòng)傳感器。在又一個(gè)實(shí)施例中，第三襯底包括至少一個(gè)限位器，被配置成限制運(yùn)動(dòng)傳感器。在又一個(gè)實(shí)施例中，第二襯底進(jìn)一步包括通孔，被配置成將運(yùn)動(dòng)傳感器電連接至第一襯底的集成電路。本公開內(nèi)容還提供微機(jī)電系統(tǒng)(MEMS)結(jié)構(gòu)的另一個(gè)實(shí)施例。MEMS結(jié)構(gòu)包括第一硅襯底，具有形成在其上的集成電路；第二硅襯底，具有形成在其上的運(yùn)動(dòng)傳感器以及形成在其上的防擠出溝槽；以及第三硅襯底，具有與運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域。第二襯底被配置在第一襯底和第三襯底之間。第二襯底熔融接合至第一襯底并共晶接合至第三襯底。
在MEMS結(jié)構(gòu)的一個(gè)實(shí)施例中，第一硅襯底進(jìn)一步包括氧化硅層；以及在硅和氧化硅之間通過熔融接合將第二襯底接合至第一襯底。在另一個(gè)實(shí)施例中，第三硅襯底包括鍺層；第二硅襯底包括鋁銅層；以及在鍺層和鋁銅層之間通過共晶接合將第三硅襯底接合至第二硅襯底。在又一個(gè)實(shí)施例中，第一硅襯底的集成電路包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)
晶體管。在又一個(gè)實(shí)施例中，第一硅襯底包括第一限位器，被配置成限制運(yùn)動(dòng)傳感器；以及第三硅襯底包括第二限位器，被配置成限制運(yùn)動(dòng)傳感器。在又一個(gè)實(shí)施例中，第二硅襯底進(jìn)一步包括硅通孔，被配置成將運(yùn)動(dòng)傳感器電連接至第一硅襯底的集成電路。 本公開內(nèi)容還提供了制造微機(jī)電系統(tǒng)(MEMS)器件的方法的一個(gè)實(shí)施例。方法包括在第一襯底上方形成接合焊盤；在第二襯底上方形成運(yùn)動(dòng)傳感器；通過熔融接合經(jīng)由接合焊盤將第二襯底接合至第一襯底；以及通過共晶接合將保護(hù)襯底接合至第二襯底。在一個(gè)實(shí)施例中，方法進(jìn)一步包括在保護(hù)襯底上方形成鍺層；以及在第二襯底上方形成鋁銅層；其中，保護(hù)襯底接合至第二襯底包括在鍺層和鋁銅合金層之間形成共晶接
口 ο在另一個(gè)實(shí)施例中，方法進(jìn)一步包括在第一襯底上方形成氧化硅層；其中第二襯底包括硅表面；以及第二襯底接合至第一襯底包括在氧化硅層和第二襯底的硅表面之間形成熔融接合。在又一個(gè)實(shí)施例中，方法進(jìn)一步包括形成穿過第二襯底的鎢塞，其中鎢塞被配置成將第二襯底電連接至第一襯底。以上論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解以下具體描述。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
權(quán)利要求
1.一種運(yùn)動(dòng)傳感器結(jié)構(gòu)，包括 第一襯底，具有形成在其上的集成電路； 第二襯底，在第一表面處與所述第一襯底接合，其中，所述第二襯底包括形成在其上的運(yùn)動(dòng)傳感器；以及 第三襯底，與所述第二襯底的第二表面接合，其中，所述第三襯底包括與運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域。
2.根據(jù)權(quán)利要求I所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中，所述第二襯底通過熔融接合與所述第一襯底接合。
3.根據(jù)權(quán)利要求2所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中 所述第一襯底包括氧化硅層； 所述第二襯底包括硅；以及 所述第二襯底通過硅和氧化硅之間的熔融接合與所述第一襯底接合。
4.根據(jù)權(quán)利要求I所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中，所述第三襯底通過共晶接合與所述第二襯底接合。
5.根據(jù)權(quán)利要求4所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中 所述第三襯底包括鍺層； 所述第二襯底包括位于所述第二表面上的鋁銅層；以及 所述第三襯底通過所述鍺層和所述鋁銅層之間的共晶接合與所述第二襯底接合。
6.根據(jù)權(quán)利要求I所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中，所述第二襯底進(jìn)一步包括防擠出溝槽，所述防擠出溝槽形成在所述第二襯底上方并且被配置成防止在所述第二襯底和所述第三襯底之間的共晶接合期間的擠出問題。
7.根據(jù)權(quán)利要求I所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中，所述第一襯底包括形成在其上的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。
8.根據(jù)權(quán)利要求I所述的運(yùn)動(dòng)傳感器結(jié)構(gòu)，其中，所述第一襯底包括至少一個(gè)限位器，所述限位器被配置成限制所述運(yùn)動(dòng)傳感器。
9.一種微機(jī)電系統(tǒng)(MEMS)結(jié)構(gòu),包括 第一娃襯底,具有形成在其上的集成電路； 第二硅襯底，具有形成在其上的運(yùn)動(dòng)傳感器以及形成在其上的防擠出溝槽；以及 第三硅襯底，具有與所述運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域，其中， 所述第二襯底被配置在所述第一襯底和所述第三襯底之間； 所述第二襯底與所述第一襯底熔融接合并與所述第三襯底共晶接合。
10.一種制造微機(jī)電系統(tǒng)(MEMS)器件的方法,包括 在第一襯底上形成接合焊盤； 在第二襯底上形成運(yùn)動(dòng)傳感器； 通過熔融接合經(jīng)由所述接合焊盤將所述第二襯底接合至所述第一襯底；以及 通過共晶接合將保護(hù)襯底接合至所述第二襯底。
全文摘要
本公開內(nèi)容提供了運(yùn)動(dòng)傳感器結(jié)構(gòu)的一個(gè)實(shí)施例。運(yùn)動(dòng)傳感器結(jié)構(gòu)包括第一襯底，具有形成在其上的集成電路；第二襯底，通過第一表面與第一襯底接合，其中，第二襯底包括形成在其上的運(yùn)動(dòng)傳感器；以及第三襯底，與第二襯底的第二表面接合，其中，第三襯底包括與運(yùn)動(dòng)傳感器對(duì)準(zhǔn)的凹進(jìn)區(qū)域。本發(fā)明還提供了運(yùn)動(dòng)傳感器的方法。
文檔編號(hào)B81B7/00GK102951595SQ20121028158
公開日2013年3月6日 申請(qǐng)日期2012年8月8日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者徐家保, 戴文川, 洪嘉明, 陳相甫 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司