雙層微機(jī)電系統(tǒng)器件及其制造方法
【專利摘要】本發(fā)明公開了示例性雙層微機(jī)電系統(tǒng)(MEMS)器件以及其制造方法。一種示例性方法包括：提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一硅層與第二硅層；對(duì)第一硅層進(jìn)行處理以形成MEMS器件的第一結(jié)構(gòu)層；將第一結(jié)構(gòu)層接合至襯底；以及對(duì)第二硅層進(jìn)行處理以形成MEMS器件的第二結(jié)構(gòu)層。
【專利說明】雙層微機(jī)電系統(tǒng)器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總的來說涉及半導(dǎo)體領(lǐng)域，更具體地，涉及雙層微機(jī)電系統(tǒng)器件及其制造方法。
【背景技術(shù)】
[0002]微機(jī)電系統(tǒng)(MEMS)器件是通常被接合到集成電路器件(諸如使用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制造技術(shù)制造的集成電路器件(稱為CMOS器件))的機(jī)電系統(tǒng)。當(dāng)前的MEMS器件的制造方法呈現(xiàn)出難度。例如，對(duì)于MEMS傳感器，通常要求厚結(jié)構(gòu)層(例如，大于約25μπι)來制造慣性質(zhì)量(proof mass)，使得為提高器件性能而增大慣性力。因此，這種MEMS傳感器的傳感器結(jié)構(gòu)通常具有較大的尺寸以取得軟彈簧或扭擺式結(jié)構(gòu)(或蹺蹺板式結(jié)構(gòu))。在另一個(gè)實(shí)例中，MEMS麥克風(fēng)通常要求兩個(gè)結(jié)構(gòu)層。傳統(tǒng)的制造技術(shù)要求溝槽密封/填充工藝。已觀察到，當(dāng)填充/密封溝槽時(shí)，結(jié)構(gòu)層的厚度在制造過程中呈現(xiàn)出難度。因此，雖然現(xiàn)有MEMS器件和制造MEMS器件的方法通常滿足了它們的預(yù)期目的，但是它們不能在所有方面都完全令人滿意。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個(gè)方面，提供了一種方法，包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一硅層和第二硅層；對(duì)第一硅層進(jìn)行處理以形成MEMS器件的第一結(jié)構(gòu)層；將第一結(jié)構(gòu)層接合至一襯底；以及對(duì)第二硅層進(jìn)行處理以形成MEMS器件的第二結(jié)構(gòu)層。
[0004]優(yōu)選地，襯底是硅襯底，并且硅襯底通過熔融接合被接合至第一結(jié)構(gòu)層。
[0005]優(yōu)選地，處理第二硅層以形成MEMS器件的第二結(jié)構(gòu)層包括:減小第二硅層的厚度；以及此后形成延伸貫穿第二硅層的導(dǎo)電結(jié)構(gòu)。
[0006]優(yōu)選地，處理第二硅層以形成MEMS器件的第二結(jié)構(gòu)層包括:去除第二硅層以露出絕緣層；以及此后在絕緣層上方形成導(dǎo)電結(jié)構(gòu)。
[0007]優(yōu)選地，形成導(dǎo)電結(jié)構(gòu)包括形成多晶硅結(jié)構(gòu)。
[0008]優(yōu)選地，該方法進(jìn)一步包括將第二結(jié)構(gòu)層接合至CMOS襯底。
[0009]優(yōu)選地，該方法進(jìn)一步包括在襯底內(nèi)形成背腔。
[0010]根據(jù)本發(fā)明的另一方面，提供了一種方法，包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一硅層和第二硅層；處理第一硅層以形成MEMS器件的背板；將背板接合至一襯底；以及處理第二硅層以形成MEMS器件的膜。
[0011]優(yōu)選地，處理第一硅層以形成背板包括:圖案化第一硅層使得間隙延伸貫穿第一娃層。
[0012]優(yōu)選地，處理第二硅層以形成MEMS器件的膜包括:減小第二硅層的厚度；此后形成延伸貫穿第二硅層的多晶硅結(jié)構(gòu)。
[0013]優(yōu)選地，處理第二硅層以形成MEMS器件的膜包括:去除第二硅層以露出絕緣層；以及此后在絕緣層上方形成多晶硅結(jié)構(gòu)。
[0014]優(yōu)選地，該方法進(jìn)一步包括在襯底內(nèi)形成背腔。
[0015]根據(jù)本發(fā)明的又一方面，提供了一種方法，包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一硅層與第二硅層；處理第一硅層以形成MEMS器件的慣性質(zhì)量件；在處理第一硅層后，將慣性質(zhì)量件接合至一襯底；以及在接合慣性質(zhì)量件后，處理第二硅層以形成MEMS器件的背板。
[0016]優(yōu)選地，處理第一硅層以形成慣性質(zhì)量件包括:圖案化第一硅層使得間隙延伸貫
穿第一娃層。
[0017]優(yōu)選地，處理第二硅層以形成MEMS器件的背板包括:減小第二硅層的厚度；以及此后形成延伸貫穿第二硅層的多晶硅結(jié)構(gòu)。
[0018]優(yōu)選地，處理第二硅層以形成MEMS器件的背板包括:去除第二硅層以露出絕緣層；以及此后在絕緣層上方形成多晶硅結(jié)構(gòu)。
[0019]優(yōu)選地，該方法進(jìn)一步包括將第二結(jié)構(gòu)層接合至CMOS襯底。
[0020]優(yōu)選地，處理第一硅層和第二硅層包括限定窄感測間隙，其中，窄感測間隙約為50nm 至 I μ m0
【專利附圖】

【附圖說明】
[0021]當(dāng)參照附圖閱讀時(shí)根據(jù)以下詳細(xì)描述最好理解本發(fā)明。需要強(qiáng)調(diào)的是，根據(jù)工業(yè)標(biāo)準(zhǔn)慣例，各個(gè)部件沒有按比例繪制并且只用于說明的目的。事實(shí)上，為了清楚地討論，可任意增大或減小各個(gè)部件的尺寸。
[0022]圖1是根據(jù)本發(fā)明各個(gè)方面的制造MEMS器件的方法的流程圖。
[0023]圖2至圖15是根據(jù)本發(fā)明各個(gè)方面的在圖1方法的各個(gè)階段中的MEMS器件的示意性截面圖。
[0024]圖16至圖29是根據(jù)本發(fā)明各個(gè)方面的處于圖1方法的各個(gè)制造階段的另一MEMS器件的部分或全部的示意性截面圖。
[0025]圖30至圖42是根據(jù)本發(fā)明各個(gè)方面的處于圖1方法的各個(gè)制造階段的又一MEMS器件的部分或全部的示意性截面圖。
[0026]圖43至圖54是根據(jù)本發(fā)明各個(gè)方面的處于圖1方法的各個(gè)制造階段的另一 MEMS器件的部分或全部的示意性截面圖。
【具體實(shí)施方式】
[0027]為了實(shí)現(xiàn)本發(fā)明的不同特征，以下發(fā)明提供了許多不同的實(shí)施例或?qū)嵗?。下文描述了部件和配置的具體實(shí)例以簡化本發(fā)明。當(dāng)然這些只是實(shí)例并不用于限制。例如，第一部件位于第二部件“上”或“上方”的描述(和類似描述)可包括第一部件和第二部件直接接觸的實(shí)施例，并且還可包括附加部件夾置在第一部件和第二部件之間的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，但其自身并不表明所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0028]進(jìn)一步地，為了便于描述本文可使用諸如“下方”、“在...下面的”、“下面的”、“在...上面的”、“上面的”等的空間上相對(duì)術(shù)語以描述如圖所示的一個(gè)元件或部件與另一個(gè)元件或部件的關(guān)系。與空間相關(guān)的術(shù)語旨在包括除圖中所示方向外在使用中或操作中的不同方向。例如，如果將圖中的器件顛倒，被描述為在其他元件或部件“下面的”或“下方”的元件然后被定位在其他元件或部件的“上面”。因此，示例性術(shù)語“在...下面的”既可包括上面的方向也可包括下面的方向。另外，可以調(diào)整裝置的方向(旋轉(zhuǎn)90度或其他方向)并且同樣可以相應(yīng)地解釋本文使用的空間上相應(yīng)的描述標(biāo)號(hào)。
[0029]圖1是根據(jù)本發(fā)明各個(gè)方面的用于制造器件的方法10的流程圖。方法10制造微機(jī)電系統(tǒng)(MEMS)器件，更具體地，制造具有雙結(jié)構(gòu)層的MEMS器件。在塊20中，提供絕緣體上娃襯底。SOI襯底包括通過絕緣層隔開的第一娃層與第二娃層。在塊30中，對(duì)第一娃層進(jìn)行處理以形成MEMS器件的第一結(jié)構(gòu)層。在塊40中，將第一結(jié)構(gòu)層接合至襯底。在塊50中，對(duì)第二硅層進(jìn)行處理以形成MEMS器件的第二結(jié)構(gòu)層。在塊60中，可實(shí)施后續(xù)處理工藝以完成MEMS器件的制造?？稍诜椒?0之前、期間和之后提供附加步驟，并且對(duì)于方法的其他實(shí)施例可替代或省略所述一些步驟。接下來的討論示出了器件的各個(gè)實(shí)施例，具體地，可根據(jù)圖1的方法10制造的MEMS器件。
[0030]圖2至圖15是根據(jù)圖1的方法10的處于各個(gè)制造階段的器件100的部分或全部的示意性截面圖。在所示實(shí)施例中，器件100包括集成電路器件，具體地，與MEMS器件集成的CMOS器件。因此，器件100可選地被稱為CM0S-MEMS器件。為了清楚已簡化了圖2至圖15以更好地理解本發(fā)明的發(fā)明概念?？稍谄骷?00中增加附加部件，并且對(duì)于器件100的附加實(shí)施例可替代或省略以下描述的一些部件。
[0031]在圖2至圖15中，對(duì)襯底105進(jìn)行處理以形成MEMS器件110。在所示實(shí)施例中，MEMS器件110是運(yùn)動(dòng)傳感器(例如，陀螺儀或加速計(jì))?？蛇x地，MEMS器件是RF MEMS器件(例如，RF開關(guān)、RF諧振器或RF濾波器)、MEMS磁力計(jì)、光學(xué)MEMS器件(例如，MEMS微鏡)、MEMS振蕩器、MEMS麥克風(fēng)和/或任何其他MEMS型器件。本領(lǐng)域的技術(shù)人員將意識(shí)到MEMS器件可選地包括納米機(jī)電元件，例如，MEMS器件可選地是納米機(jī)電系統(tǒng)(NEMS)器件。參見圖2，以處理襯底105作為開始，襯底105包括通過絕緣層116隔開的半導(dǎo)體層112與半導(dǎo)體層114。在所示實(shí)施例中，半導(dǎo)體層112和半導(dǎo)體層114是硅層，而絕緣層116是氧化物層。因此，襯底105是絕緣體上硅(SOI)襯底。通過使用注氧隔離(SMOX)、晶圓接合和/或其他適合的方法來制造SOI襯底?？蛇x地，半導(dǎo)體層112和半導(dǎo)體層114包括其他半導(dǎo)體材料，和/或絕緣層116包括不同于氧化物材料的絕緣材料。在本實(shí)例中(圖2)，半導(dǎo)體層112的厚度(T1)在約10 μ m至約60 μ m之間，而半導(dǎo)體層114的厚度(T2)在約500 μ m至約800 μ m之間。
[0032]在圖3中，對(duì)半導(dǎo)體層112進(jìn)行處理以形成MEMS器件110的第一結(jié)構(gòu)(或慣性質(zhì)量)層。例如，在半導(dǎo)體層112上方形成圖案化的掩模層118，然后將圖案化的掩模層118用作掩模來蝕刻半導(dǎo)體層112，從而在半導(dǎo)體層112內(nèi)形成間隙119 (也稱為開口或溝槽)。間隙119延伸貫穿整個(gè)半導(dǎo)體層112。在所示實(shí)施例中，圖案化的掩模層118是諸如含氧化物層(例如，氧化硅層)的介電層。使用各種沉積工藝、光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合來形成圖案化的掩模層118。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合。可選地，實(shí)施光刻曝光工藝或用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一可選實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組合。
[0033]在圖4至圖6中，通過減小間隙119的寬度來處理襯底105以提供MEMS器件110的小感測間隙。可選地，在MEMS器件110不需要小感測間隙的情況下，可以從以下工藝中省略圖4至圖6中對(duì)襯底105的處理，使得對(duì)襯底105的處理進(jìn)行到參照?qǐng)D7所述的處理。在圖4中，沿著半導(dǎo)體層112的側(cè)壁形成介電層120，具體地，沿著半導(dǎo)體層112限定半導(dǎo)體層112中的間隙119的側(cè)壁形成介電層120。在所示實(shí)施例中，進(jìn)行氧化工藝以沿著側(cè)壁形成氧化物層(其可被稱為氧化物側(cè)壁)。在一個(gè)實(shí)例中，氧化工藝將部分硅層(半導(dǎo)體層112)轉(zhuǎn)化為氧化硅，使得介電層120是氧化硅層。在一個(gè)實(shí)例中，介電層120沿側(cè)壁的厚度在約50nm至約I μ m之間。氧化物側(cè)壁有利于小感測間隙，從而為MEMS器件110的面內(nèi)(in-plane)運(yùn)動(dòng)提供了增強(qiáng)的感測性能。
[0034]在圖5中，在間隙119內(nèi)形成導(dǎo)電結(jié)構(gòu)122。在所示實(shí)施例中，導(dǎo)電結(jié)構(gòu)122是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，多晶硅結(jié)構(gòu)是經(jīng)過摻雜的。通過在圖案化的掩模層118上方沉積導(dǎo)電層以填充間隙119，然后對(duì)導(dǎo)電層執(zhí)行回蝕工藝、化學(xué)機(jī)械拋光(CMP)工藝或它們的組合直至到達(dá)圖案化的掩模層118，使得圖案化的掩模層118作為蝕刻終止層來形成導(dǎo)電結(jié)構(gòu)122。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD (MOCVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、常壓CVD (APCVD)、其他沉積方法或它們的組合。
[0035]在圖6中，基于MEMS器件110的設(shè)計(jì)要求，通過去除導(dǎo)電結(jié)構(gòu)122繼續(xù)處理工藝。例如，在圖案化的掩模層118上方形成圖案化的掩模層124，從而露出至少一個(gè)導(dǎo)電結(jié)構(gòu)122，然后通過蝕刻工藝去除露出的導(dǎo)電結(jié)構(gòu)122。去除后的導(dǎo)電結(jié)構(gòu)122形成延伸貫穿半導(dǎo)體層112的間隙125。在所示實(shí)施例中，圖案化的掩模層124是諸如含氧化物層(例如，氧化硅層)的介電層。對(duì)所示實(shí)施例進(jìn)一步擴(kuò)展，在導(dǎo)電結(jié)構(gòu)122是多晶硅結(jié)構(gòu)的情況下，蝕刻工藝選擇性地蝕刻曝光的多晶硅結(jié)構(gòu)。使用各種沉積工藝、光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合形成圖案化的掩模層124。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合。可選地，實(shí)施光刻曝光工藝或者用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組合。
[0036]在圖7中，將襯底105接合至襯底126。在所示實(shí)施例中，襯底126是硅襯底?？蛇x地，襯底126是另一種半導(dǎo)體襯底或其他適合的襯底。在本實(shí)例中，圖案化的掩模層124影響襯底105和襯底126的固定連接(具體地，襯底126和MEMS器件110的第一結(jié)構(gòu)層的連接)。更具體地，圖案化的掩模層124影響襯底105和襯底126之間的熔融接合。熔融接合由襯底105和襯底126緊密接觸引起，使得襯底105和襯底126因?yàn)樵游?Vander Waal范德華力)而壓在一起。在所示實(shí)施例中，因?yàn)閳D案化的掩模層124包括氧化硅(SiO2)，所以熔融接合由Si02/Si接合引起(例如，SiO2圖案化的掩模層124與Si襯底105和126之間的接觸)。本發(fā)明考慮了將襯底105接合至襯底126的其他類型和/或方法。
[0037]在圖8至圖14中，對(duì)半導(dǎo)體層114進(jìn)行處理以形成MEMS器件110的第二結(jié)構(gòu)層(或背板)。在圖8中，進(jìn)行減薄工藝以減小半導(dǎo)體層114的厚度。在本實(shí)例中，在減薄工藝之后，半導(dǎo)體層114的厚度(T3)在約0.5μπι至約20μπι之間。減薄工藝是回蝕工藝、化學(xué)機(jī)械拋光工藝、其他減薄工藝或它們的組合。在減薄工藝之后，在半導(dǎo)體層114的上方形成掩模層128。在所示實(shí)施例中，掩模層128是諸如含氧化物層(例如，氧化硅層)的介電層。
[0038]根據(jù)MEMS器件110的設(shè)計(jì)要求圖案化掩模層128。例如，在MEMS器件110需要小感測間隙的情況下，參照?qǐng)D9繼續(xù)處理工藝?？蛇x地，在MEMS器件110不需要小感測間隙的情況下，可從以下工藝中省略圖9中對(duì)襯底105的處理，使得對(duì)襯底105的處理進(jìn)行到參照?qǐng)D10所述的工藝。在圖9中，去除部分掩模層128、半導(dǎo)體層114和絕緣層116從而限定感測間隙130。圖案化的掩模層128、圖案化的半導(dǎo)體層114和圖案化的絕緣層116的開口組合形成感測間隙130，并且使保留在半導(dǎo)體層112上的介電層132保持較薄。半導(dǎo)體層112上方的介電層132限定感測間隙130的厚度。在所示實(shí)施例中，介電層132是諸如氧化硅層的含氧化物層。在一個(gè)實(shí)例中，感測間隙130的厚度在約50nm至約I μ m之間。感測間隙130為MEMS器件110的面外(out-of-plane)運(yùn)動(dòng)提供了增強(qiáng)的感測性能。
[0039]在圖10中，去除部分掩模層128、半導(dǎo)體層114和絕緣層116以限定通孔開口 134。圖案化的掩模層128、圖案化的半導(dǎo)體層114和圖案化的絕緣層116中的開口組合以形成露出半導(dǎo)體層112的通孔開口 134。
[0040]在圖11中，在感測間隙130中形成導(dǎo)電結(jié)構(gòu)136，并且在通孔開口 134中形成導(dǎo)電結(jié)構(gòu)138。在所示實(shí)施例中，導(dǎo)電結(jié)構(gòu)136和138是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，多晶硅結(jié)構(gòu)是經(jīng)過摻雜的。通過在圖案化的掩模層128上方沉積導(dǎo)電層以填充感測間隙130和通孔開口 134，然后對(duì)導(dǎo)電層進(jìn)行回蝕工藝、化學(xué)機(jī)械拋光(CMP)工藝或它們的組合直至到達(dá)圖案化的掩模層128，使得圖案化的掩模層128作為蝕刻終止層來形成導(dǎo)電結(jié)構(gòu)136和138。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD (MOCVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、常壓CVD (APCVD)、其他沉積方法或它們的組合。
[0041]在圖12中，在部分導(dǎo)電結(jié)構(gòu)138和圖案化的掩模層128的上方形成接合部件140。在本實(shí)例中，接合部件140是單接合層。接合層包括諸如金屬材料的導(dǎo)電材料或半導(dǎo)體材料。在所示實(shí)施例中，接合層包括諸如AlCu的金屬材料。通過在圖案化的掩模層128、導(dǎo)電結(jié)構(gòu)136和導(dǎo)電結(jié)構(gòu)138的上方沉積導(dǎo)電層，然后根據(jù)MEMS器件110的設(shè)計(jì)要求圖案化導(dǎo)電層來形成接合部件140。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD(MOCVD)、遠(yuǎn)程等離子體CVD(RPCVD)、等離子體增強(qiáng)CVD(PECVD)、低壓CVD(LPCVD)、原子層CVD(ALCVD)、常壓CVD(APCVD)、其他沉積方法或它們的組合。使用光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們組合來圖案化導(dǎo)電層。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合。可選地，實(shí)施光刻曝光工藝或者用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組合。
[0042]在圖13中，使用本文所述的工藝進(jìn)一步圖案化掩模層128和半導(dǎo)體層114以限定MEMS器件110的第二結(jié)構(gòu)層(或背板)。在圖14中，執(zhí)行處理工藝以去除部分掩模層128、絕緣層116、介電層120、掩模層124和掩模層118。在所不實(shí)施例中，在掩模層128、絕緣層116、介電層120、掩模層124和掩模層118是含氧化物層的情況下，執(zhí)行犧牲氧化物釋放工藝以去除這些層中的期望部分，從而完成MEMS器件110的制造。在一個(gè)實(shí)例中，犧牲氧化物釋放工藝是諸如HF蒸汽工藝的蒸汽工藝。
[0043]在圖15中，MEMS器件110隨后與襯底180連接在一起。在本實(shí)例中，接合部件140和襯底180的接合部件182影響MEMS器件110和襯底180的固定連接以及電連接。在所示實(shí)施例中，接合部件182包括接合層186和接合層184。在本實(shí)例中，接合層186包括諸如AlCu的金屬材料，并且接合層184包括諸如鍺的半導(dǎo)體材料。接合層186和接合層184可選地包括其他材料。接合部件182與接合部件140接觸，并且與接合部件140共同作用來影響MEMS器件110和襯底180的連接。在本實(shí)例中，接合部件182影響與接合部件140的共熔接合。通過加熱兩種(或多種)接觸的材料使得兩種(或多種)材料一起擴(kuò)散形成合金組合物來形成共熔接合。因?yàn)榻雍喜考?82和接合部件140包括金屬材料(例如，AlCu/Ge和AlCu)，所以共熔接合由金屬/金屬接合(A1/A1接合)和/或金屬/半導(dǎo)體接合(Ge/Al接合)引起。可選地，通過使用不同的材料，共熔接合工藝可由其他金屬/金屬和金屬/半導(dǎo)體接合引起，諸如Ge/Cu接合、Si/Au接合、Si/Al接合和/或其他適合的接合。本發(fā)明考慮了將MEMS器件110接合至襯底180的其他類型和/或方法。
[0044]襯底180是保護(hù)襯底。在本實(shí)例中，襯底180包括通過基于CMOS技術(shù)的工藝而設(shè)計(jì)并形成的集成電路器件或其一部分。因此，襯底180被稱為CMOS襯底。可選或附加地，可使用其他集成電路制造技術(shù)來形成集成電路器件。CMOS襯底180包括襯底188。襯底188是諸如硅襯底的半導(dǎo)體襯底?？蛇x或附加地，半導(dǎo)體襯底包括:基本半導(dǎo)體，包括鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GaInP 和 / 或 GaInAsP ;或它們的組合。襯底 188 包括沒有被單獨(dú)示出但組合形成各個(gè)微機(jī)電元件的各種層，這些微機(jī)電元件可包括:晶體管，例如金屬氧化物半導(dǎo)體場效晶體管(MOSFET)，包括CMOS晶體管、雙極型晶體管(BJT)、高壓晶體管、高頻晶體管、P溝道和/或η溝道場效晶體管(PFET/NEFT)；電阻器；二極管；電容器；電感器；熔絲；其他適合的元件或它們的組合。各種層可包括高k介電層、柵極層、硬掩模層、界面層、保護(hù)層、擴(kuò)散/勢(shì)壘層、介電層、導(dǎo)電層、其他適合的層或它們的組合。襯底188的各種層還可包括各種摻雜區(qū)、隔離部件、其他部件或它們的組合。微機(jī)電元件彼此互連以形成CMOS襯底180的一部分，諸如邏輯器件、存儲(chǔ)器件(例如，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM))、射頻(RF)器件、輸入/輸出(1/0)器件、系統(tǒng)級(jí)芯片(SoC)器件、其他適合類型的器件或它們的組合。
[0045]CMOS襯底180還包括設(shè)置在襯底188上方的多層互連(MLI)結(jié)構(gòu)190。MLI結(jié)構(gòu)190包括各種導(dǎo)電部件，諸如接觸件和/或通孔的垂直互連件192和/或諸如導(dǎo)線的水平互連件194。在所示實(shí)施例中，導(dǎo)線194與MLI結(jié)構(gòu)190的頂部導(dǎo)電層(可稱為頂部金屬(TM)層)相對(duì)應(yīng)。各個(gè)導(dǎo)電部件192和194包括諸如金屬的導(dǎo)電材料。在一個(gè)實(shí)例中，金屬包括鋁、鋁/硅/銅合金、銅、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物或它們的組合。MLI互連結(jié)構(gòu)190中的各個(gè)導(dǎo)電部件192和194設(shè)置在層間(或級(jí)間)介電(ILD)層196內(nèi)。ILD層196包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟硅酸鹽玻璃(FSG)、摻碳氧化硅、Black Diamond? (加利福尼亞州圣克拉拉的應(yīng)用材料)、干凝膠、氣凝膠、氟化非晶碳、聚對(duì)二甲苯、BCB (苯并環(huán)丁烯)、SiLK (密歇根州米德蘭陶氏化學(xué)公司)、聚酰亞胺、其他適合的材料或它們的組合。在一個(gè)實(shí)例中，ILD層196可具有多層結(jié)構(gòu)?？赏ㄟ^包括旋涂、CVD、濺射或其他適合工藝的技術(shù)來形成ILD層196。在一個(gè)實(shí)例中，用包括鑲嵌工藝(諸如雙鑲嵌工藝或單鑲嵌工藝)的集成工藝形成MLI結(jié)構(gòu)190和ILD 196。此外，例如，器件100經(jīng)歷進(jìn)一步的處理工藝以形成用于封裝和電連接的硅通孔(TSV)和/或其他部件。
[0046]圖16至圖29是根據(jù)圖1的方法10的處于各個(gè)制造階段的另一器件300的部分或全部的示意性截面圖。圖16至圖29的實(shí)施例在許多方面與圖2至圖15的實(shí)施例類似。例如，在所示實(shí)施例中，器件300包括集成CM0S-MEMS器件。因此，為了清楚和簡化，用相同的參考標(biāo)號(hào)表示圖2至圖15和圖16至圖29中的類似的部件。為了清楚，已簡化了圖16至圖29，以更好地理解本發(fā)明的發(fā)明概念?？稍谄骷?00中增加附加部件，并且在器件300的其他實(shí)施例中以下描述的一些部件可被替代或省略。
[0047]在圖16至圖29中，對(duì)襯底105進(jìn)行處理以形成MEMS器件310。在所示實(shí)施例中，MEMS器件310是運(yùn)動(dòng)傳感器(例如，陀螺儀或加速計(jì))?？蛇x地，MEMS器件是RF MEMS器件(例如，RF開關(guān)、RF諧振器或RF濾波器)、MEMS磁力計(jì)、光學(xué)MEMS器件(例如，MEMS微鏡)、MEMS振蕩器、MEMS麥克風(fēng)和/或任何其他MEMS型器件。本領(lǐng)域的技術(shù)人員將意識(shí)到MEMS器件可選地包括納米機(jī)電元件，例如，MEMS器件可選地是納米機(jī)電系統(tǒng)(NEMS)器件。
[0048]在圖16至圖20中，對(duì)半導(dǎo)體層112進(jìn)行處理以形成MEMS器件310的第一結(jié)構(gòu)(或慣性質(zhì)量)層。對(duì)MEMS器件310的半導(dǎo)體層112的處理與參照?qǐng)D2至圖6描述的對(duì)MEMS器件110的半導(dǎo)體層112的處理類似。在圖21中，與以上參照?qǐng)D7描述的MEMS器件110的襯底105與襯底126的接合類似，襯底105與襯底126接合在一起，使得MEMS器件310的第一結(jié)構(gòu)層與襯底126連接在一起。
[0049]在圖22至圖28中，對(duì)半導(dǎo)體層114進(jìn)行處理以形成MEMS器件310的第二結(jié)構(gòu)層(或背板)。在圖22中，與對(duì)MEMS器件110的半導(dǎo)體層114的處理相反，半導(dǎo)體層114被完全去除以露出絕緣層116?；匚g工藝、化學(xué)機(jī)械拋光工藝、其他去除工藝或它們的組合用于去除半導(dǎo)體層114。在去除半導(dǎo)體層114之后，與掩模層128類似(參照?qǐng)D8和圖9所述)，根據(jù)MEMS器件310的設(shè)計(jì)要求圖案化絕緣層116。例如，在MEMS器件310需要小感測間隙的情況下，參照?qǐng)D23繼續(xù)處理工藝?？蛇x地，在MEMS器件310不需要小感測間隙的情況下，可從以下工藝中省略圖23中對(duì)襯底105的處理，使得對(duì)襯底105的處理進(jìn)行到參照?qǐng)D24所述的處理工藝。在圖23中，去除部分絕緣層116以限定感測間隙330。例如，圖案化絕緣層116以包括限定感測間隙330的寬度并露出半導(dǎo)體層112的開口。在露出的半導(dǎo)體層112的上方形成介電層332以限定感測間隙330的厚度。在所示實(shí)施例中，介電層332是諸如氧化硅層的含氧化物層。在一個(gè)實(shí)例中，感測間隙330的厚度在約50nm至I μ m之間。感測間隙330為MEMS器件310的平面外運(yùn)動(dòng)提供了增強(qiáng)的傳感性能。
[0050]在圖24中，與參照?qǐng)D10所述的限定MEMS器件110的通孔開口 134類似，去除部分絕緣層116以限定通孔開口 334。例如，進(jìn)一步圖案化絕緣層116以包括露出半導(dǎo)體層112的通孔開口 334。在圖25中，在感測間隙330和通孔開口 334中形成導(dǎo)電結(jié)構(gòu)。例如，在圖25中，在圖案化的絕緣層116和半導(dǎo)體層112的上方形成導(dǎo)電層335，使得導(dǎo)電層335填充感測間隙330和通孔開口 334。在所示實(shí)施例中，導(dǎo)電層335是多晶硅層?？蛇x地，導(dǎo)電層包括包括另一種導(dǎo)電材料。導(dǎo)電層335的厚度在約0.5 μ m至約20 μ m之間。通過沉積工藝形成導(dǎo)電層335，例如，化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD (MOCVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、常壓CVD (APCVD)、其他沉積方法或它們的組合。
[0051]對(duì)器件300后續(xù)的處理與對(duì)器件100的處理類似。例如，在圖26中，與參照?qǐng)D12所述形成的接合部件140類似，在部分導(dǎo)電層335上方形成接合部件340。
[0052]在圖27中，圖案化導(dǎo)電層335以在感測間隙330中形成導(dǎo)電結(jié)構(gòu)336以及在通孔開口 334中形成導(dǎo)電結(jié)構(gòu)338。在所示實(shí)施例中，導(dǎo)電結(jié)構(gòu)336和338是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，多晶硅結(jié)構(gòu)是經(jīng)過摻雜的。在本實(shí)例中，使用光刻圖案化工藝、蝕刻工藝、其他適合工藝或它們的組合圖案化導(dǎo)電層335以形成導(dǎo)電結(jié)構(gòu)336和導(dǎo)電結(jié)構(gòu)338。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合?？蛇x地，實(shí)施光刻曝光工藝或用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組
口 ο
[0053]然后，在圖28中，與參照?qǐng)D14所述進(jìn)一步限定MEMS器件110的第二結(jié)構(gòu)層(或背板)的工藝類似，該工藝進(jìn)一步限定MEMS器件310的第二結(jié)構(gòu)層(或背板)。例如，在圖28中，執(zhí)行工藝以去除部分絕緣層116、介電層120、掩模層124和掩模層118。在所示實(shí)施例中，在絕緣層116、介電層120、掩模層124和掩模層118是含氧化物層的情況下，執(zhí)行犧牲氧化物釋放工藝以去除這些層中的期望部分，從而完成MEMS器件310的制造。在一個(gè)實(shí)例中，犧牲氧化物釋放工藝是諸如HF蒸汽工藝的蒸汽工藝。在圖29中，與參照?qǐng)D15所述的將MEMS器件110連接至襯底類似，MEMS器件310隨后與襯底180連接在一起。例如，與器件100類似，器件300經(jīng)歷進(jìn)一步的處理以形成用于封裝和電連接的硅通孔(TSV)和/或其他部件。
[0054]圖30至圖42是根據(jù)圖1的方法10處于各個(gè)制造階段的另一器件500的部分或全部的示意性截面圖。圖30至圖42的實(shí)施例在許多方面與圖2至圖15的實(shí)施例類似。例如，在所示實(shí)施例中，器件500包括MEMS器件。因此，為了清楚和簡化，用相同參考標(biāo)號(hào)表示圖2至圖15和圖30至圖42中的類似的部件。為了清楚，已簡化了圖30至圖42，以更好地理解本發(fā)明的發(fā)明概念?？稍谄骷?00中增加附加部件，并且在器件500的其他實(shí)施例中，下述一些部件可被替代或省略。
[0055]在圖30至圖42中，對(duì)襯底105進(jìn)行處理以形成MEMS器件510。在所示實(shí)施例中，MEMS器件510是MEMS麥克風(fēng)。可選地，MEMS器件是運(yùn)動(dòng)傳感器(例如，陀螺儀或加速計(jì))、RF MEMS器件(例如，RF開關(guān)、RF諧振器或RF濾波器)、MEMS磁力計(jì)、光學(xué)MEMS器件(例如，MEMS微鏡)、MEMS振蕩器和/或任何其他MEMS型器件。本領(lǐng)域的技術(shù)人員將意識(shí)到MEMS器件可選地包括納米機(jī)電元件，例如，MEMS器件可選地是納米機(jī)電系統(tǒng)(NEMS)器件。
[0056]在圖30和圖31中，對(duì)半導(dǎo)體層112進(jìn)行以形成MEMS器件510的第一結(jié)構(gòu)層。在所示實(shí)施例中，第一結(jié)構(gòu)層是MEMS器件510的背板。對(duì)MEMS器件510的半導(dǎo)體層112的處理與參照?qǐng)D2和圖3所述的對(duì)MEMS器件110的半導(dǎo)體層112的處理類似。在圖32中，與以上參照?qǐng)D7所述的MEMS器件110的襯底105與襯底126的接合類似，襯底105與襯底126接合在一起，使得MEMS器件510的第一結(jié)構(gòu)層與襯底126連接在一起。在圖32中，圖案化的掩模層118影響襯底105和襯底126的固定連接(具體地，襯底126和MEMS器件510的第一結(jié)構(gòu)層的連接)。
[0057]進(jìn)一步，與MEMS器件110類似，在圖32至圖35中，對(duì)半導(dǎo)體層114進(jìn)行處理以形成MEMS器件510的第二結(jié)構(gòu)層。在所示實(shí)施例中，對(duì)半導(dǎo)體層114進(jìn)行以形成MEMS器件510的麥克風(fēng)膜(microphone membrane)。例如，與參照?qǐng)D8所述的對(duì)MEMS器件110的第二結(jié)構(gòu)層的處理類似，在圖32中，進(jìn)行減薄工藝以減小半導(dǎo)體層114的厚度。在本實(shí)例中，在減薄工藝之后，半導(dǎo)體層114的厚度(T3)在約0.5μπι至約20μπι之間。減薄工藝是回蝕工藝、化學(xué)機(jī)械拋光工藝、其他減薄工藝或它們的組合。在減薄工藝之后，在半導(dǎo)體層114的上方形成掩模層128。在所示實(shí)施例中，掩模層128是諸如含氧化物層(例如，氧化娃層)的介電層。
[0058]根據(jù)MEMS器件510的設(shè)計(jì)要求圖案化掩模層128。例如，在圖33中，圖案化掩模層128以限定延伸貫穿半導(dǎo)體層114的導(dǎo)電結(jié)構(gòu)的位置和尺寸(諸如寬度)。導(dǎo)電結(jié)構(gòu)可稱為凸塊結(jié)構(gòu)。在圖33中，去除部分掩模層128、半導(dǎo)體層114和絕緣層116以限定開口530。將圖案化的掩模層128、圖案化的半導(dǎo)體層114和圖案化的絕緣層116的開口組合形成開口 530，開口 530延伸貫穿圖案化的掩模層128和圖案化的半導(dǎo)體層114，并且部分穿過絕緣層116。在圖34中，在開口 530中形成導(dǎo)電結(jié)構(gòu)534。在所示實(shí)施例中，導(dǎo)電結(jié)構(gòu)534是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，多晶硅結(jié)構(gòu)是經(jīng)過摻雜的。通過在圖案化的掩模層128上方沉積導(dǎo)電層以填充開口 530，然后對(duì)導(dǎo)電層進(jìn)行回蝕工藝、化學(xué)機(jī)械拋光(CMP)工藝或它們的組合直至到達(dá)圖案化的掩模層128，使得圖案化的掩模層128作為蝕刻終止層來形成導(dǎo)電結(jié)構(gòu)534。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD (MOCVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、常壓CVD (APCVD)、其他沉積方法或它們的組合。
[0059]在圖35中，對(duì)圖案化的掩模層128和半導(dǎo)體層114進(jìn)行圖案化以進(jìn)一步限定MEMS器件510的第二結(jié)構(gòu)層(這里指麥克風(fēng)膜)。在本實(shí)例中，使用光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合對(duì)圖案化的掩模層128和半導(dǎo)體層114進(jìn)行圖案化。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合?？蛇x地，實(shí)施光刻曝光工藝或用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組合。此后，在圖36中，在第二結(jié)構(gòu)層上方形成介電層540，從而平坦化襯底105。在所示實(shí)施例中，介電層540是諸如氧化硅層的含氧化物層。
[0060]在圖37中，圖案化介電層540和絕緣層116以形成通孔開口 550。例如，使用諸如本文所述的光刻圖案化工藝和蝕刻工藝去除部分介電層540和絕緣層116以限定通孔開口550。在所示實(shí)施例中，一個(gè)通孔開口 550延伸貫穿介電層540以露出半導(dǎo)體層114，并且另一個(gè)通孔開口 550延伸貫穿介電層540和絕緣層116以露出半導(dǎo)體層112。在圖38中，導(dǎo)電部件554被形成為部分填充通孔開口 550。導(dǎo)電部件554有利于電連接至MEMS器件510的第一結(jié)構(gòu)層和第二結(jié)構(gòu)層(具體地，半導(dǎo)體層112和半導(dǎo)體層114)。在一個(gè)實(shí)例中，導(dǎo)電層被共形地沉積在襯底105上方然后被圖案化以形成導(dǎo)電部件554。沉積和圖案化工藝與本文所述的工藝類似。在所示實(shí)施例中，導(dǎo)電部件包括諸如AlCu的金屬材料。
[0061]在圖39中，在介電層540上方形成圖案化的鈍化層556。在本實(shí)例中，圖案化的鈍化層556完全或部分填充通孔開口 550。圖案化的鈍化層556包括可經(jīng)受后續(xù)處理工藝的材料，具體為去除部分介電層540、絕緣層116、圖案化的掩模層128和/或圖案化的掩模層118的工藝，諸如犧牲氧化物釋放工藝。在所示實(shí)施例中，圖案化的鈍化層556包括碳化硅(SiC)?？蛇x地，圖案化的鈍化層556包括氮化鋁(AlN)、氧化鋁(Al2O3)，可經(jīng)受后續(xù)處理工藝的其他材料或它們的組合。使用本文所述的沉積工藝、光刻圖案化工藝和蝕刻工藝來形成圖案化的鈍化層556。此后，在圖40中，在介電層540上方形成掩模層560，使得在后續(xù)的處理過程中覆蓋并保護(hù)圖案化的鈍化層556和導(dǎo)電部件554。
[0062]在圖41中，限定用于MEMS器件510的背腔570。使用本文所述的光刻圖案化工藝和蝕刻工藝來限定背腔570。然后，在圖42中，該工藝進(jìn)一步限定MEMS器件510的第一結(jié)構(gòu)層(這里指背板)和第二結(jié)構(gòu)層(這里指麥克風(fēng)膜)。例如，在圖42中，執(zhí)行工藝以去除部分絕緣層116、掩模層128、掩模層118、介電層540和掩模層560。在所不實(shí)施例中，在絕緣層116、掩模層128、掩模層118、介電層540和掩模層560是含氧化物層的情況下,執(zhí)行犧牲氧化物釋放工藝以去除這些層中的期望部分，從而完成MEMS器件510的制造。在一個(gè)實(shí)例中，犧牲氧化物釋放工藝是諸如HF蒸汽工藝的蒸汽工藝。圖案化的鈍化層556包括可經(jīng)受蒸汽工藝的材料。MEMS器件510可經(jīng)歷進(jìn)一步的處理來完成制造。需要注意的是，上述制造工藝提供了具有薄麥克風(fēng)膜(這里指半導(dǎo)體層114)和足夠厚的背板(這里指半導(dǎo)體層112)的MEMS器件510。在一個(gè)實(shí)例中，薄麥克風(fēng)膜的厚度在約I μ m至約5 μ m之間，而厚背板的厚度在約5 μ m至約10 μ m之間。
[0063]圖43至圖54是根據(jù)圖1的方法10處于各個(gè)制造階段的另一器件700的部分或全部的示意性截面圖。圖43至圖56的實(shí)施例在許多方面與圖2至圖15和圖30至圖42的實(shí)施例類似。例如，在所示實(shí)施例中，器件700包括MEMS器件。因此，為了清楚和簡化，用相同的參考標(biāo)號(hào)表示圖2至圖15、圖30至圖42和圖43至圖54中的類似的部件。為了清楚，已簡化了圖43至圖54，以更好地理解本發(fā)明的發(fā)明概念?？稍谄骷?00中增加附加部件，并且在器件700的其他實(shí)施例中，下述一些部件可被替代或省略。
[0064]在圖43至圖54中，對(duì)襯底105進(jìn)行以形成MEMS器件710。在所示實(shí)施例中，MEMS器件710是MEMS麥克風(fēng)?？蛇x地，MEMS器件是運(yùn)動(dòng)傳感器(例如，陀螺儀或加速計(jì))、RFMEMS器件(例如，RF開關(guān)、RF諧振器或RF濾波器)、MEMS磁力計(jì)、光學(xué)MEMS器件(例如，MEMS微鏡)、MEMS振蕩器和/或任何其他MEMS型器件。本領(lǐng)域的技術(shù)人員將意識(shí)到MEMS器件可選地包括納米機(jī)電元件，例如，MEMS器件可選地是納米機(jī)電系統(tǒng)(NEMS)器件。
[0065]在圖43和圖44中，對(duì)半導(dǎo)體層112進(jìn)行處理以形成MEMS器件710的第一結(jié)構(gòu)層。在所示實(shí)施例中，第一結(jié)構(gòu)層是MEMS器件710的背板。對(duì)MEMS器件710的半導(dǎo)體層112的處理與參照?qǐng)D30和圖31所述的對(duì)MEMS器件510的半導(dǎo)體層112的處理類似。
[0066]在圖45中，與以上參考圖32所述的MEMS器件510的襯底105與襯底126的接合類似，襯底105與襯底126接合在一起，使得MEMS器件710的第一結(jié)構(gòu)層與襯底126連接在一起。與對(duì)MEMS器件510的半導(dǎo)體層114的處理相反，半導(dǎo)體層114被完全去除以露出絕緣層116?；匚g工藝、化學(xué)機(jī)械拋光工藝、其他去除工藝或它們的組合用于去除半導(dǎo)體層114。在去除半導(dǎo)體層114之后，在半導(dǎo)體層112上方形成膜結(jié)構(gòu)。例如，在圖46中，去除部分絕緣層116以限定開口 730。此后，在圖47中，在絕緣層116的上方形成導(dǎo)電膜結(jié)構(gòu)732，使得導(dǎo)電膜結(jié)構(gòu)732填充開口 730。在所示實(shí)施例中，導(dǎo)電膜結(jié)構(gòu)732是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，多晶硅結(jié)構(gòu)是經(jīng)過摻雜的。通過本文所述的沉積工藝、光刻圖案化工藝、蝕刻工藝、其他工藝或它們的組合形成導(dǎo)電膜結(jié)構(gòu)732。例如，在圖案化的絕緣層116和半導(dǎo)體層112的上方形成導(dǎo)電層，使得導(dǎo)電層填充開口 730。在一個(gè)實(shí)例中，導(dǎo)電層的厚度在約
0.2 μ m至約10 μ m之間。通過沉積工藝形成導(dǎo)電層，例如，化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機(jī)CVD(MOCVD)、遠(yuǎn)程等離子體CVD (RPCVD)、等離子體增強(qiáng)CVD (PECVD)、低壓CVD (LPCVD)、原子層CVD (ALCVD)、常壓CVD(APCVD)、其他沉積方法或它們的組合。然后使用光刻圖案化工藝、蝕刻工藝、其他適合的工藝或它們的組合來圖案化導(dǎo)電層以形成導(dǎo)電膜結(jié)構(gòu)732。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘、掩模對(duì)準(zhǔn)、曝光、曝光后烘烤、顯影光刻膠、清洗、干燥(例如，硬烘)、其他適合的工藝或它們的組合?？蛇x地，實(shí)施光刻曝光工藝或用諸如無掩模光刻、電子束直寫或離子束直寫的其他方法來替代光刻曝光工藝。在又一實(shí)施例中，光刻圖案化工藝使用納米壓印技術(shù)。蝕刻工藝包括干蝕刻、濕蝕刻、其他蝕刻方法或它們的組合。
[0067]對(duì)器件700后續(xù)的處理與對(duì)器件500的處理類似。例如，在圖48中，在第二結(jié)構(gòu)層上方形成介電層740，從而平坦化襯底105。在所示實(shí)施例中，介電層740是諸如氧化硅層的含氧化物層。在圖49中，圖案化介電層740以形成通孔開口 750。例如，使用諸如本文所述的光刻圖案化工藝和蝕刻工藝去除部分介電層740以限定通孔開口 750。在所示實(shí)施例中，一個(gè)通孔開口 750延伸貫穿介電層740以露出導(dǎo)電膜結(jié)構(gòu)732，而另一個(gè)通孔開口750延伸貫穿介電層740以露出半導(dǎo)體層112。在圖50中，導(dǎo)電部件754被形成為部分填充通孔開口 750。導(dǎo)電部件754有利于電連接至MEMS器件710的第一結(jié)構(gòu)層和第二結(jié)構(gòu)層(具體地，半導(dǎo)體層112和導(dǎo)電膜結(jié)構(gòu)732)。與參照?qǐng)D38所述的導(dǎo)電部件554類似，形成導(dǎo)電部件754。在圖51中，與參照?qǐng)D39所述的MEMS器件510的圖案化的鈍化層556類似，在介電層740上方形成圖案化的鈍化層756。此后，在圖52中，與參照?qǐng)D40所述的掩模層560類似，在介電層740上方形成掩模層760，使得在后續(xù)的處理過程中，覆蓋并保護(hù)圖案化的鈍化層756和導(dǎo)電部件754。在圖53中，與參照?qǐng)D41所述的MEMS器件510的背腔570類似，限定MEMS器件710的背腔770。然后，在圖54中，工藝進(jìn)一步限定MEMS器件710的第一結(jié)構(gòu)層(這里指背板)和第二結(jié)構(gòu)層(這里指麥克風(fēng)膜)。例如，在圖54中，執(zhí)行工藝以去除部分絕緣層116、掩模層118、介電層740和掩模層760。在所示實(shí)施例中，在絕緣層116、掩模層118、介電層740和掩模層760是含氧化物層的情況下，執(zhí)行犧牲氧化物釋放工藝以去除這些層中的期望部分，從而完成MEMS器件710的制造。在一個(gè)實(shí)例中，犧牲氧化物釋放工藝是諸如HF蒸汽工藝的蒸汽工藝。圖案化的鈍化層756包括可經(jīng)受蒸汽工藝的材料。MEMS器件710可經(jīng)歷進(jìn)一步的處理以完成制造。
[0068]本發(fā)明提供了各種實(shí)施例。一種示例性方法包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一娃層與第二娃層；處理第一娃層以形成MEMS器件的第一結(jié)構(gòu)層；將第一結(jié)構(gòu)層接合至襯底；以及處理第二硅層以形成MEMS器件的第二結(jié)構(gòu)層。在一個(gè)實(shí)例中，襯底是硅襯底，并且硅襯底通過熔融接合被接合至第一結(jié)構(gòu)層。在一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的第二結(jié)構(gòu)層包括減小第二硅層的厚度；并且此后，形成延伸貫穿第二硅層的導(dǎo)電結(jié)構(gòu)。在另一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的第二結(jié)構(gòu)層包括去除第二硅層以露出絕緣層；并且此后，在絕緣層上方形成導(dǎo)電結(jié)構(gòu)。在一個(gè)實(shí)例中，導(dǎo)電結(jié)構(gòu)是多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，該方法進(jìn)一步包括將第二結(jié)構(gòu)層接合至CMOS襯底。在一個(gè)實(shí)例中，該方法進(jìn)一步包括在襯底內(nèi)形成背腔。
[0069]另一種示例性方法包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一娃層與第二娃層；處理第一娃層以形成MEMS器件的背板；將第一結(jié)構(gòu)層接合至硅襯底；以及處理第二硅層以形成MEMS器件的膜。在一個(gè)實(shí)例中，處理第一硅層以形成背板包括圖案化第一硅層使得間隙延伸貫穿第一硅層。在一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的膜包括減小第二硅層的厚度，并且此后，形成延伸貫穿第二硅層的多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的膜包括去除第二硅層以露出絕緣層，并且此后在絕緣層上方形成多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，該方法進(jìn)一步包括在硅襯底內(nèi)形成背腔。
[0070]又一種示例性方法包括:提供絕緣體上硅(SOI)襯底，SOI襯底包括通過絕緣層隔開的第一娃層與第二娃層；處理第一娃層以形成MEMS器件的慣性質(zhì)量件；將第一結(jié)構(gòu)層接合至硅襯底；以及處理第二硅層以形成MEMS器件的背板。在一個(gè)實(shí)例中，處理第一硅層以形成慣性質(zhì)量件包括圖案化第一硅層使得間隙延伸貫穿第一硅層。在一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的電極和/或機(jī)械彈簧包括減小第二硅層的厚度，并且此后，形成延伸貫穿第二硅層的多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，處理第二硅層以形成MEMS器件的膜包括去除第二硅層以露出絕緣層，并且此后在絕緣層上方形成多晶硅結(jié)構(gòu)。在一個(gè)實(shí)例中，該方法進(jìn)一步包括將第二結(jié)構(gòu)層接合至CMOS襯底。
[0071]上文已概述了幾個(gè)實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可更好地理解本發(fā)明的內(nèi)容。本領(lǐng)域的技術(shù)人員應(yīng)理解他們可容易使用本發(fā)明作為用于執(zhí)行本文介紹的實(shí)施例的相同目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的用于設(shè)計(jì)或修改其他工藝和結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域的技術(shù)人員還應(yīng)意識(shí)到這種等效構(gòu)造不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，他們可進(jìn)行各種改變、替換和變更。
【權(quán)利要求】
1.一種方法，包括: 提供絕緣體上硅(SOI)襯底，所述SOI襯底包括通過絕緣層隔開的第一硅層和第二硅層； 對(duì)所述第一硅層進(jìn)行處理以形成MEMS器件的第一結(jié)構(gòu)層； 將所述第一結(jié)構(gòu)層接合至一襯底；以及 對(duì)所述第二硅層進(jìn)行處理以形成所述MEMS器件的第二結(jié)構(gòu)層。
2.根據(jù)權(quán)利要求1所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的第二結(jié)構(gòu)層包括: 減小所述第二硅層的厚度；以及 此后形成延伸貫穿所述第二硅層的導(dǎo)電結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的第二結(jié)構(gòu)層包括: 去除所述第二硅層以露出所述絕緣層；以及 此后在所述絕緣層上方形成導(dǎo)電結(jié)構(gòu)。
4.一種方法，包括: 提供絕緣體上硅(SOI)襯底，所述SOI襯底包括通過絕緣層隔開的第一硅層和第二硅層； 處理所述第一硅層以形成MEMS器件的背板； 將所述背板接合至一襯底；以及 處理所述第二硅層以形成所述MEMS器件的膜。
5.根據(jù)權(quán)利要求4所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的膜包括: 減小所述第二硅層的厚度； 此后形成延伸貫穿所述第二硅層的多晶硅結(jié)構(gòu)。
6.根據(jù)權(quán)利要求4所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的膜包括: 去除所述第二硅層以露出所述絕緣層；以及 此后在所述絕緣層上方形成多晶硅結(jié)構(gòu)。
7.一種方法，包括: 提 供絕緣體上硅(SOI)襯底，所述SOI襯底包括通過絕緣層隔開的第一硅層與第二硅層； 處理所述第一硅層以形成MEMS器件的慣性質(zhì)量件； 在處理所述第一硅層后，將所述慣性質(zhì)量件接合至一襯底；以及 在接合所述慣性質(zhì)量件后，處理所述第二硅層以形成所述MEMS器件的背板。
8.根據(jù)權(quán)利要求7所述的方法，其中，處理所述第一硅層以形成所述慣性質(zhì)量件包括:圖案化所述第一硅層使得間隙延伸貫穿所述第一硅層。
9.根據(jù)權(quán)利要求7所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的背板包括: 減小所述第二硅層的厚度；以及此后形成延伸貫穿所述第二硅層的多晶硅結(jié)構(gòu)。
10.根據(jù)權(quán)利要求7所述的方法，其中，處理所述第二硅層以形成所述MEMS器件的背板包括: 去除所述第二硅層以露出所述絕緣層；以及 此后在所述 絕緣層上方形成多晶硅結(jié)構(gòu)。
【文檔編號(hào)】B81B7/00GK103964376SQ201310148440
【公開日】2014年8月6日 申請(qǐng)日期:2013年4月25日 優(yōu)先權(quán)日:2013年1月24日
【發(fā)明者】朱家驊, 李德浩, 李久康, 梁凱智, 林宗賢, 鄭鈞文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司