膜和壓力傳感器的精確且可重復(fù)的制造工藝允許在一定溫度和壓力范圍內(nèi)的更精確的壓力讀數(shù)，并且允許在更多種應(yīng)用中使用。此外，受益于占用空間減小的半導(dǎo)體器件具有各種應(yīng)用。隨著電子器件的尺寸持續(xù)減小，減小半導(dǎo)體器件的占用空間會(huì)是有利的。

公開(kāi)了一種用于形成懸置膜的方法的實(shí)施方式。該方法的一種實(shí)施方式包括在犧牲層上方和邊界溝槽內(nèi)沉積第一導(dǎo)電材料。第一導(dǎo)電材料在邊界溝槽上方形成角過(guò)渡部。該方法還包括去除第一導(dǎo)電材料的一部分，所述去除將第一導(dǎo)電材料的不平坦形貌的至少一部分去除。該方法還包括沉積第二導(dǎo)電材料。第二導(dǎo)電材料延伸到邊界溝槽之外。該方法還包括通過(guò)蝕刻開(kāi)口去除犧牲層，并且在第二導(dǎo)電材料下方形成腔。第一導(dǎo)電材料限定腔的側(cè)壁邊界的一部分。一些實(shí)施方式包括保形地沉積第一導(dǎo)電材料和/或第二導(dǎo)電材料。

在一些實(shí)施方式中，懸置膜形成為電容式壓力傳感器的一部分。在一些實(shí)施方式中，在集成電路的頂部上形成電容式壓力傳感器。在一些實(shí)施方式中，在集成讀出電路的頂部形成電容式壓力傳感器。壓阻式壓力傳感器未被集成在集成電路的頂部上。壓阻材料如多晶硅和單晶硅不能在低溫(即低于400℃)下沉積，并且因此不能沉積在CMOS器件的頂部上。利用由鎢制成的懸置膜允許利用標(biāo)準(zhǔn)CMOS制造技術(shù)和工具在集成電路的頂部上制造電容式壓力傳感器。由于電容式壓力傳感器形成在集成電路的頂部上，因此當(dāng)不使用雙管芯封裝解決方案時(shí)可以減小器件的整體占用空間。可以實(shí)現(xiàn)單管芯方法，這比雙管芯封裝成本更低，并且可以減小昂貴的硅區(qū)域的使用。此外，鎢對(duì)HF蒸氣是惰性的，這可以用于去除犧牲層以及將膜懸置。HF蒸氣不會(huì)在蝕刻犧牲層期間侵蝕鎢膜。鎢還具有低熱膨脹系數(shù)，這使得懸置膜不會(huì)對(duì)不同應(yīng)用的溫度變化過(guò)度敏感。然而，鎢具有相對(duì)高的應(yīng)力，這可能導(dǎo)致在蝕刻犧牲層以及釋放膜期間膜出現(xiàn)失效。

一些實(shí)施方式包括在懸置膜下方形成底電極，該電極包括導(dǎo)電金屬。懸置膜形成第二電極的一部分。在一些實(shí)施方式中，該方法還包括在底電極上方形成隔離層或蝕刻停止層。在一些實(shí)施方式中，隔離層/蝕刻停止層可以包括富硅氮化硅。在一些實(shí)施方式中，該方法包括去除邊界溝槽上方的第一導(dǎo)電材料的角過(guò)渡部。在去除第一導(dǎo)電材料的一部分之后，可以在沉積第二導(dǎo)電材料之前沉積粘合層。在一些實(shí)施方式中，粘合層改善對(duì)下層的粘附性從而避免在CVD鎢沉積期間蝕刻下面的氧化物，減小第二導(dǎo)電材料上的應(yīng)力，并產(chǎn)生與下面的第一導(dǎo)電材料的良好歐姆電接觸。可以通過(guò)物理氣相沉積施加粘合層。在一些實(shí)施方式中，粘合層包括鈦、氮化鈦，或它們的組合。在一些實(shí)施方式中，粘合層形成在第二導(dǎo)電材料的頂部上并且可以起到與第二導(dǎo)電材料下方的粘合層類似的功能。一些實(shí)施方式包括第二導(dǎo)電材料下方的第一粘合層以及第二導(dǎo)電材料頂部上的第二粘合層。一些實(shí)施方式包括僅一個(gè)粘合層。

除了改善粘附性之外，粘合層還可以減小懸置膜上的總應(yīng)力。去除犧牲層以將膜懸置可能導(dǎo)致高局部應(yīng)力區(qū)域中的高應(yīng)力和應(yīng)力失效。粘合層可以減少和抵消當(dāng)膜被釋放時(shí)膜中的應(yīng)力。

公開(kāi)了一種用于在集成電路頂部上形成電容式壓力傳感器的方法的實(shí)施方式。該方法的一種實(shí)施方式包括：形成底電極，在底電極上方形成犧牲層。邊界溝槽限定犧牲層的側(cè)邊界的一部分。該方法還包括在犧牲層上方和邊界溝槽內(nèi)保形地沉積第一層材料。第一層材料在邊界溝槽上方形成角過(guò)渡部。該方法還包括去除第一層材料的一部分和沉積第二層材料。所述去除將第一層材料的不平坦形貌的至少一部分去除，并且第二層延伸到邊界溝槽之外。該方法還包括：通過(guò)蝕刻開(kāi)口去除犧牲層，在底電極與第二層材料之間形成腔，以及密封蝕刻開(kāi)口。沉積在邊界溝槽內(nèi)的第一層材料限定腔的側(cè)壁邊界的一部分。

在一些實(shí)施方式中，在集成電路的頂部上形成電容式壓力傳感器。在一些實(shí)施方式中，在集成讀出電路的頂部上形成電容式壓力傳感器。由于在集成電路的頂部上形成電容式壓力傳感器，所以與雙管芯解決方案或壓力傳感器緊鄰于CMOS被集成的解決方案相比，器件的占用空間顯著減少。

公開(kāi)了一種半導(dǎo)體器件的實(shí)施方式。半導(dǎo)體器件的一種實(shí)施方式包括：懸置在底電極上方的頂電極，以及使底電極和頂電極分離的腔。頂電極包括第一導(dǎo)電材料。第一導(dǎo)電材料形成腔的側(cè)壁邊界的一部分。頂電極還包括在腔上方的第二導(dǎo)電材料。第二導(dǎo)電材料延伸到第一導(dǎo)電材料之外。第一導(dǎo)電材料的一部分用作第二導(dǎo)電材料的支撐錨定件。第二導(dǎo)電材料包括在腔和支撐錨定件上基本上平坦的形貌。第一導(dǎo)電材料用作使第二導(dǎo)電材料懸置在腔上方的支撐件。還公開(kāi)了半導(dǎo)體器件的其他實(shí)施方式。

根據(jù)以下結(jié)合附圖以舉例方式說(shuō)明本發(fā)明的原理的詳細(xì)描述，根據(jù)本發(fā)明的其他方面將變得明顯。

圖1描繪了半導(dǎo)體器件的懸置膜的實(shí)施方式的剖視圖。

圖2描繪了在沉積犧牲層之后半導(dǎo)體器件的實(shí)施方式的剖視圖。

圖3A描繪了與圖2的半導(dǎo)體器件類似的半導(dǎo)體器件的實(shí)施方式的一部分的剖視圖。

圖3B描繪了在沉積粘合層之后圖3A的半導(dǎo)體器件的實(shí)施方式。

圖3C描繪了在犧牲層上方保形沉積第一導(dǎo)電材料并且第一導(dǎo)電材料進(jìn)入側(cè)壁邊界溝槽之后圖3B的半導(dǎo)體器件的實(shí)施方式。

圖3D描繪了在去除第一導(dǎo)電材料的一部分之后圖3C的半導(dǎo)體器件的實(shí)施方式。

圖3E描繪了在沉積粘合層之后圖3D的半導(dǎo)體器件的實(shí)施方式。

圖3F描繪了在犧牲層上方保形沉積第二導(dǎo)電材料并且第二導(dǎo)電材料延伸到第一導(dǎo)電材料和邊界溝槽之外之后圖3E的半導(dǎo)體器件的實(shí)施方式。

圖3G描繪了在第二導(dǎo)電材料上方沉積粘合層并在犧牲層上方產(chǎn)生蝕刻開(kāi)口之后圖3F的半導(dǎo)體器件的實(shí)施方式。

圖3H描繪了在去除犧牲層并釋放半導(dǎo)體器件的膜之后圖3G的半導(dǎo)體器件的實(shí)施方式。

圖3I描繪了在第二導(dǎo)電材料上方沉積密封層并且將腔上方的蝕刻開(kāi)口密封之后圖3H的半導(dǎo)體器件的實(shí)施方式。

在整個(gè)說(shuō)明書(shū)中，相同的附圖標(biāo)記可以用于標(biāo)識(shí)相同的元件。

將容易理解，可以以各種各樣的不同配置來(lái)布置和設(shè)計(jì)本文概括地描述和附圖中所示的各實(shí)施方式的部件。因此，如圖所示的各種實(shí)施方式的以下更詳細(xì)的描述不旨在限制本公開(kāi)的范圍，而是僅代表各種實(shí)施方式。雖然在附圖中示出了各實(shí)施方式的各個(gè)方面，但是除非特別指出，否則附圖不一定按比例繪制。

本發(fā)明可以在不脫離其精神或必要特征的情況下以其他具體形式實(shí)施。所描述的實(shí)施方式在所有方面僅被認(rèn)為是說(shuō)明性的而非限制性的。因此，本發(fā)明的范圍由所附權(quán)利要求而不是由該詳細(xì)描述來(lái)指示。落入權(quán)利要求的等同方案的含義和范圍內(nèi)的所有改變將被包括在其范圍內(nèi)。

在整個(gè)本說(shuō)明書(shū)中對(duì)特征、優(yōu)點(diǎn)或類似語(yǔ)言的提及并不意味著可以通過(guò)本發(fā)明實(shí)現(xiàn)的所有特征和優(yōu)點(diǎn)應(yīng)當(dāng)存在于或存在于本發(fā)明的任何單個(gè)實(shí)施方式中。相反，涉及特征和優(yōu)點(diǎn)的語(yǔ)言被理解為表示結(jié)合實(shí)施方式描述的具體特征、優(yōu)點(diǎn)或特性被包括在本發(fā)明的至少一個(gè)實(shí)施方式中。因此，在整個(gè)本說(shuō)明書(shū)中對(duì)特征和優(yōu)點(diǎn)以及類似語(yǔ)言的討論可以但不一定指代同一實(shí)施方式。

此外，所描述的本發(fā)明的特征、優(yōu)點(diǎn)和特性可以以任何合適的方式結(jié)合在一種或更多種實(shí)施方式中。根據(jù)本文的描述，相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可以在沒(méi)有特定實(shí)施方式的具體特征或優(yōu)點(diǎn)中的一個(gè)或多個(gè)的情況下實(shí)踐本發(fā)明。在其他情況下，在某些實(shí)施方式中可以識(shí)別到可能并非存在于本發(fā)明的所有實(shí)施方式中的附加特征和優(yōu)點(diǎn)。

在整個(gè)本說(shuō)明書(shū)中對(duì)“一種實(shí)施方式”、“實(shí)施方式”或類似語(yǔ)言的提及表示結(jié)合所指示的實(shí)施方式描述的特定特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一種實(shí)施方式中。因此，在整個(gè)本說(shuō)明書(shū)中短語(yǔ)“在一種實(shí)施方式中”、“在實(shí)施方式中”和類似語(yǔ)言可以但不一定都指代同一實(shí)施方式。

作為傳感材料的硅的出現(xiàn)影響了工業(yè)和商業(yè)應(yīng)用中的壓力測(cè)量?；诠璧膫鞲衅魇褂靡环N自此被稱為MEMS或微機(jī)電系統(tǒng)的技術(shù)。

MEMS傳感器在良性環(huán)境下用于汽車、消費(fèi)、工業(yè)和醫(yī)療應(yīng)用中。緊湊的尺寸，使MEMS傳感器可以在高生產(chǎn)量的情況下相對(duì)廉價(jià)。大多數(shù)MEMS壓力傳感器具有能夠確定懸置膜的偏轉(zhuǎn)狀態(tài)的壓阻式讀出。此外，基于光學(xué)、電容和諧振頻率的讀出電路也是本領(lǐng)域中已知的。

通常，壓阻式壓力傳感器具有周向地錨定至Si襯底的懸置晶體Si膜構(gòu)造。在該膜的頂部，沉積壓阻式元件并且將壓阻式元件圖案化到惠斯通電橋(Wheatstone bridge)配置內(nèi)的應(yīng)變計(jì)中?？梢允褂媚軌驕y(cè)量電橋中的較小電阻變化的外部讀出電路來(lái)確定Si膜的偏轉(zhuǎn)。通過(guò)濕法或干法蝕刻技術(shù)去除Si膜下面的犧牲材料，從而產(chǎn)生覆蓋腔的自由懸置膜。

經(jīng)由由于外部壓力與可以是周圍環(huán)境壓力的表壓力之間的壓力差引起的膜的偏轉(zhuǎn)來(lái)測(cè)量壓力。表壓力也可以是恒定參考?jí)毫ΑＨ绻麉⒖級(jí)毫κ钦婵?，則可以確定絕對(duì)壓力讀數(shù)。這種類型的傳感器被稱為絕對(duì)壓力傳感器。

密閉的腔內(nèi)部的內(nèi)部參考?jí)毫硐氲貞?yīng)當(dāng)是真空或至少接近真空以最小化由于溫度變化引起的氣體膨脹。膜應(yīng)當(dāng)被密閉，以避免壓力在腔內(nèi)積聚并且避免信號(hào)隨時(shí)間漂移。

Si的壓阻特性用于確定由壓力差施加的膜中的應(yīng)變。然而，大的偏轉(zhuǎn)和/或溫度差導(dǎo)致壓阻式讀出元件的顯著非線性。這些問(wèn)題和其他問(wèn)題對(duì)于壓力傳感器在各種應(yīng)用下的實(shí)現(xiàn)提出了挑戰(zhàn)。

由于標(biāo)準(zhǔn)壓阻材料(晶體Si)在低溫(即低于400℃)下不能沉積在CMOS的頂部，因此使用壓阻式讀出原理的壓力傳感器未被集成在IC的頂部。因?yàn)樾枰€比單管芯方法更昂貴的雙管芯封裝解決方案，因此這對(duì)器件的形狀因子有影響。此外，測(cè)量壓力傳感器管芯的正確溫度以校正溫度變化的內(nèi)在困難導(dǎo)致壓力測(cè)量結(jié)果有較大不準(zhǔn)確性。

相比之下，電容式讀出允許在集成電路的頂部上構(gòu)造和集成壓敏膜。這不僅使得能夠利用單管芯解決方案減小形狀因子，而且與“緊鄰于IC”的可選方案相比減小了昂貴的Si區(qū)域。此外，電容式讀出在讀出ASIC的靈敏度和功耗方面實(shí)現(xiàn)了顯著的改進(jìn)。

在CMOS頂部上制造電容式壓力傳感器的一種工藝包括：在鈍化層的頂部上形成電極層，在電極之間形成腔，并且通過(guò)化學(xué)氣相沉積(CVD)和/或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)來(lái)將腔密封。由于在腔形成步驟中鎢或硅化鎢不被蒸氣HF蝕刻，所以這種工藝可以使用鎢(W)或硅化鎢(WSi)作為電極材料。鎢提供了處理優(yōu)點(diǎn)和材料性質(zhì)的優(yōu)點(diǎn)。除了對(duì)蒸氣HF惰性以外，鎢具有低的熱膨脹系數(shù)，使得鎢有利于構(gòu)造自由懸掛式膜。鎢還使翹曲溫度增加，翹曲溫度在密封層的沉積期間非常重要。另外，利用鎢降低了最終壓敏膜的溫度敏感性。然而，鎢膜可能具有導(dǎo)致膜的失效和斷裂的相對(duì)高應(yīng)力的區(qū)域。

上述方法的另一缺點(diǎn)是難以控制對(duì)腔和膜直徑的限定。當(dāng)從蝕刻開(kāi)口橫向蝕刻犧牲層時(shí)，因?yàn)榍坏某叽缛Q于對(duì)下面的犧牲氧化物的橫向蝕刻速率的控制，所以難以控制腔的尺寸。如以下示例所示，對(duì)橫向蝕刻速率的不良控制對(duì)傳感器性能具有顯著的影響。(靜態(tài))壓力導(dǎo)致膜的偏轉(zhuǎn)，從而導(dǎo)致電容的變化。作為示例，給出圓形膜w(r，P)在彎曲剛度支配狀態(tài)下作為壓力P的函數(shù)的偏轉(zhuǎn)行為

其中R是膜的半徑，r是從邊緣到實(shí)際偏轉(zhuǎn)點(diǎn)的距離，ν是泊松比，E是楊氏模量，以及h是膜厚度。從上述關(guān)系明顯的是，(因?yàn)槠D(zhuǎn)以R⁴和l/h³的比例)膜的尺寸和膜厚度的小變化對(duì)偏轉(zhuǎn)輪廓并且因此對(duì)電容有較大影響。由于該特定原因，當(dāng)幾何屬性如厚度和直徑不保持在良好控制的限度內(nèi)時(shí)，壓力靈敏度也將有顯著的擴(kuò)展。氧化物蝕刻速率還取決于壓力、溫度和水濃度。此外，在HF蒸氣暴露期間，產(chǎn)生水，這可以加速蝕刻工藝并導(dǎo)致不均勻的蝕刻輪廓和不均勻的膜直徑?？刂茽奚鼘拥臋M向蝕刻使得能夠更容易控制膜的直徑。

雖然本文描述了許多實(shí)施方式，所描述的實(shí)施方式中的至少一些用于使用標(biāo)準(zhǔn)CMOS制造技術(shù)和工具在集成電路的頂部上制造電容式壓力傳感器。一些實(shí)施方式通過(guò)芯片上集成的EMI屏蔽來(lái)提供增大的信噪比。一些實(shí)施方式通過(guò)不使用接合線來(lái)減小寄生電容。在CMOS上集成電容式壓力傳感器允許在同一管芯上進(jìn)行溫度測(cè)量，這允許精確的溫度補(bǔ)償。一些實(shí)施方式由于所使用的硅襯底區(qū)域更小而降低了成本。一些實(shí)施方式允許讀出電路與其他傳感器模態(tài)和功能的組合。一些實(shí)施方式使操作功率和成本減小并使壓力靈敏度增大。

一些實(shí)施方式允許使用邊界溝槽內(nèi)的鎢填充錨定件來(lái)良好地限定腔尺寸，并且因此引起膜的良好受控偏轉(zhuǎn)行為。一些實(shí)施方式通過(guò)去除錨定件周圍和邊界溝槽上方的形貌來(lái)避免應(yīng)力在膜錨定件處積聚。一些實(shí)施方式允許使用厚粘合層對(duì)膜堆疊進(jìn)行應(yīng)力調(diào)諧。因?yàn)檎澈蠈涌梢耘c邊界溝槽的填充物脫離開(kāi)，因此一些實(shí)施方式減輕了膜的破裂。由于使用鎢作為膜的主要構(gòu)造材料，一些實(shí)施方式提供膜的低熱膨脹。一些實(shí)施方式允許高PECVD密封溫度，從而導(dǎo)致致密的密封層具有優(yōu)異的氣密性和低釋氣性能。一些實(shí)施方式允許沉積具有優(yōu)異的氣密性和低釋氣性的壓縮PECVD SiN密封層。由于CVD鎢的高沉積溫度以及鎢與下面的襯底的低CTE不匹配，一些實(shí)施方式允許在密封處理期間抑制膜翹曲。

圖1描繪了半導(dǎo)體器件100的懸置膜102的實(shí)施方式的剖視圖。雖然使用某些部件和功能示出和描述了半導(dǎo)體器件100，但是半導(dǎo)體器件100的其他實(shí)施方式可以包括更少的部件或更多的部件以實(shí)現(xiàn)更少的功能或更多的功能。

所描繪的半導(dǎo)體器件100包括執(zhí)行上文和下文更詳細(xì)描述的功能的各種部件。所示的半導(dǎo)體器件100包括底電極104。底電極104形成在集成電路106(其細(xì)節(jié)未示出)上方。在一些實(shí)施方式中，底電極104形成在CMOS讀出電路的最終鈍化層的頂部上。底電極104可以是分段的并且可以包括多個(gè)圓環(huán)。雖然未示出，電容式壓力傳感器108的電極和膜可以電連接至集成電路106。所示的半導(dǎo)體器件100還包括隔離層110(也稱為蝕刻停止層)，該隔離層110覆蓋底電極104并且在蝕刻犧牲氧化物層期間保護(hù)底電極104。蝕刻犧牲層在底電極104上方產(chǎn)生腔112。腔112的側(cè)壁由第一導(dǎo)電材料114形成，第一導(dǎo)電材料114可以沉積在邊界溝槽中形成犧牲層的邊界的一部分。第一導(dǎo)電材料114形成腔112的側(cè)壁的至少一部分。第二導(dǎo)電材料形成懸置膜102并覆蓋腔112，并且延伸到邊界溝槽和第一導(dǎo)電材料114之外。第一導(dǎo)電材料114用作第二導(dǎo)電材料或懸置膜102的支撐錨定件。懸置膜102包括蝕刻開(kāi)口116，可以通過(guò)蝕刻開(kāi)口116蝕刻和去除犧牲層，從而產(chǎn)生腔112。在去除犧牲層之后，密封層118可以通過(guò)密封蝕刻開(kāi)口116來(lái)將腔112密封。所示的半導(dǎo)體器件100還描繪了將頂電極或膜102連接至集成電路106或其他地方的連接120。

雖然未示出，半導(dǎo)體器件100可以包括鋁接觸墊，該鋁接觸墊可以提供所需的至器件的連接。各種過(guò)孔可以從接觸墊向下延伸至底電極，并且如果需要還從底電極延伸至CMOS頂部金屬層。

圖2描繪了在沉積犧牲層222之后半導(dǎo)體器件200的實(shí)施方式的剖視圖。圖2以及圖3A至圖3I中所示的工藝和步驟描繪了形成與圖1的半導(dǎo)體器件100類似的半導(dǎo)體器件的各種實(shí)施方式。雖然使用某些部件和功能以及某些步驟示出和描述半導(dǎo)體器件200和圖3A至圖3I的半導(dǎo)體器件300，但是其他實(shí)施方式可以包括更少的部件或步驟或者更多的部件或步驟以實(shí)現(xiàn)更少的功能或更多的功能。所呈現(xiàn)的附圖并不意在傳達(dá)各種部件的任何感知的厚度和/或尺寸。

所示的半導(dǎo)體器件200描繪了已經(jīng)形成在集成電路206上方的底電極204和隔離層/蝕刻停止層210。此外，犧牲層222形成在底電極204上方。所示的半導(dǎo)體器件100還包括附加氧化物226，該附加氧化物226通過(guò)邊界溝槽224與犧牲層222分離。所示的實(shí)施方式在犧牲層222的每一側(cè)上包括三個(gè)邊界溝槽224。在一些實(shí)施方式中，可以存在單個(gè)邊界溝槽224或任何數(shù)目的邊界溝槽224。在一些實(shí)施方式中，邊界溝槽224可以完全圍繞犧牲層222的周邊延伸。在一些實(shí)施方式中，邊界溝槽224圍繞犧牲層222的周邊不連續(xù)并且可以僅在圍繞犧牲層222的周邊的某些點(diǎn)或長(zhǎng)度處。還應(yīng)當(dāng)注意，邊界溝槽224允許設(shè)計(jì)腔和膜的適當(dāng)形狀以更好地滿足特定應(yīng)用的需要。邊界溝槽用于精確地限定膜的懸置長(zhǎng)度和寬度。如果邊界溝槽圍繞犧牲層的周邊不連續(xù)，則可以以具有明確限定的懸置長(zhǎng)度并允許制造分離的接觸端子的方式構(gòu)造懸置線。通過(guò)圓圈228來(lái)突出半導(dǎo)體器件200的一部分。圖3A至圖3I關(guān)注半導(dǎo)體器件300的該部分。

可以提供隔離層/蝕刻停止層210以防止頂電極與底電極204之間短路，以及避免蝕刻下面的鈍化層。隔離層/蝕刻停止層210可以是SiN(包括富硅SiN)、SiC和/或Al2O3或它們的組合，或者用于防止短路并且避免蝕刻的另一合適材料。實(shí)施方式可以改變并利用分離的部件來(lái)實(shí)現(xiàn)隔離層/蝕刻停止層210的功能。在一些實(shí)施方式中，在底電極204下方形成蝕刻停止層。為了防止底電極204與頂電極之間短路，在底電極204的頂部上形成隔離層或抗短路層。在一些實(shí)施方式中，在犧牲層222的頂部上存在隔離層。在一些實(shí)施方式中，在犧牲層222上方和下方存在隔離層?？梢詫?duì)這些層中的一個(gè)進(jìn)行圖案化以設(shè)計(jì)抗粘連突起。此外，犧牲層上方存在的層可以成為頂電極或膜的支撐層以避免翹曲。

圖3A描繪了與圖2的半導(dǎo)體器件200類似的半導(dǎo)體器件300的實(shí)施方式的一部分的剖視圖。所示的實(shí)施方式描繪了底電極304、隔離層(和/或蝕刻停止層)310、連接器320、犧牲層322和用于幫助形成邊界溝槽324的附加材料326。邊界溝槽324形成犧牲層322的側(cè)壁邊界的至少一部分。在一些實(shí)施方式中，邊界溝槽324形成犧牲層322的整個(gè)側(cè)壁邊界。在懸置膜坍縮或以其他方式與底電極304接觸的情況下，隔離層310將底電極304與頂電極或懸置膜隔離。另外，隔離層310可用作蝕刻停止層以在蝕刻犧牲層322期間保護(hù)底電極304。

圖3B描繪了在沉積粘合層330之后圖3A的半導(dǎo)體器件300的實(shí)施方式。一些實(shí)施方式不使用粘合層330，但是粘合層330可以用于許多目的，所述許多目的包括改善對(duì)下層的粘附性、避免在CVD鎢沉積期間蝕刻下面的氧化物、減小導(dǎo)電材料上的應(yīng)力以及產(chǎn)生與任何下面的材料的良好歐姆電接觸。在一些實(shí)施方式中，粘合層330包括鈦、氮化鈦，或它們的組合。

圖3C描繪了在犧牲層322上方保形沉積第一導(dǎo)電材料314并且第一導(dǎo)電材料314進(jìn)入側(cè)壁邊界溝槽324之后圖3B的半導(dǎo)體器件300的實(shí)施方式。第一導(dǎo)電材料314的保形沉積在犧牲層322上方和邊界溝槽324中沉積第一層材料。材料314從犧牲層322的頂部到邊界溝槽324的過(guò)渡產(chǎn)生位于邊界溝槽324上方的過(guò)渡部332。即使是保形沉積的層也會(huì)在材料314中留下槽或接縫334。對(duì)于物理氣相沉積(PVD)沉積的層，該效果將更加明顯和嚴(yán)重。

如前所述，利用鎢作為膜材料允許包括熱和結(jié)構(gòu)上的許多優(yōu)點(diǎn)，并允許使用標(biāo)準(zhǔn)CMOS制造技術(shù)在集成電路上方制造電容式壓力傳感器。

可能認(rèn)為有利的是在一個(gè)步驟中使用鎢填充邊界溝槽324并沉積膜。然而，該方法具有應(yīng)力調(diào)諧的缺點(diǎn)，并且從膜完整性的角度來(lái)看該缺點(diǎn)更嚴(yán)重。一步集成方法(在一個(gè)步驟中沉積邊界錨定點(diǎn)和膜)不是可行的制造方法。當(dāng)使用鎢填充的邊界溝槽324作為懸置鎢膜的支撐結(jié)構(gòu)時(shí)會(huì)遇到該問(wèn)題。

在一步集成方法期間釋放膜時(shí)發(fā)生膜的應(yīng)力失效。角過(guò)渡部332是膜的高局部應(yīng)力的點(diǎn)。角過(guò)渡部332是不平坦形貌的點(diǎn)，并且可能形成角，可能具有圓角，或者可能以與水平成小于90°或大于90°的方式過(guò)渡。如從圖3C可以看出，一旦去除犧牲層322，膜將在壓力下彎曲，并且角過(guò)渡部332變成高局部應(yīng)力點(diǎn)，導(dǎo)致角過(guò)渡部334處出現(xiàn)破裂和應(yīng)力失效。局部應(yīng)力可以容易地達(dá)到15000MPa，導(dǎo)致在釋放或后續(xù)處理期間出現(xiàn)裂紋和致命的斷裂。為了消除膜的高應(yīng)力和致命的斷裂，另外的步驟和工藝導(dǎo)致局部應(yīng)力點(diǎn)減少。

有限元分析表明，與膜的其他部分相比，角過(guò)渡部和接縫或槽處的應(yīng)力增加到十倍。因?yàn)檫@種高內(nèi)部應(yīng)力超過(guò)局部屈服強(qiáng)度，該應(yīng)力使得膜在這些位置處破裂。通過(guò)消除這些高局部應(yīng)力點(diǎn)，可以消除膜在釋放和后續(xù)處理期間的失效。

圖3D至圖3I進(jìn)一步描述了后續(xù)處理步驟，該后續(xù)處理步驟包括用于去除第一導(dǎo)電材料314的至少一部分的化學(xué)機(jī)械拋光(CMP)步驟?；瘜W(xué)機(jī)械拋光步驟允許去除不平坦形貌，例如槽或接縫334和角過(guò)渡部332。由于邊界溝槽324中的材料將由犧牲層322和材料部326保護(hù)，所以通過(guò)由CMP去除材料，僅該形貌被去除。在去除第一導(dǎo)電材料314的一部分之后，可以在犧牲層322和位于邊界溝槽324內(nèi)的第一導(dǎo)電材料314上方重新沉積第二導(dǎo)電材料。第二層材料的隨后沉積使得材料能夠以基本上平坦的形貌沉積而沒(méi)有槽、接縫和角過(guò)渡部。隨后的沉積還允許第二導(dǎo)電材料302被沉積到多個(gè)邊界溝槽之外，這允許應(yīng)力分布在不僅僅是第一邊界溝槽上。

位于邊界溝槽324中的第一導(dǎo)電材料314可以用于許多目的，所述許多目的包括用于懸置膜的錨定件，用于頂電極的電連接路徑，以及作為圍繞犧牲層322和隨后的腔的蝕刻停止層。

圖3D描繪了在去除第一導(dǎo)電材料314的一部分之后圖3C的半導(dǎo)體器件300的實(shí)施方式。如圖所示，從犧牲層322上方去除第一導(dǎo)電材料314的一部分(粘合層330的一部分也被去除)。此外，還在邊界溝槽324上方去除角過(guò)渡部332。槽或接縫334的一部分仍然可能存在，但是大部分形貌現(xiàn)在是平坦的，并且準(zhǔn)備好用于以基本上平坦的形貌重新沉積第二導(dǎo)電材料而沒(méi)有可能導(dǎo)致失效的任何角部332。第一導(dǎo)電材料314用作將被沉積為膜的第二導(dǎo)電材料的支撐錨定件。在一些實(shí)施方式中，支撐錨定件還可以包括接縫或槽334的一部分。

在一些實(shí)施方式中，通過(guò)化學(xué)機(jī)械拋光(CMP)來(lái)實(shí)現(xiàn)去除第一導(dǎo)電材料314的一部分，這可以允許去除邊界溝槽324外側(cè)的所有導(dǎo)電材料。在一些實(shí)施方式中，所述去除將向下至犧牲層322水平的所有材料去除。在一些實(shí)施方式中，僅去除犧牲層322上方的材料的一部分。在一些實(shí)施方式中，僅去除角過(guò)渡部332的一部分。在一些實(shí)施方式中，在化學(xué)機(jī)械拋光(CMP)步驟期間徹底去除所有接縫334和角過(guò)渡部332。

雖然在圖3D中未描繪，除了在邊界溝槽324上方以外，不平坦形貌和角過(guò)渡部還可能出現(xiàn)在其他點(diǎn)處。例如，底電極304可以被圖案化(如圖1至圖2所示)，導(dǎo)致?tīng)奚鼘?22上方的第一導(dǎo)電材料314的不平坦形貌。也可以在去除步驟中去除犧牲層322上方的這種不平坦形貌。在不去除這種不平坦形貌和角過(guò)渡的情況下，局部應(yīng)力可能太大，導(dǎo)致在懸置時(shí)損壞膜。

圖3E描繪了在沉積粘合層330A之后圖3D的半導(dǎo)體器件的實(shí)施方式?？梢栽诔练e第二導(dǎo)電材料之前沉積粘合層330A。粘合層330A可以是與先前粘合層330相同的材料，并且可以起到與先前粘合層330相同的許多功能。一些實(shí)施方式不包括粘合層330A。通過(guò)去除第一導(dǎo)電材料314的一部分并且隨后沉積第二導(dǎo)電材料或第二層材料，粘合層330在邊界溝槽324中的沉積可以與作為膜堆疊的一部分的粘合層330A的后續(xù)沉積脫離開(kāi)。這允許應(yīng)用厚的粘合層作為對(duì)懸置膜的應(yīng)力補(bǔ)償。

圖3F描繪了在犧牲層322上方保形沉積第二導(dǎo)電材料302并且第二導(dǎo)電材料302延伸到第一導(dǎo)電材料314和邊界溝槽324之外之后圖3E的半導(dǎo)體器件300的實(shí)施方式。第二導(dǎo)電材料302可以是與第一導(dǎo)電材料314相同的材料，或者可以是不同的材料。第一層材料314用作第二層材料302的支撐點(diǎn)和錨定點(diǎn)。這減小了當(dāng)僅單層材料被沉積時(shí)因?yàn)閺臓奚鼘?22上方過(guò)渡至邊界溝槽324會(huì)導(dǎo)致高局部應(yīng)力點(diǎn)而發(fā)生的有問(wèn)題的應(yīng)力。

圖3G描繪了在第二導(dǎo)電材料302上方沉積另一粘合層330B并在犧牲層322上方產(chǎn)生蝕刻開(kāi)口336之后圖3F的半導(dǎo)體器件300的實(shí)施方式。粘合層330B可以是與先前的粘合層330和粘合層330A相同的材料，并且可以起到與先前的粘合層330和粘合層330A相同的許多功能。一些實(shí)施方式不包括粘合層330B?？梢詫?duì)粘合層330B和其他粘合層的厚度進(jìn)行優(yōu)化以減小膜302的應(yīng)力。

圖3H描繪了在去除犧牲層322并釋放半導(dǎo)體器件300的膜302之后圖3G的半導(dǎo)體器件300的實(shí)施方式。犧牲層322可以是氧化物，并且可以通過(guò)HF蒸氣來(lái)去除犧牲層322，HF蒸氣將去除犧牲氧化物層322而不侵蝕第一導(dǎo)電材料314。由于鎢對(duì)HF蒸氣是惰性的，因此第一導(dǎo)電材料314用作蝕刻停止層并允許精確地產(chǎn)生腔312。通過(guò)蝕刻犧牲層322至第一導(dǎo)電材料314，可以控制腔312的尺寸和形狀，而不必監(jiān)測(cè)橫向蝕刻速率。此外，當(dāng)需要控制橫向蝕刻速率時(shí)，可能需要蝕刻開(kāi)口336的尺寸更大，并且可能需要在膜302上具有更多的蝕刻開(kāi)口336。減小蝕刻開(kāi)口的數(shù)目和尺寸可以允許懸置膜結(jié)構(gòu)上更可靠，并且可以降低成本以及減少在將腔312密封期間的問(wèn)題。

圖3I描繪了在第二導(dǎo)電材料302上方沉積密封層338并在腔312上方將蝕刻開(kāi)口336密封之后圖3H的半導(dǎo)體器件300的實(shí)施方式。可以通過(guò)氮化硅或氧化硅電介質(zhì)膜來(lái)將蝕刻開(kāi)口336和腔312密封。密封層338可以是用于部分填充或完全填充蝕刻開(kāi)口336的電介質(zhì)密封層。在一些實(shí)施方式中，密封層338可以是用于部分或完全填充蝕刻開(kāi)口336的金屬密封層。在一些實(shí)施方式中，膜302可以被完全密封，然后在選定的點(diǎn)再次打開(kāi)以產(chǎn)生排氣孔。密封層338可以包括二氧化硅、氮化硅或這些材料的堆疊組合。沉積方法可以包括高密度等離子體氧化物(HDP氧化物)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)和原子層沉積(ALD)。在一些實(shí)施方式中，第二導(dǎo)電材料314具有大于六百(600)MPa的拉伸應(yīng)力。在一個(gè)示例中，鎢具有1500MPa至1600MPa的典型拉伸應(yīng)力。Ti/TiN膜(或粘合層)各自具有450MPa至500MPa的拉伸應(yīng)力。第二電極層的總應(yīng)力為1000MP至1100MPa。如果在給定150nm Ti/TiN、440nm W和170nm TiN/Ti/TiN的電極堆疊組成下第二電極材料的總應(yīng)力小于600MPa，則可以估計(jì)將發(fā)生膜翹曲。這意味著如果使用純Ti/TiN膜，則不能在升高的溫度(即350℃)下進(jìn)行密封步驟。

本文描述的實(shí)施方式避免了不受控制的橫向蝕刻并精確地控制腔直徑以及腔尺寸和腔形狀。本文所描述的實(shí)施方式避免了膜的致命斷裂和脫層。

雖然本文描述的許多示例和實(shí)施方式一般指圓形腔和圓形膜，但應(yīng)注意，可以考慮許多不同的形狀和尺寸。在一些實(shí)施方式中，采用方形和矩形膜形狀。與圓形膜相比，應(yīng)力圍繞周邊不是恒定的：例如對(duì)于方形膜，在邊緣長(zhǎng)度的邊緣中部處遇到最高橫向應(yīng)力。因此，必須避免膜邊緣處的形貌和支撐錨定件的尖角。為減小溝槽角處的應(yīng)力采取的措施對(duì)于這些結(jié)構(gòu)是特別有利的。此外，可以在集成電路上方制造電容式壓力膜陣列。電容式壓力膜陣列可以各自具有針對(duì)功能的獨(dú)特尺寸和形狀，并且針對(duì)溫度和壓力變化的環(huán)境對(duì)靈敏度進(jìn)行優(yōu)化。

在示例實(shí)施方式中，膜可以具有240μm的直徑。頂電極可以具有750nm的材料厚度(150nm Ti/TiN，450nm W，150nm Ti/TiN)。Ti/TiN可以具有500MPa的拉伸應(yīng)力，而W可以具有1600MPa的拉伸應(yīng)力。SiN密封層可以具有2000nm的厚度，其中壓縮應(yīng)力為200MPa。間隙高度可以是650nm，并且富Si的SiN隔離層可以是200nm。該示例實(shí)施方式中的每個(gè)尺寸可以以合理的百分比變化。

本文所描述的導(dǎo)電材料、電極和粘合層的各種沉積可以通過(guò)包括化學(xué)氣相沉積在內(nèi)的不同方法來(lái)實(shí)現(xiàn)。

在上面的描述中，提供了各種實(shí)施方式的具體細(xì)節(jié)。然而，一些實(shí)施方式可以以比所有這些具體細(xì)節(jié)少的細(xì)節(jié)來(lái)實(shí)踐。在其他情況下，為了簡(jiǎn)潔和清楚起見(jiàn)，對(duì)某些方法、過(guò)程、部件、結(jié)構(gòu)和/或功能的描述細(xì)節(jié)僅到可以實(shí)現(xiàn)本發(fā)明的各種實(shí)施方式的程度。

雖然已經(jīng)描述和示出了本發(fā)明的具體實(shí)施方式，但是本發(fā)明不限于如此描述和示出的部件的具體形式或布置。本發(fā)明的范圍由所附的權(quán)利要求及其等同方案來(lái)限定。