集成懸臂開關(guān)的制作方法
【專利摘要】本公開涉及集成懸臂開關(guān)。一種納米級機(jī)電開關(guān)形式的集成晶體管消除了CMOS電流泄露并且提高了開關(guān)速度。納米級機(jī)電開關(guān)以從襯底的一部分延伸到腔中的半導(dǎo)懸臂為特征。懸臂響應(yīng)于施加到晶體管柵極的電壓而彎曲，因此在柵極下方形成導(dǎo)電溝道。當(dāng)器件關(guān)斷時(shí)，懸臂回到它的靜止位置。這種懸臂的移動將電路斷開，在柵極下方恢復(fù)不允許電流流動的空洞，因此解決了泄露的問題。納米機(jī)電開關(guān)的制作與現(xiàn)有的CMOS晶體管制作流程兼容。通過摻雜懸臂并且使用背偏置和金屬懸臂末端，可以進(jìn)一步改進(jìn)開關(guān)的靈敏度。納米機(jī)電開關(guān)的面積可以小至0.1x0.1μm2。
【專利說明】
集成懸臂開關(guān)
技術(shù)領(lǐng)域
[0001]本公開總體上涉及先進(jìn)的晶體管的幾何結(jié)構(gòu)并且涉及與微電子電路一起集成的機(jī)電器件。
【背景技術(shù)】
[0002]存在將電子器件與機(jī)械結(jié)構(gòu)組合以形成用作例如微型傳感器和致動器的電子控制移動部件的微機(jī)電系統(tǒng)(MEMs)。圖1中示出了典型的作為平面晶體管的MEMs器件，其中導(dǎo)電溝道電耦合到源極但是與漏極分離。當(dāng)電流施加到柵極時(shí)，導(dǎo)電溝道的分離端與漏極接觸，從而閉合電路并且接通晶體管開關(guān)。像其他MEMs器件一樣，在圖1中示出的器件的電部分在基本上同一水平面中靠近機(jī)械部分布置。作為結(jié)果，總體占位面積(footprint)相當(dāng)大，在10x10 μπι2的量級，而最新水平的電子電路現(xiàn)在以納米測量，大約比MEMs器件小1000倍。目前MEMs器件相對大的尺寸限制了它們的生產(chǎn)、包裝密度、精度、靈敏度以及經(jīng)濟(jì)價(jià)值。

【發(fā)明內(nèi)容】

[0003]納米機(jī)電開關(guān)形式的集成晶體管消除了電流泄露并且提高了開關(guān)速度。納米機(jī)電開關(guān)以從襯底的一部分到腔內(nèi)延伸的半導(dǎo)懸臂為特征。懸臂響應(yīng)于施加到晶體管柵極的電壓而彎曲，因此在柵極下方形成導(dǎo)電溝道。當(dāng)器件關(guān)斷時(shí)，懸臂回到它的靜止位置，斷開電路并且在柵極下方恢復(fù)不允許電流流動的空洞。因此，關(guān)斷狀態(tài)電流被迫為零，因此解決了泄露的問題。納米機(jī)電開關(guān)的制作與現(xiàn)有的CMOS晶體管制作工藝兼容。背部偏置的使用以及懸臂上的金屬末端可以進(jìn)一步改進(jìn)開關(guān)的靈敏度。納米機(jī)電開關(guān)的占位面積可以小至
0.1x0.1 μ m2。
【附圖說明】
[0004]在附圖中，相同的附圖標(biāo)記標(biāo)識相似的元件或動作。元件的尺寸和相對位置在附圖中不一定成比例繪制。
[0005]圖1A是根據(jù)現(xiàn)有技術(shù)的現(xiàn)有的平面MEMs開關(guān)50的圖像透視圖。
[0006]圖1B是源于示出圖1A中所示的現(xiàn)有的平面MEMs開關(guān)50的俯視平面圖的圖片，其中指示了長度尺度。
[0007]圖2是根據(jù)如在本文中描述的一個(gè)實(shí)施例的流程圖，該流程圖示出了制作如在圖3A-圖6B中圖示的納米級機(jī)電開關(guān)的方法中的步驟。
[0008]圖3A-圖5是使用圖2中示出的方法的制作過程中的連續(xù)步驟中的納米級機(jī)電開關(guān)的橫截面圖。
[0009]圖6A是根據(jù)第一實(shí)施例的完成的納米級機(jī)電開關(guān)的橫截面圖。
[0010]圖6B是在圖6A中示出的完成的納米級機(jī)電開關(guān)的俯視平面圖。
[0011]圖7-圖8C是在圖6A-6B中示出的完成的納米級機(jī)電開關(guān)的備選實(shí)施例的橫截面圖。
【具體實(shí)施方式】
[0012]在下文的描述中，陳述了某些特定細(xì)節(jié)以便提供對所公開的主題的各方面的透徹的理解。然而，所公開的主題可以在沒有這些特定細(xì)節(jié)的情況下實(shí)踐。在一些實(shí)例中，沒有詳細(xì)描述包括本文所公開主題的實(shí)施例的半導(dǎo)體加工的公知結(jié)構(gòu)和方法，以避免混淆本公開的其他方面的描述。
[0013]除非上下文另外需要，否則貫穿說明書和隨附的權(quán)利要求書，用語“包括”及其變形，比如“包含”和“含有”應(yīng)當(dāng)以開放的、包含性的意義進(jìn)行解釋，也就是“包括，但不限于”。
[0014]貫穿本說明書對“一個(gè)實(shí)施例”或“一實(shí)施例”的引用意味著關(guān)于實(shí)施例描述的特定的特性、結(jié)構(gòu)或者特征是包括在至少一個(gè)實(shí)施例中的。因此，短語“在一個(gè)實(shí)施例中”或者“在一實(shí)施例中”貫穿本說明書在各種地方的出現(xiàn)并不一定全部指相同的方面。此外，具體的特性、結(jié)構(gòu)或特征可以在本公開的一個(gè)或者多個(gè)方面中以任何合適的方式組合。
[0015]貫穿本說明書對集成電路的引用通常意于包括在半導(dǎo)體襯底上建造的集成電路部件，不論這些部件是否一起耦合成電路或者能夠被互連。貫穿本說明書，以最廣的意義使用術(shù)語“層”以包括薄膜、帽等，并且一個(gè)層可以由多個(gè)子層組成。
[0016]貫穿本說明書對用于沉積氮化硅、二氧化硅、金屬或類似材料的常規(guī)薄膜沉積技術(shù)的引用包括諸如化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、等離子體氣相沉積(PVD)、原子層沉積(ALD)、分子束外延(MBE)、電鍍、無電鍍等這樣的工藝。本文參考這些工藝的示例描述特定實(shí)施例。然而，本公開和對某些沉積技術(shù)的引用不應(yīng)當(dāng)被限制到上面描述的這些。例如，在一些情況下，引用CVD的描述可以備選地使用PVD實(shí)現(xiàn)，或者指定電鍍的描述可以備選地使用無電鍍來完成。此外，對薄膜形成的常規(guī)技術(shù)的引用可以包括原位生長膜。例如，在一些實(shí)施例中，氧化物受控生長到期望的厚度可以通過在加熱腔室中將硅表面暴露于氧氣或者濕氣而實(shí)現(xiàn)。
[0017]貫穿本說明書對在半導(dǎo)體制作領(lǐng)域已知的用于圖形化各種薄膜的常規(guī)光刻技術(shù)的引用包括旋涂-曝光-顯影工藝序列，通常接著是刻蝕工藝。備選地或者附加地，光致抗蝕劑也可以用于圖形化硬掩膜(例如，氮化硅硬掩膜)，硬掩膜又可以用于圖形化下面的膜。
[0018]貫穿本說明書對在半導(dǎo)體制作領(lǐng)域已知的用于選擇性去除多晶硅、氮化硅、二氧化硅、金屬、光致抗蝕劑、聚酰亞胺或者類似材料的常規(guī)刻蝕技術(shù)的引用包括諸如濕法化學(xué)刻蝕、反應(yīng)離子(等離子體)刻蝕(RIE)、洗滌、濕法清洗、預(yù)清洗、噴洗、化學(xué)機(jī)械平坦化(CMP)等這樣的工藝。本文參考這些工藝的示例描述特定實(shí)施例。然而，本公開和對某些沉積技術(shù)的引用不應(yīng)當(dāng)被限制到所描述的這些。在一些實(shí)例中，兩種這樣的技術(shù)可以互換。例如，去除光刻膠可以使用將樣品浸入濕化學(xué)浴中，或者備選地，直接噴涂濕化學(xué)劑到樣品上。
[0019]本文參考已經(jīng)生產(chǎn)的納米機(jī)電開關(guān)器件來描述特定實(shí)施例；然而，本公開和對特定材料、尺寸以及加工步驟的細(xì)節(jié)和次序的引用是示例性的，并且不應(yīng)當(dāng)被限制到所示的那些。
[0020]現(xiàn)在轉(zhuǎn)到附圖，圖1A示出了安裝在襯底的頂上的現(xiàn)有的平面MEMs開關(guān)50。開關(guān)50具有源極端子52、柵極端子54、漏極端子56和具有末端59的長度L的懸臂58。端子52、54,56和懸臂58中的每一個(gè)由例如傳導(dǎo)電流的半導(dǎo)體或金屬的導(dǎo)電材料制成。懸臂58是柔性的、可移動的構(gòu)件，懸臂58從源極端子52向外延伸到超出漏極端子56最近的邊緣60的一定距離。柵極端子54布置在懸臂58的一側(cè)。懸臂58以較短距離與柵極端子54隔開使得當(dāng)柵極端子54被激勵(lì)時(shí)，懸臂58被拉向柵極端子54。因?yàn)閼冶?8的末端59比最近源極端子52的固定端更自由地運(yùn)動，所以末端59可以與漏極端子56接觸。當(dāng)末端59接觸漏極端子56時(shí)，開關(guān)50閉合，在源極端子52和漏極端子56之間通過懸臂58允許電流的流動，懸臂58充當(dāng)電流溝道。
[0021]圖1B示出了平面MEMs開關(guān)器件50的附加了 3 μπι的長度尺度的放大圖。該尺度指示懸臂58大約10 μ m長，這與常規(guī)的MEMs器件的尺寸一致。示例性的平面MEMs開關(guān)50的總體占位面積在大約200 μ m2范圍內(nèi)。
[0022]圖2示出了根據(jù)一個(gè)實(shí)施例的在制作作為適合用于在集成電路中使用的納米級晶體管器件的懸臂開關(guān)的方法中的步驟。與平面MEMs開關(guān)器件50不同，在本文中描述的懸臂開關(guān)被集成到形成襯底的延伸的分層半導(dǎo)體結(jié)構(gòu)中，并且用于制作懸臂開關(guān)的工藝與常規(guī)的CMOS流程完全兼容。用于在絕緣體上硅(SOI)襯底上構(gòu)建這種納米級懸臂開關(guān)的方法100中的步驟進(jìn)一步由圖3-圖6B圖示并且在下文中描述。在硅襯底上構(gòu)建的第二實(shí)施例在圖7示出。可以用于構(gòu)建第三實(shí)施例的另外的步驟在圖8A-圖8C中圖示。
[0023]在102，如在圖3A和3B中所示，分層的堆疊122通過在SOI晶圓上以交替布置方式來外延生長第一半導(dǎo)體材料和第二半導(dǎo)體材料(例如，硅鍺(SiGe)和硅)的層形成。SOI晶圓包括硅襯底114、厚度在大約15nm-25nm的范圍內(nèi)的掩埋氧化物(BOX)層116和BOX層116上方的具有大約10nm-15nm的范圍內(nèi)的厚度的上覆硅層118。這種SOI晶圓是在半導(dǎo)體產(chǎn)業(yè)中普遍使用的標(biāo)準(zhǔn)的起始材料。備選地，硅晶圓可以用作起始材料，并且BOX層116和上覆硅層118可以隨著本制作工藝的初始步驟形成。在一個(gè)實(shí)施例中，SiGe 120的第一區(qū)域與在上覆硅層118同一水平處如下形成:首先，具有二氧化硅(S12)的第一層和氮化硅(SiN)的第二層的硬掩膜在上覆硅層118上形成。圖案化硬掩膜以去除對應(yīng)于SiGe 120的期望尺寸的一部分，并且從上覆硅層118的暴露出的表面外延生長SiGe。在外延期間，硬掩膜的S1Jl在高溫下保護(hù)上覆硅層118不與SiN層接觸。然后，使用本領(lǐng)域已知的冷凝工藝將鍺從SiGe區(qū)域向下驅(qū)動到上覆硅層118中。然后，去除硬掩膜層以產(chǎn)生圖3A中示出的結(jié)構(gòu)。
[0024]接下來，形成包含SiGe 126的第二區(qū)域的第一附加硅層124。在一個(gè)實(shí)施例中，從上覆硅層118外延生長第一附加硅層124到大約15nm-30nm的范圍內(nèi)的厚度。第一附加硅層124的厚度將確定用于納米機(jī)械開關(guān)的懸臂的厚度并且將影響其柔性。可以在外延工藝期間原位摻雜或通過利用例如砷或磷的負(fù)離子注入來摻雜第一附加硅層124到大約
8.0E19 - 3.0E20cm3的范圍內(nèi)的濃度。然后使用Si02/SiN硬掩膜來圖案化第一附加硅層124以形成被硅材料包圍的開口。然后，可以外延生長SiGe 126的第二區(qū)域以使用剛剛描述的相同的技術(shù)填充開口。然后，去除Si02/SiN硬掩膜。
[0025]接下來，形成包含SiGe 130的第三區(qū)域的附加硅層128。在一個(gè)實(shí)施例中，從第一附加硅層124外延生長附加硅層128到大約10nm-15nm的范圍內(nèi)的厚度。附加硅層128的厚度將確定懸臂要閉合開關(guān)將需要移動通過的距離。這樣的距離可以使用外延生長精確地實(shí)現(xiàn)，以形成附加硅層128和SiGe的第三區(qū)域?？梢栽谕庋庸に嚻陂g原位摻雜或通過利用例如砷或磷的負(fù)離子注入摻雜附加硅層128到大約1.0-2.0E20cm 3的范圍內(nèi)的濃度。然后使用Si02/SiN硬掩膜圖案化附加硅層128以形成再次由硅材料包圍的開口。然后可以外延生長SiGe 130的第三區(qū)域以填充開口。然后去除Si02/SiN硬掩膜以產(chǎn)生在圖3B中示出的結(jié)構(gòu)。
[0026]在104，在SiGe 130的第三區(qū)域的頂上形成常規(guī)的晶體管柵極結(jié)構(gòu)140，覆蓋分層的堆疊。首先，沉積例如S12或諸如HfO2的高k材料的電介質(zhì)材料的例如2nm-5nm的薄層，隨后沉積多晶硅和SiN的層。然后圖案化S12、多晶硅和SiN以形成柵極結(jié)構(gòu)140，柵極結(jié)構(gòu)140包括柵極電介質(zhì)148、柵極電極150和絕緣帽152。然后以通常的方式通過共形沉積例如SiN來形成絕緣的側(cè)壁間隔件154，隨后各向異性地去除覆蓋柵極電極150的SiN部分下至SiN帽152，將SiN的側(cè)壁部分留在原地。由此形成的晶體管柵極結(jié)構(gòu)140可以用作用于摻雜附加硅層128以降低硅的電阻的掩膜。摻雜劑是否也并入SiGel30的第三區(qū)域中將是無關(guān)緊要的，因?yàn)樵诒窘Y(jié)構(gòu)中的SiGe區(qū)域是犧牲性的。備選地，可以使用金屬柵極而不是多晶硅柵極?？梢酝ㄟ^任何常規(guī)的方法形成金屬柵極，例如，通過替換金屬柵極(RMG)工藝形成金屬柵極，在該工藝中，在形成晶體管結(jié)構(gòu)140之后，去除多晶硅柵極電極并且由金屬柵極電極替換。
[0027]在106，如在圖4中所示，在晶體管柵極結(jié)構(gòu)140的任一側(cè)上形成外延抬升的源極區(qū)域142和漏極區(qū)域144。在一個(gè)實(shí)施例中，從附加硅層128和SiGe 130的第三區(qū)域外延生長抬升的源極區(qū)域142和漏極區(qū)域144到大約20-35nm范圍內(nèi)的厚度?？梢岳门c用來摻雜第一附加硅層124的離子相同極性的離子原位摻雜抬升的源極區(qū)域142和漏極區(qū)域144。抬升的源極區(qū)域142和漏極區(qū)域144包括向下傾斜到側(cè)壁間隔件154的基底的琢面146。
[0028]在108，通過部分地各向異性刻蝕工藝去除抬升的源極區(qū)域142和漏極區(qū)域144的一部分以在晶體管柵極結(jié)構(gòu)140的基底處形成開口 162，因此暴露出第三SiGe區(qū)域130。期望開口 162在3nm-8nm的范圍內(nèi)，因此在側(cè)壁間隔件154的基底和源極和琢面源極區(qū)域142和漏極區(qū)域144的內(nèi)角之間留下大約5nm間隙。
[0029]在110，如在圖5、圖6A中所示，選擇性地去除分層的堆疊的SiGe部分以形成包圍具有末端166的懸臂164的腔160。在一個(gè)實(shí)施例中，通過將分層的堆疊暴露于鹽酸(HCL)實(shí)現(xiàn)SiGe的用于犧牲的第一區(qū)域120、第二區(qū)域126和第三區(qū)域130的分別去除。HCL將選擇性地刻蝕SiGe的區(qū)域，留下硅的各個(gè)層。首先，HCL直接地在開口 162之下腐蝕SiGe130的第三區(qū)域，在晶體管柵極結(jié)構(gòu)140下方創(chuàng)建空洞。然后，因?yàn)镠CL是例如液體刻蝕劑的液體，所以HCL將流到由此造成的空洞內(nèi)，并且繼續(xù)刻蝕出SiGe 126的第二區(qū)域，隨后蝕刻SiGe 120的第一區(qū)域，因此將懸臂164釋放。由第一附加硅層124中的剩余的硅形成懸臂164使得懸臂164從源極區(qū)域142下方向外延伸到直接地在晶體管柵極結(jié)構(gòu)140下方的腔160內(nèi)。當(dāng)完成SiGe去除步驟110時(shí)，基于相對于懸臂164的電勢的柵極電極150的電勢，懸臂164可以在腔160內(nèi)朝向或遠(yuǎn)離晶體管柵極結(jié)構(gòu)140自由彎曲。
[0030]在操作中，當(dāng)將超過閾值的足夠的正電壓施加到柵極電極150時(shí)，摻雜懸臂164偏向相反地?fù)诫s的柵極。懸臂164可以足夠彎曲使得末端166能夠與漏極區(qū)域144的基底物理和電接觸。當(dāng)這種接觸發(fā)生時(shí)，由于從源極區(qū)域142到漏極區(qū)域144建立了電流路徑，所以機(jī)電開關(guān)被閉合，其中懸臂164作為晶體管溝道?？梢栽谥谱髌陂g通過調(diào)整附加硅層128的厚度來調(diào)節(jié)閾值電壓。另外，可以經(jīng)由硅襯底114的背部電接觸來施加例如大約3V-4V的范圍內(nèi)的電壓以背偏置BOX層116以排斥懸臂164并且?guī)椭┒?66向漏極區(qū)域144移動。BOX層116因此可以作為背柵極。當(dāng)施加到柵極電極150的電壓不再超過閾值電壓時(shí)，懸臂164松弛并且回到它的原始延伸的位置。備選地，可以陽性地?fù)诫s懸臂164以及源極區(qū)域142和漏極區(qū)域144以形成P型器件，在操作中，對于該P(yáng)型器件，將負(fù)電壓施加到柵極電極150。
[0031]在延伸的位置中，開關(guān)是斷開的，即源極142和漏極144之間存在開路。因此，在關(guān)斷狀態(tài)下，沒有電流流過懸臂164。此外，因?yàn)榍?60直接地定位在晶體管柵極結(jié)構(gòu)140的下方，所以電荷不能從源極區(qū)域142和漏極區(qū)域144的末端泄露到襯底中。響應(yīng)于局域化電場，少量的電荷可以從源極區(qū)域142和漏極區(qū)域144迀移到硅層128、124、118中。然而，電流不能從源極區(qū)域142流向漏極區(qū)域144，因?yàn)殡娐窂奖磺?60或者絕緣BOX層116阻斷。因此，關(guān)斷狀態(tài)泄露電流是零，防止給晶體管供電的電池電源的耗盡。為了使懸臂164具有足夠的柔性以斷開和閉合開關(guān)，懸臂164被設(shè)計(jì)成具有適當(dāng)?shù)臋C(jī)械性能和尺寸，該機(jī)械性能和尺寸將允許懸臂響應(yīng)于集成電路中使用的在大約0.5V - 1.0V的范圍內(nèi)的電壓電平。在一個(gè)實(shí)施例中，懸臂164具有至少約4.0的長寬比并且閾值電壓是約0.8V。
[0032]更一般地，開關(guān)動作可以是電容、靜電或電感效應(yīng)中的一個(gè)或多個(gè)的結(jié)果。例如，柵極電極150、漏極區(qū)域144和懸臂164可以包含具有對施加到柵極電極150的電壓的影響有響應(yīng)的磁性能的電磁材料。
[0033]在112，如在圖6A中所示，利用玻璃材料172將開口 162密封以形成完成的結(jié)構(gòu)。在一個(gè)實(shí)施例中，玻璃材料172是本領(lǐng)域眾所周知的旋涂式玻璃(SOG)。旋涂式玻璃是在小于100°C的溫度下具有高粘度的液體材料，該旋涂式玻璃在沉積之后可以硬化以形成固態(tài)玻璃。備選地，可以在開口 162之上濺射S12以形成密封。一旦開口 162被密封，則玻璃材料172就可以凹進(jìn)在源極區(qū)域142和漏極區(qū)域144的頂表面下方。
[0034]圖6B示出了晶體管柵極結(jié)構(gòu)140被固定在例如將相鄰器件彼此分離的二氧化硅絕緣結(jié)構(gòu)的隔離區(qū)域180上。隔離區(qū)域180在圖3A-圖6A中示出的橫截面圖的剖面182的后面和前面延伸。因此，在圖5和圖6A中，晶體管柵極結(jié)構(gòu)140看上去像漂浮在腔160之上，但是實(shí)際上，晶體管柵極結(jié)構(gòu)140形成在橫切剖面182的方向上在腔160之上延伸的橋。
[0035]圖7示出了納米級機(jī)電開關(guān)的第二實(shí)施例，其中省略了 BOX層116。在第二實(shí)施例中，通過簡單地從下面的硅襯底114外延地生長SiGe，可以在與上覆硅層118相同的水平處形成SiGe。備選地，上覆硅層118可以被形成為SiGe層，并且被圖案化以合并硅的區(qū)域以實(shí)現(xiàn)在圖7中示出的相同的結(jié)構(gòu)。然而，在圖7中示出的實(shí)施例將不具有將背偏置施加到器件以幫助移動懸臂164的選擇。在沒有BOX層116的情況下這樣做會通過經(jīng)過硅襯底114和中介的硅的附加層118、124、128將源極耦合到漏極而使晶體管短路。備選地，可以使用上文描述的冷凝工藝來制作在圖7中示出的第二實(shí)施例。
[0036]圖8A-圖8C圖示了納米級機(jī)電開關(guān)200的第三實(shí)施例，其中通過由例如鎢(W)的金屬制作末端166增強(qiáng)了器件的靈敏度。如在圖8A-圖SB中所示，可以對步驟102進(jìn)行這種修改。圖8A示出了將金屬末端192合并到第一附加硅層124中。在第二 SiGe區(qū)域126的形成之后，沉積SiN硬掩膜，并且利用與將為懸臂164的摻雜硅的最左端對準(zhǔn)的開口來圖案化SiN硬掩膜。然后，例如，通過沉積鎢并且拋光鎢表面以停止在SiN硬掩膜上，懸臂164的末端166被刻蝕掉并且由金屬末端192替換。當(dāng)SiN硬掩膜仍然在原位時(shí)，鎢被凹進(jìn)，并且利用例如S12的氧化物填充凹進(jìn)的區(qū)域，以形成覆蓋金屬末端192的氧化物掩膜194。將氧化物平坦化以停止在SiN硬掩膜上。然后去除SiN硬掩膜，留下覆蓋金屬末端192的氧化物掩膜194。在第二附加硅層和SiGe的第三區(qū)域的后續(xù)的外延生長期間，氧化物掩膜防止金屬末端192的暴露。在形成腔160之后(圖8B)，可以在對硅和氧化物有選擇性的各向同性干法刻蝕工藝中去除氧化物掩膜。在一個(gè)實(shí)施例中，干法刻蝕流程采用通常用于去除硅鈷鎳(SiCoNi)膜的已知的刻蝕劑?？涛g劑可以通過與漏極區(qū)域144相鄰的開口 162進(jìn)入腔160。圖8C示出了納米級機(jī)電開關(guān)200的完成的第三實(shí)施例。在操作期間，金屬末端196幫助降低懸臂164和摻雜漏極區(qū)域144之間的接觸電阻。
[0037]應(yīng)當(dāng)理解，雖然本文中描述的本公開的特定的實(shí)施例是為了說明的目的，但是可以做出各種修改而不脫離本公開的精神和范圍。因此，本公開僅受附加的權(quán)利要求限制。
[0038]根據(jù)上文詳細(xì)的描述可以對實(shí)施例做出這些和其他改變。一般而言，在下面的權(quán)利要求中，使用的術(shù)語不應(yīng)當(dāng)被解釋成將權(quán)利要求限制到在說明書和權(quán)利要求公開的特定的實(shí)施例，而是應(yīng)當(dāng)被解釋成包括這樣的權(quán)利要求所享有的所有可能的實(shí)施例連同等價(jià)方案的全部范圍。因此，權(quán)利要求不被本公開限制。
[0039]上文描述的各種實(shí)施例可以組合以提供進(jìn)一步的實(shí)施例。在該說明書中提到的和/或在申請資料表中列出的所有美國專利、美國專利申請公布、美國專利申請、外國專利、夕卜國專利申請和非專利公布通過引用整體并入本文。如果必要，則可以修改實(shí)施例的方面以采用各種專利、申請和公布的構(gòu)思來提供更進(jìn)一步的實(shí)施例。
【主權(quán)項(xiàng)】
1.一種裝置，包括: 硅襯底； 分層的堆疊，覆蓋所述硅襯底； 腔，定位在所述分層的堆疊內(nèi)； 柔性構(gòu)件，從所述分層的堆疊的層延伸到所述腔中；以及 柵極，覆蓋所述柔性構(gòu)件，所述柵極配置成經(jīng)由電流控制所述柔性構(gòu)件的運(yùn)動。2.根據(jù)權(quán)利要求1所述的裝置，其中所述柵極配置成通過電容機(jī)構(gòu)、靜電機(jī)構(gòu)或電感中的一個(gè)或多個(gè)來控制所述運(yùn)動。3.根據(jù)權(quán)利要求1所述的裝置，其中所述腔在所述柵極的一部分的下方延伸。4.根據(jù)權(quán)利要求1所述的裝置，其中所述柔性構(gòu)件是懸臂，并且所述柵極配置成使所述懸臂偏斜。5.根據(jù)權(quán)利要求4所述的裝置，其中所述懸臂具有大于4.0的長寬比。6.根據(jù)權(quán)利要求4所述的裝置，其中所述懸臂是導(dǎo)電的，并且當(dāng)偏斜時(shí)，與所述分層的堆疊的電流承載部分接觸，因此閉合開關(guān)。7.根據(jù)權(quán)利要求6所述的裝置，其中所述柵極是晶體管柵極，并且閉合所述開關(guān)允許電流在晶體管的源極端子和漏極端子之間流動。8.一種開關(guān)，包括: 硅襯底； 柵極電極，覆蓋所述硅襯底，所述柵極電極配置成接收被施加用于激活所述開關(guān)的電壓；以及 柔性構(gòu)件，布置在所述硅襯底和所述柵極電極之間的腔內(nèi)，所述柔性構(gòu)件配置成響應(yīng)于施加的所述電壓而偏斜，以閉合所述開關(guān)。9.根據(jù)權(quán)利要求8所述的開關(guān)，進(jìn)一步包括形成在所述襯底上的源極區(qū)域和漏極區(qū)域，其中所述開關(guān)是一種類型的晶體管。10.一種集成電路，包括根據(jù)權(quán)利要求9所述的晶體管。11.根據(jù)權(quán)利要求8所述的開關(guān)，進(jìn)一步包括在所述硅襯底內(nèi)的掩埋氧化物層以及與所述硅襯底電接觸的背側(cè)。12.根據(jù)權(quán)利要求8所述的開關(guān)，進(jìn)一步包括與所述柵極電極相鄰的摻雜的外延半導(dǎo)體，所述摻雜的外延半導(dǎo)體配置成當(dāng)電壓施加到所述柵極電極時(shí)，與所述柔性構(gòu)件接觸。13.根據(jù)權(quán)利要求8所述的開關(guān)，進(jìn)一步包括在所述柔性構(gòu)件的一個(gè)端部處的金屬末端。14.根據(jù)權(quán)利要求8所述的開關(guān)，具有0.1x0.1ym2 - 100x100 μπι2的范圍內(nèi)的占位面積。15.一種方法，包括: 在硅襯底上形成分層的堆疊，所述分層的堆疊至少包括交替布置的第一半導(dǎo)材料和第二半導(dǎo)材料； 形成覆蓋所述分層的堆疊的晶體管柵極結(jié)構(gòu)； 在所述晶體管柵極結(jié)構(gòu)的任一側(cè)上形成抬升的源極區(qū)域和漏極區(qū)域； 去除所述抬升的源極區(qū)域和漏極區(qū)域的一部分以暴露所述分層的堆疊的頂層； 從所述分層的堆疊選擇性地去除所述第一半導(dǎo)體材料以形成包圍由所述第二半導(dǎo)材料構(gòu)成的可移動構(gòu)件的腔；以及將所述腔的開口密封。16.根據(jù)權(quán)利要求15所述的方法，其中所述抬升的源極區(qū)域和漏極區(qū)域是琢面的。17.根據(jù)權(quán)利要求15所述的方法，其中所述可移動構(gòu)件是懸臂。18.根據(jù)權(quán)利要求15所述的方法，其中將所述開口密封需要施加旋涂式玻璃材料。19.根據(jù)權(quán)利要求15所述的方法，其中所述柵極結(jié)構(gòu)包括金屬柵極、高k柵極電介質(zhì)和絕緣側(cè)壁間隔件。20.根據(jù)權(quán)利要求15所述的方法，其中所述半導(dǎo)材料包括硅和硅鍺中的一個(gè)或多個(gè)。21.根據(jù)權(quán)利要求15所述的方法，其中所述硅襯底是包括掩埋氧化物層的絕緣體上硅襯底。22.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括在所述可移動構(gòu)件上形成金屬末端。23.根據(jù)權(quán)利要求15所述的方法，其中選擇性地去除所述第一半導(dǎo)體材料需要暴露于鹽酸。
【文檔編號】B81B7/00GK106006536SQ201510599756
【公開日】2016年10月12日
【申請日】2015年9月18日
【發(fā)明人】柳青, J·H·張
【申請人】意法半導(dǎo)體公司