用于以層序列制造微機電結(jié)構(gòu)的方法及具有微機電結(jié)構(gòu)的相應(yīng)電子構(gòu)件的制作方法
【專利摘要】本發(fā)明創(chuàng)造一種用于以層序列制造微機電結(jié)構(gòu)(ME1)的方法和一種具有微機電結(jié)構(gòu)的相應(yīng)的電子構(gòu)件。本方法包括:提供具有第一表面(10)的載體襯底(T1);將隔離層(l1)施加到第一表面(10)上;使第一硅層(S1)外延生長到隔離體層(l1)上;結(jié)構(gòu)化第一硅層(S1)以便在第一硅層(S1)中構(gòu)造溝槽(G);鈍化第一硅層(S1),其中,填充溝槽(G)并且在背向第一表面(10)的一側(cè)上構(gòu)成鈍化層(P);結(jié)構(gòu)化鈍化層(P),其中在第一硅層(S1)中構(gòu)造犧牲區(qū)域(O1)和功能區(qū)域(F1),并且犧牲區(qū)域(O1)在背向載體襯底(T1)的一側(cè)上至少部分地擺脫鈍化層(P);最后,移除犧牲區(qū)域(O1)。
【專利說明】
用于以層序列制造微機電結(jié)構(gòu)的方法及具有微機電結(jié)構(gòu)的相應(yīng)電子構(gòu)件
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及用于以層序列制造微機電結(jié)構(gòu)的方法以及具有微機電結(jié)構(gòu)的相應(yīng)電子構(gòu)件。
【背景技術(shù)】
[0002]盡管在此所描述的方法可以應(yīng)用于任何微機電結(jié)構(gòu),但借助硅基上的MEMS結(jié)構(gòu)(“microelectromechanical systems:微機電系統(tǒng)”)闡述本方法和本方法所基于的問題。
[0003]尤其對于在基于容性的測量方法的加速度傳感器或轉(zhuǎn)速傳感器中的應(yīng)用(容性的MEMS)或者在靜電驅(qū)動的微執(zhí)行器中的應(yīng)用(例如微鏡),微機電結(jié)構(gòu)基本上包括一個或多個有傳導(dǎo)能力的功能層,所述有傳導(dǎo)能力的功能層包含固定區(qū)域和可運動區(qū)域。在制造期間,可運動區(qū)域通過所謂的犧牲層固定,所述犧牲層在制造過程的結(jié)束時選擇性地移除。
[0004]在DE10 2009 045 385 Al中描述了一種用于封閉微機械構(gòu)件的溝槽的方法。
[0005]在US 2013/0115775 Al中描述了一種用于成形犧牲區(qū)域的方法。
[0006]在DE 10 2006 032 195 Al中描述了一種用于制造MEMS結(jié)構(gòu)的方法。
[0007]DE 10 2009 029 202 Al描述了一種微機械系統(tǒng)以及一種用于制造微機械系統(tǒng)的方法。
[0008]大的犧牲空洞的制造尤其是困難的,因為例如在相應(yīng)厚的犧牲層的沉積時尤其可能導(dǎo)致載體襯底的不期望的變形。所述不期望的變形可以通過耗費且昂貴的附加應(yīng)力補償層來均衡。
【發(fā)明內(nèi)容】
[0009]本發(fā)明創(chuàng)造一種具有權(quán)利要求1的特征的用于以層序列制造微機電結(jié)構(gòu)的方法以及一種具有權(quán)利要求12的特征的相應(yīng)的電子構(gòu)件。
[0010]優(yōu)選的擴展方案是相應(yīng)從屬權(quán)利要求的主題。
[0011]本發(fā)明優(yōu)點
[0012]本發(fā)明尤其創(chuàng)造一種用于以高的效率在窄的空間上制造例如復(fù)雜MEMS結(jié)構(gòu)的方法。所述方法尤其適于制造特別小的MEMS結(jié)構(gòu)并且因此相應(yīng)于所要求的微型化。
[0013]本發(fā)明的構(gòu)想尤其是,通過根據(jù)本發(fā)明的方法創(chuàng)造具有大的垂直延展的、例如大于50微米的多層MEMS功能結(jié)構(gòu)。借助所述方法尤其能夠?qū)崿F(xiàn)提供非常大體積的犧牲層塊或犧牲層區(qū)域,其可以相應(yīng)地再次移除,以及能夠?qū)崿F(xiàn)自由且獨立地彼此構(gòu)型電的連接和分離。
[0014]本發(fā)明尤其創(chuàng)造一種用于制造由硅構(gòu)成的多層或多分層的MEMS結(jié)構(gòu)的CMOS過程和高溫適合的過程。在此,功能區(qū)域以及犧牲區(qū)域包括硅。在此尤其可能的是,同時在相同的過程步驟中結(jié)構(gòu)化功能區(qū)域和犧牲區(qū)域并且借助鈍化層或隔離層將它們彼此分離。例如可以借助氣相蝕刻在用于制造微機電結(jié)構(gòu)的方法的結(jié)束之后移除所產(chǎn)生的犧牲區(qū)域。
[0015]所述方法例如適于制造具有大的垂直延展的多層系統(tǒng)并且提供節(jié)省晶片鍵合的可能性。通過根據(jù)本發(fā)明的方法,可以特別準確地相對于彼此地調(diào)準由硅層和鈍化層組成的、彼此重疊堆疊的交替的層序列。
[0016]每一個層平面可以與位于其上方或位于其下方的平面無關(guān)地結(jié)構(gòu)化和構(gòu)型。此夕卜,也尤其能夠在垂直延展方面實現(xiàn)彼此嚙合的或彼此重疊的功能區(qū)域。所述方法尤其還能夠?qū)崿F(xiàn),獨立地在功能區(qū)域內(nèi)自由限定電連接/電隔離以及機械連接/機械隔離。
[0017]通過鈍化技術(shù)——例如熱氧化和/或正硅酸乙酯(TEOS)沉積、碳化硅(SiC)沉積、碳氮化硅(SiCN)沉積、氮化硅(SixNy)沉積或氮氧化硅(S1N)沉積,保護硅層的不應(yīng)被蝕刻的區(qū)域免受蝕刻侵蝕影響。硅層的具有至蝕刻介質(zhì)的通道的區(qū)域、即犧牲區(qū)域例如被完全蝕刻。對于多個應(yīng)用有利的是,在犧牲區(qū)域的移除或蝕刻之后借助HF氣相蝕刻移除氧化鈍化層。
[0018]根據(jù)一種優(yōu)選擴展方案,在犧牲區(qū)域的移除之前重復(fù)第一硅層的外延生長、結(jié)構(gòu)化和鈍化的方法步驟以及鈍化層的結(jié)構(gòu)化的方法步驟,其他犧牲區(qū)域和其他功能區(qū)域的構(gòu)造取決于其他硅層和/或其他鈍化層的結(jié)構(gòu)化。因此,可以通過簡單的方式方法制造功能性的層序列。此外,可以尤其精確地相對于彼此地調(diào)準彼此重疊地堆疊的層。
[0019]根據(jù)另一優(yōu)選擴展方案,在犧牲區(qū)域的移除之后至少部分實現(xiàn)鈍化層的移除。因為通過根據(jù)本發(fā)明的方法所述功能區(qū)域可以有利地彼此完全固定,所以能夠?qū)崿F(xiàn)以上所述。例如可以通過氣相蝕刻、等離子體蝕刻和/或濕式蝕刻實現(xiàn)鈍化層或氧化物的移除。換言之,可以特別簡單地移除鈍化層。此外,可以完全通過蝕刻移除鈍化層或氧化物。
[°02°] 根據(jù)另一優(yōu)選擴展方案,實現(xiàn)第一娃層在SOI襯底(Silicon-on-1nsulator;德語:Silizium auf einen Isolator:隔離體上娃)上的外延生長,或者SOI襯底包括第一娃層。換言之,SOI襯底具有層厚度,從而其最上硅層可以起第一硅層作用。這具有以下優(yōu)點:第一硅層尤其可以是單晶的。此外,布線層例如位于SOI的隔離材料上,由此得到更短的接通時間并且尤其在漏電流方面更小的功率消耗。
[0021]根據(jù)另一優(yōu)選擴展方案,外延生長的硅層包括單晶硅層、多晶硅層和/或外延多晶硅層。外延多晶硅層是厚度直至大于10微米的極厚的多晶硅層。這具有以下優(yōu)點:根據(jù)本發(fā)明的方法可以用于多種涂層設(shè)備。
[0022]根據(jù)另一優(yōu)選擴展方案,外延生長的硅層的層厚度在0.5和100微米之間。優(yōu)選地,所述層具有20至60μπι的厚度。在上下文中,“厚度”理解為層的垂直延展。“垂直”理解為橫向地、尤其豎直地相對于平面延伸的方向。尤其可以制造大體積的犧牲區(qū)域,其中同時可以防止載體襯底由于應(yīng)力(“stress”)的彎曲或變形。
[0023]根據(jù)另一優(yōu)選擴展方案,隔離層起蝕刻停止層作用。在此有利的是,可以特別簡單地實施溝槽在外延生長的硅層中的構(gòu)造。通過蝕刻停止層的使用尤其可以放棄耗費的且尤其強烈波動的與時間相關(guān)的蝕刻方法。
[0024]跟據(jù)另一優(yōu)選擴展方案,借助開槽工藝實現(xiàn)溝槽的構(gòu)造。在此,具有寬度I至4微米的溝槽尤其是有利的。所述溝槽通過熱氧化被鈍化和/或通過TEOS沉積被封閉或被填充。此夕卜,也可以使用無等離子體的蝕刻方法。無等離子的蝕刻方法例如在外延生長的薄的硅層的情況下是有利的,所述薄的硅層具有數(shù)微米的厚度。
[0025]跟據(jù)另一優(yōu)選擴展方案,通過干式蝕刻和/或濕式蝕刻實現(xiàn)鈍化層的結(jié)構(gòu)化。因此可能的是,尤其簡單地移除鈍化層,而不必須采取特定的蝕刻方法。
[0026]跟據(jù)另一優(yōu)選擴展方案,在硅層的外延生長之后實現(xiàn)化學(xué)機械打磨和/或?qū)崿F(xiàn)通過植入或涂覆(Belegung)的附加摻雜。因此,尤其可以通過簡單的方式方法平坦化在硅層的外延生長時產(chǎn)生的拓撲的不規(guī)則性或高度差。通過借助植入或涂覆的附加摻雜,可以通過簡單的方式方法調(diào)節(jié)硅層中的特定電阻。
[0027]跟據(jù)另一優(yōu)選擴展方案,通過無等離子體的蝕刻和/或等離子體支持的蝕刻實現(xiàn)犧牲區(qū)域的移除。因此,可以在不使用特定的蝕刻方法的情況下特別簡單地移除犧牲區(qū)域。無等離子體的蝕刻例如可以通過三氟化氯(ClF3)、氟化氯(ClF)、五氟化氯(ClF5)、三氟化溴(BrF3)、五氟化溴(BrF5)、五氟化碘(IF5)、七氟化碘(IF7)、四氟化硫(SF4)、二氟化氙(XeF2)等物質(zhì)實現(xiàn)。所述蝕刻尤其也可以基于由無等離子體的蝕刻與等離子支持的蝕刻的組合。
[0028]對于在此所描述的方法公開的特征也適于借助本方法制造的電子構(gòu)件,反之亦然。
【附圖說明】
[0029]以下借助實施方式參照附圖闡述本發(fā)明的其他特征和優(yōu)點。
[0030]附圖示出:
[0031]圖1-11:用于闡述根據(jù)本發(fā)明的一種實施方式的用于以層序列制造微機電結(jié)構(gòu)的方法的示意性橫截圖;
[0032]圖12:用于闡述根據(jù)本發(fā)明的一種實施方式的用于以層序列制造微機電結(jié)構(gòu)的方法的示意性流程圖。
【具體實施方式】
[0033]在附圖中,相同的參考標記表示相同或功能相同的元素。
[0034]圖1至11示出用于闡述根據(jù)本發(fā)明的一種實施方式的用于以層序列制造微機電結(jié)構(gòu)的方法的示意性橫截圖。
[0035]在圖1中,參考標記Tl表示具有第一表面10的載體襯底。隔離層11、11'或介質(zhì)層尤其可以沉積在載體襯底Tl的第一表面10上。圖1的載體襯底或隔離層11、11'還包括布線層Vlo
[0036]在隔離層11、11'上外延生長第一硅層SI。外延生長的第一硅層SI不僅可以是未摻雜的、P摻雜的或者是η摻雜的。第一硅層SI的厚度例如可以在數(shù)百納米和大于等于100微米之間。外延生長的硅層的厚度基本上取決于層序列的期望高度,其中每一個硅層SI至S4可以細分成犧牲區(qū)域01或04以及功能區(qū)域Fl至F4(參見圖9至11)。
[0037]此外,在第一硅層SI的外延生長之后可以借助CMP(化學(xué)機械打磨)實現(xiàn)拓撲或粗糙度的平坦化和/或?qū)崿F(xiàn)用于調(diào)節(jié)特定電阻的附加摻雜。
[0038]替代地,可以實現(xiàn)第一娃層SI在SOI(Silicon-on-1nsulator)上的外延生長,由此可以省出隔離層11、?ν的施加。
[0039]在圖2中,參考標記G表示溝槽或開槽。溝槽G的構(gòu)造可以通過開槽過程實現(xiàn)。所構(gòu)造的溝槽G優(yōu)選布置在隔離層11、11'上方,其中隔離層11、11'尤其可以起蝕刻停止層作用。
[0040]在圖3中,參考標記P表示鈍化層,其在第一硅層SI的鈍化期間構(gòu)成,其中溝槽G被填充并且在背向第一表面10的一側(cè)上構(gòu)成鈍化層P。
[0041 ]在圖4中結(jié)構(gòu)化鈍化層P,其中在第一硅層SI中構(gòu)造犧牲區(qū)域OI和功能區(qū)域FI,其中犧牲區(qū)域01在背向載體襯底Tl的一側(cè)上至少部分地擺脫鈍化層P(參見圖9)。在圖4的二維示圖中沒有示出可以擺脫鈍化層的、第三維度中的位置。然而不言而喻的是,所述位置可以位于微機電結(jié)構(gòu)的第三維度中。
[0042 ]換言之,通過適合的窄的溝槽G彼此分離犧牲區(qū)域OI和功能區(qū)域FI。在此,通過之后的犧牲區(qū)域蝕刻或犧牲層蝕刻來移除犧牲區(qū)域,功能區(qū)域或功能元件在犧牲區(qū)域結(jié)構(gòu)化或犧牲層結(jié)構(gòu)化之后保持不變。溝槽(英語drenches)的橫向延展或?qū)挾热Q于在此之后的鈍化或封閉技術(shù)。
[0043]在I至4微米之間的窄的開槽是有利的,其通過熱氧化被鈍化和/或通過TEOS沉積被封閉/填充。也就是說,通過鈍化層P的結(jié)構(gòu)化,可以建立硅層SI和隨后的硅層S2、S3、S4之間的接觸位置。所述接觸位置或者用于兩個硅犧牲區(qū)域或硅犧牲平面的電的、機械的接觸或連接。根據(jù)蝕刻介質(zhì),硅層S1、S2、S3、S4和鈍化層P之間的蝕刻速率差不同,從而用于鈍化的替代的鈍化材料、例如SixNy、SiC、SiCN或S1N也是可能的。
[0044]尤其可以在擺脫鈍化層P的區(qū)域中、即硅表面中,通過CVD(化學(xué)氣相沉積)多晶硅沉積建立接觸。多晶硅可以用作用于較厚的外延硅層或外延多晶硅層的薄的布線平面或開始層。替代地,也可以在沒有多晶硅層的情況下直接進行外延,其方式是,選擇一種過程控制(Prozessfiihrung),在所述過程控制中自身產(chǎn)生晶核(Kristallisat1nskeime)。
[0045]在圖5至8中,相應(yīng)地重復(fù)借助圖1至4所描述的方法步驟,其中構(gòu)造第二或第η外延生長的硅層S2……Sn。
[0046]應(yīng)當(dāng)提及的是,尤其可以在外延地沉積較厚的硅層時如以上已經(jīng)描述的那樣有利地通過CMP過程降低或平坦化構(gòu)造的增大的粗糙度或不平整度(參見圖5和6)?,F(xiàn)存的硅層可以通過適合的摻雜方法、例如在原處或者通過植入或涂覆在其導(dǎo)電能力方面變化。如在圖7和8中示出的那樣,存在的第二硅層S2現(xiàn)在可以通過溝槽的結(jié)構(gòu)化或構(gòu)造與第一硅層SI的位于下方的劃分無關(guān)地再次劃分成犧牲區(qū)域02和功能區(qū)域F2。
[0047]在圖9中,參考標記S1、S2、S3、S4表示相應(yīng)于根據(jù)本發(fā)明的方法制造的外延生長的硅層。通過相應(yīng)硅層SI至S4的上述結(jié)構(gòu)化和其鈍化如在圖10中示出的那樣構(gòu)造可以通過蝕刻移除的犧牲區(qū)域OI或04 ο相應(yīng)地,硅平面包括硅層SI至S4,其中每個平面的每一個硅層SI至S4相應(yīng)地具有犧牲區(qū)域01至04和功能區(qū)域Fl至F4。
[0048]圖11與圖10的區(qū)別在于:鈍化層P附加地已經(jīng)通過蝕刻方法移除。如在圖11中示出的那樣,功能區(qū)域Fl至F4彼此重疊地如此固定,使得在沒有鈍化層P的情況下微機電結(jié)構(gòu)MEl也保持垂直。
[0049]不言而喻的是,不必須強制地實現(xiàn)在此所描述的外延生長的硅層SI至S4的犧牲區(qū)域01至04和功能區(qū)域Fl至F4的劃分。更確切地說,硅層SI至S4中的每一個也完全可以起功能區(qū)域或功能層作用。更確切地說,犧牲區(qū)域的確定或限定取決于層序列的期望的微機電結(jié)構(gòu)和其之后的功能。
[0050]為了在功能區(qū)域中的同時電隔離的情況下實現(xiàn)機械連接、例如對于布線平面而言,第二介質(zhì)的使用可能是有利的,所述第二介質(zhì)理想地在鈍化層(P)或硅層SI至S4的蝕刻時沒有被侵蝕或者僅僅少地被侵蝕。在使用F等離子體/XeF2和HF作為蝕刻介質(zhì)的情況下,例如提供氮化硅作為第二介質(zhì)而替代氧化物。
[0051]與功能區(qū)域類似地,必須借助鈍化層P保護氮化硅份額免受XeF2影響。尤其也可以使用其他介質(zhì)。根據(jù)對蝕刻介質(zhì)的選擇,可以得到第二介質(zhì)在在此所述層序列內(nèi)的布置。因此,可以制造兩個彼此重疊堆疊的層之間的以下連接:
[OO52 ]-功能-娃/功能-娃(直接連接,有導(dǎo)電能力)
[0053 ]-功能-娃/功能-娃(通過介質(zhì)的僅僅機械連接)
[0054]-功能-硅/犧牲-硅(反之亦然;通過介質(zhì)的連接,所述介質(zhì)在犧牲區(qū)域的蝕刻時沒有被蝕刻或者僅僅少地被蝕刻)
[0055]-犧牲-硅/犧牲-硅(直接連接)
[0056]通過相應(yīng)的以上方法步驟的重復(fù)來實現(xiàn)進一步構(gòu)造成復(fù)雜的3D結(jié)構(gòu)(例如復(fù)雜的MEMS結(jié)構(gòu)、如加速度傳感器、轉(zhuǎn)速傳感器、微鏡等),其中通過外延生長制造的犧牲區(qū)域和功能區(qū)域可以通過可自由選擇的層厚度區(qū)分。外延的或聚外延的硅層的層厚度有利地是0.5至100微米。薄的硅層例如適于作為用于垂直偏移的有彈性的元件(例如懸掛部、彎曲彈簧、膜片等),厚的硅層有利地用于制造電極梳或者用于填充大的體積或作為犧牲區(qū)域也被再次移除。
[0057]圖12示出用于闡述根據(jù)本發(fā)明的一種實施方式的用于以層序列制造微機電結(jié)構(gòu)的方法的示意性流程圖。
[0058]在第一步驟A中,實現(xiàn)提供具有第一表面10的載體襯底Tl。在第二步驟B中,實現(xiàn)將隔離層11施加到第一表面10上。在步驟C中,實現(xiàn)使第一硅層SI外延生長到隔離層11上。在另一步驟D中,實現(xiàn)第一硅層SI的結(jié)構(gòu)化以便在第一硅層SI中構(gòu)造溝槽G,其中溝槽G至少部分地延伸經(jīng)過第一硅層SI。隨后,在步驟E中,鈍化第一硅層SI,其中填充溝槽G并且在背向所述第一表面的一側(cè)上構(gòu)成鈍化層P。在下一步驟F中,結(jié)構(gòu)化鈍化層P,其中在第一硅層SI中構(gòu)造犧牲區(qū)域01和功能區(qū)域F1,其中犧牲區(qū)域01在背向載體襯底的一側(cè)上至少部分地擺脫鈍化層P。
[0059]隨后,在步驟G中,例如通過蝕刻來移除所述犧牲區(qū)域。
[0060]尤其可以根據(jù)在圖12中示出的順序?qū)嵤┰趫D12中示出的方法步驟A至G。
[0061]因此,總體而言可以創(chuàng)造用于以層序列制造微機電結(jié)構(gòu)的高效且成本有利的方法以及創(chuàng)造具有微機械結(jié)構(gòu)的電子構(gòu)件。
【主權(quán)項】
1.一種用于以層序列制造微機電結(jié)構(gòu)(MEl)的方法,所述方法具有以下步驟: 提供具有第一表面(10)的載體襯底(Tl); 將隔離層(11)施加到所述第一表面(10)上; 使第一硅層(SI)外延生長到所述隔離層(11)上; 結(jié)構(gòu)化所述第一硅層(SI),以便在所述第一硅層(SI)中構(gòu)造溝槽(G),其中,所述溝槽(G)至少部分地延伸經(jīng)過所述第一硅層(SI); 鈍化所述第一硅層(SI),其中,填充所述溝槽(G)并且在背向所述第一表面(10)的一側(cè)上構(gòu)成鈍化層(P); 結(jié)構(gòu)化所述鈍化層(P),其中,在所述第一硅層(SI)中構(gòu)造犧牲區(qū)域(Ol)和功能區(qū)域(Fl),并且所述犧牲區(qū)域(01)在背向所述載體襯底(Tl)的一側(cè)上至少部分地擺脫所述鈍化層(P);以及 移除所述犧牲區(qū)域(01)。2.根據(jù)權(quán)利要求1所述的方法,其中,在移除所述犧牲區(qū)域(01)之前重復(fù)所述第一硅層的外延生長、結(jié)構(gòu)化和鈍化的步驟以及所述鈍化層(P)的結(jié)構(gòu)化的步驟并且其他犧牲區(qū)域(02,03,04)的和其他功能區(qū)域$2,?3,?4)的構(gòu)造與其他硅層(32,33,34)的和其他鈍化層(P)的結(jié)構(gòu)化相關(guān)。3.根據(jù)權(quán)利要求1或2中任一項所述的方法,其中,在移除所述犧牲區(qū)域(01,02,03,04)之后至少部分地實現(xiàn)所述鈍化層(P)的移除。4.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,實現(xiàn)所述第一硅層(SI)在SOI襯底(Si I icon-on-1nsulator)上的外延生長,或者所述SOI襯底包括所述第一娃層(SI)。5.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,所述外延生長的硅層(SI)包括單晶娃層、多晶娃層和/或外延多晶娃層(SI)。6.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,所述外延生長的硅層(SI)的層厚度為0.5微米和100微米之間、優(yōu)選為20微米至60微米。7.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,所述隔離層(11)起蝕刻停止層作用。8.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,借助開槽過程實現(xiàn)所述溝槽的構(gòu)造。9.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,通過干式蝕刻方法和/濕式蝕刻方法實現(xiàn)所述鈍化層(P)的結(jié)構(gòu)化。10.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,在所述硅層(SI,S2,S3,S4)的外延生長之后實現(xiàn)化學(xué)機械打磨和/或?qū)崿F(xiàn)通過植入或涂覆的附加摻雜。11.根據(jù)以上權(quán)利要求中任一項所述的方法,其中,通過無等離子體的蝕刻和/或等離子體支持的蝕刻實現(xiàn)所述犧牲區(qū)域(OI,02,03,04)的移除。12.—種具有微機電結(jié)構(gòu)(MEI)的電子構(gòu)件,所述微機電結(jié)構(gòu)具有: 已結(jié)構(gòu)化的硅層(S1,S2,S3,S4)與已結(jié)構(gòu)化的鈍化層(P)的交替序列, 其中,所述鈍化層(P)的結(jié)構(gòu)至少部分取決于所述硅層(S1,S2,S3,S4)的結(jié)構(gòu),并且 其中,每一個已結(jié)構(gòu)化的硅層(SI,S2,S3,S4)包括至少部分并排布置的犧牲區(qū)域(01,.02,03,04)和/或功能區(qū)域$1,?2,?3,?4)。
【文檔編號】B81B7/02GK106044701SQ201610235745
【公開日】2016年10月26日
【申請日】2016年4月15日
【發(fā)明人】H·阿特曼, A·克爾布爾, C·齊爾克, O·布賴特沙伊德, P·B·施塔費爾特
【申請人】羅伯特·博世有限公司