專(zhuān)利名稱：半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模、光接近處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模、光接近處理方 法，特別是涉及用于高效地對(duì)在轉(zhuǎn)印半導(dǎo)體裝置等的設(shè)計(jì)圖案時(shí)產(chǎn)生的畸變進(jìn) 行修正的技術(shù)。
背景技術(shù)：
在現(xiàn)有的半導(dǎo)體裝置的制造方法中，對(duì)于通過(guò)設(shè)計(jì)獲得的設(shè)計(jì)布亂預(yù)先估計(jì)伴隨光接近效應(yīng)的畸變，對(duì)其實(shí)施修正的OPC(Optical Proximity Correction: 光接近修正)，將其變換為OPC后的布圖，然后，作為掩模5l^魏ij。采用M 繪圖而獲得的掩模，對(duì)晶片進(jìn)行曝光，由此，將設(shè)計(jì)圖案轉(zhuǎn)印于晶片上。另外， 在該設(shè)計(jì)圖案的轉(zhuǎn)印中，也可不必采用掩模，或者，采用OPC后的布圖，向晶 片上直接繪圖(直繪)即可。在，OPC中，預(yù)計(jì)有不僅在光平版印刷(l他ography)，而且在電荷束 平版印刷、X射線平版印刷、蝕刻、CMP、掩模形成等的工藝中產(chǎn)生的畸變。一般，進(jìn)行更高精度的OPC處理和掩模、晶片的制造成本二者存在折 擇的關(guān)系。艮P，更高精度的OPC具有造成更高成本的傾向。在過(guò)去，作為OPC處理用的方法，主要釆用規(guī)則庫(kù)(rule base) 0PC。在 規(guī)則庫(kù)OPC的情況下，修正步驟的單位，修正對(duì)象的細(xì)分級(jí)數(shù)、角部的修正級(jí) 數(shù)、線端部的修正級(jí)數(shù)等為用于進(jìn)行高精度處理的參數(shù)，但是，由于使它們具 有高精度，故存在處理時(shí)間和制造成本增加的問(wèn)題。另外，近年，代#^見(jiàn)則庫(kù)OPC，而采用模型庫(kù)(model base) OPC。模型 庫(kù)OPC與在規(guī)則庫(kù)OPC中，人們根據(jù)DRC (Design Rule Checker)的圖形的特 征，描述修正規(guī)則的情況相比較，采用平版印刷模擬，在預(yù)測(cè)形成于晶片上的 圖案開(kāi)別犬的同時(shí)，對(duì)其進(jìn)行修正。因此，與可進(jìn)行更高精度的修正的情況相反， 由于按照芯片等級(jí)進(jìn)行模擬，故具有處理時(shí)間進(jìn)一步增加的問(wèn)題。該處理時(shí)間 用與過(guò)去相同的處理資源(resource)時(shí)，還存在在從數(shù)天 數(shù)周的范圍內(nèi) 的情況。另外，在模型庫(kù)OPC的情況下， 一般，與規(guī)則庫(kù)OPC相比較，OPC后的 布圖變?yōu)楦鼜?fù)雜的糊犬，由此，所輸出的數(shù)據(jù)進(jìn)一步增加。因此，存在將OPC 后的布圖變換為掩模數(shù)據(jù)，繪制在晶片上所必需的處理時(shí)間進(jìn)一步增加的問(wèn)題。在模型庫(kù)OPC的情況下，所移動(dòng)的邊緣的長(zhǎng)度方向的單位長(zhǎng)度、該單位的 數(shù)量、移動(dòng)的步驟等為高精度化的參數(shù)，但是，如果為高精度，由于不僅OPC 處理所需要的資源，而且繪圖數(shù)據(jù)的數(shù)量也增加，故具有制造成本增加的傾向。艮P，在規(guī)則庫(kù)OPC和模型庫(kù)OPC中的任一者中，使OPC處理為高精度的 處理時(shí)間和制造成本的增加成為問(wèn)題。為了解決這樣的問(wèn)題，考慮對(duì)應(yīng)于設(shè)計(jì)布圖的種類(lèi)，改變OPC處理的精度， 縮短處理時(shí)間，謀求制造成本的降低等的方法?，F(xiàn)有的修正方法的實(shí)例例如在 專(zhuān)利文獻(xiàn)1 8中公開(kāi)。專(zhuān)利文獻(xiàn)1 JP特開(kāi)平10-199785號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)2: JP特開(kāi)平10-301255號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)3: JP特開(kāi)2000-162758號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)4: JP特開(kāi)2001-100390號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)5: JP特幵2002-341514號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)6: JP特開(kāi)2003-173012號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)7: JP特開(kāi)平9-319067號(hào)文獻(xiàn)專(zhuān)利文獻(xiàn)8: JP特開(kāi)2002-328457號(hào)文獻(xiàn)在現(xiàn)有的OPC方法中，在光掩模中的與存儲(chǔ)器相對(duì)應(yīng)的存儲(chǔ)區(qū)域，對(duì)應(yīng)于 設(shè)計(jì)布圖的種類(lèi)，改變OPC處理的精度。但是，這些方法相對(duì)光掩模中的對(duì)應(yīng) 于隨機(jī)邏輯電路的隨機(jī)邏輯區(qū)域，難以說(shuō)一定是適合的。因此，在包括隨機(jī)邏 輯電路的半導(dǎo)體裝置中，存在不能縮短處理時(shí)間，降低制造成本的問(wèn)題。發(fā)明內(nèi)容本發(fā)明是為了解決以上的問(wèn)題而提出的，本發(fā)明的目的在于提供一種能在 包括邏輯電路的半導(dǎo)體裝置中，縮短處理時(shí)間，降低制造成本的半導(dǎo)體裝置及 其制造方法以及半導(dǎo)體制造用掩模，光接近處理方法。
本發(fā)明的半導(dǎo)體裝置是包,輯電路的半導(dǎo)體裝置，該邏輯電路的形成區(qū) 域包括按照規(guī)定精度被光接近修正處理的第1區(qū)域；以及按照低于規(guī)定精度的 精度被光接近修正處理的第2區(qū)域。根據(jù)本發(fā)明的半導(dǎo)體裝置，在具有邏輯電路的半導(dǎo)體裝置中，可縮短處理 時(shí)間，降低制造成本。本發(fā)明的半導(dǎo)體制造用掩模是用于制造具有邏輯電路的半導(dǎo)體裝置的半導(dǎo) 體制造用掩模，其中，與上述邏輯電路相對(duì)應(yīng)的掩模區(qū)域包括按照規(guī)定精度被 光接近修正處理的第1區(qū)域；以及按照低于規(guī)定精度的精度被光接近修正處理 的第2區(qū)域。根據(jù)本發(fā)明的半導(dǎo)體制造用掩模，在具有邏輯電路的半導(dǎo)體裝置中，可縮 短處理時(shí)間，降低制造成本。本發(fā)明的光接近處理方法是用于制造具有邏輯電路的半導(dǎo)體裝置的光接近 處理方法，該方法包括在邏輯電路的設(shè)計(jì)布圖的第1區(qū)域，按照規(guī)定精度進(jìn)行第1光接近修正處理的步驟(a);以及在邏輯電路的設(shè)計(jì)布圖的第2區(qū)域，按 照低于規(guī)定精度的精度進(jìn)行第2光接近修正處理的步驟(b)。根據(jù)本發(fā)明的光接近處理方法，在具有邏輯電路的半導(dǎo)體裝置中，可縮短 處理時(shí)間，降低制造成本。根據(jù)下面的具體描述和附圖，會(huì)更加明白本發(fā)明的目的、特征、方面和優(yōu)點(diǎn)。


圖1為表示實(shí)施方式1的光掩模的結(jié)構(gòu)的頂視圖； 圖2為表示采用掩模的半導(dǎo)體裝置的制造方法的流程圖； 圖3為表示直接在晶片上進(jìn)行繪圖的半導(dǎo)體裝置的制造方法的流程圖； 圖4為用于說(shuō)明低精度的OPC處理和高精度的OPC處理的差異的頂視圖； 圖5為表示用于在矩形狀的設(shè)計(jì)布圖中，減小線端的橫向凸出不足的OPC 處理的頂視圖；圖6為表示用于在T字型的設(shè)計(jì)布圖中，減小角部的倒圓(rouding)的 OPC處理的頂視圖；圖7為表示實(shí)施方式1的半導(dǎo)體裝置的制造方法的一個(gè)實(shí)例的流程亂 圖8為表示實(shí)施方式1的半導(dǎo)體裝置的制造方法的設(shè)計(jì)布圖、OPC后的布
圖和晶片加工的頂視圖；圖9為表示實(shí)施方式1的半導(dǎo)體裝置的制造方法的另一實(shí)例的流程圖；圖10為表示低精度的設(shè)計(jì)處理和高精度的設(shè)定處理相互產(chǎn)生影響的情況的示意圖；圖11為表示實(shí) 式1的半導(dǎo)體裝置的制造方法的另一實(shí)例的流程亂圖12為表示實(shí)施方式1的半導(dǎo)體裝置的制造方法的虛擬(dummy)布圖 的特征的頂視圖；圖13為表示實(shí)施方式l的半導(dǎo)體裝置的制造方法的虛擬布圖的特征的頂視圖；圖14為用于說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法中高精度的OPC處 理和低精度的OPC處理的差異的頂視圖；圖15為用于說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法中高精度的OPC處 理和低精度的OPC處理的差異的頂視圖；圖16為用于說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法中高精度的OPC處 理和低精度的OPC處理的差異的頂視圖；圖17為用于說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法中高精度的OPC處 理和低精度的OPC處理的差異的頂視圖；圖18為實(shí)施方式1的半導(dǎo)體裝置的制造方法中高精度的OPC處理和低精 度的OPC處理的差異的頂視亂圖19為表示在實(shí)施方式1的半導(dǎo)體裝置的制造方法中以層級(jí)處理展開(kāi)的距 離的亂圖20為表示實(shí)施方式2的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖、OPC后 的布圖、以及晶片加工的頂視亂圖21為表示實(shí)施方式3的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖、OPC后 的布圖、以及晶片加工的頂視亂圖22為表示實(shí)施方式3的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖、OPC后 的布圖、以及晶片加工的頂視圖；圖23為表示實(shí)施方式4的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖、OPC后 的布圖、以及晶片加工的頂視圖；圖24為，實(shí)施方式5的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖、OPC后 的布圖、以及晶片加工的頂視圖；圖25為表示實(shí)施方式5的半導(dǎo)體裝置的制造方法中的設(shè)計(jì)布圖和OPC后 的布圖的頂視亂圖26為表示實(shí)施方式6的半導(dǎo)體裝置的制造方法的頂視圖； 圖27為表示實(shí)施方式6的半導(dǎo)體裝置的制造方法的流程圖； 圖28為表示實(shí)施方式7的半導(dǎo)體裝置的制造方法的頂l見(jiàn)圖； 圖29為表示實(shí)施方式7的半導(dǎo)體裝置的制造方法的流程圖；圖30為表示實(shí)施方式7的半導(dǎo)體裝置的制造方法的頂視圖；圖31為表示實(shí)施方式7的半導(dǎo)體裝置的制造方法的頂視亂 圖32為表示實(shí)施方式7的半導(dǎo)體裝置的制造方法的頂視圖。
具體實(shí)施方式
(實(shí)施方式l)在實(shí)施方式1的半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模，光接近處 理中，其特征在于，在與隨機(jī)邏輯電路相對(duì)應(yīng)的隨機(jī)邏輯區(qū)域，對(duì)不必進(jìn)行高 精度的處理的區(qū)域，進(jìn)行低精度的處理。這樣的精度的調(diào)整可通過(guò)下述的方式 實(shí)施，該方式為Mil對(duì)設(shè)計(jì)布圖進(jìn)行OPC (Optical Proximity Correction:光接 近修正)，針對(duì)形成OPC后的布圖的已有的EDA(ElectricalDesignAutomation) 工具，調(diào)整設(shè)定。由此，可縮短處理時(shí)間，降低制造成本。圖1為表示本實(shí)施方式的光掩模的結(jié)構(gòu)的頂視圖。在圖1 (a)中示出光掩模100的整體。光掩模100由IC裝置區(qū)域110和 標(biāo)iS/切片區(qū)域120與掩模周邊區(qū)域130構(gòu)成。在IC裝置區(qū)域110，繪有與IC裝置相對(duì)應(yīng)的區(qū)域。在標(biāo)ia/切片區(qū)域120，裝載有在制造步驟所使用的標(biāo)記、晶片處理管S/晶片測(cè)i湖的觀iJ試圖案。在掩模周邊區(qū)域130，設(shè)置遮光帶。在圖l (b)中示出了圖l (a)所示的IC裝置區(qū)域110的結(jié)構(gòu)。IC裝置區(qū) 域110以陣列狀形成圖案，并由與存儲(chǔ)器相對(duì)應(yīng)的存儲(chǔ)區(qū)域112;作為存儲(chǔ)區(qū)域 112以外的區(qū)域的、與隨機(jī)邏輯電路相對(duì)應(yīng)的隨初邏輯區(qū)域114構(gòu)成。在圖1 (c)中示出了圖1 (b)所示的隨l腿輯區(qū)域114的結(jié)構(gòu)。隨t腿輯 區(qū)域114形成為fflil自動(dòng)配置布線(P&R)將邏輯塊并列，并與這些端子連接 的開(kāi)匆犬。矩形的單元114a， 114b為邏輯塊的單位。在圖l (c)中，設(shè)置有被低 200680014103.7說(shuō)明書(shū)第6/31頁(yè)精度處理的單元114a和被高精度處理的單元114b這二種單元。在圖l (d)中，與圖l (c) 一樣示出了圖l (b)所示的隨機(jī)邏輯區(qū)域114 的結(jié)構(gòu)。在圖l (d)中，設(shè)置有fflil細(xì)線表示的被高精度處理的圖案114c和通 過(guò)粗線表示的被低精度處理的圖案114d這二禾中圖案。如圖l (d)所示的那樣， 各圖案既可收入1個(gè)單元的內(nèi)部，也可集中于多個(gè)單元中。比如，進(jìn)行低精度 的處理的區(qū)域?yàn)槌叽缱兓?，掩模重合錯(cuò)位等的工藝變化對(duì)邏輯、延遲等的，隨 禾，輯部的電路動(dòng)作造成影響的區(qū)域。圖2為表示使用了掩模的半導(dǎo)體裝置的 制造方法的流程圖。在圖2中，對(duì)于M設(shè)計(jì)獲得的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì) 而對(duì)伴隨光接近效應(yīng)等的畸變進(jìn)行修正的OPC，變換為OPC后的布圖。OPC 后的布圖在變換為掩模上的繪圖用的繪圖數(shù)據(jù)之后，在掩模工藝中，繪制于掩 模上。已繪制的掩模在晶片工藝中，M涂敷有光抗蝕劑的晶片上的曝光，將 圖案轉(zhuǎn)印于晶片上。i柳轉(zhuǎn)印的圖案，進(jìn)行蝕刻等，加工晶片，由此，制造半 導(dǎo)體裝置。圖3為表示直接在晶片上繪圖的半導(dǎo)體裝置的制造方法的流程圖。 在圖3中，對(duì)于M設(shè)計(jì)獲得的設(shè)計(jì)布圖，進(jìn)纟ff頁(yè)先估計(jì)而對(duì)伴隨光接近效應(yīng) 等的畸變進(jìn)行修正的OPC，變換為OPC后的設(shè)計(jì)布圖。OPC后的設(shè)計(jì)布圖在 變換為掩模上的繪圖用的繪圖數(shù)據(jù)之后，在晶片工藝中，直接繪制于涂敷于晶 片上的光抗蝕劑上。釆用通過(guò)直接繪圖而轉(zhuǎn)印的圖案，進(jìn)行蝕刻處理等，對(duì)晶 片進(jìn)行加工，由此，制造半導(dǎo)體裝置。下面M圖4 圖6，針對(duì)進(jìn)行了低精度的處理的情況和進(jìn)行了高精度的處 理的情況，對(duì)繪圖數(shù)據(jù)的形狀進(jìn)療說(shuō)明。圖4為用于說(shuō)明低精度的OPC處理和高精度OPC處理的差異的頂視圖。 圖4 (a)所示的設(shè)計(jì)布圖MiS行低精度的處理，修正為圖4 (b)所示的 OPC后的布圖。圖4 (b)所示的OPC后的布圖如圖4 (c)所示的那樣，分割 為多個(gè)矩形，形成OPC后的繪圖數(shù)據(jù)。圖4 (b)所示的OPC后的布圖相對(duì)圖 4 (a)所示的設(shè)計(jì)布圖，由于僅僅針對(duì)^邊緣一律施加偏置(bias)，所以頂 點(diǎn)數(shù)量不增加。因此，在圖4 (c)所示的OPC后的繪圖數(shù)據(jù)中，矩形的數(shù)量較 少而為3個(gè)。另一方面，圖4 (a)所示的設(shè)計(jì)布圖通皿行高精度的處理，修正為圖4 (d)所示的OPC后的布圖。圖4 (d)所示的OPC后的布圖如圖4 (e)所示 的那樣，分割為多個(gè)矩形，形成OPC后的繪圖tt。圖4 (d)所示的OPC后
的布圖相對(duì)圖4(a)所示的設(shè)計(jì)布圖，由于為了抑制畸變而將邊緣精細(xì)地分割，， 由此，頂點(diǎn)數(shù)量增加。因此，在圖4 (e)所示的OPC后的繪圖纖中，矩形的 數(shù)量較多而為22個(gè)。艮口，在進(jìn)行低精度的處理的情況下，晶片上的加工精度變低，但是，由于 在繪圖裝置中應(yīng)繪制的基本圖形(這里，為矩形)的個(gè)數(shù)可減少，故可縮短處 理時(shí)間，減小制造成本。圖5為表示在矩形的設(shè)計(jì)布圖中，用于減小線端的橫向的凸出不足的OPC 處理的頂視圖。在圖5 (a)所示的低精度的OPC后的布圖中，頂點(diǎn)數(shù)量(g卩，分割數(shù)量) 少，但是，如圖5 (b)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印的情況，線端的橫向的 凸出不足稍大。另一方面，在圖5 (c)所示的高精度的OPC后的布圖中，頂點(diǎn)數(shù)量(即， 分割數(shù)量)多，但是，如圖5 (d)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印的情況，線 端的橫向的凸出不足稍小。圖6為表示用于在T字型的設(shè)計(jì)布圖中，減小角部的倒圓(rounding)的 OPC處理的頂視圖。在圖6 (a)所示的低精度的OPC后的布圖中，頂點(diǎn)數(shù)量(即，分割數(shù)量) 少，但是，如圖6 (b)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印的情況，角部的倒圓稍 大(在箭頭方向上寬度的擴(kuò)展大)。另一方面，在圖6 (c)所示的高精度的OPC后的布圖中，頂點(diǎn)數(shù)量(即， 分割數(shù)量)多，但是，如圖6 (d)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印的情況，角 部的倒圓稍小(在箭頭方向上寬度的擴(kuò)展小)。圖7為表示本實(shí)施方式的OPC處理方法的一個(gè)實(shí)例的流程圖。首先，在步驟S1，輸入設(shè)計(jì)布圖。已輸入的設(shè)計(jì)布圖登記于規(guī)定的管理數(shù) 據(jù)庫(kù)(libraiy:庫(kù))中。接著，進(jìn)行步驟S2，對(duì)應(yīng)于OPC所要求的精度，對(duì)在步驟S1中輸入的設(shè) 計(jì)布圖進(jìn)行分類(lèi)。由此，按照所要求的精度低的低精度圖案和所要求的精度高 的高精度圖案，進(jìn)行分類(lèi)。然后，進(jìn)行步驟S3，在于步驟S2進(jìn)行分類(lèi)的低精度圖案中，進(jìn)行設(shè)定處 理和修正處理。具體來(lái)說(shuō)，在進(jìn)行頂點(diǎn)數(shù)量等的參數(shù)的確定(設(shè)定處理)后， 根據(jù)已確定的各^f牛，采用DRC (Design Rule Cheker)功能、模擬，進(jìn)行圖形 的畸變(修正處理)。之后，進(jìn)行步驟S4，在于步驟S2進(jìn)行分類(lèi)的高精度圖案中，進(jìn)行設(shè)定處 理和修正處理。在該設(shè)定處理中，參照在步驟S3設(shè)定的參數(shù)，來(lái)設(shè)定參數(shù)。由 此，即使在步驟S3的設(shè)定處W步驟S4的設(shè)定處理造成影響的情況下，仍可 對(duì)應(yīng)于該影響，設(shè)定適合的參數(shù)。另外，具體的處理的內(nèi)容與步驟S3相同。這 樣，步驟S4的處理考慮步驟S3的修正結(jié)果(OPC后的布圖)而進(jìn)行，但是， 在步驟S3，由于不參照高精度的修正結(jié)果而進(jìn)行處理，故可縮短處理時(shí)間。在 這里，步驟S3和S4可替換，但是，由于前級(jí)的處理不能夠考慮后級(jí)的處理結(jié) 果，故最好作為可參照在先的結(jié)果的后級(jí)的處理，進(jìn)行高精度的修正處理。接著，進(jìn)纟涉驟S5，輸出iKl步驟S3和步驟S4的修正處理獲得的OPC 后的布圖?？蒑以上的步驟S1 S5，根據(jù)已輸入的設(shè)計(jì)布圖，形成而輸出OPC后 的布圖。另外，在_ 處理中，即使為在隨t腿輯區(qū)域114等處具有相同的形 狀的布案的情況下，仍可按照以不同的精度，具有不同的形狀的方式進(jìn)行 處理。另外，在上面描述中，針對(duì)在于步驟S3進(jìn)行低精度的設(shè)定處理和修正處 理之后，在步驟S4進(jìn)行高精度的設(shè)定處理和修正處理的情況進(jìn)行了說(shuō)明。但是， 并不限于此，比如，也可如通過(guò)圖9而在后面描述的那樣，在事先進(jìn)行低精度 的設(shè)定處理和高精度的設(shè)定處理之后， 一起進(jìn)行低精度的修正處理和高精度的 修正處理。圖8為用于說(shuō)明高精度的OPC處理和低精度的OPC處理的差異的頂視圖。 圖8 (a)表示設(shè)計(jì)布圖，圖8 (b)，圖8 (c)分別表示由高精度的OPC處理 和低精度的OPC處理得到的OPC后的布圖，圖8 (d)，圖8 (e)分別表示通 過(guò)高精度的OPC處理和低精度的OPC處理得到的晶片加工。圖8 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖8 (b)所 示的OPC后的布圖。圖8 (b)所示的OPC后的布圖如圖8 (d)所示的那樣， 在晶片上被轉(zhuǎn)印。圖8 (b)所示的OPC后的布圖，對(duì)圖8 (a)所示的涉及布 圖進(jìn)行預(yù)先估計(jì)線端的后退、角部的倒圓等的畸變而進(jìn)行修正。因此，在圖8 (d)所示的晶片加工中，線端的后退、角部的倒圓等的畸變小。
圖8 (c)所示的OPC后的布圖。圖8 (c)所示的OPC后的布圖如圖8 (e)所 示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。對(duì)于圖8 (c)所示的OPC后的布圖，相對(duì)圖8 (a)所示的那樣設(shè)計(jì)布圖，僅僅預(yù)先估計(jì)線端的后退， 一致性地施加偏置(bias)， 使寬度增加。因此，在圖8 (e)所示的晶片加工中，線端不那么后退，但是， 與圖8 (d)相比較，角部的倒圓等的畸變較大地殘留。圖9為表示本實(shí)施方式的OPC的處理方法的另一實(shí)例的流程圖。在圖9 中，針對(duì)圖7所示的流程圖，代替步驟S3，進(jìn)行步驟S3-1，代替步驟S4，進(jìn)行 步驟S4-1， S4-2。在步驟S3-1，針對(duì)在步驟S2分類(lèi)的低精度圖案，僅僅進(jìn)行設(shè)定處理。另 外，在步驟S4-1，針對(duì)在步驟S2分類(lèi)的高精度圖案，僅僅進(jìn)行設(shè)定處理。另外， 在步驟S4-2， 一起進(jìn)行低精度的修正處理和高精度的修正處理。下面對(duì)一起迸 行修正處理的理由進(jìn)fiH兌明。在圖7所示的流程中，在步驟S3,進(jìn)行低精度的設(shè)定處理和修正處理之后， 在步驟S4，進(jìn)行高精度的設(shè)定處理和修正處理。因此，在高精度的設(shè)定修正處 理和低精度的設(shè)定修正處理相互造成影響的情況，具有難以進(jìn)行適合的設(shè)定處 理的情況。圖10為表示高精度的修正處,低精度的修正處理造成影響的情況的示 意圖。在圖IO (a)中，在設(shè)計(jì)布圖中，必須要求高精度的處理的設(shè)計(jì)布圖的區(qū) 域150和可進(jìn)行低精度的處理的區(qū)域160接近。因此，在如圖7所示的那樣， 區(qū)域160的修正處理(步驟S3)先于區(qū)域150的設(shè)定處理(步驟S4)而進(jìn)行的 情況，如圖IO (b)所示的那樣，受到作為OPC后的布圖的區(qū)域160a的修正結(jié) 果的阻礙，無(wú)法在區(qū)域150a，進(jìn)行高精度的修正，不肯,延伸到區(qū)域160側(cè)， 這樣，具有轉(zhuǎn)印后退盼,兄(區(qū)域150， 160由虛線表示，晶片加工由曲線表示)。 另一方面，在圖9所示的流程中，在步驟S3-1和步驟S4-1，僅僅進(jìn)行設(shè)定處理， 在步驟S4-2，在參照各設(shè)定處理相互造成的影響的同時(shí)， 一起進(jìn)行修正處理。 因此，與圖7所示的流程相比較，可進(jìn)行滿足所要求的精度的修正。圖10 (c) 表示其實(shí)例。為了按照充分的精度進(jìn)行區(qū)域150b的晶片加工，降低區(qū)域160b 的加工精度，對(duì)其進(jìn)行修正處理。因此，在圖9所示的流程中，即使在低精度 的修正處理對(duì)高精度的修正處理造成影響的情況下，仍可進(jìn)行適合的設(shè)定處理。另外，在參照相互造成的影響的同時(shí)，進(jìn)行修正處理的方法可針對(duì)規(guī)則庫(kù) OPC和模型庫(kù)OPC中的任意者而實(shí)施。艮P，針對(duì)規(guī)則庫(kù)OPC，采用OPC實(shí)施 前的設(shè)計(jì)布案，設(shè)定參數(shù)，但是，可局部地參照OPC實(shí)施后的其它的布圖 圖案，設(shè)定參數(shù)。另外，針對(duì)規(guī)則庫(kù)OPC，可參照OPC實(shí)施后的其它的布 案，設(shè)定參數(shù)，進(jìn)行模擬。此外，圖7所示的流程與圖9所示的流程相比較，處理的負(fù)荷小。因此， 在比如，區(qū)域150， 160相互離開(kāi)地設(shè)置，高精度的設(shè)定處W"低精度的設(shè)定處 理的影響小的情況下，可進(jìn)行圖7所示的那樣的處理，可高效地使用OPC處理 資源。圖11為表示本實(shí)施方式的OPC的處理方法的另一實(shí)例的流程圖。在圖11 中，針對(duì)圖9所示的流程圖，代替步驟S3-1，而進(jìn)行步驟S3-la S3-lc。在步驟S3-la，針對(duì)由步驟S2分類(lèi)的第1低精度圖案，進(jìn)行設(shè)定處理和修 正處理。另外，在步驟S3-lb，針對(duì)由步驟S2分類(lèi)的第2低精度圖案，進(jìn)行設(shè) 定處理和修正處理。該第1低精度圖案和第2低精度圖案不相互產(chǎn)生影響，另 外，不受到其它的圖案的處理的影響，由此，可并列i艦行處理，直至修正處 理。另外，在步驟S3-lc，針對(duì)由步驟S2分類(lèi)的第3低精度圖案，迸行設(shè)定處 理。由于該第3低精度圖案的設(shè)定處理受到第1低精度圖案和第2低精度圖案 的設(shè)定處理的影響，其設(shè)置于這些處理的后級(jí)。另外，該第3低精度圖案的設(shè) 定處理受到在步驟S4-l進(jìn)行的高精度圖案的設(shè)定處理的影響。因此，針對(duì)第3 低精度圖案，在步驟S3-lc，僅僅進(jìn)行設(shè)定處理，在步驟S4-1，進(jìn)行高精度圖案 的設(shè)定處理，然后，在步驟S4-2， 一起進(jìn)行修正處理。如這樣，fflil并列;t艦 行不相互受到其它的影響的第1低精度圖案和第2低精度圖案的設(shè)定處理，與 圖9所示的流程圖相比較，可縮短處理時(shí)間。下面mt圖12 圖18，對(duì)在隨機(jī)邏輯區(qū)域114，抽出實(shí)際上無(wú)法作為高速 晶體管動(dòng)作的虛擬(dummy)布圖的方法進(jìn)行說(shuō)明。在虛擬布圖中，進(jìn)行低精 度的處理，由此，可縮短處理時(shí)間，降低制造成本。具體來(lái)說(shuō)，ffijl在與隨機(jī)邏輯區(qū)域114的柵極層相對(duì)應(yīng)的設(shè)計(jì)布圖中，抽 出不作為柵極動(dòng)作的區(qū)域，可抽出虛擬布圖。作為該虛擬布圖，列舉有為了使 局部的面積率固定而插入的虛擬柵極、電容、電阻、二極管等的各元件。圖12為表示虛擬布圖的特征的頂視圖。由作為晶體管而動(dòng)作的多硅等的導(dǎo)電材料形成的，用作晶體管的柵極布線
的導(dǎo)電體層(導(dǎo)電體區(qū)域)具有與激活層(激活區(qū)域)的重合部。因此，可通 過(guò)關(guān)注不具有與^T活層的重合部的布案，抽出虛擬布圖。圖12 (a)表示具有與激活層(影線部分)的重合部的導(dǎo)電體層的布圖， 圖12 (b)表示不具有與^C活層的重合部的導(dǎo)電體層的布圖。即，由于圖12 (a) 所示的布圖作為晶體管而動(dòng)作，故必須要求高精度的處理，但是，由于圖12 (b) 所示的布圖不作為晶體管動(dòng)作，故不必要求高精度的處理。因此，如圖12 (b) 所示的那樣，采用已有DRC工具，抽出不具有與激活層的重合部的導(dǎo)電體層的 布圖，進(jìn)行低精度的處理，由此，可縮短處理時(shí)間，降低制造成本。另外，即使在具有與激活層的重合部的導(dǎo)電體層的情況下，在不具有用于 接受觸點(diǎn)的觸點(diǎn)用焊盤(pán)(pad)盼瞎況，仍不與其它層連接，故不作為晶體管而 動(dòng)作。因此，可M:關(guān)注不具有觸點(diǎn)用焊盤(pán)的布案，抽出戯以布圖。圖12 (c)表示具有局部地與作為寬度大的端部的觸點(diǎn)用焊盤(pán)相對(duì)應(yīng)的焊 盤(pán)圖案的導(dǎo)電體層的布圖，圖12 (d)表示不具有與觸點(diǎn)用焊盤(pán)相對(duì)應(yīng)的焊盤(pán)圖 案的導(dǎo)電體層的布圖。艮卩，由于圖12 (c)所示的布圖作為晶體管而動(dòng)作，故必 須要求高精度的處理，但是，由于圖12 (d)所示的布圖不作為晶體管而動(dòng)作， 故不必要求高精度的處理。因此，如圖12 (d)所示的那樣，采用已有DRC工 具，抽出與觸點(diǎn)用焊盤(pán)相對(duì)應(yīng)的焊盤(pán)圖案的導(dǎo)電體層的布圖，進(jìn)行低精度的處 理，由此，可縮短處理時(shí)間，斷氐制造成本。另外，還可具有圖案寬度充分大， 不需要觸點(diǎn)用焊盤(pán)這樣的晶體管，但是， 一般，由于高速動(dòng)作的晶體管的線寬 小，故如圖12 (c)所示的那樣，在與激活層(影線部分)的重合部以外，必須 要求觸點(diǎn)用焊盤(pán)。即，在僅僅設(shè)置晶體管的柵極布線的線寬小的導(dǎo)電體的情況， 可通過(guò)這樣的方法，抽出虛擬圖案。比如，高速晶體管指在隨機(jī)邏輯區(qū)域，線 寬小于具有形成于低精度區(qū)域上的線寬大的柵極長(zhǎng)度的低速晶體管，具有接近 最小加工尺寸的柵極長(zhǎng)度，高速地動(dòng)作的晶體管。另外，由于即使在具有與激活層的重合部和形成于與激活層的重合部之外 的觸點(diǎn)用焊盤(pán)的導(dǎo)電體層，在觸點(diǎn)不連接觸點(diǎn)用焊盤(pán)的情況，仍不與其它層連 接，故不作為晶體管動(dòng)作。因此，通過(guò)關(guān)注未連接觸點(diǎn)的布案，可抽出虛 擬布圖。圖12 (e)表示局部地在寬度大的端部(第1寬度擴(kuò)大部)，和與觸點(diǎn)相 對(duì)應(yīng)的圖案(粗線部分)連接的導(dǎo)電體層的布圖，圖12 (f)表示局部地在寬度
大的端部(第2寬度擴(kuò)大部)，不和與觸點(diǎn)相對(duì)應(yīng)的圖案(粗線部分)連接的導(dǎo)電體層的布圖。即，由于圖12 (e)所示的布圖作為晶體管而動(dòng)作，故必須要 求高精度處理，但是，由于圖12 (f)所示的布圖不作為晶體管動(dòng)作，故不必要 求高精度的處理。因此，采用己有的DRC工具，抽出如圖12 (e)所示的那樣， 不與和觸點(diǎn)相對(duì)應(yīng)的圖案連接的導(dǎo)電體層的布圖，進(jìn)行低精度的處理，由此， 可縮短處理時(shí)間，降低制造成本。另外，如圖13 (a)所示的那樣，在激活層上 的導(dǎo)電體層的寬度大，在其上具有觸點(diǎn)時(shí)，具有用作電容的情況。它們均可作 為lH以布圖而處理。圖13 (b)表示針對(duì)鄰接設(shè)計(jì)單元，具有高精度區(qū)域170和低精度區(qū)域180 的OPC后的布圖的實(shí)例。在高精度區(qū)域170，布圖有按照與橫切;敫活區(qū)域174的方式形成的柵極布 線172，與按照與激活區(qū)域174電連接的方式形成的觸點(diǎn)176。在低精度區(qū)域180， 布圖有按照橫切戯以激活區(qū)域184的方式形成的虛擬柵極區(qū)域182。在激活區(qū)域174上，通過(guò)柵極絕緣膜，形成由導(dǎo)電體層構(gòu)成的柵極布線172。 夾持柵極布線172，位于兩側(cè)的激活區(qū)域174分別構(gòu)成源極區(qū)域/漏極區(qū)域，構(gòu) 麟l晶體管。另外，在ltJ以激活區(qū)域184上，艦絕緣膜，形成由導(dǎo)電體層 構(gòu)成的虛擬柵極布線182。由于高精度區(qū)域170作為晶體管而動(dòng)作，故進(jìn)行高精度的OPC處理，柵極 布線172相對(duì)設(shè)計(jì)布圖，進(jìn)fi^頁(yè)先估計(jì)線端的后退，角部的倒圓等的畸變的修 正處理。本實(shí)例為下述的實(shí)例，其中，由于低精度區(qū)域180不作為晶體管而動(dòng) 作，故進(jìn)行低精度的OPC處理，對(duì)虛擬布線182，僅僅一致性地施加偏置，增 加寬度，或不進(jìn)fim的分割，進(jìn)《詢個(gè)邊緣的低精度的OPC處理。艮P，按照 柵極布線172和虛擬布線182分別具有端部和L形的彎曲部，柵極布線172的 彎曲部的內(nèi)徑小于虛擬柵極布線182的彎曲部的內(nèi)徑，柵極布線172的端部的 凸出大于虛擬柵極布線182的端部的凸出的方式進(jìn)行修正。因此，采用己有的 DRC工具，抽出如圖13 (b)所示的那樣，不與和觸點(diǎn)176相對(duì)應(yīng)的圖案:^接 的虛擬激活區(qū)域184的布圖，對(duì)相應(yīng)的設(shè)計(jì)單元，進(jìn)行低精度的處理，由此， 可縮短處理時(shí)間，降低制造成本。另外,高精度區(qū)域170的各柵極布線172沿與基本呈長(zhǎng)方形的激舌區(qū)域174 的長(zhǎng)邊方向大致相垂直的方向，按照規(guī)定的第1間距A形成， 一端相互連接， 并且另一端在激活區(qū)域174之外構(gòu)成終端。另一方面，低精度區(qū)域180的各虛擬布線182也同樣，沿與基本呈長(zhǎng)方形的虛擬激舌區(qū)域184的長(zhǎng)邊方向大致相 垂直的方向，按照規(guī)定的第2間距B形成， 一端相互連接，并且另一端在m^舌 區(qū)域184之外構(gòu)成終端。在這里，；^以柵極布線182按照^M部的面積率固定 的方式插入，以便抑制照相制版步驟，蝕刻步驟，平坦處理步驟的疏密間差的 影響。因此，最好，第l間距A和第2間距B近似，在本實(shí)施方式中，按照等 同方式形成。在M布圖而形成的晶片上的轉(zhuǎn)印中，如果在柵極構(gòu)成終端的一側(cè)(， 另一端)進(jìn)行比較，如圖5所示的那樣，虛擬布線182的凸出小于柵極布線H2 的凸出。另外，如果由在柵極相互連接的一側(cè)(戰(zhàn)一端)的L形的彎曲部的 倒圓進(jìn)行比較，則如圖6所示的那樣，虛擬布線182的倒圓大于柵極布線172 的倒圓。下面借助圖14 圖18，基于與M高精度OPC形成的布圖的畸變的比較， 對(duì)M低精度OPC形成的布圖的畸變進(jìn)行說(shuō)明。圖14為用于說(shuō)明高精度的OPC處理和一致性地施加偏置的低精度的OPC 處理的差異的頂視圖。圖14 (a)表示設(shè)計(jì)布圖，圖14 (b)，圖14 (c)分別 表示由高精度的OPC處理和低精度的OPC處理得到的OPC后的布圖，圖14 (d)，圖14 (e)分另懷示由高精度的OPC處理和低精度的OPC處理得到的 晶片加工。圖14 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖14 (b) 所示的OPC后的布圖。圖14 (b)所示的OPC后的布圖如圖14 (d)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖14 (b)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖14 (a) 所示的設(shè)計(jì)布圖，進(jìn)t于預(yù)先估計(jì)線端的后退、角部的倒圓、接近的圖形的影響 等的畸變的修正。因此，在圖14 (d)所示的晶片加工中，線端的后退、角部的 倒圓、接近的圖形的影響等的畸變小。另一方面，圖14 (a)所示的設(shè)計(jì)布圖在不考慮線端部，角部，接近的圖 形的效果，而進(jìn)行一致性地施加偏置的低精度的處理的情況，修正為圖14 (c) 所示的OPC后的布圖。圖14 (c)所示的OPC后的布圖如圖14 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖14 (c)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖14 (a) 所示的設(shè)計(jì)布圖，僅僅進(jìn)行一致性施加偏置，增加寬度的處理。因此，在圖14 (e)所示的晶片加工中，與圖14 (d)相比較，線端的后退量增加，另外，殘 留有由線端的橫向的凸出量小，角部的倒圓大，接近的圖形的影響等的畸變，線寬度也發(fā)生差異等情況，CD精度低。比如，在隨機(jī)邏輯部，通常多采用以最小線寬為基準(zhǔn)的多種的線寬，但是，在進(jìn)行低精度的處理的區(qū)域，線寬發(fā)生不 規(guī)則的差異。圖15為用于說(shuō)明不進(jìn)行高精度的OPC處理和邊緣的分割，高精度iiM邊 緣的位置進(jìn)行修正的低精度的OPC處理的差異的頂視圖。圖15 (a)表示設(shè)計(jì) 布圖，圖15 (b)，圖15 (c)分另?yè)?jù)示基于高精度的OP.C處理和低精度的OPC 處理的OPC后的布圖，圖15 (d)，圖15 (e)分別表示基于高精度的OPC處 理和低精度的OPC處理的晶片加工。圖15 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖15 (b) 所示的OPC后的布圖。圖15 (b)所示的OPC后的布圖如圖15 (d)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖15 (b)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖15 (a) 所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)線端的后退、角部的倒圓、接近的圖形的影響 等的畸變的修正。因此，在圖15 (d)所示的晶片加工中，線端的后退、角部的 倒圓，接近的圖形的影響等的畸變小。另一方面，圖15 (a)所示的設(shè)計(jì)布圖在不進(jìn)《m緣的分割，艮P，不進(jìn)行 線端、角部的修正，而高精度JiM邊緣的位置進(jìn)行修正的低精度的處理的情況， 修正為圖15 (c)所示的OPC后的布圖。圖15 (c)所示的OPC后的布圖如圖 15 (e)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖15 (c)所示的OPC后的布圖來(lái) 說(shuō)，對(duì)圖15 (a)所示的設(shè)計(jì)布圖，不進(jìn)纟M緣的分割，而高精度地對(duì)邊緣的位 置進(jìn)行修正。因此，在圖15 (e)所示的晶片加工中，雖然邊緣的轉(zhuǎn)印與圖15 (d)相同，但是，與圖15 (d)相比較，留有線端的后退量大，或線端的橫向 的凸出量小，角部的倒圓大等的畸變。圖16為用于說(shuō)明高精度的OPC處理和稍稍減小邊緣的分割數(shù)量的低精度 的OPC處理的差異的頂視圖。圖16 (a)表示設(shè)計(jì)布圖，圖16 (b)，圖16 (c) 分別表示高精度的OPC處理和低精度的OPC處理的OPC后的布圖，圖16(d)， 圖16 (e)分別表示高精度的OPC處理和低精度的OPC處理的晶片加工。圖16 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖16 (b) 所示的OPC后的布圖。圖16 (b)所示的OPC后的布圖如圖16 (d)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖16 (b)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖16 (a) 所示的設(shè)計(jì)布圖，進(jìn)纟于預(yù)先估計(jì)線端的后退、角部的倒圓、接近的圖形的影響 等的畸變的修正。因此，在圖16 (d)所示的晶片加工中，線端的后退、角部的 倒圓、接近的圖形的影響等的畸變小。另一方面，圖16 (a)所示的設(shè)計(jì)布圖在與高精度的處理相比較，進(jìn)行稍 稍M^邊緣的分害擻量，比如，M^、錘頭、內(nèi)錘頭、截線(serif)、內(nèi)截線等的 圖案纖角部的級(jí)數(shù)，或觀看其它圖形的邊緣的分害擻量等的低精度的處理的 情況，修正為圖16 (c)所示的OPC后的布圖。圖16 (c)所示的OPC后的布 圖如圖16 (e)所示的那樣，在晶片，行轉(zhuǎn)印。就圖16 (c)所示的OPC后 的布圖來(lái)說(shuō)，對(duì)圖16 (a)所示的設(shè)計(jì)布圖，按照稍小的分割數(shù)量，進(jìn)行預(yù)先估 計(jì)線端的后退量、角部的倒圓、接近的圖形的影響等的畸變的修正。因此，在 圖16 (e)所示的晶片加工中，與圖16 (d)相比較，殘留有線端的后退量稍大、 或，線端的橫向的凸出量稍小、角部的倒圓稍大、接近的圖形的影響等的畸變。圖17為用于說(shuō)明高精度的規(guī)則庫(kù)的OPC處理和稍稍簡(jiǎn)化修正規(guī)格(基于 修正時(shí)分類(lèi)的圖形尺寸的區(qū)分的降低、角部、線端部的邊緣分割級(jí)數(shù)降低等) 的低精度的規(guī)則庫(kù)的OPC處理的差異的頂視圖。圖17 (a)表示設(shè)計(jì)布圖，圖 17 (b)，圖17 (c)分別表示由高精度的OPC處理和低精度的OPC處理得到 的OPC后的布圖，圖17 (d)，圖17 (e)分別表示由高精度的OPC處理和低 精度的OPC處理得到的晶片加工。圖17 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖17 (b) 所示的OPC后的布圖。圖17 (b)所示的OPC后的布圖如圖17 (d)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖17 (b)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖17 (a) 所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)線端的后退、角部的倒圓、接近的圖形的影響 等的畸變的修正。因此，在圖17 (d)所示的晶片加工中，線端的后退、角部的 倒圓、接近的圖形的影響等的畸變小。另一方面，圖17 (a)所示的設(shè)計(jì)布圖在與高精度的處理相比較，進(jìn)行稍 稍簡(jiǎn)化修正規(guī)格的低精度的處理的情況，修正為圖17 (c)所示的OPC后的布 圖。圖17 (c)所示的OPC后的布圖如圖17 (e)所示的那樣，在晶片上進(jìn)行 轉(zhuǎn)印。就圖17 (c)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖17 (a)所示的設(shè)計(jì)布圖， 按照稍簡(jiǎn)化的修正規(guī)格，進(jìn)行預(yù)先估計(jì)線端的后退量、角部的倒圓、接近的圖
形的影響等的畸變的修正。因此，在圖17 (e)所示的晶片加工中，與圖17 (d) 相比較，殘留有線端的后退量大或線端的橫向的凸出量小、角部的倒圓、接近 的圖形的影響等的畸變。圖18為用于說(shuō)明高精度的模型庫(kù)的OPC處理和稍稍減輕追加規(guī)格(降低 閾值)的低精度的模型庫(kù)的OPC處理的差異的頂視圖。圖18 (a)表示設(shè)計(jì)布 圖，圖18 (b)，圖18 (c)分別表示高精度的OPC鵬和低精度的OPC處理 的OPC后的布圖，圖18 (d)，圖18 (e)分別表示高精度的OPC處理和低精 度的OPC處理的晶片加工。圖18 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖18 (b) 所示的OPC后的布圖。圖18 (b)所示的OPC后的布圖如圖18 (d)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。就圖18 (b)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖18 (a) 所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)線端的后退、角部的倒圓、接近的圖形的影響 等的畸變的修正。因此，在圖18 (d)所示的晶片加工中，線端的后退，、角部 的倒圓、接近的圖形的影響等的畸變小。另一方面，圖18 (a)所示的設(shè)計(jì)布圖在與高精度的處理相比較，進(jìn)行稍 稍減輕追加規(guī)格的低精度的處理的情況，修正為圖18 (c)所示的OPC后的布 圖。圖18 (c)所示的OPC后的布圖如圖18 (e)所示的那樣，在晶片上進(jìn)行 轉(zhuǎn)印。就圖18 (c)所示的OPC后的布圖來(lái)說(shuō)，對(duì)圖18 (a)所示的設(shè)計(jì)布圖， 按照稍減輕的追加規(guī)格，進(jìn)行預(yù)先估計(jì)線端的后退量、角部的倒圓、接近的圖 形的影響等的畸變的修正。因此，在圖18 (e)所示的晶片加工中，與圖18 (d) 相比較，不殘留線端的后退、角部的倒圓、接近的圖形的影響等的畸變，但是， 寬度產(chǎn)生差異。艮P， CD (Critical Dimension)精度降低。另外，在模型庫(kù)OPC中，雖然因陶舒莫型(model)的精度，CD精度下 降，但是，由于模擬所要求的負(fù)荷可降低，故可縮短O(píng)PC處理所需要的時(shí)間。 作為降低模型的精度的方法，列舉有縮短在層級(jí)處理中展開(kāi)的距離(如果規(guī)定 距離以內(nèi)相同，則不進(jìn)行層級(jí)展開(kāi))、減小在模擬中考慮的范圍(通常，通過(guò) 以模擬點(diǎn)為中心的圓的半徑表示)、減少模擬點(diǎn)數(shù)、擴(kuò)大模擬點(diǎn)間距，簡(jiǎn)化模 擬模型的公式等的方法。圖19表示僅僅在線端附近縮短層級(jí)處理中展開(kāi)的距離 的實(shí)例。圖19 (a)表示3種的設(shè)計(jì)布圖實(shí)例。布圖la 3a為同一形狀。與布 圖la對(duì)置的圖形的線端位于距離dl以內(nèi)的距離，與布圖2a， 3a對(duì)置的圖形位
于大于距離dl，且在距離d2以內(nèi)的距離。在層級(jí)展開(kāi)距離為距離d2的情況，布圖la 3a的OPC結(jié)^t應(yīng)于所對(duì)置的圖象而分別不同，如圖19 (b)所示的 布圖lb 3b那樣，精度高。另一方面，在層級(jí)展開(kāi)距離為距離dl的情況，相 對(duì)從布圖la，考慮對(duì)置的圖形的情況，在布圖2a, 3a盼瞎況，均沒(méi)有對(duì)置的圖 形，設(shè)置于同一狀況，進(jìn)行處理。因此，如圖19 (c)所示的那樣，在布圖lc 的情況，形成與布圖lb相同的結(jié)果，但是，布圖2c， 3c的結(jié)果分別與布圖2b， 3b不同，并且布圖2c和布圖3c為完全相同的皿。布圖2c， 3c的精度降低， 但是，由于與圖19 (b)相比較，按照統(tǒng)一的方式進(jìn)行處理，故可縮短處理時(shí)間。 另外，也可按照?qǐng)D形寬度、圖形種類(lèi)(邊緣、線端等)或?qū)χ玫膱D象寬度、圖 象種類(lèi)、DRC的分類(lèi)，形成該距離。另外，，那樣的模型庫(kù)OPC的多種的低精度處理也可各自地進(jìn)行，還可 相組合i艦行。另外，也可通過(guò)采用DRC的基本功能，針對(duì)芯片內(nèi)的位置或隨 豐/Uf輯區(qū)域內(nèi)的^h模i央，切換地進(jìn)行低精度處理。此外，通常，在進(jìn)行OPC之后，進(jìn)行OPC后驗(yàn)證，以便確認(rèn)OPC規(guī)格、 OPC處理、設(shè)計(jì)布圖沒(méi)有問(wèn)題。 一般，模型的精度的替 奐可采用DRC的基本 功能而實(shí)施。因此，不僅追加的規(guī)格，而且即使在采用DRC或模擬的OPC后 驗(yàn)證中，同樣可減輕規(guī)格。這樣，在本實(shí)施方式的半導(dǎo)體裝置及其制造方法以及半導(dǎo)體制造用掩模、 光接近處理方法中，在與隨機(jī)邏輯電路相對(duì)應(yīng)的隨m3I輯區(qū)域114中，針對(duì)必 須要求高精度的處理(第IOPC處理)的區(qū)域(第1區(qū)域)，進(jìn)行高精度的處 理，針對(duì)不必要求高精度的處理的區(qū)域(第2區(qū)域)，進(jìn)行低精度的處理(第 20PC處理)。因此，可縮短處理時(shí)間，降低制造成本。如圖l (b)所示的那樣，隨t腿輯區(qū)域114，與存儲(chǔ)區(qū)域112相比較，一 般面積較大，另外，布圖的種類(lèi)多。在實(shí)際的隨機(jī)邏輯電路中，在對(duì)與虛擬柵 極相對(duì)應(yīng)的布圖進(jìn)行低精度的處理時(shí)，與對(duì)全部的布圖進(jìn)行高精度的處理的情 況相比較，可減小OPC所要求的處理時(shí)間40。/。，減小存儲(chǔ)器1頓量60%，減小 輸出數(shù)據(jù)量80%。另外，在光掩模的形成中，制造成本的40%由伴隨掩模繪圖的掩模成本造 成。因此，可減小采用光掩模，進(jìn)行晶片的轉(zhuǎn)印的情況的制造成本。此外，在上面的說(shuō)明中，對(duì)采用光掩模，進(jìn)行晶片的轉(zhuǎn)印的情況進(jìn)行了說(shuō)
明，但是，并不限于此，本發(fā)明也可用于在晶片上直接繪圖(直繪)的情況。 在該瞎況，OPC后的布圖不設(shè)置于掩模上，而直接設(shè)置于繪圖裝置內(nèi)的存儲(chǔ)單 元中。特別是，在可變成形型的直接繪圖裝置中，繪圖時(shí)間與圖形的個(gè)數(shù)成比 例，由此，本發(fā)明是有效的。還有，在上面的描述中，對(duì)根據(jù)設(shè)計(jì)布圖，形成OPC后的布圖的情況迸行了說(shuō)明，但是，并不限于此，本發(fā)明也可用于采用OPC后的布圖，進(jìn)行掩模繪圖，或在晶片上直接繪圖的情況。即，在進(jìn)行繪圖時(shí)，必須要求掩模、到晶片 的曝光量的調(diào)整，但是，也可對(duì)必須要求高精度的處理的布圖，高精度地進(jìn)行 曝光量的調(diào)整，由此，形成第1布圖，對(duì)于可進(jìn)行低精度的處理的布圖，低精度地進(jìn)行曝光量的調(diào)整，由此，形成第2布圖。這樣，可進(jìn)一步縮短繪圖時(shí)間，降低制造成本。(實(shí)施方式2)在實(shí)施方式l中，對(duì)作為可謝亍低精度的處理的布圖，采用圖12，抽出導(dǎo) 電體層中包含的虛擬布圖的方法進(jìn)行了描述。在實(shí)施方式2中，對(duì)導(dǎo)電體層中 的，虛擬布圖以外的布圖，可進(jìn)行低精度的處理的情況進(jìn)行說(shuō)明。如針對(duì)實(shí)施方式1而在上面描述的那樣，作為晶體管而動(dòng)作的導(dǎo)電體層具 有與激活層的重合部，由此，不能夠?qū)ψ鳛樘摂M布圖的全部區(qū)域，進(jìn)行低精度 的處理。艮卩，由于導(dǎo)電體層中的與激活層重合的區(qū)域用于晶體管的柵極，故在 該區(qū)域和其附近的區(qū)域，要求較高尺寸精度。但是，由于導(dǎo)電體層中的從與激 活層重合的區(qū)域離開(kāi)的區(qū)域不用于晶體管的柵極，而用于晶體管的連接，故與 用于柵極的區(qū)域相比較，所要求的尺寸精度低。因此，即使為作為晶體管而動(dòng) 作的導(dǎo)電體層，針對(duì)這樣的區(qū)域，也可進(jìn)行低精度的處理。圖20為表示針對(duì)高精度的處理和低精度的處理的各自的處理的、設(shè)計(jì)布 圖，OPC后的布圖，以及晶片加工的圖。圖20 (a)表示在激活層(影線部分)的附近，具有L形的角部(彎曲部) 的導(dǎo)電體層的布亂圖20 (b)表示在激舌層的附近，不具有角部(具有遠(yuǎn)離激 活層的角部)的導(dǎo)電體層的布圖。在^T活層上，fflil柵極絕緣膜，形成由導(dǎo)電 體層構(gòu)成的柵極，夾持柵極，而位于兩偵啲激舌層分別形成源極區(qū)敏漏極區(qū)域， 從而構(gòu)成晶體管。即，由于圖20 (a)所示的布圖(第l晶體管)要求較高的尺 寸精度，故必須進(jìn)行高精度的處理，但是，由于圖20 (b)所示的布圖(第2
晶體管)不要求較高的尺寸精度，故不必進(jìn)行高精度的處理。因此，采用已有 DRC工具，如圖20 (b)所示的那樣，抽出在激舌層的附近不具有角部(比如， 從彎曲部至鵬極區(qū)域的距離大于規(guī)定的閾值)的導(dǎo)電體層的布圖，進(jìn)行低精度 的處理，由此，可縮短處理時(shí)間，降低制造成本。圖20 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖20 (c) 所示的OPC后的布圖。圖20 (c)所示的OPC后的布圖如圖20 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。對(duì)于圖20 (c)所示的OPC后的布圖，對(duì)圖20 (a) 所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓的畸變的修正。因此，在圖20 (e) 所示的晶片加工中，角部的倒圓的畸變小。另一方面，圖20 (b)所示的設(shè)計(jì)布圖在進(jìn)行低精度的處理的情況，修正 為圖20 (d)所示的OPC后的布圖。圖20 (d)所示的OPC后的布圖如圖20 (f)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。圖20 (d)所示的OPC后的布圖不對(duì)圖 20 (b)所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓的畸變的修正。因此，在圖 20 (f)所示的晶片加工中，與圖20 (e)相比較，稍稍殘留有角部的倒圓的畸 變。即，角部的內(nèi)徑(和外徑)在圖20 (e)中，小于圖20 (f)盼瞎況(內(nèi)徑 x〈內(nèi)徑y(tǒng))。另外，并不限于L形的角部，即使在T形的角部，具有比布線粗 的焊盤(pán)的圖案中，同樣，M51低精度的處理，內(nèi)徑和外徑增加。艮口，在本實(shí)施方式中，由于對(duì)在圖20 (a)所示的激活層的附近具有角部 的導(dǎo)電體層的布圖，要求高尺寸精度，故進(jìn)行高精度的處理。另外，由于對(duì)在 圖20 (b)所示的^r活層的附近不具有角部的導(dǎo)電體層的布圖，不要求高尺寸精 度，故進(jìn)行低精度的處理。另外，在圖20 (f)中，示出通過(guò)虛線針對(duì)^敬活層形成于角部的附近的情 況。在這樣的情況，由于因角部的倒圓的畸變，^t舌層和導(dǎo)電體的重合的面積 (柵極尺寸)增加，故造成晶體管特性的差異，因此知道，不適合進(jìn)行低精度 的處理。這樣，在本實(shí)施方式的半導(dǎo)體裝置和其制造方法與半導(dǎo)體制造用掩模，光 接近處理方法中，在導(dǎo)電體層中的、與激活層重合的區(qū)域和其附近的區(qū)域，進(jìn) 行高精度的處理，在導(dǎo)電體層中的與和^敫活層重合的區(qū)域離開(kāi)的區(qū)域，進(jìn)行低 精度的處理。因此，與實(shí)施方式1相同，實(shí)現(xiàn)可縮短處理時(shí)間，減小制造成本 的效果。
此外，這樣制造的IC裝置的特征在于，在激舌層和其附近的區(qū)域，在CD 精度高，離開(kāi)激活層規(guī)定的距離的區(qū)域，CD精度低。還有，由于CD精度依賴于導(dǎo)電體層的寬度，故即使在以相同的精度進(jìn)行處理的情況下，具有大的寬度的導(dǎo)電體層中所允許的誤差較大，在具有小的寬 度的導(dǎo)電體層中所允許的誤差較小。因此，即使在按照相同的精度進(jìn)行處理的 情況，仍可針對(duì)寬度不同的多個(gè)導(dǎo)電體層，進(jìn)行不同的處理。(實(shí)施方式3)在實(shí)施方式1 2中，對(duì)作為可進(jìn)行低精度的處理的布圖，采用圖12和圖 20，對(duì)導(dǎo)電體層中的可進(jìn)行低精度的處理的區(qū)TO行了說(shuō)明。在實(shí)施方式3中， 對(duì)激舌層中的、可進(jìn)行低精度的處理的區(qū)域進(jìn)衍兌明。由于激活層中的形成有觸點(diǎn)的區(qū)域用作晶體管，故具有要求較高的尺寸精 度的情況。但是，由于激活層中的未形成觸點(diǎn)的區(qū)域不用作晶體管，而用于虛 擬布圖、電阻、電容、二極管等，故所要求的尺寸精度低。因此，即使對(duì)于這 樣的區(qū)域，也進(jìn)行低精度的處理。圖21為表示關(guān)于高精度的處理和低精度的魁里的各自處理的、設(shè)計(jì)布圖， OPC后的布圖，以及晶片加工的頂視圖。圖21 (a)表示形成有觸點(diǎn)(粗線部分)的激舌層(影線部分)的布圖， 圖21 (b)表示未形成有觸點(diǎn)的襟r活層的布圖。即，由于圖21 (a)所示的布圖 要求高尺寸精度，故必須要求高精度的處理，但是，由于圖21 (b)所示的布圖 不要求高尺寸精度，故不必高精度的處理。因此，采用己有的DRC工具，如圖 21 (b)所示的那樣，抽出未形成有觸點(diǎn)的歡活層的布圖，進(jìn)行低精度的處理， 由此，可縮短處理時(shí)間，斷氏制造成本。圖21 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖21 (c) 所示的OPC后的布圖。圖21 (c)所示的0PC后的布圖如圖21 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。對(duì)于圖21 (c)所示的OPC后的布圖，對(duì)圖21 (a) 所示的設(shè)計(jì)布圖，進(jìn)ffll先估計(jì)角部的倒圓和，的錯(cuò)位的畸變的修正。因此， 在圖21 (e)所示的晶片加工中，角部的倒圓和邊緣的錯(cuò)位的畸變小。另一方面，圖21 (b)所示的設(shè)計(jì)布圖在進(jìn)行低精度的處理的情況，修正 為圖21 (d)所示的OPC后的布圖。圖21 (d)所示的OPC后的布圖如圖21 (f)所示的那樣，在晶片，行轉(zhuǎn)印。對(duì)于圖21 (d)所示的OPC后的布圖， 不對(duì)圖21 (a)所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓的畸變的修正。因此，在圖21 (f)所示的晶片加工中，與圖21 (e)相比較，稍稍殘留有角部的變圓 和邊緣的錯(cuò)位的畸變。因此，由于對(duì)圖21 (b)所示的那樣的，未形成有觸點(diǎn)的纟飲活層的布圖， 不要求高尺寸精度，故對(duì)這樣的布圖，進(jìn)行低精度的處理，由此，可縮短處理 時(shí)間，降低制造成本。另外，如這樣制造的IC裝置的特征在于，在形成有觸點(diǎn)的激舌層中，CD 精度高，在未形成有觸點(diǎn)的激活層中，CD精度低。此外，由于激活層中的與導(dǎo)電體層重合的區(qū)域用于晶體管的柵極，故要求 高尺寸精度。但是，、^T活層中的不與導(dǎo)電體層重合的區(qū)域與柵極所采用的區(qū)域 相比較，前者的所要求的尺寸精度低。因此，在這樣的區(qū)域，也可進(jìn)行低精度 的處理。圖22為表示高精度的處理和低精度的處理的各自處理的、設(shè)計(jì)布圖，OPC 后的布圖，以及晶片加工的圖。圖22 (a)表示在導(dǎo)電體層的附近具有角部(換言之，在角部的附近，形 成導(dǎo)電體層)的激活層(影線部分)的布圖，圖22 (b)表示在角部的附近，不 具有導(dǎo)電體層的ilr活層的布圖。即，由于圖22 (a)所示的布圖要求高尺寸精度， 故必須要求高精度的處理，但是，由于圖22 (b)所示的布圖不要求高尺寸精度， 故不必要求高精度的處理。因此，采用已有的DRC工具，如圖22 (b)所示的 那樣，抽出在角部的附近不具有與導(dǎo)電體層重合的激活層的布圖，進(jìn)行低精度 的處理，由此，可縮短處理時(shí)間，降低制造成本。圖22 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖22 (c) 所示的OPC后的布圖。圖22 (c)所示的OPC后的布圖如圖22 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。對(duì)于圖22 (c)所示的OPC后的布圖，對(duì)圖22 (a) 所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓和不與導(dǎo)電體層交叉的邊緣的錯(cuò)位 的畸變的修正。因此，在圖22 (e)所示的晶片加工中，角部的倒圓和不與導(dǎo)電 體層交叉的ii^的錯(cuò)位的畸變小。另一方面，圖22 (b)所示的設(shè)計(jì)布圖在進(jìn)行低精度的處理的情況，修正 為圖22 (d)所示的OPC后的布圖。圖22 (d)所示的OPC后的布圖如圖22 (f)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。圖22 (d)所示的OPC后的布圖不對(duì)圖
22 (b)所示的設(shè)計(jì)布圖，進(jìn)ffiP頁(yè)先估計(jì)角部的倒圓和邊緣的錯(cuò)位的畸變的修正。因此，在圖22 (f)所示的晶片加工中，與圖22 (e)相比較，稍稍殘留有角部 的倒圓和邊緣的錯(cuò)位的畸變。因此，由于如圖22 (b)所示的那樣，對(duì)于導(dǎo)電體層未形成于角部的附近 的激活層的布圖，不要求高尺寸精度，故通m這樣的布圖，進(jìn)行低精度的處 理，由此，可縮短處理時(shí)間，降低制造成本。另外，在圖22 (f)中，示出通過(guò)虛線在角部的附近形成導(dǎo)電體層的情況。 在這樣的情況，由于角部的倒圓的畸變，激活層和導(dǎo)電體的重合的面積(柵極 尺寸)增加，故造成晶體管特性的差異，這樣便知道，不適合進(jìn)行低精度的處 理。此外，如這樣制造的IC裝置的特征在于，在導(dǎo)電體層形成于角部的附近的 iic活層中，CD精度高，在導(dǎo)電體層未形成于角部的附近的t^舌層(角部從導(dǎo)電 體層離開(kāi)規(guī)定距離的激活層)中，CD精度低。還有，由于所要求的CD精度1I^于導(dǎo)電體層的寬度，故即使在以相同的 精度進(jìn)行處理的情況下，在具有大的寬度的導(dǎo)電體層中所允許的誤差較大，在 具有小的寬度的導(dǎo)電體層中所允許的誤差較小。因此，同樣在按照相同的精度 進(jìn)行處理的情況下，也可針對(duì)分別形成于寬度不同的多個(gè)導(dǎo)電體層的附近的多 個(gè)激活層，進(jìn)行不同的處理。這樣，在本實(shí)施方式的半導(dǎo)體裝置和其制造方法與半導(dǎo)體制造用掩模，光 接近處理方法中，在激活層中的用于晶體管的柵極的區(qū)域，進(jìn)行高精度的處理， 在激活層中的不用于晶體管的柵極的區(qū)域，進(jìn)行低精度的處理。因此，與實(shí)施 方式1 2相同，實(shí)現(xiàn)可縮短處理時(shí)間，減小制造成本的效果。 (實(shí)施方式4)在實(shí)施方式3中，作為可進(jìn)行低精度的處理的布圖，采用圖21和圖22， 針對(duì)激活層中的可進(jìn)行低精度的處理的區(qū)域進(jìn)行了說(shuō)明。在實(shí)施方式4中，對(duì) 布線層(布線區(qū)域)中的、可進(jìn)行低精度的處理的區(qū)鄉(xiāng)行說(shuō)明。由于布線層中的形成有觸點(diǎn)或am (在下面將它們統(tǒng)稱為孔層(孔區(qū)域))的區(qū)域用作布線，故要求高尺寸精度。但是，由于在布線層中的未形成 L層的 區(qū)域，不用作布線，所要求的尺寸精度低。因此，對(duì)于這樣的區(qū)域，也可進(jìn)行 低精度的處理。 圖23為表示高精度的處理和低精度的處理的各自處理的、設(shè)計(jì)布圖，OPC 后的布圖，以及晶片加工的圖。圖23 (a)表示形成有孔層(粗線部分)的布線層的布圖，而圖23 (b)表 示未形成孔層的布線層的布圖。即，由于圖23 (a)所示的布圖要求高尺寸精度， 故必須要求高精度的處理，但是，由于圖23 (b)所示的布圖不要求高尺寸精度， 故不必要求高精度的處理。因此，采用已有的DRC工具，如圖23 (b)所示的 那樣，抽出未形成孔層的布線層的布圖，進(jìn)行低精度的處理，由此，可縮短處 理時(shí)間，降低制造成本。圖23 (a)所示的設(shè)計(jì)布圖，在進(jìn)行高精度的處理的情況，修正為圖23 (c) 所示的OPC后的布圖。圖23 (c)所示的OPC后的布圖如圖23 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。圖23 (c)所示的OPC后的布圖，對(duì)圖23 (a)所示 的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓、線端的后退和邊緣的錯(cuò)位的畸變的修 正。因此，在圖23 (e)所示的晶片加工中，角部的倒圓和邊緣的錯(cuò)位的畸變小。另一方面，圖23 (b)所示的設(shè)計(jì)布圖在進(jìn)行低精度的處理的情況，修正 為圖23 (d)所示的OPC后的布圖。圖23 (d)所示的OPC后的布圖如圖23 (f)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。圖23 (d)所示的OPC后的布圖不對(duì)圖 23 (b)所示的設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)角部的倒圓和邊緣的錯(cuò)位的畸變的修正。 因此，在圖23 (f)所示的晶片加工中，與圖23 (e)相比較，稍稍殘留有角部 的倒圓和邊緣的錯(cuò)位的畸變。這樣，在本實(shí)施方式的半導(dǎo)體裝置和其律隨方法與半導(dǎo)體律隨用掩模，光 接近處理方法中，在布線層中的用于布線的區(qū)域，進(jìn)行高精度的處理，在布線 層中的不用于布線的區(qū)域，進(jìn)行低精度的處理。因此，與實(shí)施方式1 3相同， 實(shí)現(xiàn)可縮短處理時(shí)間，減小制造成本的效果。另外，這樣制造的IC裝置的特征在于，在形成孔層的布線層中，CD精度 高，在未形成孔層的布線層中，CD精度低。此外，即使在形成孑L層的布線層中，在平時(shí)固定在漏極電位Vdd或接觸電 位Vcc這樣的布線層、或未經(jīng)過(guò)孔層而與其它的布線層連接的布線層與其它的 布線層相比較，前者所要求的精度低。通過(guò)針對(duì)這樣的布線層，進(jìn)行低精度的 處理，可進(jìn)一步縮短處理時(shí)間，減小制造成本。還有，由于CD精度依賴于導(dǎo)電體層的寬度，故即使在以相同的精度進(jìn)行 處理的情況下，在具有大的寬度的布線層中所允許的誤差較大，在具有小的寬 度的布線層中所允許的誤差較小。因此，同樣在按照相同的精度進(jìn)行處理的情 況，也可針對(duì)寬度不同的多個(gè)布線層，進(jìn)行不同的處理。再有，也可與實(shí)施方式2相同，在布線層中的與孔層重合的區(qū)域和其附近的區(qū)域，進(jìn)行高精度的處理，在布線層中的與禾卩孔層重合的區(qū)域離開(kāi)的區(qū)域，進(jìn)行低精度的處理。這樣制造的IC錢(qián)的特征在于，在布線層中的與孑L層重合 的區(qū)域和其附近的區(qū)域，CD精度高，在布線層中的與禾好L層重合的區(qū)域離開(kāi)的 區(qū)域，CD精度低。艮卩，布線層中的與孑L層重合的區(qū)fe劃口其Pf傲的區(qū)域，線端的 伸出量充分大，變?yōu)槠ヅ錀U的前端那樣的形狀，在布線層中的與和孔層重合的 區(qū)域離開(kāi)的區(qū)域，線端的橫向的伸出量小而變?yōu)榧獾男螤睢?(實(shí)施方式5)在實(shí)施方式4中，作為可進(jìn)行低精度的處理的布圖，采用圖23，對(duì)布線層 中的可進(jìn)行低精度的處理的區(qū)J^it行了說(shuō)明。在實(shí)施方式5中，對(duì) L層中的、 可進(jìn)行低精度的處理的區(qū)域進(jìn)行說(shuō)明。由于 L層中的形成有布線的區(qū)域與其它的層連接，故要求高尺寸精度。但 是，由于 L層中的未形成有布線的區(qū)域不與其它的層連接，故所要求的尺寸精 度低。因此，對(duì)于這樣的區(qū)域，也可進(jìn)行低精度的處理。圖24為表示高精度的處理和低精度的處理的各自處理的設(shè)計(jì)布圖，OPC 后的布圖，以及晶片加工的圖。圖24 (a)表示形成有布線層的孔層(粗線部分)的布圖，而圖24 (b)表 示未形成有布線層的孔層的布圖。即，由于圖24 (a)所示的布圖要求高尺寸精 度，故必須要求高精度的處理，但是由于圖24 (b)所示的布圖不要求高尺寸精 度，故不必高精度的處理。因此，釆用已有的DRC工具，如圖24 (b)所示的 那樣，抽出未形成布線層的孔層的布圖，進(jìn)行低精度的處理，由此，可縮短處 理時(shí)間，降低制造成本。圖24 (a)所示的設(shè)計(jì)布圖在進(jìn)行高精度的處理的情況，修正為圖24 (c) 所示的OPC后的布圖。圖24 (c)所示的OPC后的布圖如圖24 (e)所示的那 樣，在晶片上進(jìn)行轉(zhuǎn)印。圖24 (c)所示的OPC后的布圖對(duì)圖24 (a)所示的 設(shè)計(jì)布圖，進(jìn)行預(yù)先估計(jì)邊緣位置的畸變的修正。因此，在圖24 (e)所示的晶 片加工中，形成幾乎正圓的形狀，邊緣位置的畸變小。
另一方面，圖24 (b)所示的設(shè)計(jì)布圖在進(jìn)行低精度的處理的情況，修正為圖24 (d)所示的OPC后的布圖。圖24 (d)所示的OPC后的布圖如圖24 (f)所示的那樣，在晶片上進(jìn)行轉(zhuǎn)印。圖24 (d)所示的OPC后的布圖不對(duì)圖 24 (b)所示的設(shè)計(jì)布圖進(jìn)行預(yù)先估計(jì)邊緣位置的畸變的修正。因此，在圖24 (f)所示的晶片加工中，與圖24 (e)相比較，稍稍殘留有ii^位置的畸變(不 是正圓形狀，而接近橢圓形狀)。這樣，在本實(shí)施方式的半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模，光 接近處理方法中，在孔層中的形成有布線層的區(qū)域，進(jìn)行高精度的處理，在孔 層中的未形成有布線層的區(qū)域，謝于低精度的M。因此，與實(shí)施方式1 4相 同，實(shí)現(xiàn)可縮短處理時(shí)間，減小制造財(cái)?shù)男ЧＡ硗?，這樣制造的IC裝置的特征在于，在形鵬線層的孔層中，CD精度 高，在未形成布線層的孑L層中，CD精度低。艮卩，在形成有布線層的孔層，布圖 形狀的正圓度增加，在未形成有布線層的孔層中，布圖形狀的正圓度降低。此外，即使在形成布線層的 L層中，固定于大致恒定的電位(相互為大致 同電位)的孑L層的個(gè)數(shù)，在規(guī)定距離內(nèi)具有多個(gè)的情況下，與形成有布線層的 其它的孔層相比較，前者所要求的精度低。因此，即使在形成有布線層的孔層 中，在位于規(guī)定距離內(nèi)的、固定于大致恒定的電位的 L層的數(shù)量大于規(guī)定的閾 值的情況，仍進(jìn)行低精度的處理，由此，可進(jìn)一步縮短處理時(shí)間，減小制造成 本。另外，同樣，即使對(duì)于位于這樣的孔層的附近的布線層，由于要求精度較 低，故在位于規(guī)定距離內(nèi)的、固定于大致恒定電位的 L層的數(shù)量大于規(guī)定的閾 值的情況，通過(guò)斷氐位于另夕卜確定的規(guī)定距離以內(nèi)的布線層的OPC精度，可縮 短處理時(shí)間，并且降低制造成本。比如，圖25 (a)所示的布線層，按照固定于 大致一定電位的多個(gè) L層相對(duì)鄰接的孑L層，在規(guī)定距離以內(nèi)的方式被設(shè)置，線 端的后退、角部倒圓等的畸變?cè)黾樱?一部分的孔層偏位，即使在該情況下，由 于可MM其它的孔層修正，故可進(jìn)行低精度的處理。另一方面，由于圖25 (b) 所示的布線層，按照多個(gè)相應(yīng)的孔層離開(kāi)規(guī)定距離以上，并孤立地設(shè)置于應(yīng)接 觸的位置，故必須要求進(jìn)行高精度的處理。還有，由于CD精度^#、于 頃的面積，故即使在以相同的精度進(jìn)行處理 的情況下，在具有大的面積的孔中所允許的誤差較大，在具有小的面積的孑L層 中所允許的誤差較小。因此，在按照相同的精度進(jìn)行處理的情況下，也可針對(duì) 面積不同的多個(gè)孔層，進(jìn)行不同的處理。如，這樣，實(shí)施方式1 5的特征在于，3!OT進(jìn)行OPC處理的對(duì)象的 布圖的層，參照關(guān)聯(lián)的其它的層，由此，抽出可進(jìn)行低精度的OPC處理的布圖。(實(shí)施方式6)在實(shí)施方式1 5中，對(duì)艦DRC的基本功能，降低處理精度的方法進(jìn)行 了說(shuō)明。在實(shí)施方式6中，對(duì)ffi31將具有相互相似的形狀的多種的設(shè)計(jì)圖案統(tǒng) 一 (合并)為l種OPC后的圖案，降低處理精度的方法進(jìn)fiH兌明。圖26為表示本實(shí)施方式的半導(dǎo)體的制造方法的頂視圖。圖26 (a)所示的OPC后的布圖由OPC后的圖案201 204構(gòu)成。OPC后 的圖案201 204分別包括與觸點(diǎn)用焊盤(pán)相對(duì)應(yīng)的圖案構(gòu)成的部分211 214。部 分201， 203， 204相互具有相同的寬度，但是，部分202具有不同于部分201， 203， 204的寬度。另外，在OPC后的圖案201， 203， 204中，分別僅僅是設(shè)置 部分2U， 213， 214的位置稍稍不同。在圖26 (a)中，由于OPC后的圖案201， 203， 204具有設(shè)置部分211 ， 213， 214的位置稍稍不同的同一寬度，故認(rèn)為具有相似的形狀和模擬結(jié)果。另 一方面，由于OPC后的圖案202包括具有不同于部分201， 203， 204的寬度的 部分202，故認(rèn)為具有不同于OPC后的圖案201， 203， 204的形狀和模擬結(jié)果。圖26 (b)所示的OPC后的布圖由OPC后的圖案201a 202a構(gòu)成。艮口， 由于i!31低精度的OPC處理，圖26 (a)所示的OPC后的圖案201， 203， 204 具有相互相似的糊犬，故合并為從OPC后的圖案201獲得的1種的OPC后的 圖案201a后進(jìn)行修正，由于圖26 (a)所示的OPC后的圖案202具有不同于 OPC后的圖案201， 203， 204的開(kāi)m，故修正為不同于OPC后的圖案201a的 OPC后的圖案202a。即，在圖26中，OPC后的圖案201等中的除了部分211 等以外的區(qū)域用作本發(fā)明的第1部分，部分211等用作本發(fā)明的第2部分。圖27為表示本實(shí)施方式的OPC的處理方法的流程圖。圖27為針對(duì)圖7 所示的流程圖，在步驟S3和步驟S7之間，進(jìn)行步驟S3-2 S34。在步驟S3-2，針對(duì)通過(guò)步驟S3的設(shè)定處理和修正處理獲得的多種的低精 度的OPC后的圖案的各自的圖案，計(jì)算差分。該差分根據(jù)布圖的形狀，或模擬 結(jié)果而算出。接著，進(jìn)t涉驟S3-3，將在步驟S3-2計(jì)算的差分與規(guī)定的閾值進(jìn)行比較，
由此，判定多種的低精度的OPC后的圖案是否相互相似。然后，在進(jìn)行步驟S3-4，根據(jù)在步驟S3-3判定的結(jié)果，將相似的多種OPC 后的圖案合并為1種OPC后的圖案。由此，可將相似的多種的OPC后的圖案 合并為l種OPC后的圖案。在上面的描述中，針對(duì)OPC后的圖案201， 203， 204合并為根據(jù)OPC后 的圖案201獲得的OPC后的圖案201a的情況進(jìn)行了說(shuō)明，但是，并不限于根 據(jù)OPC后的圖案201獲得的OPC后的圖案201a，也可合并為根據(jù)OPC后的圖 案203或OPC后的圖案204獲得的OPC后的圖案。即，選擇多種OPC后的圖 案中的任一種，是任意的，或者，并不限于根據(jù)OPC后的圖案201 204而獲 得的圖案，也可采用預(yù)先登記的規(guī)定的圖案。此時(shí)，比如，選擇模擬結(jié)果是希 望的圖案(寬度接近目標(biāo)值，裕度(margin)大等)、在后級(jí)的步驟中容易處理 的圖案、頂點(diǎn)數(shù)量少的圖案、分割后的圖形數(shù)量變少的圖案，由此，可縮短處 理時(shí)間，或降低制造成本。這樣，本實(shí)施方式的半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模，光接 近處理方法中，il31將相互具有相似的形狀的多種的設(shè)計(jì)圖案合并為1種OPC 后的圖案，降低處理精度。因此，不但具有實(shí)施方式1的效果，而且通過(guò)降低 OPC后的布圖的變化數(shù)量，可實(shí)現(xiàn)縮短伴隨OPC后的布圖的登記的處理時(shí)間， 降低制造成本的效果。特別是針對(duì)采用單元投影的直接繪圖，合并為可一起進(jìn) fi^會(huì)圖的開(kāi)別犬的情況，是有效的。另外，這樣制造的IC裝置的特征在于，在具有同一形狀的多個(gè)圖案中CD精度低。此外，在上面描述中，對(duì)根據(jù)由與觸點(diǎn)用焊盤(pán)相對(duì)應(yīng)的圖案構(gòu)成的部分 211 214的寬度，判斷相似性的情況進(jìn)行了說(shuō)明，但是，并不限于部分211 214的寬度，也可采用其它的部分的尺寸。 (實(shí)施方式7)在實(shí)施方式6中，對(duì)通過(guò)將具有相互相似的皿的多種設(shè)計(jì)圖案合并為1 種OPC后的圖案，降低處理精度的方法進(jìn)行了說(shuō)明。但是，在實(shí)施方式6中， 由于對(duì)具有相互相似的鵬犬的多種設(shè)計(jì)圖案的全部，進(jìn)行OPC處理之后，進(jìn)行合并，故存在即使掩模繪圖時(shí)間可縮短，伴隨OPC處理的負(fù)荷幾乎不能降低的 情況。在實(shí)施方式7中，對(duì)一邊降低伴隨OPC處理的負(fù)荷， 一邊降低處理精度 的方法進(jìn)纟亍說(shuō)明。圖28為表示本實(shí)施方式的半導(dǎo)體的制造方法的頂視圖。在圖28 (a)所示的設(shè)計(jì)布圖中，設(shè)計(jì)單元301由設(shè)計(jì)單元302 305包圍。 即，在設(shè)計(jì)單元301的上方設(shè)置設(shè)計(jì)單元302，在設(shè)計(jì)單元302的下方設(shè)置設(shè)計(jì) 單元303，在設(shè)計(jì)單元301的左方設(shè)置設(shè)計(jì)單元304，在設(shè)計(jì)單元301的右方設(shè) 置設(shè)計(jì)單元305。設(shè)計(jì)單元301 305分別包括多個(gè)設(shè)置布圖，構(gòu)成隨機(jī)邏輯電 路的通用的規(guī)定電路(AND電路等)。另外，如圖28 (a)所示的那樣，這些 設(shè)定單元具有每種單元不依賴于不同的寬度和單元的種類(lèi)的同一高度。一般，在設(shè)計(jì)布圖的管理用數(shù)據(jù)庫(kù)(庫(kù))中，登記各設(shè)計(jì)單元所具有的單 元名稱(電路名)和各設(shè)計(jì)單元所具有的4個(gè)頂點(diǎn)的坐標(biāo)。因此，通過(guò)參照該 庫(kù)，可計(jì)算設(shè)計(jì)單元301 305中的各自的單元名稱和它們的位置關(guān)系。在下面， 對(duì)比如，設(shè)計(jì)單元301僅由虛擬布圖形成或由單元的周?chē)倪吔绮康囊缶?低的布圖形成的情況進(jìn)行說(shuō)明。在如圖28 (a)所示的那樣，僅由虛擬布圖形成或由單元的周?chē)倪吔绮?的要求精度低的布圖形成的設(shè)計(jì)單元301按照分別由規(guī)定的電路形成的設(shè)計(jì)單 元302 305實(shí)現(xiàn)包圍的方式設(shè)置的情況，根據(jù)設(shè)計(jì)單元301 305的種類(lèi)(電 路)，在設(shè)計(jì)單元301的整體或單元或周?chē)倪吔绮浚呔鹊奶幚硎遣恍枰?的。在這樣的情況，對(duì)設(shè)計(jì)單元301整體或單元的周?chē)倪吔绮浚M(jìn)行低精度 的處理，由此，可縮短處理時(shí)間，降低制造成本。圖28 (b)表示下述的情況， 其中，還對(duì)設(shè)計(jì)單元301，其整體或僅僅周緣部由進(jìn)行了低精度的處理的OPC 后的單元301a置換，對(duì)包括設(shè)計(jì)單元302 305的其它的設(shè)計(jì)單元，M除了 與設(shè)計(jì)單元301之間的邊界部以外，均進(jìn)行高精度的處理，形成包括OPC后的 單元301a 305a的OPC后的單元。此時(shí)，既可對(duì)設(shè)計(jì)單元301，根據(jù)單元的多邊形信息，進(jìn)行圖形運(yùn)算、模 擬，計(jì)算OPC后的布圖，也可照原樣釆用與預(yù)先配備的設(shè)計(jì)單元301內(nèi)的布圖 相對(duì)應(yīng)的OPC后的布圖。由于不必要M過(guò)照原樣置換為預(yù)先配備的OPC后 的布圖，根據(jù)設(shè)計(jì)單元301內(nèi)的多邊形信息，進(jìn)行圖形運(yùn)算、模擬處理，故可 進(jìn)一步縮短處理時(shí)間，降低制造成本。另外，由于設(shè)計(jì)單元301 305按每種單元具有不同的寬度，比如，在設(shè)計(jì) 單元301的寬度大的情況下，在設(shè)計(jì)單元301的上下，除了設(shè)計(jì)單元302 303
以外，還可設(shè)置設(shè)計(jì)單元。在這樣的情況，既可采用設(shè)置于設(shè)計(jì)單元301的上 下的全部的設(shè)計(jì)單元的單元名稱和位置，也可僅僅采用主要的設(shè)計(jì)單元的單元 名稱和位置。圖29為表示本實(shí)施方式的OPC的處理方法的流程圖。圖29為在步驟Sl 和步驟S2之間，進(jìn)行步驟Sl-l Sl-2，并且在步驟S2和步驟S4之間，按照與 步驟S3并行的方式進(jìn)行步驟S2-l S2-2。在步驟S1-1，抽出低精度單元參考信息，求出設(shè)計(jì)單元301的信息。在步 驟Sl-2，采用在步驟S1中登記于庫(kù)中的設(shè)計(jì)布圖，求出設(shè)計(jì)單元301和其周邊 的設(shè)計(jì)單元302 305的信息(單元名稱和頂點(diǎn)的設(shè)計(jì)單元301的相對(duì)坐標(biāo))。接著，進(jìn)碎涉驟S2，對(duì)應(yīng)于OPC所要求的信息，對(duì)在步驟S1中輸入的設(shè) 計(jì)布圖進(jìn)行分類(lèi)。由此，按照所要求的精度低的低精度圖案和所要求的精度高 的高精度圖案進(jìn)行分類(lèi)。在這里，通過(guò)在步驟S1-1計(jì)算的信息，將夾于設(shè)計(jì)單 元302 305之間的設(shè)計(jì)單元301的單元參考信息分類(lèi)為置換對(duì)象。然后，進(jìn)《涉驟S2-1，采用在步驟Sl-2計(jì)算的信息，檢索庫(kù)，由此，求出 與和預(yù)先登記的設(shè)計(jì)單元301相對(duì)應(yīng)的OPC后的單元301a有關(guān)的信息(包括 單元名稱和多邊形信息)。然后，進(jìn)對(duì)涉驟S2-2，將設(shè)計(jì)單元301置換為在步驟S2-l計(jì)算的OPC后 的單元301a。由此，可在不根據(jù)設(shè)計(jì)單元301內(nèi)的多邊形信息，進(jìn)行圖形運(yùn)算、 或模擬處理的情況下，根據(jù)設(shè)計(jì)單元301，計(jì)算OPC后的單元301a。另外，步驟S2-1 S2-2的處理不對(duì)步驟S3的低精度的處理造成影響，但 是，對(duì)步驟S4的高精度的處理造成影響。因此，步驟S3按照與步驟S2-1 步 驟S2-2并行的方式設(shè)置，但是，步驟S4設(shè)置于步驟S2-2和步驟S3的后級(jí)。這樣，在本實(shí)施方式的半導(dǎo)體裝置及其制造方法和半導(dǎo)體制造用掩模，光 接近處理方法中，對(duì)應(yīng)于設(shè)計(jì)單元本身和設(shè)置于設(shè)計(jì)單元的周?chē)脑O(shè)計(jì)單元的 種類(lèi)，進(jìn)行是否可進(jìn)行低精度的處理的分類(lèi)。另外，在可進(jìn)行低精度的處理的 情況，通過(guò)置換為預(yù)先登記的OPC后的布圖，根據(jù)設(shè)計(jì)單元，計(jì)算OPC后的 布圖。因此，由于不進(jìn)行圖形運(yùn)算、模擬處理，故不但具有實(shí)施方式6的效果， 而且實(shí)現(xiàn)可減少伴隨OPC處理的負(fù)荷，可更高速地處理的效果。此外，在上面描述中，對(duì)采用設(shè)置于設(shè)計(jì)單元301的上下左右的設(shè)計(jì)單元 302 305的全部的信息，進(jìn)行設(shè)計(jì)單元301的分類(lèi)的情況進(jìn)行了說(shuō)明，但是，
并不限于此，比如，設(shè)計(jì)單元301的上下的單元邊界部分的圖案的要求精度低 于左右方的情況，也可不考慮上下方向的單元的配置，而采用僅僅是設(shè)置于左右的設(shè)計(jì)單元304 305的信息，進(jìn)行單元301的分類(lèi)?；蛘?，比如，根據(jù)設(shè)計(jì) 單元301的單元名稱(電路名稱)，知道在設(shè)計(jì)單元301中僅僅存儲(chǔ)j^以布圖 這樣的情況等的情況下，也可不采用周?chē)脑O(shè)計(jì)單元的信息，而僅僅采用設(shè)計(jì) 單元301的單元名稱，分類(lèi)成低精度圖案。艦象這樣，進(jìn)行簡(jiǎn)化處理，可將 用于分類(lèi)的處理時(shí)間縮短為比如，40 100併中之1。另外，設(shè)計(jì)單元在設(shè)置布圖中，設(shè)置于端部的情況，并不一定限于在周?chē)?設(shè)置4個(gè)(僅僅考慮左右的配置的情況，為2個(gè))的設(shè)計(jì)單元的情況。因此， 在設(shè)計(jì)單元設(shè)置于設(shè)計(jì)布圖的端部的情況下，采用周?chē)?個(gè)(在僅僅考慮左 右的配置的情況下為1個(gè))設(shè)計(jì)單元的信息，進(jìn)行分類(lèi)，在設(shè)計(jì)單元設(shè)置于設(shè) 計(jì)布圖中的角部的情況下，也可采用周?chē)?個(gè)(在僅僅考慮左右的配置的情 況下為l個(gè))設(shè)計(jì)單元的信息，進(jìn)行分類(lèi)。如i^那樣制造的IC裝置的特征在 于，設(shè)計(jì)布圖中的至少單元邊界部的精度低。比如，圖30 (a)表示在矩形的設(shè)計(jì)單元301 (第l設(shè)計(jì)單元)和與其周?chē)?鄰接的矩形的各設(shè)計(jì)單元(第2設(shè)計(jì)單元)的邊界部，具有低精度區(qū)域310的 實(shí)例。邊界部的低精度區(qū)域310為具有比如，半導(dǎo)體制造的接近效果的影響所 涉及的距離值，或在其上加上由OPC處理上的影響所涉及的距離值的寬度的外 框狀的區(qū)域。此時(shí)，設(shè)計(jì)單元301如圖30 (b)所示的那樣，在中間部具有高精 度區(qū)域(比如，圖13 (b)的柵極布線172)，在周緣部具有低精度區(qū)域310 (比 如，圖13 (b)的J^J以柵極布線182)。此外，比如，圖31 (a)表示在設(shè)計(jì)單元301的整體和其周?chē)母鲉卧?邊界部，具有低精度區(qū)域310的實(shí)例。此時(shí)，設(shè)計(jì)單元301如圖31 (b)所示的 那樣，全部為低精度區(qū)域(比如，圖13 (b)的戯以柵極布線182)。另外，在這里，圖32表示如前述那樣，采用左右的單元的信息，進(jìn)行設(shè)計(jì) 單元301的分類(lèi)的情況的實(shí)例(但是，在該畫(huà)面中，未呈現(xiàn)與修正有關(guān)的相應(yīng) 的形狀)。如圖32所示的那樣，在設(shè)計(jì)單元301中，按照橫切激舌區(qū)域174的 方式形成的柵極布線172，與和激舌區(qū)域174電連接的方式形成的觸點(diǎn)176來(lái)布 圖。設(shè)計(jì)單元301的頂緣部340a和底緣部340b包括精度要求較小的線端(柵 極布線172)。因此，其特征在于，即使在圍繞設(shè)計(jì)單元301的邊界部的低精度
區(qū)域中，頂緣部340a和底緣部340b (相互對(duì)置的1組的第1邊界部)比除了頂 緣部340a和底緣部340b以外的左緣部350a和右緣部350b (相互對(duì)置的1組第 2邊界部)具有更低的精度。另外，在根據(jù)左右的單元的信息，無(wú)論上下方向的單元信息的差異，Mil 同一OPC結(jié)果，置換設(shè)計(jì)單元301的情況，如上所述，線端的精度低，但是， 在設(shè)計(jì)單元301的內(nèi)部，在頂緣部340a，底緣部340b中未包括的區(qū)域的精度不 降低。在這里，對(duì)預(yù)先制作所置換的OPC結(jié)果的情況進(jìn)行說(shuō)明。如果僅僅采用所 置換的單元的左右的單元的單元信息，形成OPC結(jié)果，則由于上下沒(méi)有單元l言 息，故頂緣部340a和底緣部340b的精度過(guò)度降低，存在異常的開(kāi)刻犬的情況。 因此，通過(guò)在上下設(shè)置預(yù)先設(shè)定的虛擬的圖形，在頂緣部340a和底緣部340b 中，防止因戯以的圖形的影響而精度過(guò)低盼瞎況。此外，在本實(shí)例中，設(shè)計(jì)單元301包括激活層和導(dǎo)電性層，但是，低精度 區(qū)域也可在各層不同。另外，在各層，低精度區(qū)域也可不同的優(yōu)點(diǎn)也在其以外 的其它的實(shí)施方式中，是同樣的。還有，在上面描述中，對(duì)各設(shè)計(jì)單元具有不依賴于按每種單元不同的寬度 和單元的種類(lèi)的同一高度的情況進(jìn)行了說(shuō)明，但是，并不限于此，各設(shè)計(jì)單元 也包括不依賴于單元的種類(lèi)的同一寬度和不依賴于單元的種類(lèi)的同一高度。在 通過(guò)，樣，統(tǒng)一各設(shè)計(jì)單元的高度和寬度，設(shè)計(jì)單元設(shè)置于設(shè)計(jì)布圖的端部 的情況，在周?chē)?，設(shè)置3個(gè)(在角部的情況，為2個(gè))的設(shè)計(jì)單元，在設(shè)計(jì)單 元未設(shè)置于設(shè)計(jì)布圖的端部的情況，在周?chē)?，在平時(shí)設(shè)置4個(gè)設(shè)計(jì)單元。因此， 由于可減小設(shè)計(jì)單元之間的位置關(guān)系的變化，故具有能夠簡(jiǎn)化處理，縮短處理 時(shí)間的效果。這樣制造的IC裝置的特征在于，呈圍棋盤(pán)格狀，設(shè)置設(shè)計(jì)單元。雖然對(duì)本發(fā)明進(jìn)行了具體說(shuō)明，但是，上述的說(shuō)明在全部的方面，是列舉 性的，本發(fā)明并不限于此。未列舉的無(wú)數(shù)的變形例解釋為在不脫離本發(fā)明的的 情況下，可想到的方案。
權(quán)利要求
1.一種包括邏輯電路的半導(dǎo)體裝置，其中，上述邏輯電路的形成區(qū)域(114)包括按照規(guī)定精度，被光接近修正處理的第1區(qū)域(114b，170)；以及按照低于上述規(guī)定精度的精度，被光接近修正處理的第2區(qū)域(114a，180)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，JJi第l區(qū)域(114b， 170)包括作為晶體管而動(dòng)作的柵極布線(172); ，第2區(qū)域(114a， 180)包括未作為晶體管而動(dòng)作的虛擬布圖(182)。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，±^第1區(qū)域(114b， 170)的上述柵極布線(172)具有與激活區(qū)域的重合部；，第2區(qū)域(U4a， 180)的，虛擬布圖(182)是不具有與J^^^舌 區(qū)域的重合部的導(dǎo)電體層。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體體，其中，，第l區(qū)域(114b， 170)的，柵極布線(172)具有與觸點(diǎn)用焊盤(pán)對(duì) 應(yīng)的焊盤(pán)圖案；J^第2區(qū)域(114a， 180)的，虛擬區(qū)域(182)是不具有與觸點(diǎn)用焊 盤(pán)相對(duì)應(yīng)的焊盤(pán)圖案的導(dǎo)電體層。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，，第l區(qū)域(114a， 170)的Jt^柵極布線(172)在端部具有寬度大于自身的第l寬度擴(kuò)大部；JlM第2區(qū)域(114a， 180)的，虛擬布圖(182)是在端部不具有寬度 大于自身的第2寬度擴(kuò)大部的導(dǎo)電體層。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中±^第1區(qū)域(114b， 170)的，柵極布線(172)具有與觸點(diǎn)用焊盤(pán)相 對(duì)應(yīng)的焊盤(pán)圖案，并且在，焊盤(pán)圖案上具有與觸點(diǎn)相對(duì)應(yīng)的圖案；i^第2區(qū)域(114a， 180)的i^虛擬布圖(182)是具有與觸點(diǎn)用焊盤(pán) 相對(duì)應(yīng)的焊盤(pán)圖案，并且在上述焊盤(pán)圖案上不具有與觸點(diǎn)相對(duì)應(yīng)的圖案的導(dǎo)電 體層。
7. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，Jl^第l區(qū)域(U4b， 170)的，柵極布線(172)在端部具有寬度大于 自身的第1寬度擴(kuò)大部，并且在，第1寬度擴(kuò)大部上具有與觸點(diǎn)相對(duì)應(yīng)的圖 案；±^第2區(qū)域(114b， 180)的上述柵極布線(182)是在端部具有寬度大 于自身的第2寬度擴(kuò)大部，并且在Jl^第2寬度擴(kuò)大部上不具有與觸點(diǎn)相對(duì)應(yīng) 的圖案的導(dǎo)電體層。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，±^第1區(qū)域(114b， 170)和，第2區(qū)域(114a， 180)包括晶體管的 柵極布線以及與上J^柵極布線重合的激舌區(qū)域；，第2區(qū)域中，柵極布線的角部和上述激舌區(qū)域之間的距離大于第1區(qū)域；_ 第2區(qū)域中，柵極布線的，角部的倒圓大于，第1區(qū)域。
9. 根據(jù)權(quán)禾腰求2所述的半導(dǎo)體裝置，其中，上述第l區(qū)域(114b， 170)的激活區(qū)域包括與觸點(diǎn)相對(duì)應(yīng)的圖案， ，第2區(qū)域(114a， 180)的激舌區(qū)域不具有與觸點(diǎn)相對(duì)應(yīng)的圖案。
10. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，上述第l區(qū)域(114b， 170)和Jti^第2區(qū)域(114a， 180)包括晶體管的 柵極布線(172)以及與上述柵極布線重合的激活區(qū)域，±^第2區(qū)域中—h^激舌區(qū)域的角部和上述柵極布線之間的距離大于第1區(qū)域；，第2區(qū)域中，激活區(qū)域的±^角部的倒圓大于±^第1區(qū)域。
11. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，戰(zhàn)第l區(qū)域(114b， 170)的布線層具有與孔層的重合部， Jl^第2區(qū)域(114a， 180)的布線層不具有與孔層的重合部。
12. 根據(jù)權(quán)禾腰求1所述的半導(dǎo)體裝置，其中，上述第l區(qū)域(114b， 170)包括布線層以及與上述布線層重合的孑L層， JJ^第2區(qū)域(114a， 180)是離開(kāi)， L層規(guī)定距離以上的的布線層。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，，第1區(qū)域(114b， 170)和第2區(qū)域(114a， 180)具有布線層以及與 ±^布線層重合的孔層，B第1區(qū)域的布線層電位未固定，±^第2區(qū)域的布線層電位被大致固定在恒定值。
14. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，，第l區(qū)域(114b， 170)和上述第2區(qū)域(114a， 180)具有同電位的 布線層以及與上述布線層重合的孑L層，±^第2區(qū)域的布線層是 L層的數(shù)量大于上述第1區(qū)域的孔層的數(shù)量的布線層。
15. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，，第l區(qū)域(114b， 170)的孔層具有與布線層的重合部， ，第2區(qū)域(114a， 180)的孑L層不具有與，布線層的重合部。
16. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，，第l區(qū)域(114b, 170)和上述第2區(qū)域(114a， 180)具有布線層以 及與戰(zhàn)布線層重合的孑L層，上述第1區(qū)域的 L層電位未固定，±^第2區(qū)域的 L層電位大致固定在恒定值。
17. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，，第l區(qū)域(U4b, 170)和J^第2區(qū)域(114a， 180)具有同電位的 布線層以及與布線層重合的孔層，戰(zhàn)第2區(qū)域的孑L層是孔層的數(shù)量大于JiM第l區(qū)域的孑L層的數(shù)量的孑L層。
18. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，±^第1區(qū)域(114b， 170)具有包括由相互為同一照犬構(gòu)成的第1部分， 以及由相互不同的形狀構(gòu)成的第2部分的多個(gè)圖案(201， 203， 204)，戰(zhàn)第2區(qū)域(114a， 180)具有包括與上述第1部分相互為同-一的糊大 構(gòu)成的部分，以及由與Jii^第2部分相對(duì)應(yīng)的部分相互為同一的形狀構(gòu)成的部 分的多個(gè)圖案(201a， 203a， 204a)。
19. 根據(jù)禾又利要求1所述的半導(dǎo)體裝置，其中， ，第2區(qū)域(114a, 180)包括呈圍棋盤(pán)格狀設(shè)置的單元。
20. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，上M輯電路的形成區(qū)域(114)包括第l設(shè)計(jì)單元(301)以及與上述第 1設(shè)計(jì)單元鄰接的多個(gè)第2設(shè)計(jì)單元(302 305)，上述第2區(qū)域包括，第1設(shè)計(jì)單元與多個(gè)第2設(shè)計(jì)單元的邊界部GIO)。
21. 根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置，其中戰(zhàn)第l設(shè)計(jì)單元(301)和第2設(shè)計(jì)單元(302 305)為矩形， 上述邊界部(310)包圍上述第1設(shè)計(jì)單元，在，第1設(shè)計(jì)單元中，相互對(duì)置的1組的第1邊界部(340a， 340b)比 另一相互對(duì)置的1組的第2邊界部(350a， 350b)為低精度。
22. —種半導(dǎo)體裝置，包括 半導(dǎo)##底；在，半導(dǎo)4料寸底上形成邏輯電路的邏輯電路區(qū)域(114);以及第1和第2晶體管，具有通過(guò)柵極絕緣膜而形成于上述半導(dǎo)術(shù)寸底上的柵極以及在上述柵極的兩端形成于上述半導(dǎo)4料寸底表面上的源極區(qū)敏漏極區(qū)域，且構(gòu)成上，輯電路，與±^第1 第2晶體管的柵極連接的柵極布線具有L形的彎曲部，±M第1晶體管的柵極布線彎曲部的內(nèi)徑小于上述第2晶體管的柵極布線彎曲部的內(nèi)徑。
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其中，，第1晶體管的柵極布線彎曲部的外徑小于±^第2晶體管的柵極布線 彎曲部的外徑。
24. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其中，MJl^第1晶體管的柵極布線彎曲部至l讓述源極區(qū)域的距離小于從，第 2晶體管的柵極布線彎曲部到上述源極區(qū)域的距離。
25. —種半導(dǎo)體裝置，包括 半導(dǎo)##底；在上述半導(dǎo)術(shù)寸底上形成邏輯電路的邏輯電路區(qū)域(114);第l晶體管，在J^邏輯電路區(qū)域，具有在^,活區(qū)域(174)上fflM柵極絕 緣膜，按照第l間距(A)形成的多根柵極布線(172)，以及在上述柵極布線 之間與上述激活區(qū)域電連接的觸點(diǎn)(176)，且構(gòu)成±^輯電路；多根虛擬柵極布線(182)，在J^if輯電路區(qū)域，在ltt以'a^舌區(qū)域(184) 上 1絕緣膜，按照第2間距(B)形成， 戰(zhàn)柵極布線和戰(zhàn)虛擬布線分別具有端部和L形的彎曲部，上述柵極布 線的上述彎曲部的內(nèi)徑小于上述虛擬柵極布線的上述彎曲部的內(nèi)徑，上述柵極 布線的上述端部的凸出大于上述戯以柵極布線的上述端部的凸出。
26. 根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其中， ，第l間距(A)與，第2間距(B)大致相等。
27. —種半導(dǎo)體制造用掩模，其用于制造具有邏輯電路的半導(dǎo)體裝置， 與J^邏輯電路相對(duì)應(yīng)的掩模區(qū)域包括 按照規(guī)定精度被光接近修正處理的第1區(qū)域(114b， 170); 按照低于上述規(guī)定精度的精度被光接近修正處理的第2區(qū)域(114a， 180)。
28. —種光接近處理方法，其用于制造具有邏輯電路的半導(dǎo)體裝置，該方法包括在上述邏輯電路的設(shè)計(jì)布圖的第1區(qū)域014b， 170)，按照規(guī)定精度進(jìn)行 第1光接近修正處理的步驟(a);在上述邏輯電路的設(shè)計(jì)布圖的第2區(qū)域(114a， 180)，按照低于，規(guī)定 精度的精度進(jìn)行第2光接近修正處理的步驟(b)。
29. 根據(jù)權(quán)禾腰求28所述的光接近處理方法，其中， 上述步驟(a)在上述步驟(b)之后進(jìn)行。
30. —種半導(dǎo)體裝置的制造方法，該方法使用了權(quán)利要求28或29所述的光 接近處理方法，該方法包括使用由通過(guò)上述步驟(a)和上述步驟(b)獲得的光接近修正后的布 案進(jìn)fi^會(huì)制而形成的光掩模，在涂敷光抗蝕劑的半導(dǎo)4料寸底上轉(zhuǎn)印上述布 案的步驟；根據(jù)已轉(zhuǎn)印的上述布案，對(duì)晶片進(jìn)行加工的步驟。
31. —種半導(dǎo)體裝置的制造方法，該方法使用了權(quán)利要求28或29所述的光接近處理方法，該方法包括使用由上述步驟(a)和上述步驟(b)獲得的、設(shè)置于直接繪圖裝置內(nèi)的 存儲(chǔ)單元中的光接近修正后的布案，在涂敷了光抗蝕劑的半導(dǎo)m寸底上直 接繪圖的步驟；按照已繪制的布案，對(duì)晶片進(jìn)行加工的步驟。
32. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在上述步驟(b)，，第2光接近修正處理M;施加一致的偏置而進(jìn)行。
33. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在戰(zhàn)步驟(b)，上述第2光接近修正處理，M不分割邊緣而以Jd^規(guī) 定精度對(duì)邊緣的位置進(jìn)行處理的方式進(jìn)行。
34. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在上述步驟(b)，上述第2光接近修正處理，通過(guò)以低于上述規(guī)定精度的 精度分割邊緣鄉(xiāng)行。
35. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在上述步驟(b)，上述第2光接近修正處理，fflil簡(jiǎn)化規(guī)則庫(kù)光接近修正 中的規(guī)格^iS行。
36. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在，步驟(b),上述第2光接近修正處理，通il減緩模型庫(kù)光接近修正 的規(guī)格鄉(xiāng)行。
37. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在上述步驟(b)，上述第2光接近修正處理，M3i將具有相互相似的糊犬 的多種圖案(201， 203， 204)統(tǒng)一為l種圖案(201a)艦行。
38. 根據(jù)權(quán)利要求28或29所述的光接近處理方法，其中，在上述步驟(b)，，第2光接近修正處理，i!31將規(guī)定的設(shè)計(jì)布圖(301) 置換為預(yù)先登記的光接近修正后的布圖(301a)來(lái)進(jìn)行。
39. 根據(jù)權(quán)禾腰求38所述的光接近處理方法，其中，在il^步驟(b)，上述第2光接近修正處理，根據(jù)設(shè)置于上述規(guī)定的設(shè)計(jì) 布圖(301)周?chē)脑O(shè)計(jì)布圖(302， 303， 304， 305)的種^6S行。
40. 根據(jù)禾又利要求38所述的光接近處理方法，其中，第2光接近修正處理還在上述規(guī)定的設(shè)計(jì)布圖(301)周?chē)倪吔绮?(310)中進(jìn)行。
41. 一種包括邏輯電路的半導(dǎo)體裝置的制造方法，該方法包括步驟(a)，通過(guò)fOTi^邏輯電路的光接近修正后的布圖以規(guī)定精度進(jìn)行 曝光處理，在掩模上形成，邏輯電路的第1布圖；步驟(b)，通過(guò)1OTi:^輯電路的光接近修正后的布圖以低于上述規(guī)定精度的精度進(jìn)行曝光處理，在掩模上形成上述邏輯電路的第2布圖； 轉(zhuǎn)印步驟，使用由，步驟(a)和，步驟(b)獲得的光接近修正后布 案形成的光掩模，在涂敷了光抗蝕劑的半導(dǎo)##底上，轉(zhuǎn)印±^布案; 按照已轉(zhuǎn)印的上述布案，對(duì)晶片進(jìn)行加工的步驟。 42.—種包括邏輯電路的半導(dǎo)體裝置的制造方法，該方法包括步驟(a) ， m使用，邏輯電路的光接近修正后的布圖，以規(guī)定精度進(jìn)行曝光處理，在晶片上形成上M輯電路的第1布亂步驟(b)，通逝柳J^邏輯電路的光接近修正后的布圖，以低于擅規(guī) 定精度的精度進(jìn)行曝光處理，在晶片上形成上i^g輯電路的第2布圖；以及根據(jù)由上述步驟(a)和步驟(b)獲得的光接近修正后的布案繪制的 ，布案，對(duì)，晶片進(jìn)行加工的步驟。
全文摘要
本發(fā)明在于提供一種包括邏輯電路的半導(dǎo)體裝置，本發(fā)明的目的在于縮短處理時(shí)間，降低制造成本。進(jìn)而，為了實(shí)現(xiàn)上述目的，邏輯電路的形成區(qū)域(114)包括以規(guī)定精度被光接近修正處理的第1區(qū)域(114b，170)；以及，以低于規(guī)定精度的精度被光接近修正處理的第2區(qū)域(114a，180)。特別是，第1區(qū)域(114b，170)具有作為晶體管而動(dòng)作的柵極布線(172)，第2區(qū)域(114a，180)具有不作為晶體管而動(dòng)作的虛擬布圖(182)。
文檔編號(hào)E21B47/06GK101213489SQ20068001410
公開(kāi)日2008年7月2日 申請(qǐng)日期2006年4月25日 優(yōu)先權(quán)日2005年4月26日
發(fā)明者小野祐作, 田岡弘展 申請(qǐng)人:株式會(huì)社瑞薩科技