国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      支持多虛擬邏輯測試儀的半導體測試系統(tǒng)的制作方法

      文檔序號:6107164閱讀:211來源:國知局
      專利名稱:支持多虛擬邏輯測試儀的半導體測試系統(tǒng)的制作方法
      技術領域
      本發(fā)明涉及一種用于測試半導體裝置如IC和LSI的半導體測試系統(tǒng),如自動測試設備(ATE),尤其是涉及一種簡單的ATE系統(tǒng),用作多邏輯測試儀,每一個都彼此獨立且異步地運行,以及一個常規(guī)的簡單的邏輯測試儀。
      在利用半導體測試系統(tǒng)如自動測試設備(ATE)或IC測試儀測試半導體裝置如IC或LSI時,就會在待測量裝置的相應的管腳處以一預定的測試時序提供測試信號(模式),半導體測試系統(tǒng)從該待測量裝置接收響應該測試信號產(chǎn)生的輸出信號,該輸出信號由閘門信號以規(guī)定的時序進行采樣以便與期望的值信號進行對比來確定該待測量的半導體裝置是否正確地執(zhí)行期望的功能。


      圖1是一個示意性的方框圖,說明一個常規(guī)的半導體測試系統(tǒng)的一個例子。在圖1的半導體測試系統(tǒng)中,一個模式發(fā)生器12從一個測試處理機11接收測試數(shù)據(jù)。該模式發(fā)生器12產(chǎn)生一個要提供給一個波形格式化器14的測試模式數(shù)據(jù)以及一個要提供給一個模式比較器17的期望的值模式。一個時序發(fā)生器13產(chǎn)生時序信號以同步整個測試系統(tǒng)的操作。在圖1中,時序信號提供給例如該模式發(fā)生器12、模式比較器17、波形格式化器14和模擬比較器16。
      時序發(fā)生器13也提供一個測試循環(huán)(測試儀速率)脈沖和時序數(shù)據(jù)給該波形格式化器14。該模式(測試向量)數(shù)據(jù)定義了‘0’和‘1’,也就是,測試信號波形的上升沿和下降沿。時序數(shù)據(jù)(時序設置數(shù)據(jù))定義了波形的上升沿和下降沿相對于測試循環(huán)脈沖的時序(延遲次數(shù))。一般地,該時序數(shù)據(jù)也包括波形信息如RZ(回零)、NRZ(不回零)或EOR(異或)波形。
      根據(jù)來自模式發(fā)生器12的模式數(shù)據(jù)和測試循環(huán)脈沖以及來自時序發(fā)生器13的時序數(shù)據(jù),波形格式化器14形成具有規(guī)定的波形和時序的測試信號,該波形格式化器14通過一個驅動器15將該測試信號發(fā)送給DUT 19。該波形格式化器14包括設置/復位觸發(fā)器(未示出)以形成要提供給該驅動器15的測試信號,該驅動器15調(diào)整該測試信號的幅度、阻抗和/或轉換速率并把該測試信號施加給DUT19。
      模擬比較器16以一預定的閘門(strobe)時序比較來自DUT 19的響應信號和一個參考電壓,所得到的邏輯信號被提供給該模式比較器17,其中在來自模擬比較器16的邏輯模式與來自模式發(fā)生器12的期望值模式之間進行邏輯比較。該模式比較器17檢查是否兩個模式彼此匹配,由此來確定該DUT 19的通過與失效。當確定失效時,把這種失效信息提供給一個失效存儲器18,并與來自模式發(fā)生器12的DUT 19的失效地址信息一起存儲以便進行失效分析。
      在常規(guī)技術中,這種半導體測試系統(tǒng)被配置成或者是每管腳體系(每管腳測試儀)或者是共享資源體系(管腳組體系)。在此,每管腳測試儀是指一個半導體測試系統(tǒng),其中用于產(chǎn)生測試參數(shù)如信號的所有硬件資源都是獨立地提供測試系統(tǒng)的每個測試通道(測試管腳)。隨后,在每管腳測試儀內(nèi),用于待測量半導體裝置的各種測試參數(shù)都可以獨立地針對DUT的每個管腳進行設置。
      管腳組測試儀是指一個半導體測試系統(tǒng),其中諸如時序發(fā)生器的測試儀資源和參考電壓都通用于所有的或預定數(shù)量的測試通道(測試管腳)。一個具有如圖1所示的共享資源(組管腳)結構的IC測試儀雖然很經(jīng)濟但卻不夠靈活地測試最近的、高復雜和高速的IC裝置。與共享用于DUT的每個終端管腳的測試參數(shù)的共享資源測試儀相對比,每管腳測試儀較好地適用于測試高速LSI,因為它可以獨立地為DUT的每個終端管腳產(chǎn)生測試參數(shù),因此可以自由地產(chǎn)生復雜的測試模式和時序。在一個典型的每管腳IC測試儀內(nèi),圖1所示的該時序發(fā)生器13和波形格式化器14獨立地提供給每個測試管腳,即給DUT的每個終端管腳。
      在半導體測試業(yè),需要并行地測試多個裝置以便提高測試效率,存在可以并行地測量多個裝置的半導體測試系統(tǒng),圖2A和2B給出了用于同時測試多個半導體裝置的基本配置的例子。在圖2A中,兩個測試頭TH1和TH2連接到一個自動測試設備(ATE)10以并行地測試兩個裝置DUT1和DUT2。在圖2B中,兩個裝置DUT1和DUT2在連接到ATE 10的單一信號測試頭TH上進行測試。
      但是,在傳統(tǒng)的測試系統(tǒng)中,或者是每管腳體系或管腳組體系,該測試管腳都是作為一個單一的管腳組對待的,它們一起啟動和運行直到完成整個測試程序。換句話說,這些傳統(tǒng)的測試系統(tǒng)是通過在一個單一的模式存儲器上復制同一測試模式來執(zhí)行并行的測試,因此上面的操作就具有這樣的限制每個裝置運行同一個測試模式,并且在每個裝置上的模式必須運行完成,即使是檢測到DUT的一個裝置出現(xiàn)錯誤。
      因此,本發(fā)明的一個目標是提供一種起到多邏輯測試儀功能的半導體測試系統(tǒng),其中每個邏輯測試儀都能彼此獨立地且異步地運行。
      本發(fā)明的另一個目標是提供一種作為多邏輯測試儀的半導體測試系統(tǒng),其中每個邏輯測試儀可以對應待測量半導體裝置的要求按照測試管腳自由地進行配置。
      本發(fā)明的另一個目標是提供一種半導體測試系統(tǒng),它能對多個裝置進行同步的或異步的并行測試。
      本發(fā)明的另一個目標是提供一種半導體測試系統(tǒng),它能夠并行地運行多個測試程序并能簡化用于多個裝置并行測試的軟件編程。
      本發(fā)明的另一個目標是提供一種半導體測試系統(tǒng),它能以低成本和高測試靈活性以及測試效率支持虛擬多邏輯測試儀。
      按照本發(fā)明,該半導體測試系統(tǒng)包括主機計算機,通過執(zhí)行測試程序控制半導體測試系統(tǒng)的整個運行;多個管腳單元,每個單元具有用于產(chǎn)生給待測量半導體裝置(DUT)的分配管腳的測試模式以及評估所得的DUT響應的裝置;管腳單元總線,設置在所述的主機計算機與該多個管腳單元之間,用于傳送地址、數(shù)據(jù)、控制信號和時鐘;以及裝置,用于當主機計算機把單一或一組選擇地址放置在管腳單元總線上時配置對應于待測量裝置的輸入/輸出管腳的管腳單元。
      在本發(fā)明的支持多虛擬測試儀的測試系統(tǒng)中,成組的測試管腳是動態(tài)地分配給獨立的待測量裝置(DUT)或單片機系統(tǒng)(SoC)的獨立的子系統(tǒng)。這些組由測試儀總線獨立地進行尋址并作為分散的各個測試系統(tǒng)對待,該組分配與選擇是通過一個硬件機制來完成,該機制允許該主機計算機在管腳單元總線上寫該組選擇地址(GSA)。運行在這些虛擬測試儀上的測試可以一起或獨立地啟動或獨立地終止。因此,本發(fā)明允許在一個單一的測試系統(tǒng)上同時測試多個不同的IC裝置,本發(fā)明的思想也適用于每管腳體系或管腳組體系的測試儀。
      圖1是表示傳統(tǒng)的半導體測試系統(tǒng)中基于在循環(huán)基礎上描述的測試數(shù)據(jù)產(chǎn)生測試閘門和測試信號的結構的一個示例的示意圖。
      圖2A和2B是表示利用一個半導體測試系統(tǒng)用于并行地測試多個待測量IC裝置的基本配置的示意圖。
      圖3是表示本發(fā)明的半導體測試系統(tǒng)的基本結構的示意圖,該測試系統(tǒng)可以支持并行地測試多個不同裝置的多虛擬邏輯測試儀。
      圖4是表示設置在圖3的半導體測試系統(tǒng)的每個管腳單元內(nèi)以便在接收到組地址選擇數(shù)據(jù)時分配管腳單元的管腳單元寫譯碼器內(nèi)的結構的一個示例的電路圖。
      圖5A-5I是時序圖,表示圖4的管腳單元組譯碼器所涉及的、用于選擇管腳單元和產(chǎn)生測試啟動信號的操作。
      圖6是電路圖,表示實現(xiàn)相對于本發(fā)明的多個虛擬測試儀內(nèi)的每個管腳單元提供一個終止測試信號(end of test signal)的示例。
      圖7A和7B是表示用于傳統(tǒng)的半導體測試系統(tǒng)和本發(fā)明的多個虛擬測試儀的模式文件布置和模式裝載流的示意圖。
      圖8是表示本發(fā)明的使用單一測試頭的半導體測試系統(tǒng)內(nèi)的并行測試操作的流程圖。
      圖9是表示本發(fā)明的使用兩個或更多的測試頭的半導體測試系統(tǒng)內(nèi)的并行測試操作的流程圖。
      圖10是表示用于測試單片機系統(tǒng)(SoC)IC內(nèi)的功能核芯的本發(fā)明的半導體測試系統(tǒng)內(nèi)的并行測試操作的流程圖。
      圖11是表示在本發(fā)明的半導體測試系統(tǒng)內(nèi)用于并行測試三個DUT的多個虛擬邏輯測試儀的軟件和硬件結構的示例的示意圖。
      圖12是表示在在圖10的并行測試之間由本發(fā)明的半導體測試系統(tǒng)分配一組虛擬邏輯測試儀的進程的流程圖。
      圖13是由本發(fā)明的半導體測試系統(tǒng)內(nèi)的虛擬邏輯測試儀進行圖10的并行測試的過程的流程圖。
      在圖3中示出了本發(fā)明的支持多個虛擬邏輯測試儀的半導體測試系統(tǒng)的基本配置。本發(fā)明內(nèi)的多個虛擬邏輯測試儀可以定義為通過使用特定的測試組控制硬件同時運行多個測試程序的一個單一的ATE(自動測試設備)系統(tǒng)。圖3的例子包括一個主機控制系統(tǒng)(系統(tǒng)主計算機或主機計算機)31,管腳單元/主機控制器接口32,管腳單元總線33,多個管腳單元351-35N和DUT安裝板37。
      主機控制系統(tǒng)31的主要任務是運行用戶測試程序并把該測試程序轉譯成測試儀總線數(shù)據(jù),這此總線數(shù)據(jù)配置并操作管腳單元并檢索測試結果。該主機控制系統(tǒng)可以是一個單一的計算機或計算機互連網(wǎng)絡,每個都支持控制該測試系統(tǒng)的軟件。例如一臺計算機,一個工作站或個人計算機可以控制該用戶接口并可連接到另一個控制運行該測試系統(tǒng)硬件所需要的實時功能的計算機。
      該管腳單元/系統(tǒng)控制器接口32將主機控制系統(tǒng)31接口到該管腳單元總線33。管腳單元/系統(tǒng)控制器接口32采用兩種形式中的一種(1)它可以是通過一個支持串行或并行通信協(xié)議的靈活纜線連接的主機卡或目標總線卡;(2)可以是連接單一系統(tǒng)底板上的兩個完全不同的總線的接口卡。
      管腳單元/系統(tǒng)控制器接口32允許主機控制系統(tǒng)31個別地向管腳單元351-35N或可編程群組內(nèi)寫配置和控制數(shù)據(jù)。一個可編程群組被定義為硬件機制,它允許主機控制系統(tǒng)31向目標管腳單元35上的程序組選擇地址寄存器寫數(shù)據(jù)組選擇地址(GSA)。當把一個具有正常的組資格以及目的寄存器地址的特定組選擇地址放置在地址總線上時,這些總線數(shù)據(jù)就要被寫到匹配該GSA組數(shù)據(jù)的所有管腳單元351-35N的目標寄存器。由每個管腳單元35內(nèi)的如圖4所示的管腳單元數(shù)據(jù)寫譯碼器53執(zhí)行該功能,將在下面詳細地描述這些。
      管腳單元35將為所分配的測試管腳產(chǎn)生一個測試模式并評估所得的DUT管腳的響應。一個管腳單元35映像到從一組測試儀管腳單元板(如64-256)分配的一個虛擬測試單元,其中每一個單元板都可以為一個相應的DUT管腳產(chǎn)生一個測試模式并且評估由其得到響應。在本發(fā)明中,這種管腳單元分配可以在主機控制系統(tǒng)31的控制下自由地且動態(tài)地進行重新配置。
      一般地在管腳單元35上執(zhí)行的高級功能是(1)讀取測試狀態(tài)端,(2)裝載測試模式,(3)啟動測試模式,(4)讀取模式失效地址,以及(5)配置管腳單元。原理上,這些與在當前的ATE系統(tǒng)上使用的是相同的功能,這些功能可以施加給代表虛擬測試儀的管腳組或子部份。這些管腳單元35可以具有微控制器,這些微控制器可以本地處理某些或一部份功能以便簡化和加速處理。
      虛擬測試儀技術可以施加給基于循環(huán)的測試儀或基于事件的測試儀。在傳統(tǒng)的基于循環(huán)的測試儀中,根據(jù)包括測試速率、延遲定時、波形和向量描述的測試數(shù)據(jù)產(chǎn)生一個測試模式。在基于事件的測試儀(測試儀結構的新思想)內(nèi),根據(jù)值變化和定時信息產(chǎn)生一個測試模式。關于基于事件的測試系統(tǒng)的詳細描述在美國專利申請?zhí)?9/406,300(由本發(fā)明的同一受讓人擁有)中給出。
      如上面所述的,主機控制系統(tǒng)31的功能是作為與管腳單元351一35N的用戶接口,該主機控制系統(tǒng)31使得用戶可以指示測試操作的開始與終止、裝載測試程序或其它測試條件或者是執(zhí)行測試結果的分析。該主機控制系統(tǒng)31通過管腳單元總線33與管腳單元351-35N接口。如前面所簡要描述的,該主機控制系統(tǒng)31通過將組選擇地址傳送給每個管腳單元35內(nèi)的管腳單元寫譯碼器53來配置和分配管腳單元35。
      圖4給出了管腳單元寫譯碼器53的一個電路示例。該管腳單元寫譯碼器被設計成允許該主機控制系統(tǒng)31作為一個群組同時地注冊寫到一個單一的管腳單元或多個管腳單元。在本發(fā)明中通過使用群組注冊寫功能可以有效地增強虛擬測試儀的控制操作。最好管腳單元寫控制譯碼器53被設置在每個管腳單元35中。管腳單元寫譯碼器53的作用是檢測來自該主機控制系統(tǒng)31的注冊地址數(shù)據(jù)和群組選擇數(shù)據(jù)并允許指令和數(shù)據(jù)到達指定的管腳單元35的內(nèi)部寄存器。圖4也允許管腳單元總線33的信號線傳送控制信號、地址數(shù)據(jù)、時鐘等。
      在圖4的例子中,管腳單元寫譯碼器53包括一個群組選擇地址寄存器41,單元卡地址裝置(set)42,比較器43和44,AND(與)門45和46,OR(或)門47,譯碼器48和觸發(fā)器49。在管腳單元總線33上的信號和數(shù)據(jù)的一個例子包括一個主(系統(tǒng))時鐘,數(shù)據(jù),寄存器地址,卡/組地址,地址使能信號、卡/組選擇信號,寫/讀選擇信號和一個管腳總線時鐘。應明白,存在很多的方式可以實現(xiàn)本發(fā)明,圖4的例子僅是為了說明的目的所舉的一個例子。
      在獲得直接的管腳單元選擇(組寫操作)時,該地址線上包括來自主機控制系統(tǒng)31的管腳單元地址(卡/組地址)和管腳單元目標內(nèi)部寄存器地址。數(shù)據(jù)線包括要寫到或要從目標寄存器中讀取的數(shù)據(jù)。在此,目標寄存器是一個內(nèi)部地設置在每個管腳單元內(nèi)、用于數(shù)據(jù)傳送目的的寄存器(未示出)。讀/寫信號、卡/組選擇信號和地址使能信號由該主機控制系統(tǒng)31驅動以告訴管腳單元35執(zhí)行命令事務。
      更具體地,在圖4的方框圖以及圖5的時序圖中,主機控制系統(tǒng)31把數(shù)據(jù)Di(圖5E)放置在數(shù)據(jù)線上,把卡/組地址GAi(圖5G)和管腳單元目標內(nèi)部寄存器地址RAi(圖5F)放置在地址線上。數(shù)據(jù)Di要傳送給所選擇的管腳單元35內(nèi)的目標寄存器,卡/組地址GAi指示一個目標組標識號。
      當寄存器41內(nèi)的組標識與卡/組地址匹配時,比較器43就發(fā)出一個匹配信號。可替換地,當單元卡地址裝置42內(nèi)的地址與卡/組地址匹配時,比較器44發(fā)出一個匹配信號。在單元卡地址42內(nèi)的地址由開關或專用自動配置過程設置以唯一地標識該管腳單元。來自比較器43和44的匹配信號通過AND門45和46而相互排斥。OR門47向譯碼器48提供一個使能信號,由此向目標寄存器發(fā)送所解碼的寄存器地址。
      兩個AND門45和46被提供這些控制信號,即地址使能信號(圖5C),卡/組選擇信號(圖5H)和寫/讀選擇信號。在組寫操作中,寫/讀選擇信號被設置成高電平以指示一個寫操作,而卡/組選擇信號被設置成低電平以指示該組寫操作。該主機控制系統(tǒng)31以管腳總線時鐘(圖5B)按照由低到高排序該地址使能信號,隨后再由高到低排序。因此,在完成該序列時,寄存器地址RAi尋址的每上管腳單元內(nèi)部寄存器,如果該管腳單元具有的寄存器與在卡/組地址GAi中指示的值匹配,就把數(shù)據(jù)Di存儲下來。
      組數(shù)據(jù)寫的一個主要功能是向一個虛擬測試儀組發(fā)送一個同步‘啟動測試’信號的能力,在虛擬測試儀組內(nèi)的管腳單元35在同一系統(tǒng)主時鐘邊沿全部啟動測試。、ATE系統(tǒng)的一個共性是具有一個主系統(tǒng)時鐘,由該時鐘導出所有的系統(tǒng)時序。當由譯碼器48規(guī)定了目標寄存器時,一個使能信號18被提供給該觸發(fā)器49,由此在下一個管腳總線時鐘的時序處產(chǎn)生在圖5I的時序圖和圖4的電路圖中所示的啟動測試信號。
      本發(fā)明的一個特征是獨立地從管腳單元35產(chǎn)生一個終止測試信號,該終止信號可以傳送到管腳總線以終止分配給該管腳單元35的測試,但分配給其它管腳單元35的測試不受影響。主機控制系統(tǒng)31檢測該終止測試信號并針對該管腳單元35進到一個與該終止測試信號相關的新的測試。圖6給出實現(xiàn)這種檢測終止測試信號的能力的一個電路圖示例。
      最低限度地,該終止測試可能發(fā)生在測試模式的到期結束或者是從待測裝置處檢測到一個不期望的輸出。常規(guī)地,由控制主機計算機監(jiān)視該終止測試信號,在檢測到一個有效的‘終止測試’信號時,該主機計算機從測試儀硬件中檢測并處理測試結果。
      在本發(fā)明中,當多個虛擬測試儀并行運行時,需要檢測可由主機控制系統(tǒng)31監(jiān)視的多個‘終止測試’信號。在圖6的例子中,管腳單元總線33包括可被動態(tài)地分配給一個虛擬測試儀組的多個‘終止測試’信號。在一個虛擬測試儀組內(nèi),每個管腳單元必須具有斷言在該管腳單元總線33的分配線上的‘終止測試’信號的能力。
      這些可以通過使用管腳單元35的到‘終止測試’信號的標準線‘OR’布置來完成。因此在圖6的例子中,每一個管腳單元351-35N包括一個多路轉換器52,一個選擇寄存器54和開放集極(collector)驅動器Dr。例如,由于檢測到錯誤,一個終止測試信號被提供給多路轉換器52,該轉換器是由來自選擇寄存器54的數(shù)據(jù)選擇的。因此,該終止測試信號被傳送給管腳單元總線33并因此通過所選擇的開放集極驅動器Dr提供給主機控制系統(tǒng)31。
      用于多個DUT邏輯測試的虛擬測試儀技術允許每個虛擬測試儀相對于其它的虛擬測試儀或者同步地運行或者異步地運行。每個虛擬測試儀都具有與其它測試儀獨立地運行的測試模式拷貝。一個好處在于用于多個裝置的虛擬測試模式的磁盤存儲大約小于它的標準ATE模式副本的N倍。這種存儲器減少的原因將在下面參照圖7A和7B進行簡單的解釋。
      磁盤存儲空間的減少是基于這樣的事實在用于并行地測試多個裝置的標準ATE系統(tǒng)中(如圖7A所示),在單一的模式文件61A中一個子模式63A被重復倍增。該子模式63A是測試單個裝置所要求的測試模式。因此,整個文件的大小可以計算為子模式(SP)與該模式所重復(PR)的次數(shù)的乘積,等于SP×PR。但是,在如圖7B所示的虛擬測試儀中,測試單個裝置的子模式文件63B或模式被再次使用并被裝載進每個虛擬測試儀中。因此,整個模式文件61B的大小就是子模式文件63B的大小。
      在傳統(tǒng)的ATE系統(tǒng)中用于多個(并行)DUT邏輯測試的的測試模式是由目標裝置的水平重復測試模式組成,其限制在于該測試模式必須在所有的裝置上一次性并行且同步運行。同步操作的限制在于它不會允許已發(fā)現(xiàn)有偏差的裝置移動該測試模式的其它部份而同時保持所有其它的DUT仍在進行測試。但是在本發(fā)明中,對于包括一個虛擬測試儀的相應的管腳單元,通過檢測終止測試信號,該DUT可以被一個新DUT取代,同時與其它虛擬測試儀實例獨立地初始化一個新的測試。
      主要地,該異步并行測試減少整個測試時間。在異步測試中,每個DUT測試任務被允許以最大的速率移動并且不要求與正在測試的其它裝置同步地(如同在同步測試中)運行其測試模式。同步測試要求規(guī)劃再同步,這就導致延長了整個測試時間。
      圖8和9表示在本發(fā)明的多個虛擬邏輯測試儀中多個DUT測試的流程圖。在傳統(tǒng)的ATE邏輯測試系統(tǒng)中,沒有一個簡單的規(guī)劃算法來實現(xiàn)并行測試,每個測試程序都要針對要測試的裝置和相關的測試模式進行定制,在本發(fā)明的支持多個測試的半導體系統(tǒng)中,在如圖2B所示的批處理裝載處理機上的裝置的并行測試可以使用簡單的算法很容易地完成,這種算法的一個示例在圖8的流程圖中示出。
      在第一步S11,在測試系統(tǒng)中裝載一個測試計劃,該測試計劃指示要并行測試‘N個DUT’。在步驟S12,該系統(tǒng)配置管腳分配裝置并將管腳分配實例化為‘N’個硬件形式的虛擬測試儀。隨后該過程進到步驟S13以實例化“N”個測試程序并將每一個映像到每一個虛擬測試儀。在步驟S14,該過程指示測試處理機裝載N個DUT。在步驟S15,所有的測試程序任務同步或異步地啟動,在該步驟中,所選擇的管腳單元向DUT并行地提供測試模式并評估從DUT的響應輸出。
      在步驟S16,該過程等待所有的測試程序任務停止,當針對測試處理機上的DUT的所有測試程序任務都停止時,在步驟S17,該系統(tǒng)把所有的測試結果輸出給用于接收(binning)的測試處理機。這樣,被測試的DUT按照測試結果被分類。在步驟S18,該過程命令該測試處理機從測試頭中退出DUT。在步驟S19確定所測試的半導體裝置是否是最后的DUT,如果是,則該過程在步驟S20處終止,如果不是,則該過程回到步驟S14重復步驟S14-S19的步驟直到測試完所有的半導體裝置。
      在本發(fā)明的支持多個測試的半導體測試系統(tǒng)中,在多個單一DUT處理器(如圖2A所示)上的裝置的并行測試可以很容易地使用單一的算法完成,在圖9的流程圖中示出了這種算法的一個例子。
      在第一步S21,在測試系統(tǒng)中裝載一個測試計劃,該測試計劃指示要并行測試‘N個DUT’。在步驟S22,該過程配置管腳分配裝置并將管腳分配實例化為‘N’個硬件形式的虛擬測試儀。隨后該過程進到步驟S23以實例化“N”個測試程序并將每一個映像到每一個虛擬測試儀和測試處理機。在步驟S24,該過程指示測試處理機裝載N個DUT。在步驟S25,所有的測試程序任務同步或異步地啟動,在該步驟中,所選擇的管腳單元向DUT并行地提供測試模式并評估從DUT的響應輸出。
      在步驟S26,該過程等待所有的測試程序任務停止,當針對測試處理機上的DUT的所有測試程序任務都停止時,該過程移動到步驟S27,其中該系統(tǒng)把所有的測試結果輸出給測試處理機,這樣,被測試的DUT按照測試結果被分類。在步驟S28,該過程命令該測試處理機從測試頭中退出DUT。在步驟S29確定所測試的半導體裝置是否是最后的DUT,如果是,則該過程在步驟S30處終止,如果不是,則該過程回到步驟S24重復步驟S24-S29的步驟直到測試完所有的半導體裝置。
      對于并行測試SoC(單片機系統(tǒng))子系統(tǒng)的一種方法是與分開的具體的邏輯裝置的并行測試相類似,就是把測試信號集(set)并行地施加給SoC裝置中的核芯,利用同步或異步并行的虛擬測試儀性能,可以很容易地處理SoC裝置的測試,傳統(tǒng)的測試系統(tǒng)可以并行地施加同步測試信號,但是它們不能異步地并行施加測試信號集。異步測試的兩個主要優(yōu)點是(1)某些交互子系統(tǒng)操作問題僅在異步測試中才表現(xiàn)出來,(2)整個裝置的測試時間將減少,因為每個測試任務被允許以最大速率移動并且一般地不要求與其它正在測試的子系統(tǒng)進行再同步。
      在本發(fā)明的虛擬測試儀上并行地異步測試SoC子系統(tǒng)時,可以使用如圖10所示的簡單算法。在圖10的過程的開始,在步驟S31,在測試系統(tǒng)中裝載一個測試計劃,該測試計劃指示要由N個測試程序并行測試的N個SoC子系統(tǒng)。在步驟S32,該過程配置管腳分配集(sets)并將管腳分配實例化為‘N’個虛擬測試儀并匹配每個SoC子系統(tǒng)的每個虛擬測試儀測試端口管腳。隨后該過程進到步驟S33以實例化“N”個測試程序并將每一個測試程序映像到每一個虛擬測試儀。在步驟S34,該過程指示測試處理機裝載SoC裝置。在步驟S35,所有的測試程序任務啟動,在該步驟中,所分配的虛擬測試儀向SoC裝置并行地提供測試模式并評估其響應輸出。
      在步驟S36,該過程等待所有的測試程序任務停止,當針對測試處理機上的SoC子系統(tǒng)的所有測試程序任務都停止時,該過程移動到步驟S37,其中該測試系統(tǒng)把所有的測試結果輸出給測試處理機,由此,按照測試結果分類SoC。在步驟S38,該過程命令該測試處理機從測試頭中退出SoC。在步驟S39確定所測試的SoC是否是最后的DUT,如果是,則該過程在步驟S40處終止,如果不是,則該過程回到步驟S34重復步驟S34-S39的步驟直到測試完所有的半導體裝置。
      使用虛擬測試的SoC方法的一個優(yōu)點是正在測試的每個子系統(tǒng)的測試程序和模式都很容易地標識和分離,而不是混合在鏈接的模式和測試配置中,這使得測試工程師很容易地研發(fā)和調(diào)試SoC的子系統(tǒng)測試程序和測試模式。另外這種分離性能也允許輕松地進行子系統(tǒng)特征化。
      圖11表示配置成并行地測試三個DUT的虛擬測試儀系統(tǒng)的軟件和硬件方框圖的一個示例。在本例中,軟件程序任務82(虛擬測試任務VT1),83(虛擬測試任務VT2),84(虛擬測試任務VT3)是由作為主測試程序8 1的‘Test Plan(測試計劃)’實例化的同一測試程序的實例。在本例中假定在測試程序中只有一個從測試儀業(yè)務核86傳輸?shù)臏y試模式DTP,也假定裝置DUT1-3僅具有兩個名稱為DPI和DPO的管腳,該測試模式DTP包含用于各個測試管腳DPI和DPO的測試子模式,它被通過測試儀單元總線驅動器87和測試儀單元總線硬件接口88提供給管腳單元351-35N(或圖11中的管腳單元1-6)。
      同樣參照圖12,在圖11中布置的測試過程的一個示例如下,在步驟S51,在測試系統(tǒng)中裝載測試計劃,然后過程移到步驟S52,通過從測試儀業(yè)務核86獲得針對管腳單元1和2的管腳單元句柄RPDI和RPDO而配置任務VT1,這些句柄RPDI和RPDO將由虛擬測試任務VT1使用,作為DUT1的管腳DPI和DPO的參考。在步驟S53,該測試子模式DTP被裝載進針對DUT1的管腳DPI的管腳單元RPDI(管腳單元1)。
      隨后過程進到步驟S54,其中管腳單元RPDI(管腳單元1)和RPDO(管腳單元2)被群組映像到虛擬測試組參考RVTGROUP。為了創(chuàng)建一個虛擬組,該系統(tǒng)可以使用控制管腳單元組,這些組將為每一個組創(chuàng)建唯一的組選擇地址。在最簡單的情形下,有以‘1’開始分配的整數(shù)號,并且針對每一個新組增加1,該唯一的組號被寫進這些單元的、用于對該組進行進行響應的GSA(組選擇地址)寄存器。
      在步驟56,該系統(tǒng)傳遞虛擬測試任務VT1以及針對其測試管腳的參照RPDI和RPDO以及作為虛擬測試組的RVTGROUP。隨后,在步驟S57確定是否所有的虛擬測試任務都進行了分配,如果是,則在步驟S59結束該過程;如果不是,該過程進到步驟S58,使用DUT2-DUT3和相應的管腳單元3-6針對任務VT2-VT3重復步驟S52-S57。
      在圖12的過程中設置了測試計劃后,以在圖13的流程圖中所示的方式進行并行測試進程。在圖13的例子中,在步驟S61開始該過程以便在步驟S62設置包含管腳RPDI和RPDO的測試級別、負載(load)和驅動閾值的測試參數(shù)。虛擬測試組RVTGROUP的測試在步驟S63啟動。為了一起啟動虛擬測試儀組的所有管腳單元,該唯一的GSA(組選擇地址)被分配給該組,這可通過利用組選擇信號、寫選擇信號、RVTGROUP GSA地址和正確的單元控制寄存器地址的正確的啟動控制字數(shù)據(jù)借助硬件來完成。
      在步驟S64,該過程等待所有的虛擬測試組RVTGROUP任務停止。當DUT1-DUT3的虛擬測試組任務停止時,在步驟S65該系統(tǒng)檢索針對該虛擬測試組的通過/失效信息。隨后該過程移到步驟S65,其中該系統(tǒng)輸出虛擬測試組RVTGROUP的所有測試結果。在步驟S66,該過程命令測試處理機從測試頭中退出DUT1-DUT3。在步驟S67,確定是否該測試的DUT是最后一個DUT。如果是,在步驟S70該過程終止;如果不是,裝載新的DUT并且該過程回到步驟S62以重復步驟S62-68中的進程直到測試完所有的DUT。
      如前面所描述的,在本發(fā)明的支持多個虛擬測試儀的測試系統(tǒng)中,被動態(tài)地分配了測試管腳的組分離DUT或SoC的子系統(tǒng),這些組由測試儀硬件獨立地進行尋址并且被作為分散的、各自的測試系統(tǒng),通過一個硬件機制完成組分配和選擇,該機制允許主機計算機在管腳單元總線上寫組選擇地址(GSA)。運行在這些虛擬測試儀上的測試可以一起或獨立地啟動以及獨立地終止。因此,本發(fā)明允許在一個單一的測試系統(tǒng)上同時測試多個不同的IC裝置,本發(fā)明的思想也適用于測試儀每管腳體系或管腳組體系。
      本發(fā)明的半導體測試系統(tǒng)可以取得如下效果(1)允許在SoC裝置內(nèi)同步或異步地并行測試子系統(tǒng);(2)通過允許并行編程多個管腳單元而加速了測試儀配置;(3)配置的靈活性;(4)簡化了多個DUT測試的硬件控制;(5)簡化了多個DUT系統(tǒng)的軟件編程;盡管在此只是說明和描述了優(yōu)選實施例,應明白參照上面的公開以及在所附的權利要求范圍內(nèi)可以對本發(fā)明做出很多的修改和變化而不會偏離本發(fā)明的精神和范圍。
      權利要求
      1.一種支持多個虛擬測試儀、用于并行地測試多個裝置的半導體測試系統(tǒng),包括主機計算機,通過執(zhí)行測試程序控制一個半導體測試系統(tǒng)的整個運行;多個管腳單元,每個單元具有用于產(chǎn)生給待測量半導體裝置的分配管腳的測試模式以及評估所得的待測量裝置響應的裝置;管腳單元總線,設置在所述的主機計算機與該多個管腳單元之間,用于傳送地址、數(shù)據(jù)、控制信號和時鐘;以及裝置,用于當所述的主機計算機把一組選擇地址放置在所述管腳單元總線上時配置對應于待測量裝置的輸入或輸出管腳的管腳單元。
      2.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中所述的用于配置所述的管腳單元的裝置包括設置在每個所述的管腳單元內(nèi)、用于當所述的主機計算機標識相應的管腳單元內(nèi)的程序組選擇地址寄存器時允許所述的組選擇地址寫入所述的寄存器內(nèi)的管腳單元寫譯碼器。
      3.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中運行在多個虛擬測試儀上的測試一起或獨立地啟動并且獨立地終止。
      4.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中每個所述的管腳單元被分配給該半導體測試系統(tǒng)的一個或多個測試管腳,其中待測量裝置的每個所述的輸入或輸出管腳連接到對應的一個所述的測試管腳。
      5.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中每個所述的管腳單元被分配給該半導體測試系統(tǒng)的一組測試管腳,其中在所述組內(nèi)的測試管腳的數(shù)目在該主機計算機的控制下動態(tài)地變化。
      6.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中每個所述的管腳單元被分配給該半導體測試系統(tǒng)的一組測試管腳以便每個管腳單元可以獨立地測試多個待測量裝置中的一個。
      7.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中每個所述的管腳單元被動態(tài)地分配給半導體測試系統(tǒng)的一組測試管腳以便每個管腳單元作為一個獨立地測試儀工作來以這樣一種方式測試多個待測量裝置中的一個,即一個管腳單元的測試操作與其它管腳單元是同步或異步地執(zhí)行的。
      8.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中每個所述的管腳單元是動態(tài)地分配給該半導體測試系統(tǒng)的一組測試管腳,以便每個測試單元作為一個獨立地測試儀工作來以這樣一種方式測試多個待測量裝置中的一個,即一個管腳單元的測試操作與其它管腳單元是一起或分開地啟動并且是分開地終止。
      9.按照權利要求2所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中所述的管腳單元寫譯碼器包括裝置,用于標識管腳單元內(nèi)的程序組選擇地址寄存器的一個組選擇地址;裝置,用于從管腳單元總線接收標識該管腳單元內(nèi)的一個目標寄存器所屬的一個組的組地址數(shù)據(jù)以便在其中寫測試數(shù)據(jù);裝置,用于對比該管腳單元的組選擇地址和來自管腳單元總線的組地址數(shù)據(jù)并當它們匹配時產(chǎn)生一個使能信號;以及譯碼器,用于當接收到該使能信號時譯碼該組地址數(shù)據(jù)以把該測試數(shù)據(jù)寫入管腳單元內(nèi)的目標寄存器。
      10.按照權利要求9所述的支持多個虛擬測試儀的半導體測試系統(tǒng),還包括用于在分組該管腳單元后以主時鐘的時序產(chǎn)生測試啟動信號的裝置。
      11.按照權利要求1所述的支持多個虛擬測試儀的半導體測試系統(tǒng),還包括從每個管腳單元產(chǎn)生一個終止測試信號的裝置,在此處每個管腳單元都被分配一組半導體測試系統(tǒng)的測試管腳以便作為一個獨立的測試儀工作。
      12.按照權利要求11所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中該主機計算機監(jiān)視該終止測試信號,并針對產(chǎn)生終止測試信號的管腳單元停止該測試進程,同時繼續(xù)進行其它管腳單元內(nèi)的測試進程。
      13.按照權利要求11所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中該主機計算機監(jiān)視該終止測試信號,并針對已產(chǎn)生終止測試信號的管腳單元改變待測量裝置來為其啟動一個新的測試,同時繼續(xù)進行其它管腳單元內(nèi)的測試進程。
      14.按照權利要求11所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中該主機計算機監(jiān)視該終止測試信號,并針對已產(chǎn)生該終止測試信號的管腳單元重新配置這些測試管腳的分組,針對該管腳單元改變待測量裝置以為其啟動一個新的測試,而同時繼續(xù)進行其它管腳單元內(nèi)的測試進程。
      15.按照權利要求11所述的支持多個虛擬測試儀的半導體測試系統(tǒng),其中所述的用于產(chǎn)生終止測試信號的裝置包括一個提供給每個管腳單元的開放的集極驅動器以便把該終止測試信號發(fā)送給管腳單元總線。
      16.一種支持多個虛擬測試儀、用于并行地測試多個裝置的半導體測試系統(tǒng),包括主機計算機,通過執(zhí)行測試程序控制一個半導體測試系統(tǒng)的整個運行;多個管腳單元,每個單元具有用于產(chǎn)生給待測量半導體裝置的分配管腳的測試模式以及評估所得的待測量裝置響應的裝置;管腳單元總線,設置在所述的主機計算機與該多個管腳單元之間,用于傳送地址、數(shù)據(jù)、控制信號和時鐘;裝置,用于當所述的主機計算機把一組選擇地址放置在所述管腳單元總線上時配置對應于待測量裝置的輸入或輸出管腳的管腳單元;裝置,用于獨立于其它管腳單元為每個管腳單元啟動和終止一個測試過程;其中每個管腳單元與其它管腳單元同步或異步地測試待測量裝置中的一個。
      全文摘要
      用作多邏輯測試儀的單一半導體測試系統(tǒng),每一個彼此獨立和異步地運行,該系統(tǒng)包括主機計算機,通過執(zhí)行測試程序控制一個半導體測試系統(tǒng)的整個運行;多個管腳單元,每個單元具有用于產(chǎn)生給待測量半導體裝置的分配管腳的測試模式以及評估所得的待測量裝置響應的裝置;管腳單元總線,設置在所述的主機計算機與該多個管腳單元之間,用于傳送地址、數(shù)據(jù)、控制信號和時鐘;以及裝置,用于當所述的主機計算機把一組選擇地址放置在所述管腳單元總線上時配置對應于待測量裝置的輸入或輸出管腳的管腳單元。
      文檔編號G01R31/28GK1385709SQ0111588
      公開日2002年12月18日 申請日期2001年5月11日 優(yōu)先權日2001年5月11日
      發(fā)明者詹姆斯·阿蘭·特恩奎斯特 申請人:株式會社鼎新
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1